JP2005039184A - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法 Download PDF

Info

Publication number
JP2005039184A
JP2005039184A JP2003413096A JP2003413096A JP2005039184A JP 2005039184 A JP2005039184 A JP 2005039184A JP 2003413096 A JP2003413096 A JP 2003413096A JP 2003413096 A JP2003413096 A JP 2003413096A JP 2005039184 A JP2005039184 A JP 2005039184A
Authority
JP
Japan
Prior art keywords
film
cobalt
forming
semiconductor device
rtp process
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003413096A
Other languages
English (en)
Inventor
Ui Sik Kim
義 植 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2005039184A publication Critical patent/JP2005039184A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H01L21/823425—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures manufacturing common source or drain regions between a plurality of conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823443—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】ドーパントの損失なしでコバルトシリサイド膜を形成することにより、素子の特性を向上させることが可能な半導体素子の製造方法を提供する。
【解決手段】 半導体基板１１上の所定の領域にゲートを形成し、その側壁にスペーサー１４を形成した後、半導体基板上の所定の領域に接合領域１５を形成する段階と、全体構造の上部にコバルト膜１８及びバッファー層を形成する段階と、１次ＲＴＰ工程を行って前記ゲート及び前記接合領域の上部にコバルトモノシリサイド膜２０を形成する段階と、炭素注入工程を行って前記コバルトモノシリサイド膜の表面を非晶質化させて非晶質コバルトシリサイド膜を形成する段階と、前記未反応コバルト膜及びバッファー層を除去した後、２次ＲＴＰ工程を行ってコバルトジシリサイド膜２１を形成する段階とを含んでなる。
【選択図】図１

Description

本発明は、半導体素子の製造方法に係り、特に、１次ＲＴＰ工程によってコバルトモノシリサイド膜を形成した後、ドーナーまたはアクセプターとして作用しない炭素イオンを低エネルギー及び低ドーズでイオン注入してコバルトモノシリサイド膜を非晶質化させ、２次ＲＴＰ工程によってコバルトシリサイド膜を形成することにより、接合領域のドーパントの外部拡散による損失を防止することが可能な半導体素子の製造方法に関する。
論理素子のソース／ドレイン領域（アクティブ領域）にコバルトシリサイド膜を形成するが、これは素子の下部に形成された単位トランジスターと上部の金属配線間のコンタクト抵抗を減少させて素子のＲＣディレイ(delay)特性の改善による素子の速度を向上させるためである。一応ソース／ドレイン領域（アクティブ領域）のコバルトシリサイド膜を形成するだけでも、コンタクト部位のタングステンプラグとコバルトシリサイド膜との間にオーミックコンタクトが形成されてコンタクト抵抗が減少する。
高濃度ｎ型またはｐ型イオン注入工程を行って形成する接合領域のドーパント濃度は、コンタクト抵抗に大きい影響を及ぼす。ここで、高濃度ｐ型接合領域の場合、ドーパントなどが一定の濃度で分布している接合領域にコバルトシリサイド膜が形成されることにより、高濃度ｐ型イオン注入の際に形成されたＢＦ２濃度分布をコバルトシリサイド膜が蚕食することになる。
一方、ＢＦ２イオンはＢとＦとが分離されてコバルトシリサイド膜を形成するとき或いは形成した後に後続のサーマルバジェット(Thermal Budget)によって再分布され、Ｂはコバルトシリサイド膜の表面に外部拡散され、Ｆは接合領域と半導体基板との界面にパイルアップ(pile up)されてコバルトサリサイド膜を形成する。これにより、接合領域と半導体基板との界面の粗さ(roughness)が増加する。これは実際素子を実現した後、素子の特性に重要なｎウェル接合漏洩電流特性の劣化を引き起こす。
本発明の目的は、ドーパントの損失なしでコバルトシリサイド膜を形成することにより、素子の特性を向上させることが可能な半導体素子の製造方法を提供することにある。
本発明の目的は、コバルトモノシリサイド膜を形成した後、炭素注入工程を行ってコバルトモノシリサイド膜を非晶質化し、その後コバルトジシリサイド膜を形成することにより、ドーパントの外部拡散による損失を防止して素子の特性を向上させることが可能な半導体素子の製造方法を提供することにある。
本発明では、コバルトモノシリサイド膜を形成するための１次ＲＴＰ工程を行った後、未反応コバルト膜とＴｉＮ膜を除去する前に、ドーナー(doner)またはアクセプター(acceptor)として作用しない炭素イオンを低エネルギー及び低ドーズの条件で注入してコバルトモノシリサイドの表面を非晶質化させることにより、コバルトジシリサイド膜を形成するとき或いは後続のサーマルバジェットによるＦ原子の表面方向再分布を誘導して既存のＦパイルアップによって劣悪な接合領域と半導体基板との界面粗さを向上させる。
上記目的を達成するために、本発明の実施例に係る半導体素子の製造方法は、半導体基板上の所定の領域にゲートを形成し、その側壁にスペーサーを形成した後、半導体基板上の所定の領域に接合領域を形成する段階と、全体構造の上部にコバルト膜及びバッファー層を形成する段階と、１次ＲＴＰ工程を行って前記ゲート及び前記接合領域の上部にコバルトモノシリサイド膜を形成する段階と、炭素注入工程を行って前記コバルトモノシリサイド膜の表面を非晶質化させて非晶質コバルトシリサイド膜を形成する段階と、前記未反応コバルト膜及びバッファー層を除去した後、２次ＲＴＰ工程を行ってコバルトジシリサイド膜を形成する段階とを含んでなる、半導体素子の製造方法を提供する。
本発明の他の実施例に係る半導体素子の製造方法は、半導体基板上の所定の領域にゲートを形成し、その側壁にスペーサーを形成した後、前記半導体基板上の所定の領域に接合領域を形成する段階と、全体構造上に絶縁膜を形成した後、シリサイド膜を形成しようとする領域の前記絶縁膜を除去する段階と、全体構造上にコバルト膜及びＴｉＮ膜を形成する段階と、１次ＲＴＰ工程によって前記絶縁膜が除去されて露出した前記ゲート及び前記接合領域と前記コバルト膜とを反応させてコバルトモノシリサイド膜を形成する段階と、炭素注入工程を行って前記コバルトモノシリサイド膜の表面を非晶質化させて非晶質コバルトシリサイド膜を形成する段階と、前記未反応コバルト膜及びＴｉＮ膜を除去した後、２次ＲＴＰ工程を行ってコバルトジシリサイド膜を形成する段階とを含んでなる、半導体素子の製造方法を提供する。
本発明によれば、１次ＲＴＰ工程によってコバルトモノシリサイド膜を形成した後、ドーナーまたはアクセプターとして作用しない炭素イオンを低エネルギー及び低ドーズでイオン注入して非晶質化させ、２次ＲＴＰ工程によってコバルトシリサイド膜を形成することにより、接合領域のドーパントの外部拡散による損失を防止することができる。
したがって、接合領域と半導体基板との界面粗さを劣化させる原因のＦ原子の拡散を防止して接合漏洩電流特性を向上させることができ、高速論理素子の特性を向上させることができ、ひいては素子特性のマージンを確保することができるため、製品量産時の収率向上に寄与することができる。
また、本発明の追加的な炭素イオン注入工程が適用されたＴｉＮキャッピング層は、一般的なコバルトシリサイド膜形成工程のそれよりもう少し多孔性特性を有することになり、コバルト膜とＴｉＮ膜を除去する際に常に問題となっている残留物が発生する可能性を減少させて工程のマージンを十分確保することができる。
一方、今後適用予定のニッケルシリサイド膜の場合、ニッケルシリサイド膜が既存のコバルトシリサイドとほぼ類似の物性及び素子特性を示すため、本発明の追加非晶質化イオン注入工程を適用すると、コバルトシリサイド膜の特性向上以上の特性向上が予想される。
以下、添付図面を参照して本発明に係る実施例を詳細に説明する。ところが、本発明は 下記の実施例に限定されるものではなく、様々な変形実施が可能である。これらの実施例は本発明の開示を完全にし、当技術分野で通常の知識を有する者に本発明をより完全に知らせるために提供されるものである。 図面上において同一の符号で表示された要素は同一の要素を意味する。
図１（ａ）〜図１（ｅ）は本発明に係る半導体素子の製造方法を説明するために順次示した素子の断面図である。
図１（ａ）を参照すると、半導体基板１１の上部にゲート酸化膜１２及びポリシリコン膜１３を積層する。ゲートマスクを用いたリソグラフィ工程及びエッチング工程でポリシリコン膜１３及びゲート酸化膜１２をパターニングしてゲートを形成する。
ゲートの側壁にスペーサー１４を形成した後、高濃度のＢＦ２イオン注入工程を行って半導体基板１１上に接合領域１５を形成する。そして、全体構造上に絶縁膜１６を形成する。この際、絶縁膜１６は選択された領域でシリサイドが形成されることを防止するためのものである。
図１（ｂ）を参照すると、シリサイド膜を形成しようとする領域の絶縁膜１６を除去する。そして、全体構造上にコバルト膜１７を形成した後、その上部にコバルト膜１７の異常酸化を防止するためのＴｉＮ膜１８を形成する。これにより、シリサイド膜を形成しようとする領域のポリシリコン膜１３及び接合領域１５と直接接触するように、コバルト膜１７が形成される。ここで、コバルト膜１７は初期１Ｅ−７〜１Ｅ−８Ｔｏｒｒ程度の圧力を保つ反応炉を１Ｅ−２〜１Ｅ−４Ｔｏｒｒ程度に維持させ、温度を常温〜５５０℃程度に維持させて形成し、ＤＣスパッタリング法、ＲＦスパッタリング法またはＣＶＤ法を用いて７０〜１５０Å程度の厚さに形成する。
一方、本発明の表面非晶質層を形成するためには炭素イオン注入バッファー層が存在しなければならず、この際に使用されるバッファー層がＴｉＮ膜１８なので、ＴｉＮ膜１８の蒸着厚さが重要な変数となる。この際、ＴｉＮ膜１８は初期１Ｅ−７〜１Ｅ−８Ｔｏｒｒ程度の圧力を保つ反応炉を１Ｅ２〜１Ｅ４Ｔｏｒｒ程度に維持させ、温度を常温〜４００℃程度に維持させて形成し、ＤＣスパッタリング法、ＲＦスバッタリング法又はＣＶＤ法を用いて１００〜５００Å程度の厚さに形成する。
図１（ｃ）を参照すると、１次ＲＴＰ工程を行って、シリサイド膜を形成しようとする領域のポリシリコン膜１３及び接合領域１５とコバルト膜１７とを反応させてコバルトモノシリサイド膜１９を形成する。この際、１次ＲＴＰ工程は温度４３０〜５３０℃程度の範囲で窒素Ｎ２、アルゴンＡｒ、ヘリウムＨｅ及び水素Ｈ２をそれぞれ１０〜１０００ｓｃｃｍ程度流入させて１０秒〜６０秒間行う。すると、コバルトモノシリサイド膜１９が形成された接合領域１５のＢ、Ｆの原子分布は図２（ａ）に示した通りになる。
図１（ｄ）を参照すると、ＴｉＮ膜１８をイオン注入バッファー層として非晶質化のための炭素イオン注入工程を行うことにより、コバルトモノシリサイド膜１９の表面を非晶質化させてその部分に非晶質コバルトシリサイド膜２０を形成する。
ところで、追加的な炭素イオン注入工程を行わない既存のコバルトシリサイド形成工程では、２次ＲＴＰ工程を行う際、図２（ｂ）に示すようにＢが表面方向に拡散され、Ｆは半導体基板方向に拡散される。
ところが、図２（ｃ）に示すように、炭素イオンを注入すると、コバルトモノシリサイド膜１９が非晶質化され、コバルトモノシリサイド膜１９内のＦと炭素とが結合してＣＦｘが形成され、以後２次ＲＴＰ工程で外部拡散される。これにより、Ｆ原子はコバルトシリサイド内に存在しなくなる。
よって、良好なコバルトシリサイド膜を形成することができる。ここで、炭素イオン工程は５〜１００ｋｅＶ程度の低エネルギー及び１Ｅ１３〜１Ｅ１６ａｔｏｍｓ／ｃｍ２程度の低ドーズで５０〜１０００Å程度の深さに行う。
図１（ｅ）を参照すると、未反応コバルト膜１７及びＴｉＮ膜１８を除去した後、２次ＲＴＰ工程を行ってコバルトジシリサイド膜２１を形成する。この際、２次ＲＴＰ工程は温度６５０〜８００℃程度の範囲で窒素Ｎ２、アルゴンＡｒ、ヘリウムＨｅ及び水素Ｈ２をそれぞれ１０〜１０００ｓｃｃｍ程度流入させて５秒〜３０秒間行う。
本発明に係る半導体素子の製造方法を説明するために順次示した素子の断面図である。 （ａ）ＢＦ２イオンを注入して接合領域を形成した後のＢとＦのイオン分布を示す図である。（ｂ）一般的な工程で２次ＲＴＰ工程を行うときのＢとＦの拡散を示す図である。（ｃ）１次ＲＴＰ工程後に炭素イオン注入によりＣＦｘが形成されて外部拡散されることを示す図である。
符号の説明
１１ 半導体基板
１２ ゲート酸化膜
１３ ポリシリコン膜
１４ スペーサー
１５ 接合領域
１６ 絶縁膜
１７ 非晶質層
１８ コバルト膜
１９ ＴｉＮ膜
２０ コバルトモノシリサイド膜
２１ コバルトジシリサイド膜

Claims (8)

  1. 半導体基板上の所定の領域にゲートを形成し、その側壁にスペーサーを形成した後、半導体基板上の所定の領域に接合領域を形成する段階と、
    全体構造の上部にコバルト膜及びバッファー層を形成する段階と、
    １次ＲＴＰ工程を行って前記ゲート及び前記接合領域の上部にコバルトモノシリサイド膜を形成する段階と、
    炭素注入工程を行って前記コバルトモノシリサイド膜の表面を非晶質化させて非晶質コバルトシリサイド膜を形成する段階と、
    前記未反応コバルト膜及びバッファー層を除去した後、２次ＲＴＰ工程を行ってコバルトジシリサイド膜を形成する段階とを含んでなることを特徴とする半導体素子の製造方法。
  2. 前記コバルト膜は初期１Ｅ−７〜１Ｅ−８Ｔｏｒｒの圧力を保つ反応炉を１Ｅ−２〜１Ｅ−４Ｔｏｒｒに維持させ、温度を常温〜５５０℃程度に維持させて形成し、ＤＣスパッタリング法、ＲＦスパッタリング法またはＣＶＤ法を用いて７０〜１５０Åの厚さに形成することを特徴とする請求項１記載の半導体素子の製造方法。
  3. 前記バッファー層がＴｉＮ膜であることを特徴とする請求項１記載の半導体素子の製造方法。
  4. 前記ＴｉＮ膜は初期１Ｅ−７〜１Ｅ−８Ｔｏｒｒの圧力を保つ反応炉を１Ｅ２〜１Ｅ４Ｔｏｒｒに維持させ、温度を常温〜４００℃に維持させて形成し、ＤＣスパッタリング法、ＲＦスパッタリング法またはＣＶＤ法を用いて１００〜５００Åの厚さに形成することを特徴とする請求項３記載の半導体素子の製造方法。
  5. 前記１次ＲＴＰ工程は窒素、アルゴン、ヘリウム及び水素をそれぞれ１０〜１０００ｓｃｃｍ程度流入させ、４３０〜５３０℃の温度で１０秒〜６０秒間行うことを特徴とする請求項１記載の半導体素子の製造方法。
  6. 前記炭素イオン注入工程は、５〜１００ｋｅＶのエネルギー及び１Ｅ１３〜１Ｅ１６ａｔｏｍｓ／ｃｍ２ のドーズで５０〜１０００Åの深さに行うことを特徴とする請求項１記載の半導体素子の製造方法。
  7. 前記２次ＲＴＰ工程は窒素、アルゴン、ヘリウム及び水素をそれぞれ１０〜１０００ｓｃｃｍ程度流入させ、６５０〜８００℃程度の温度で５秒〜３０秒間行うことを特徴とする請求項１記載の半導体素子の製造方法。
  8. 半導体基板上の所定の領域にゲートを形成し、その側壁にスペーサーを形成した後、前記半導体基板上の所定の領域に接合領域を形成する段階と、
    全体構造上に絶縁膜を形成した後、シリサイド膜を形成しようとする領域の前記絶縁膜を除去する段階と、
    全体構造上にコバルト膜及びＴｉＮ膜を形成する段階と、
    １次ＲＴＰ工程によって前記絶縁膜が除去されて露出した前記ゲート及び前記接合領域と前記コバルト膜とを反応させてコバルトモノシリサイド膜を形成する段階と、
    炭素注入工程を行って前記コバルトモノシリサイド膜の表面を非晶質化させて非晶質コバルトシリサイド膜を形成する段階と、
    前記未反応コバルト膜及びＴｉＮ膜を除去した後、２次ＲＴＰ工程を行ってコバルトジシリサイド膜を形成する段階とを含んでなることを特徴とする半導体素子の製造方法。
JP2003413096A 2003-07-18 2003-12-11 半導体素子の製造方法 Pending JP2005039184A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0049426A KR100539157B1 (ko) 2003-07-18 2003-07-18 반도체 소자의 제조 방법

Publications (1)

Publication Number Publication Date
JP2005039184A true JP2005039184A (ja) 2005-02-10

Family

ID=34056912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003413096A Pending JP2005039184A (ja) 2003-07-18 2003-12-11 半導体素子の製造方法

Country Status (3)

Country Link
US (1) US7060616B2 (ja)
JP (1) JP2005039184A (ja)
KR (1) KR100539157B1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100567879B1 (ko) * 2003-12-12 2006-04-04 동부아남반도체 주식회사 살리사이드를 갖는 반도체 소자 제조 방법
US8304319B2 (en) * 2010-07-14 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method for making a disilicide
US20170119470A1 (en) * 2014-08-31 2017-05-04 Lithotech Medical Ltd. Device and method for fragmenting organo-mineral concretions

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5536684A (en) * 1994-06-30 1996-07-16 Intel Corporation Process for formation of epitaxial cobalt silicide and shallow junction of silicon
JP3104689B2 (ja) * 1998-09-28 2000-10-30 日本電気株式会社 シリサイド層の形成方法および半導体装置の製造方法
US6818990B2 (en) 2000-04-03 2004-11-16 Rensselaer Polytechnic Institute Fluorine diffusion barriers for fluorinated dielectrics in integrated circuits
JP2001352058A (ja) 2000-06-09 2001-12-21 Toshiba Corp 半導体装置の製造方法
US6444578B1 (en) * 2001-02-21 2002-09-03 International Business Machines Corporation Self-aligned silicide process for reduction of Si consumption in shallow junction and thin SOI electronic devices
KR100434495B1 (ko) * 2001-11-10 2004-06-05 삼성전자주식회사 반도체 소자의 제조방법

Also Published As

Publication number Publication date
US7060616B2 (en) 2006-06-13
KR100539157B1 (ko) 2005-12-26
US20050014367A1 (en) 2005-01-20
KR20050009624A (ko) 2005-01-25

Similar Documents

Publication Publication Date Title
US7682892B2 (en) MOS device and process having low resistance silicide interface using additional source/drain implant
US6989322B2 (en) Method of forming ultra-thin silicidation-stop extensions in mosfet devices
EP1719164B1 (en) Method of manufacturing a semiconductor device
US6265271B1 (en) Integration of the borderless contact salicide process
US8927422B2 (en) Raised silicide contact
JPH10135460A (ja) Ｍｏｓｆｅｔデバイスおよびその製造方法
US7253049B2 (en) Method for fabricating dual work function metal gates
JP2011151318A (ja) 半導体装置およびその製造方法
KR20030084144A (ko) 실리콘게르마늄 게이트를 이용한 반도체 소자 및 그 제조방법
JP2003526943A (ja) 深い接合を有するソース／ドレイン領域を形成する方法
JP2008218642A (ja) 半導体装置の製造方法
US7060610B2 (en) Method for forming contact in semiconductor device
JP2000208437A (ja) ケイ化物層の形成方法
JP2005039184A (ja) 半導体素子の製造方法
KR100728958B1 (ko) 반도체 소자의 제조방법
KR100388463B1 (ko) 듀얼 폴리실리콘 게이트 구조를 가지는 반도체 소자제조방법
KR100780645B1 (ko) 벌브형 리세스 게이트를 갖는 반도체 소자의 제조방법
KR100705233B1 (ko) 반도체 소자의 제조 방법
US6197672B1 (en) Method for forming polycide dual gate
JP2005123384A (ja) 半導体装置およびその製造方法
US20040238858A1 (en) Semiconductor device and a method of manufacturing the same
KR20040054138A (ko) 반도체 소자의 제조 방법
KR20040054139A (ko) 반도체 소자의 제조 방법
KR20040054141A (ko) 반도체 소자의 제조 방법
KR20050115507A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20060201