CN104576401A - 薄膜晶体管的制造方法及薄膜晶体管、基板、显示面板 - Google Patents
薄膜晶体管的制造方法及薄膜晶体管、基板、显示面板 Download PDFInfo
- Publication number
- CN104576401A CN104576401A CN201510041425.1A CN201510041425A CN104576401A CN 104576401 A CN104576401 A CN 104576401A CN 201510041425 A CN201510041425 A CN 201510041425A CN 104576401 A CN104576401 A CN 104576401A
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- via hole
- protective layer
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 59
- 239000010409 thin film Substances 0.000 title claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 238000002161 passivation Methods 0.000 claims abstract description 61
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 51
- 238000000034 method Methods 0.000 claims abstract description 42
- 239000010410 layer Substances 0.000 claims description 125
- 239000011241 protective layer Substances 0.000 claims description 63
- 238000005530 etching Methods 0.000 claims description 35
- 238000009413 insulation Methods 0.000 claims description 18
- 238000005516 engineering process Methods 0.000 claims description 15
- 238000001039 wet etching Methods 0.000 claims description 15
- 238000003384 imaging method Methods 0.000 claims description 4
- 238000005260 corrosion Methods 0.000 abstract 2
- 230000007797 corrosion Effects 0.000 abstract 2
- 238000001312 dry etching Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000003292 diminished effect Effects 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Inorganic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供了薄膜晶体管的制造方法及薄膜晶体管、基板、显示面板，用以通过形成用于避免钝化层过度刻蚀的保护层，从而避免了刻蚀掉在非过孔区域的钝化层与钝化层下的栅绝缘层，导致的像素电极与公共电极短路；且由于干刻工艺对保护层的刻蚀损失相比光刻胶的损失小，避免了过孔在水平方向上的尺寸较大，提升了开口率。所述方法包括：在基板上依次形成公共电极、栅极、栅绝缘层、有源层、源极、漏极以及钝化层；在形成有所述钝化层的基板上，形成用于避免钝化层过度刻蚀的保护层；在形成有所述保护层的基板上，形成用于暴露出源极或者漏极的过孔；在形成有所述过孔的基板上，形成像素电极，其中，所述像素电极通过所述过孔与源极或者漏极相连。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管的制造方法及薄膜晶体管、基板、显示面板。
背景技术
目前制作薄膜晶体管的步骤一般为，参见图1a，在基板101上依次形成公共电极102、栅极103、栅绝缘层104、有源层105、漏极106、源极107以及钝化层108，在钝化层108上沉积光刻胶层109，根据曝光显影得到过孔的图案。通过光刻胶层109的过孔110的位置，对钝化层108进行干刻，直到该过孔暴露出源极107，即图1a所示效果。然后剥离光刻胶层109，在钝化层上沉积像素电极111，使得该像素电极111通过过孔110与源极107相连，即图1b所示效果。
由于现有技术的局限性，导致光刻胶层存在沉积不均匀的现象，即图1a中所示的光刻胶右边相比左边沉积的光刻胶更厚。而且由于干刻工艺将会造成部分光刻胶的损失，因此在对过孔区域的钝化层进行刻蚀的同时，也将刻蚀掉非过孔区域的钝化层108与栅绝缘层104，因此在此种情况下再沉积像素电极111，将会出现图1c所示的效果，即像素电极111与公共电极102相连。而且由于干刻工艺对光刻胶的损失较大，造成过孔110在水平方向上的尺寸较大，参见图1d圆圈中所示的效果，使得开口率变小。
综上所述，由于干刻工艺对光刻胶的损失较大，造成过孔在水平方向上的尺寸较大，使得开口率变小；且将会干刻掉非过孔区域的光刻胶层与钝化层，即像素电极与公共电极相连导致短路，导致无法正常显示。
发明内容
本发明实施例提供了一种薄膜晶体管的制造方法及薄膜晶体管、基板、显示面板，用以通过形成用于避免钝化层过度刻蚀的保护层，从而避免了刻蚀掉在非过孔区域的钝化层与栅绝缘层，导致像素电极与公共电极短路；且由于干刻工艺对保护层的刻蚀损失比光刻胶的损失较小，避免了过孔在水平方向上的尺寸较大的问题，提升了开口率。
本发明实施例提供的一种薄膜晶体管的制造方法，在基板上依次形成公共电极、栅极、栅绝缘层、有源层、源极、漏极以及钝化层之后，该方法还包括：
在形成有所述钝化层的基板上，形成用于避免所述钝化层过度刻蚀的保护层；
在形成有所述保护层的基板上，形成用于暴露出所述源极或者漏极的过孔；
在形成有所述过孔的基板上，形成像素电极，其中，所述像素电极通过所述过孔与所述源极或者漏极相连。
通过该方法，形成了用于避免钝化层过度刻蚀的保护层，从而避免了刻蚀掉在非过孔区域的钝化层与栅绝缘层，导致像素电极与公共电极短路；且由于干刻工艺对保护层的刻蚀损失比光刻胶的损失较小，避免了过孔在水平方向上的尺寸较大的问题，提升了开口率。
较佳地，所述在形成有所述保护层的基板上，形成用于暴露出所述源极或者漏极的过孔，包括：
在形成有所述保护层的基板上，形成光刻胶层，并通过曝光显影工艺步骤在所述光刻胶层上形成过孔图案；
在所述光刻胶层的过孔图案处，形成用于暴露出所述源极或者漏极的过孔；
剥离所述光刻胶层；
所述在形成有所述过孔的基板上，形成像素电极，包括：
在剥离所述光刻胶层后的基板上，形成像素电极。
较佳地，所述保护层为能够采用湿刻工艺进行刻蚀的保护层；
所述在所述光刻胶层的过孔图案处，形成用于暴露出所述源极或者漏极的过孔，包括：
在所述光刻胶层的过孔图案处，先通过湿刻工艺在所述保护层上形成过孔，其中，该过孔的位置在竖直方向上与位于所述光刻胶层的过孔的位置相同；
然后在所述保护层的过孔处通过采用干刻工艺在所述钝化层上形成暴露出源极的过孔，其中，该过孔的位置在竖直方向上与位于所述保护层的过孔的位置相同。
由于刻蚀溶液并不与光刻胶层、钝化层以及栅绝缘层进行反应，因此不会造成光刻胶的损失，该刻蚀溶液将只刻蚀保护层的过孔处，避免了像素电极与公共电极连接导致的短路；且由于光刻工艺对保护层的刻蚀损失很小，甚至没有刻蚀损失，因此通过先对保护层进行湿刻，再对钝化层进行干刻的方法，有效的避免了刻蚀得到的过孔在水平方向上尺寸偏大的问题，实现了开口率的提升。
较佳地，所述在所述光刻胶层的过孔图案处，先通过湿刻工艺在所述保护层上形成过孔，包括：
根据所述光刻胶层的过孔图案的尺寸，设定刻蚀所述基板的刻蚀溶液的浓度与刻蚀时间；
利用所述浓度的刻蚀溶液，按照所述刻蚀时间，在所述光刻胶层的过孔图案处通过湿刻工艺在所述保护层上形成过孔。
通过控制湿刻工艺中刻蚀溶液的浓度与刻蚀的时间，实现保护层上的过孔在水平方向上尺寸减小，减缓了刻蚀得到的过孔在水平方向上的尺寸偏大的问题，实现了开口率的提升。
较佳地，所述保护层为透明导电层。
本发明实施例提供的一种薄膜晶体管，该薄膜晶体管是采用上述权利要求任一项所述的方法制作而成的薄膜晶体管；该薄膜晶体管包括：
基板以及在该基板上形成的公共电极、栅极、栅绝缘层、有源层、源极、漏级、钝化层、像素电极；
以及位于所述钝化层与所述像素电极之间的用于避免所述钝化层过度刻蚀的保护层。
通过该薄膜晶体管中的用于避免钝化层过度刻蚀的保护层，从而避免了刻蚀掉在非过孔区域的钝化层、钝化层以及栅绝缘层，导致像素电极与公共电极短路；且由于干刻工艺对保护层的刻蚀损失比光刻胶的损失较小，避免了过孔在水平方向上的尺寸较大的问题，提升了开口率。
本发明实施例提供的一种基板，所述基板包括上述的薄膜晶体管。
通过该基板中的薄膜晶体管的保护层，从而避免了刻蚀掉在非过孔区域的钝化层、钝化层以及栅绝缘层，导致像素电极与公共电极短路；且由于干刻工艺对保护层的刻蚀损失比光刻胶的损失较小，避免了过孔在水平方向上的尺寸较大的问题，提升了开口率。
本发明实施例提供的一种显示面板，所述显示面板包括上述的基板。
通过该显示面板，从而避免了刻蚀掉在非过孔区域的钝化层、钝化层以及栅绝缘层，导致像素电极与公共电极短路；且由于干刻工艺对保护层的刻蚀损失比光刻胶的损失较小，避免了过孔在水平方向上的尺寸较大的问题，提升了开口率。
附图说明
图1a为现有技术制造的暴露出源极的薄膜晶体管的结构示意图；
图1b为现有技术制造的薄膜晶体管的结构示意图；
图1c为现有技术制造的薄膜晶体管造成短路的原理示意图；
图1d为现有技术制造的薄膜晶体管上的偏大的过孔的效果示意图；
图2为本发明实施例提供的一种薄膜晶体管的结构示意图；
图3为本发明实施例提供的一种薄膜晶体管的制造方法的流程示意图；
图4为本发明实施例提供的一种用于暴露出源极的过孔的制作方法的流程示意图；
图5为本发明实施例提供的形成光刻胶层后的薄膜晶体管的结构示意图；
图6为本发明实施例提供的刻蚀保护层的过孔后的薄膜晶体管的结构示意图；
图7为本发明实施例提供的刻蚀钝化层的过孔后的薄膜晶体管的结构示意图；
图8为本发明实施例提供的剥离光刻胶层后的薄膜晶体管的结构示意图。
具体实施方式
本发明提供了一种薄膜晶体管的制造方法及薄膜晶体管、基板、显示面板，用以通过形成用于避免钝化层过度刻蚀的保护层，从而避免了刻蚀掉在非过孔区域的钝化层与钝化层下的栅绝缘层，导致像素电极与公共电极短路；且由于干刻工艺对保护层的刻蚀损失相比光刻胶的损失小，避免了过孔在水平方向上的尺寸较大，因此提升了开口率。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
参见图2，本发明实施例提供了一种薄膜晶体管，该薄膜晶体管包括：基板101、位于基板101上的公共电极102以及栅极103、位于栅极103上的栅绝缘层104、位于栅绝缘层104上用于连接源极107与漏极106的有源层105、以及在源极107与漏极106之上的钝化层108；用于避免所述钝化层过度刻蚀的保护层201以及位于保护层201上通过过孔203与源极107相连的像素电极202。
其中，本发明提供的薄膜晶体管中的像素电极还可以通过过孔与漏极相连。
参见图3，本发明实施例提供了一种薄膜晶体管的制造方法，在基板101上依次形成公共电极102、栅极103、栅绝缘层104、有源层105、源极107、漏极106以及钝化层108之后，该方法还包括：
S301、在形成有所述钝化层108的基板上，形成用于避免所述钝化层过度刻蚀的保护层201；
S302、在形成有所述保护层201的基板上，形成用于暴露出源极107的过孔203；
S303、在形成所述过孔203的基板上，形成像素电极202，其中，所述像素电极202通过所述过孔203与所述源极107相连。
参见图4，本发明提供了一种用于暴露出源极的过孔203的制作方法，该方法包括如下步骤：
S401、在形成有所述保护层201的基板上，形成光刻胶层501，并通过曝光显影工艺步骤形成过孔的图案，该光刻胶层501中形成的过孔的图案如图5虚线框中所示；
S402、根据所述光刻胶层501的过孔，对所述保护层201进行刻蚀，得到位于所述保护层201的过孔，其中，该过孔的位置在竖直方向上与位于所述光刻胶层的过孔的位置相同，如图6中虚线框中所示；
S403、根据所述保护层201的过孔，对所述钝化层108进行刻蚀，得到位于所述钝化层108的过孔，其中，该过孔的位置在竖直方向上与位于所述保护层的过孔的位置相同，如图7中虚线框中所示；
至此为止，已经在形成有所述光刻胶层501的基板上，形成了用于暴露出源极的过孔203；
S404、剥离所述光刻胶层，得到如图8所示的基板。
在步骤S403之后，在剥离所述光刻胶层501后的基板上，形成步骤S303中所述的像素电极202，得到如图2所示的基板。
具体地，步骤S402中对保护层201的刻蚀为湿刻，即通过刻蚀溶液对所述保护层进行刻蚀；其中，所述刻蚀溶液的浓度与刻蚀所需的刻蚀时间是根据所述光刻胶层的过孔的尺寸设定的。
由于刻蚀溶液并不与光刻胶层501反应，也不与钝化层108反应，因此避免了光刻胶层的损失，导致像素电极与公共电极连接短路，该刻蚀溶液将只刻蚀光刻胶层的过孔区域的保护层201，且通过利用设定浓度的刻蚀溶液，对所述基板的所述保护层进行湿刻，在设定的刻蚀时间后，得到位于所述保护层的过孔。
具体地，步骤S403中对钝化层108的刻蚀为干刻。
由于干刻工艺对保护层的刻蚀损失很小，甚至没有刻蚀损失，因此通过先对保护层进行湿刻，再对钝化层进行干刻的方法，有效的避免了刻蚀得到的过孔在水平方向上尺寸偏大的问题，实现了开口率的提升。
具体地，所述基板101为玻璃基板、石英基板或者塑料基板；所述保护层201为金属导电层，如透明金属氧化物ITO膜层。
其中，本发明提供的薄膜晶体管的制作方法中，步骤S302还可以为，在形成有所述保护层201的基板上，形成用于暴露出漏极106的过孔203。使得步骤S303中形成的像素电极202通过所述过孔203与所述漏极106相连。
本发明提供了一种薄膜晶体管，为根据所述薄膜晶体管的制造方法制作的；该薄膜晶体管包括：
基板以及在该基板上形成的公共电极、栅极、栅绝缘层、有源层、源极、漏级、钝化层、像素电极；
以及位于所述钝化层与所述像素电极之间的用于避免所述钝化层过度刻蚀的保护层。
本发明提供了一种包括上述薄膜晶体管的基板，与包括上述基板的所述显示面板。
综上所述，本发明提供了一种薄膜晶体管的制造方法及薄膜晶体管、基板、显示面板，用以通过形成用于避免钝化层过度刻蚀的保护层，从而避免了刻蚀掉在非过孔区域的钝化层与钝化层下的栅绝缘层，导致像素电极与公共电极短路；由于干刻工艺对保护层的刻蚀损失很小，甚至没有刻蚀损失，因此通过先对保护层进行湿刻，再对钝化层进行干刻的方法，有效的避免了刻蚀得到的过孔在水平方向上尺寸偏大的问题；通过控制湿刻工艺中刻蚀溶液的浓度与刻蚀的时间，实现保护层上的过孔在水平方向上尺寸减小，进一步减缓了刻蚀得到的过孔在水平方向上的尺寸偏大的问题，实现了开口率的提升。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (8)
1.一种薄膜晶体管的制造方法，在基板上依次形成公共电极、栅极、栅绝缘层、有源层、源极、漏级以及钝化层之后，其特征在于，该方法还包括：
在形成有所述钝化层的基板上，形成用于避免所述钝化层过度刻蚀的保护层；
在形成有所述保护层的基板上，形成用于暴露出所述源极或者漏极的过孔；
在形成有所述过孔的基板上，形成像素电极，其中，所述像素电极通过所述过孔与所述源极或者漏极相连。
2.根据权利要求1所述的方法，其特征在于，所述在形成有所述保护层的基板上，形成用于暴露出所述源极或者漏极的过孔，包括：
在形成有所述保护层的基板上，形成光刻胶层，并通过曝光显影工艺步骤在所述光刻胶层上形成过孔图案；
在所述光刻胶层的过孔图案处，形成用于暴露出所述源极或者漏极的过孔；
剥离所述光刻胶层；
所述在形成有所述过孔的基板上，形成像素电极，包括：
在剥离所述光刻胶层后的基板上，形成像素电极。
3.根据权利要求2所述的方法，其特征在于，所述保护层为能够采用湿刻工艺进行刻蚀的保护层；
在所述光刻胶层的过孔图案处，形成用于暴露出所述源极或者漏极的过孔，包括：
在所述光刻胶层的过孔图案处，先通过湿刻工艺在所述保护层上形成过孔，其中，该过孔的位置在竖直方向上与位于所述光刻胶层的过孔的位置相同；
然后在所述保护层的过孔处，通过采用干刻工艺在所述钝化层上形成暴露出源极的过孔，其中，该过孔的位置在竖直方向上与位于所述保护层的过孔的位置相同。
4.根据权利要求3所述的方法，其特征在于，在所述光刻胶层的过孔图案处，先通过湿刻工艺在所述保护层上形成过孔，包括：
根据所述光刻胶层的过孔图案的尺寸，设定刻蚀溶液的浓度与刻蚀时间；
利用所述浓度的刻蚀溶液，按照所述刻蚀时间，在所述光刻胶层的过孔图案处通过湿刻工艺在所述保护层上形成过孔。
5.根据权利要求1-4任一项所述的方法，其特征在于，所述保护层为透明导电层。
6.一种薄膜晶体管，其特征在于，该薄膜晶体管是采用权利要求1-5任一项所述的方法制作而成的薄膜晶体管；该薄膜晶体管包括：
基板以及在该基板上形成的公共电极、栅极、栅绝缘层、有源层、源极、漏级、钝化层、像素电极；
以及位于所述钝化层与所述像素电极之间的用于避免所述钝化层过度刻蚀的保护层。
7.一种基板，其特征在于，所述基板包括权利要求6所述的薄膜晶体管。
8.一种显示面板，其特征在于，所述显示面板包括权利要求7所述的基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510041425.1A CN104576401B (zh) | 2015-01-27 | 2015-01-27 | 薄膜晶体管的制造方法及薄膜晶体管、基板、显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510041425.1A CN104576401B (zh) | 2015-01-27 | 2015-01-27 | 薄膜晶体管的制造方法及薄膜晶体管、基板、显示面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104576401A true CN104576401A (zh) | 2015-04-29 |
| CN104576401B CN104576401B (zh) | 2017-12-08 |
Family
ID=53092160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510041425.1A Active CN104576401B (zh) | 2015-01-27 | 2015-01-27 | 薄膜晶体管的制造方法及薄膜晶体管、基板、显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104576401B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110931528A (zh) * | 2019-11-25 | 2020-03-27 | 武汉华星光电半导体显示技术有限公司 | 显示面板的制备方法 |
| WO2020199015A1 (zh) * | 2019-03-29 | 2020-10-08 | 京东方科技集团股份有限公司 | 准直背光模组，其制备方法及显示装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001358212A (ja) * | 2000-06-13 | 2001-12-26 | Seiko Epson Corp | 電極基板の製造方法、並びにこの製造方法により製造された電極基板、これを用いた液晶装置 |
| CN1716059A (zh) * | 2004-06-14 | 2006-01-04 | 三星电子株式会社 | 有机薄膜晶体管阵列面板及其制造方法 |
| US20100308333A1 (en) * | 2009-06-03 | 2010-12-09 | Hyeong-Suk Yoo | Thin film transistor array substrate for a display panel and a method for manufacturing a thin film transistor array substrate for a display panel |
| KR20110055271A (ko) * | 2009-11-19 | 2011-05-25 | 엘지디스플레이 주식회사 | 산화물 박막 트랜지스터 및 그 제조방법 |
| KR20110055274A (ko) * | 2009-11-19 | 2011-05-25 | 엘지디스플레이 주식회사 | 산화물 박막 트랜지스터의 제조방법 |
| CN102315254A (zh) * | 2010-07-06 | 2012-01-11 | 乐金显示有限公司 | 薄膜晶体管基板和采用该薄膜晶体管基板的液晶显示设备 |
-
2015
- 2015-01-27 CN CN201510041425.1A patent/CN104576401B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001358212A (ja) * | 2000-06-13 | 2001-12-26 | Seiko Epson Corp | 電極基板の製造方法、並びにこの製造方法により製造された電極基板、これを用いた液晶装置 |
| CN1716059A (zh) * | 2004-06-14 | 2006-01-04 | 三星电子株式会社 | 有机薄膜晶体管阵列面板及其制造方法 |
| US20100308333A1 (en) * | 2009-06-03 | 2010-12-09 | Hyeong-Suk Yoo | Thin film transistor array substrate for a display panel and a method for manufacturing a thin film transistor array substrate for a display panel |
| KR20110055271A (ko) * | 2009-11-19 | 2011-05-25 | 엘지디스플레이 주식회사 | 산화물 박막 트랜지스터 및 그 제조방법 |
| KR20110055274A (ko) * | 2009-11-19 | 2011-05-25 | 엘지디스플레이 주식회사 | 산화물 박막 트랜지스터의 제조방법 |
| CN102315254A (zh) * | 2010-07-06 | 2012-01-11 | 乐金显示有限公司 | 薄膜晶体管基板和采用该薄膜晶体管基板的液晶显示设备 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020199015A1 (zh) * | 2019-03-29 | 2020-10-08 | 京东方科技集团股份有限公司 | 准直背光模组，其制备方法及显示装置 |
| CN112313569A (zh) * | 2019-03-29 | 2021-02-02 | 京东方科技集团股份有限公司 | 准直背光模组，其制备方法及显示装置 |
| US11327215B2 (en) | 2019-03-29 | 2022-05-10 | Boe Technology Group Co., Ltd. | Collimating backlight module, preparation method thereof and display device |
| CN110931528A (zh) * | 2019-11-25 | 2020-03-27 | 武汉华星光电半导体显示技术有限公司 | 显示面板的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104576401B (zh) | 2017-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104576659A (zh) | 一种阵列基板及其制作方法、显示装置 | |
| WO2017054384A1 (zh) | 一种阵列基板及其制作方法、显示面板 | |
| US10916568B2 (en) | Manufacturing method of display substrate, array substrate and display device | |
| CN106226966B (zh) | 阵列基板及其制造方法、显示面板及其缺陷修复方法 | |
| CN103560110B (zh) | 一种阵列基板及其制备方法、显示装置 | |
| US9455282B2 (en) | Manufacturing method of an array substrate | |
| JP6521534B2 (ja) | 薄膜トランジスタとその作製方法、アレイ基板及び表示装置 | |
| CN104617102A (zh) | 阵列基板及阵列基板制造方法 | |
| WO2014124568A1 (zh) | 薄膜晶体管、阵列基板及其制作方法及显示装置 | |
| CN103295970A (zh) | 阵列基板、其制造方法及显示装置 | |
| CN109494257B (zh) | 一种薄膜晶体管及其制造方法、阵列基板、显示装置 | |
| US11018165B2 (en) | Manufacturing method of array substrate and array substrate | |
| US20170229492A1 (en) | Mask plate and method for manufacturing array substrate | |
| CN103715135B (zh) | 一种过孔及其制作方法、阵列基板 | |
| WO2013143321A1 (zh) | 阵列基板及其制造方法和显示装置 | |
| WO2015180357A1 (zh) | 阵列基板及其制作方法和显示装置 | |
| WO2013181915A1 (zh) | Tft阵列基板及其制造方法和显示装置 | |
| US9659975B2 (en) | Fabrication methods of transparent conductive electrode and array substrate | |
| CN104810321A (zh) | 一种tft阵列基板及显示装置的制备方法 | |
| CN106024705B (zh) | Tft基板的制作方法 | |
| JP2021524047A (ja) | アレイ基板、表示パネル及び表示装置 | |
| CN110794630A (zh) | 一种阵列基板及其制造方法 | |
| CN104576401A (zh) | 薄膜晶体管的制造方法及薄膜晶体管、基板、显示面板 | |
| CN104617049A (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN102655116B (zh) | 阵列基板的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |