CN107393967A - 薄膜晶体管、阵列基板及掩膜板 - Google Patents

薄膜晶体管、阵列基板及掩膜板 Download PDF

Info

Publication number
CN107393967A
CN107393967A CN201710661041.9A CN201710661041A CN107393967A CN 107393967 A CN107393967 A CN 107393967A CN 201710661041 A CN201710661041 A CN 201710661041A CN 107393967 A CN107393967 A CN 107393967A
Authority
CN
China
Prior art keywords
source electrode
pattern
bar shaped
tft
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710661041.9A
Other languages
English (en)
Inventor
雍玮娜
李倩倩
黄添钧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201710661041.9A priority Critical patent/CN107393967A/zh
Publication of CN107393967A publication Critical patent/CN107393967A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开一种薄膜晶体管、阵列基板以及制作薄膜晶体管的掩膜板。薄膜晶体管包括源极、漏极及导电沟道。所述源极沿第一方向设置且在第二方向具有第一开口。所述漏极整体呈沿着第二方向延伸的长条形，包括第一条形部与第二条形部，所述第一条形部沿着第一方向的宽度小于第二条形部沿第一方向的宽度，所述第一条形部自所述第一开口伸入所述源极内，所述第一方向垂直于所述第二方向。所述导电沟道位于所述源极与所述漏极之间。所述第一条形部包括位于第二方向且相对的第一自由端与第一连接端，所述第二自由端位于所述源极内，所述第一连接端连接所述第二条形部，所述第一连接端位于所述源极外部。

Description

薄膜晶体管、阵列基板及掩膜板
技术领域
本发明涉及薄膜晶体管制作技术领域，尤其是涉及用于制作薄膜晶体管的掩膜技术。
背景技术
薄膜晶体管已经广泛应用于各领域的显示装置中，例如液晶显示装置(LiquidCrystal Display,TFT-LCD)与有机发光而激光显示装置(Organic Light-EmittingDiode，OLED)。由此，薄膜晶体管的性能以及工作稳定性与显示装置的品质直接相关。
随着显示装置的分辨率的提高，那么每个像素单元所占据的面积也越来越小，导致薄膜晶体管的制作难度也大幅提高，并且经常出现薄膜晶体管与像素单元无法正常传递信号，导致显示装置无法正常显示图像。
发明内容
为解决前述技术问题，本发明提供一种工作稳定性较高的薄膜晶体管。
进一步，提供包括前述薄膜晶体管的阵列基板。
进一步，提供一种制作前述薄膜晶体管的掩膜板。
一种薄膜晶体管，包括源极、漏极及导电沟道。所述源极沿第一方向设置整体呈“n”形，在第二方向具有第一开口。所述漏极整体呈沿着第二方向延伸的长条形，包括第一条形部与第二条形部，所述第一条形部沿着第一方向的宽度小于第二条形部沿第一方向的宽度，所述第一条形部自所述第一开口延伸入所述源极内，所述第一方向垂直于所述第二方向。所述导电沟道位于所述源极与所述漏极之间。所述第一条形部呈矩形且包括位于第二方向且相对的第一自由端与第一连接端，所述第二自由端位于所述源极内且边缘呈圆弧形端面，所述第一连接端连接所述第二条形部，所述第一连接端位于所述源极外部。
一种阵列基板，包括像素电极与前述薄膜晶体管，所述像素电极电性连接所述漏极。
一种掩膜板用于制造薄膜晶体管。所述薄膜晶体管包括源极、漏极及导电沟道，所述掩膜板包括不透光区域、半透光区域及透光区域。所述不透光区域包括对应所述源极的源极图案与对应所述漏极的漏极图案，所述源极图案沿第一方向设置且整体呈“n”形，并在第二方向具有第二开口，所述漏极图案整体呈沿着第二方向延伸的长条形，包括第三条形部与第四条形部，所述第三条形部沿着第一方向的宽度小于所述第四条形部沿第一方向的宽度，所述第三条形部自所述第二开口延伸入所述源极图案内，其中，所述第一方向垂直于所述第二方向。所述半透光区域包括对应所述导电沟道的导电沟图案，所述导电沟道图案自所述源极图案内部区域延伸扩展至包围所述漏极图案中全部第四条形部。
相较于现有技术，薄膜晶体管中漏极位于源极内的第一条形部的线宽较小，从而保证薄膜晶体管的寄生电容Cgs/Cgd较小，保证了漏极的稳定性与阵列基板中对像素电极的充电效率，使得阵列基板的图像显示品质得到保障。并且第一条形部与第二条形部连接的第一连接端位于源极之外，且第二条形部的宽度较大，从而极大地减小了漏极断线的风险，保证了阵列基板以及应用阵列基板的显示装置的图像显示品质与寿命。
用于制作薄膜晶体管的掩膜板中，半透光区域自源极图案延伸至漏极图案，由此，漏极位于源极内的第一条形部的第一宽度可以较小，而第一条形部与第二条形部连接处由于受到半透光区域的保护而较难受到损坏，而第二条形部则可以依据实际需求制作线宽，防止漏极在于像素电极连接时出现断线的风险。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明一实施例中阵列基板上部分像素单元的平面结构示意图。
图2为如图1所示薄膜晶体管的平面结构示意图。
图3为如图2所示薄膜晶体管沿III-III线的剖面结构示意图。
图4为用于制作如图2-3所示薄膜晶体管的流程图。
图5为图4所示用于制作如图2-3所示薄膜晶体管的半色调的掩膜的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
下面结合附图针对本发明的掩膜板、薄膜晶体管以及阵列基板进行具体说明。请参阅图1，其为本发明一实施例中阵列基板上部分像素单元的平面结构示意图。
如图1所示，阵列基板100上设置有沿着第一方向X间隔预定距离且相互绝缘设置的扫描线Sc与沿着第二方向Y间隔预定距离且相互绝缘设置的数据线Da。相邻两条扫描线Sc与相邻两条数据线Da之间设置有至少一个薄膜晶体管10与一个像素电极Px。其中，薄膜晶体管10包括栅极G、源极S以及漏极D，栅极G电性连接其中一条扫描线Sc，源极S电性连接一条数据线Da，漏极D与扫描线Sc交叉后电性连接像素电极Px。
薄膜晶体管10位于扫描线Sc与数据线Da交叉的位置处，像素电极Px由透明材料制程，位于相邻的两条数据线Da与相邻的两条扫描线Sc构成的区域内。像素电极Px在扫描线Sc通过的扫描信号控制薄膜薄膜晶体管处于导通状态时，透过薄膜晶体管10自数据线Da获取图像信号，像素电极Px与公共电极(图未示)配合针对图像信号进行显示。
本实施例中，为便于说明，定义三维坐标，也即是有第一方向X、第二方向Y以及第三方向Z构成的三维坐标系。其中，第一方向X与第二方向Y构成的平面平行于阵列基板100所在平面，第三方向X为阵列基板100厚度方向。
请一并参阅图2-3，图2为如图1所示薄膜晶体管10的平面结构示意图，图3为图2所示薄膜晶体管10沿III-III线的剖面结构示意图。
如2所示，薄膜晶体管10包括源极S、漏极D、导电沟道Ch以及栅极G。
其中，源极S整体呈“n”形。具体地，其包括两个在第一方向X上间隔距离平行设置端面，并且在第二方向Y具有第一开口101。
漏极D为整体呈沿着第二方向Y延伸的长条形。具体地，漏极D包括沿着第二方向Y延伸且整体呈矩形的第一条形部102与第二条形部103。
第一条形部102呈矩形且包括位于第二方向Y且相对的第一自由端102a与第一连接端102b。第一自由端102a位于源极S内且边缘呈圆弧形端面，且延伸入源极S内。可以理解，第一自由端102a与源极S间隔有一定距离。其中，导电沟道Ch则位于源极S与第一条形部102之间。第一连接端102b连接所述第二条形部103，所述第一连接端102b位于源极S外部。较佳地，第一条形部102沿着第一方向X均具有第一宽度W1，也即是第一条形部沿着第一方向X的宽度均相同。
所述第二条形部103呈矩形，且沿着第二方向Y延伸。其中，第二条形部103沿着第一方向X具有第二宽度W2。
较佳地，第一条形部102沿着第一方向X的第一宽度W1小于第二条形部103沿着第一方向X的第二宽度W2。
栅极G包括沿第二方向Y延伸的凸出部104与沿第一方向X延伸的延伸部105，所述凸出部104与所述延伸部105连接。其中，所述源极S沿第三方向Z投影位于所述凸出部104内，所述漏极D与所述延伸部105垂直交叉，且第一连接端102b沿第三方向Z的投影位于所述延伸部105内。
如图3所示，薄膜晶体管10自基底11表面开始，沿着第三方向Z依次设置栅极G、栅极绝缘层GI、导电沟道Ch以及源极S和漏极D，其中，源极S与漏极分别设置于导电沟道Ch两侧。可以理解，源极S与漏极D上侧还是有钝化层(图未示)、平坦化层(图未示)以及ITO的像素电极Px(图1)，漏极D则通过钝化层与平坦化层通孔(图未示)与像素电极Px电性连接。
请参阅图4，其为用于制作如图2-3所示薄膜晶体管10的流程图。
具体地，请一并参阅图3与图4，薄膜晶体管10的制程包括步骤：
步骤41、在基底11沉积栅极层，并且使用掩膜针对所述栅极层进行图案化，形成栅极G。其中，栅极层可以采用金属导电材料，例如铜等。
步骤42、在所述栅极G表面形成栅极绝缘层GI。其中，栅极绝缘层GI材料可以为氮化硅(SiNx)和/或者氧化硅(SiOx)。
步骤43、在所述栅极绝缘层GI依次表面形成半导体材料的有源层以及源漏层。其中，有源层可以为非晶硅、多晶硅或者氧化物半导体材料。源极层材料可以为金属铝(Al)或者钛(Ti)等。
步骤44、采用半色调的掩膜板(Half Tone Mask)针对所述有源层以及源漏层进行图案化，从而使得有源层形成导电沟道Ch，以及使得源漏层形成源极S以及漏极D。
请参阅图5，其为图4所示用于制作如图2-3所示薄膜晶体管10的步骤44的半色调的掩膜的结构示意图。
如图5所示，掩膜板50包括不透光区域51、半透光区域52及透光区域53。
其中，不透光区域51包括对应所述源极S的源极图案511与对应所述漏极D的漏极图案513。
所述源极图案511整体呈“n”形，所述源极图案511包括两个沿着第一方向X间隔一定距离的端面511a以及沿着第二方向Y设置的第二开口511b，其中，端面511a平行于第一方向X，第二开口511b位于两个端面511a之间。
所述漏极图案513整体呈沿着第二方向Y延伸的长条形，包括第三条形部514与第四条形部515。可以理解，所述第三条形部514对应第一条形部102，第四条形部515对应第二条形部103。
具体地，第三条形部514为沿着第二方向Y延伸的矩形，并且在第一方向X具有第一宽度W1，也即是第三条形部514沿着第一方向X的宽度相同。
第三条形部514包括位于第二方向Y且相对的第二自由端514a与第二连接端514b，所述第二自由端514a位于所述源极图案511内且边缘呈圆弧形倒角，所述第一连接端514b连接所述第四条形部515。第二连接端514b位于源极图案511外部，并且与第四条形部515连接。
第四条形部514位沿着第二方向Y延伸的矩形，并且在第一方向X具有第二宽度W2。其中，第一宽度W1小于第二宽度W2。
半透光区域52包括对应所述导电沟道Ch的导电沟图案521，所述导电沟道图案521自所述源极图案511内部区域延伸扩展至包围所述漏极图案513中全部第三条形部514，也即是所述导电沟道图案521自所述源极图案511内部经由所述第二开口511b延伸扩展至所述第二连接端514b处。
较佳地，对应于第一方向X，导电沟道图案521位于所述源极图案511内部具有第三宽度W3，导电沟道图案521在所述第二开口511b至所述第二连接端514b区域具有第四宽度W4，其中，第三宽度W3与第四宽度W4相同。
较佳地，导电沟道图案521在第二开口511b的位置沿所述第二方向X延伸并包围所述源极图案511在所述第二方向Y的两个端面511a。
透光区域53则对应于源极S、漏极D以及导电沟道GH之外的其他部分。
由此，由于掩膜板50中，半透光区域53自源极图案511延伸至漏极图案513，由此，漏极D位于源极S内的第一条形部102的第一宽度可以较小，而第一条形部102与第二条形部103连接处由于受到半透光区域53的保护而较难受到损坏，而第二条形部103则可以依据实际需求制作线宽，防止漏极D在于像素电极Px连接时出现断线的风险。
进一步，采用掩膜板50制作的薄膜晶体管10，漏极D位于源极S内的第一条形部102的线宽较小，从而保证薄膜晶体管的寄生电容Cgs/Cgd较小，保证了漏极的稳定性与阵列基板100中对像素电极Px的充电效率，使得阵列基板100的图像显示品质得到保障，并且第一条形部102与第二条形部103连接的第一连接端102b位于源极之外，且第二条形部103的宽度较大，从而极大地减小了漏极断线的风险，保证了阵列基板100以及应用阵列基板的显示装置的图像显示品质与寿命。
以上所述的实施方式，并不构成对该技术方案保护范围的限定。任何在上述实施方式的精神和原则之内所作的修改、等同替换和改进等，均应包含在该技术方案的保护范围之内。

Claims (10)

1.一种薄膜晶体管，包括源极、漏极及导电沟道，其特征在于：
所述源极沿第一方向设置，所述源极设有第一开口，所述第一开口朝向第二方向；
所述漏极整体呈沿着第二方向延伸的长条形，包括第一条形部与第二条形部，所述第一条形部沿着第一方向的宽度小于第二条形部沿第一方向的宽度，所述第一条形部自所述第一开口伸入所述源极内，所述第一方向垂直于所述第二方向；
所述导电沟道位于所述源极与所述漏极之间；以及
所述第一条形部且包括相对设置的第一自由端与第一连接端，所述第一自由端位于所述源极内且边缘，所述第一连接端连接所述第二条形部，所述第一连接端位于所述源极外部。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述源极整体呈“n”形，所述第一条形部呈矩形且沿着所述第一方向的尺寸相同，所述第一自由端呈圆弧形端面。
3.根据权利要求2所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括栅极，所述栅极包括沿所述第二方向延伸的凸出部与沿所述第一方向延伸的延伸部，所述凸出部与所述延伸部连接，所述源极沿第三方向投影位于所述凸出部内，所述漏极与所述延伸部垂直交叉，所述第一连接端沿第三方向投影位于所述延伸部内，所述第三方向垂直于所述第一、第二方向。
4.一种阵列基板，包括像素电极与如权利要求1-3任意一项所述的薄膜晶体管，所述像素电极电性连接所述漏极。
5.一种掩膜板，用于制造薄膜晶体管，其特征在于，所述薄膜晶体管包括源极、漏极及导电沟道，所述掩膜板包括不透光区域、半透光区域及透光区域；
所述不透光区域包括对应所述源极的源极图案与对应所述漏极的漏极图案，所述源极图案沿第一方向设置且在第二方向具有第二开口，所述漏极图案整体呈沿着第二方向延伸的长条形，包括第三条形部与第四条形部，所述第三条形部沿着第一方向的宽度小于所述第四条形部沿第一方向的宽度，所述第三条形部自所述第二开口伸入所述源极图案内，其中，所述第一方向垂直于所述第二方向；
所述半透光区域包括对应所述导电沟道的导电沟图案，所述导电沟道图案自所述源极图案内部区域延伸扩展至包围所述漏极图案中全部第四条形部。
6.根据权利要求5所述的掩膜板，其特征在于，所述源极图案整体呈“n”形，所述第三条形部与所述第四条形部均为沿着第二方向延伸的矩形。
7.根据权利要求6所述的掩膜板，其特征在于，所述第三条形部包括位于第二方向且相对的第二自由端与第二连接端，所述第二自由端位于所述源极图案内且边缘呈圆弧形倒角，所述第二连接端连接所述第四条形部。
8.根据权利要求6所述的掩膜板，其特征在于，所述第二连接端位于所述源极图案外部，且所述导电沟道图案自所述源极图案内部经由所述第二开口延伸扩展至所述第二连接端处。
9.根据权利要求8所述的掩膜板，其特征在于，对应所述第一方向，所述导电沟道图案位于所述源极图案内部的尺寸与在所述第二开口至所述连接端区域的尺寸相同。
10.根据权利要求9所述的掩膜板，其特征在于，所述导电沟道图案在第二开口的位置沿所述第一方向延伸并包围所述源极图案在所述第二方向的两个端面。
CN201710661041.9A 2017-08-04 2017-08-04 薄膜晶体管、阵列基板及掩膜板 Pending CN107393967A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710661041.9A CN107393967A (zh) 2017-08-04 2017-08-04 薄膜晶体管、阵列基板及掩膜板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710661041.9A CN107393967A (zh) 2017-08-04 2017-08-04 薄膜晶体管、阵列基板及掩膜板

Publications (1)

Publication Number Publication Date
CN107393967A true CN107393967A (zh) 2017-11-24

Family

ID=60344736

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710661041.9A Pending CN107393967A (zh) 2017-08-04 2017-08-04 薄膜晶体管、阵列基板及掩膜板

Country Status (1)

Country Link
CN (1) CN107393967A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109872690A (zh) * 2019-03-27 2019-06-11 武汉华星光电半导体显示技术有限公司 显示面板
WO2020113667A1 (zh) * 2018-12-05 2020-06-11 惠科股份有限公司 光罩及光罩的制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040031964A1 (en) * 2000-10-12 2004-02-19 Sanyo Electric Co., Ltd. Transistor and display comprising it
CN103913944A (zh) * 2014-03-20 2014-07-09 京东方科技集团股份有限公司 半色调掩膜版、阵列基板及其制作方法、显示装置
CN105895706A (zh) * 2016-07-01 2016-08-24 深圳市华星光电技术有限公司 薄膜晶体管及显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040031964A1 (en) * 2000-10-12 2004-02-19 Sanyo Electric Co., Ltd. Transistor and display comprising it
CN103913944A (zh) * 2014-03-20 2014-07-09 京东方科技集团股份有限公司 半色调掩膜版、阵列基板及其制作方法、显示装置
CN105895706A (zh) * 2016-07-01 2016-08-24 深圳市华星光电技术有限公司 薄膜晶体管及显示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020113667A1 (zh) * 2018-12-05 2020-06-11 惠科股份有限公司 光罩及光罩的制作方法
CN109872690A (zh) * 2019-03-27 2019-06-11 武汉华星光电半导体显示技术有限公司 显示面板

Similar Documents

Publication Publication Date Title
CN102466933B (zh) 液晶显示器的像素结构及其制作方法
CN102403320B (zh) 阵列基板及其制作方法、液晶显示面板
CN103309099B (zh) 液晶显示器阵列基板及其制造方法
CN103268878B (zh) Tft阵列基板、tft阵列基板的制作方法及显示装置
CN104007574B (zh) 一种阵列基板、显示装置及其制造方法
CN102654698B (zh) 液晶显示器阵列基板及其制造方法、液晶显示器
CN104049430B (zh) 一种阵列基板、显示装置及其制造方法
CN102289118B (zh) 液晶显示元件
CN105261655B (zh) 薄膜晶体管
WO2002031887A1 (fr) Transistor et visuel comprenant ce transistor
CN101403836B (zh) 液晶显示器件
CN105824161A (zh) 一种液晶显示面板及液晶显示装置
CN107863357A (zh) 一种阵列基板、显示面板及显示装置
CN102088025A (zh) 薄膜晶体管基板及其制造方法
CN101221961B (zh) 像素结构及其制作方法
CN105932025A (zh) 一种阵列基板及其制作方法、显示面板和显示装置
CN108400110A (zh) 薄膜晶体管阵列基板及其制备方法
CN106932956A (zh) 阵列基板、显示面板及显示装置
CN102043273B (zh) 常黑模式液晶显示器装置
CN107393967A (zh) 薄膜晶体管、阵列基板及掩膜板
CN104916649A (zh) 阵列基板及其制造方法
CN202126557U (zh) 一种阵列基板
US11488982B2 (en) Display panel and organic light emitting display panel
CN208028063U (zh) 一种感光组件、阵列基板、显示装置
JP4114409B2 (ja) 表示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20171124