CN105932025A - 一种阵列基板及其制作方法、显示面板和显示装置 - Google Patents

一种阵列基板及其制作方法、显示面板和显示装置 Download PDF

Info

Publication number
CN105932025A
CN105932025A CN201610353751.0A CN201610353751A CN105932025A CN 105932025 A CN105932025 A CN 105932025A CN 201610353751 A CN201610353751 A CN 201610353751A CN 105932025 A CN105932025 A CN 105932025A
Authority
CN
China
Prior art keywords
lead
out wire
base palte
array base
implant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610353751.0A
Other languages
English (en)
Other versions
CN105932025B (zh
Inventor
刘冲
赵海生
裴晓光
肖志莲
彭志龙
肖红玺
王薇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610353751.0A priority Critical patent/CN105932025B/zh
Publication of CN105932025A publication Critical patent/CN105932025A/zh
Priority to PCT/CN2017/081818 priority patent/WO2017202167A1/zh
Priority to US15/736,279 priority patent/US10627685B2/en
Application granted granted Critical
Publication of CN105932025B publication Critical patent/CN105932025B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Theoretical Computer Science (AREA)

Abstract

本发明公开了一种阵列基板及其制作方法、显示面板和显示装置，用以降低阵列基板的集线区由于引出线之间的凹槽而引起的斜线不良现象。本发明提供的一种阵列基板，包括多个引出线，所述多个引出线在阵列基板的集线区形成的多个凹槽处具有填充物，使得所述凹槽的上表面与所述凹槽周边的引出线处于同一水平面；其中，所述填充物为具有绝缘性和透明性的材料组成。

Description

一种阵列基板及其制作方法、显示面板和显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制作方法、显示面板和显示装置。
背景技术
薄膜晶体管液晶显示屏(Thin Film Transistor Liquid Crystal Display，TFT-LCD)的显示采用“背透式”照射方式。具体地，光源路径是从下向上。这样的作法是在液晶的背部设置特殊光管，光源照射时通过下偏光板向上透出。由于上下夹层的电极改成透明电极和共通电极，在透明电极导通时，液晶分子的表现也会发生改变，可以通过遮光和透光来达到显示的目的，响应时间大大提高到80ms左右。从而具有更高的对比度和更丰富的色彩，荧屏更新频率也更快。因此，TFT-LCD显示面板成为现有的显示领域的主流设备。
在现有的TFT-LCD显示面板制作工艺中，由于显示面板的分辨率越来越高，与每一像素单元的连接的信号线的个数越来越多，导致在集线区(Fanout)的信号线在单层无法布开，因此只能选择在不同的膜层交替布线的方式进行布线。参见图1所示，显示面板包括多个阵列排布的像素单元10，每列像素单元10均与相同的一根数据线11进行连接。当显示面板中包括的像素单元的个数越多，数据线的个数也相应增加，因此在显示面板中的集线区A中数据线在拐角处更加紧密，从而使得集线区出现多个凹槽12。因此，在后续膜层工艺中，涂胶机一般为甩胶模式，从而会沿着拐角方向造成PR胶膜层的差异，影响了透明导电层的尺寸差异(ITO FICD)和源漏极层的尺寸差异(SD FICD)，使得通过该工艺制作的阵列基板，与彩膜基板成盒后形成的显示面板具有斜线不良Mura的现象。
因此，随着显示面板向着全高清(FHD)的方向发展，集线区中数据线的布线更加紧密，采用不同膜层交替布线的方式进行布线，从而使得凹槽的区域更加明显，造成的斜线不良现象更加明显。
发明内容
本发明提供一种阵列基板及其制作方法、显示面板和显示装置，用以降低阵列基板的集线区由于引出线之间的凹槽而引起的斜线不良现象。
本发明提供的一种阵列基板，包括多个引出线，所述多个引出线在阵列基板的集线区形成的多个凹槽处具有填充物，使得所述凹槽的上表面与所述凹槽周边的引出线处于同一水平面；
其中，所述填充物为具有绝缘性和透明性的材料组成。
在一种可能的实施方式中，本发明实施例提供的上述阵列基板中，所述阵列基板还包括与每一所述引出线电性相连的多个薄膜晶体管。
在一种可能的实施方式中，本发明实施例提供的上述阵列基板中，所述引出线包括数据线。
在一种可能的实施方式中，本发明实施例提供的上述阵列基板中，所述填充物与所述薄膜晶体管的栅极绝缘层的材料相同。
在一种可能的实施方式中，本发明实施例提供的上述阵列基板中，所述填充物与所述薄膜晶体管的有源层的材料相同。
相应地，本发明实施例还提供了一种显示面板，包括本发明实施例提供的上述任一种的阵列基板。
相应地，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述任一种的显示面板。
相应地，本发明实施例还提供了一种本发明实施例提供的上述任一种的阵列基板的制作方法，该方法包括：
采用构图工艺在衬底基板上形成所述引出线；
对所述多个引出线在阵列基板的集线区形成的多个凹槽处通过填充物进行填平处理，使得所述凹槽的上表面与所述凹槽周边的引出线处于同一水平面；
其中，所述填充物为具有绝缘性和透明性的材料组成。
在一种可能的实施方式中，本发明实施例提供的上述阵列基板的制作方法中，所述采用构图工艺在沉底基板上形成所述引出线，具体包括：
在形成阵列基板的薄膜晶体管的栅极的图形的同时，形成所述引出线的图形；
在所述栅极和引出线上方形成第一栅极绝缘层的图形，其中所述引出线在阵列基板的集线区处形成凹槽。
在一种可能的实施方式中，本发明实施例提供的上述阵列基板的制作方法中，对所述多个引出线在阵列基板的集线区形成的多个凹槽处通过填充物进行填平处理，具体包括：
在所述集线区的第一栅极绝缘层的上方形成第二栅极绝缘层；
刻蚀位于所述集线区的引出线上方的第二栅极绝缘层，使得位于所述引出线上方的第一栅极绝缘层露出，且所述引出线上方的第一栅极绝缘层的上表面与所述第二栅极绝缘层的上表面处于同一水平面。
在一种可能的实施方式中，本发明实施例提供的上述阵列基板的制作方法中，对所述多个引出线在阵列基板的集线区形成的多个凹槽处通过填充物进行填平处理，还包括：
在所述第一栅极绝缘层的上方形成有源层的图形；
刻蚀位于所述集线区的有源层，使得位于所述引出线上方的第一栅极绝缘层露出，且所述引出线上方的第一栅极绝缘层的上表面与所述有源层的上表面处于同一水平面。
本发明有益效果如下：
本发明实施例提供了一种阵列基板及其制作方法、显示面板和显示装置，所述阵列基板包括：多个引出线，所述多个引出线在阵列基板的集线区形成的多个凹槽处具有填充物，使得所述凹槽的上表面与所述凹槽周边的引出线处于同一水平面；其中，所述填充物为具有绝缘性和透明性的材料组成。因此，本发明实施例提供的阵列基板由于在凹槽区域中填充了具有绝缘性和透明性的填充物，使得凹槽的上表面与凹槽周边的引出线处于同一水平面，从而减小了集线区中由于引出线而造成的凹凸不平的现象，避免了阵列基板的斜率不良的现象。其中，填充物具有绝缘性，避免了引出线与其他导体相互导通，造成信号的串扰；由于后续在阵列基板与彩膜基板进行贴合时，需要采用无影胶(UV)在光照的作用下进行固化，因此，填充物具有透明性，从而可以透过光照实现了对UV胶的固化作用。
附图说明
图1为现有技术提供的一种阵列基板的结构示意图；
图2为本发明实施例提供的一种阵列基板的正视图；
图3为基于图2沿着a-a1方向的截面示意图；
图4为本发明实施例提供的一种阵列基板的制作方法的流程示意图；
图5(a)-图5(c)本发明实施例提供的一种阵列基板的制作方法在每一步骤中得到的结构示意图；
图6(a)-图6(f)本发明实施例提供的另一种阵列基板的制作方法在每一步骤中得到的结构示意图。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
本发明实施例提供了一种阵列基板及其制作方法、显示面板和显示装置，用以降低阵列基板的集线区由于引出线之间的凹槽而引起的斜线不良现象。
下面结合附图，对本发明实施例提供的阵列基板及其制作方法、显示面板和显示装置的具体实施方式进行详细地说明。
本发明实施例提供的一种阵列基板，参见图2所示的阵列基板的正视图，阵列基板包括多个引出线21，多个引出线21在阵列基板的集线区A形成的多个凹槽12处具有填充物22，使得凹槽12的上表面与凹槽周边的引出线21处于同一水平面；其中，填充物22为具有绝缘性和透明性的材料组成。
为了进一步解释填充物在凹槽区域的结构，参见图3所示，凹槽12的上表面与凹槽周边的引出线21处于同一水平面。其中，图3为图2沿着a-a1方向的截面示意图。
需要说明的是，阵列基板包括显示区域和边框区域，集线区位于阵列基板的边框区域，图2中仅仅示出了集线区位于显示区域的上边框区域，由于阵列基板中包括的播磨晶体管的个数较多，且显示区域的上下左右四个边框区域均具有引出线，因此集线区位于上下左右四个边框区域中，且引出线在集线区进行聚集排布时，会产生凹槽区域。因此阵列基板中的集线区中由于引出线而形成的凹槽处均可以采用绝缘性和透明性的材料进行填充，且均属于本发明的保护范围。
本发明实施例提供的引出线包括位于集线区中的各类信号线。
通过本发明实施例提供的阵列基板包括多个引出线，多个引出线在阵列基板的集线区形成的多个凹槽处具有填充物，使得凹槽的上表面与凹槽周边的引出线处于同一水平面；其中，填充物为具有绝缘性和透明性的材料组成。因此，本发明实施例提供的阵列基板由于在凹槽区域中填充了具有绝缘性和透明性的填充物，使得凹槽的上表面与凹槽周边的引出线处于同一水平面，从而减小了集线区中由于引出线而造成的凹凸不平的现象，避免了阵列基板的斜率不良的现象。其中，填充物具有绝缘性，避免了引出线与其他导体相互导通，造成信号的串扰；由于后续在阵列基板与彩膜基板进行贴合时，需要采用无影胶(UV)在光照的作用下进行固化，因此，填充物具有透明性，从而可以透过光照实现了对UV胶的固化作用。
较佳地，阵列基板还包括与每一引出线电性相连的多个薄膜晶体管。
具体地，阵列基板的显示区域包括多个呈阵列排布的像素单元，引出线需要与每一像素单元进行连接，包括与像素单元中的薄膜晶体管的栅极连接的栅线，以及与像素单元中的薄膜晶体管的源极连接的数据线。因此本发明实施例中的引出线包括与薄膜晶体管连接的栅线和数据线。
较佳地，本发明实施例中提供的上述阵列基板中的引出线包括数据线。
具体地，在分辨率较高的阵列基板中，像素单元的个数较多，数据线的个数也越来越多，在集线区中的数据线需要集中排布，为了减少布线的面积，可以采用不同膜层的方式进行布线。例如，数据线可以分为两层进行布线，分别与像素单元中的薄膜晶体管的栅极或源极同层设置。因此，当数据线与栅极同层设置时，在集线区的拐角处形成多个凹槽，进一步在形成栅极上方的栅极绝缘层时，该凹槽依然存在，为了减少凹槽造成的后续斜线不良的现象，可以在形成与栅极同层设置后的数据线后，在形成的凹槽处通过填充物进行填充，或者在形成栅极绝缘层之后对凹槽处通过填充物进行填充；且当形成与源极同层设置的数据线时，在形成的凹槽处通过填充物进行填充。
需要说明的是，本发明实施例中的引出线为数据线时，当数据线为与薄膜晶体管的源极同层设计时，在数据线之间形成凹槽后通过填充物进行填平；当数据线为与薄膜晶体管的栅极和源极分层交替设计时，在数据线与栅极同层布线后形成的凹槽通过填充物进行填平，且在数据线与源极同层布线后形成的凹槽通过填充物进行填平；或者，在数据线与栅极同层布线后形成的凹槽通过填充物进行填平；或者，在数据线与源极同层布线后形成的凹槽通过填充物进行填平。
较佳地，填充物与薄膜晶体管的栅极绝缘层的材料相同。
具体地，本发明实施例提供的填充物具有绝缘性和透明性，为了避免与其他导体产生信号的串扰；由于后续在阵列基板与彩膜基板进行贴合时，需要采用无影胶在光照的作用下进行固化，因此，填充物具有透明性，从而可以透过光照并实现了对UV胶的固化作用。在具体实施例中，填充物可以与薄膜晶体管的栅极绝缘层的材料相同。例如，填充物的材料可以为氮化硅系或氧化硅系等，在此不做具体限定。
较佳地，填充物与薄膜晶体管的有源层的材料相同。
例如，本发明实施例中的填充物可以采用铟镓锌氧化物、铟锡锌氧化物或非晶硅等半导体氧化物材料，在此不作限定。
基于同一发明思想，本发明实施例还提供了一种阵列基板的制作方法，参见图4，该方法包括：
S401、采用构图工艺在衬底基板上形成引出线；
S402、对多个引出线在阵列基板的集线区形成的多个凹槽处通过填充物进行填平处理，使得凹槽的上表面与凹槽周边的引出线处于同一水平面；其中，填充物为具有绝缘性和透明性的材料组成。
本发明实施例提供的上述阵列基板的制作方法中，采用构图工艺在衬底基板上形成引出线；然后对多个引出线在阵列基板的集线区形成的多个凹槽处通过填充物进行填平处理，使得凹槽的上表面与凹槽周边的引出线处于同一水平面；其中，填充物为具有绝缘性和透明性的材料组成。其中，填充物具有绝缘性，避免了引出线与其他导体相互导通，造成信号的串扰；由于后续在阵列基板与彩膜基板进行贴合时，需要采用无影胶(UV)在光照的作用下进行固化，填充物具有透明性，从而可以透过光照实现了对UV胶的固化作用。因此，本发明实施例提供的阵列基板的制作方法在形成引出线后，通过在引出线形成的多个凹槽进行填平处理，使得凹槽的上表面与凹槽周边的引出线处于同一水平面，从而减小了集线区中由于引出线而造成的凹凸不平的现象，避免了阵列基板的斜率不良的现象。
需要说明的是，本发明实施例提供的上述阵列基板的制作方法中，所采用构图工艺，包括任何形式的构图方式，例如通过利用光刻胶曝光显影刻蚀的方式，此方式中具体包括的步骤有且不限于：涂覆光刻胶、用掩膜板进行曝光、显影、对需要形成图案的膜层进行刻蚀从而形成相应的图案。对于多次出现的构图工艺，并不限定其包含完全相同的工艺步骤。
需要说明的是，本发明实施例针对分辨率较高的阵列基板中，引出线的分布较为密集，且在集线区形成凹槽的现象进行填平处理。一般地，为了避免引出线较多而分布不开，选用不同膜层交替设计的方式进行布线。例如针对数据选的布线，采用与栅极同层以及与源极同层设计的方式进行布线。因此在形成与栅极同层的引出线时，可以对凹槽区域进行填平处理。针对分辨率不高的阵列基板，数据线的设计可以采用单层设计的方式进行布线，一般地，数据线与薄膜晶体管的源极同层设计，在集线区若单层结构的数据线之间存在凹槽，也可以采用本发明实施例提供的填充物进行填平处理。在此不做具体限定。
在具体实施时，本发明实施例提供的上述阵列基板的制作方法中，步骤S401的实现方式，可以具体采用以下方式实现：
在阵列基板的衬底基板30上形成薄膜晶体管的栅极31的图形的同时，形成引出线21的图形；在栅极31和引出线21上方形成第一栅极绝缘层32的图形，其中引出线21在阵列基板的集线区A处形成凹槽，如图5(a)所示。
具体地，引出线与薄膜晶体管的栅极同层设置且同时形成，从而简化了工艺。引出线可以为数据线。为了实现与栅极同层设计的引出线与薄膜晶体管的源极电性相连，可以通过在栅极形成后的栅极绝缘层中形成过孔，从而实现引出线与源极相连的目的。
具体地，对凹槽处进行填平处理可以采用一次构图工艺同时形成，也可以采用两次构图工艺形成，在此不作限定。
在具体实施时，本发明实施例提供的上述阵列基板的制作方法中，步骤S402的实现方式，可以具体采用以下方式实现：
在集线区A的第一栅极绝缘层32的上方形成第二栅极绝缘层33；刻蚀位于集线区的引出线上方的第二栅极绝缘层33，使得位于引出线上方的第一栅极绝缘层32露出，且引出线上方的第一栅极绝缘层32的上表面与第二栅极绝缘层33的上表面处于同一水平面，如图5(b)所示。
其中，第一栅极绝缘层和第二栅极绝缘层的材料相同或者不同，例如，可以采用的材料为氮化硅或氧化硅等，具有透明性且绝缘性的材料。在形成薄膜晶体管的第一栅极绝缘层后，形成有源层之前，在集线区的第一栅极绝缘层上形成第二栅极绝缘层，然后通过构图工艺对第二栅极绝缘层进行刻蚀。
需要说明的是，也可以在形成与栅极同层设置的引出线后，在引出线上方先形成第一栅极绝缘层，并通过构图工艺对第一栅极绝缘层进行刻蚀，使得凹槽处的第一栅极绝缘层的上表面与引出线的上表面处于同一水平面；然后在薄膜晶体管的栅极上方形成第二栅极绝缘层的同时，在引出线和第一栅极绝缘层的上方形成第二栅极绝缘层。
在具体实施时，本发明实施例提供的上述阵列基板的制作方法中，步骤S402的实现方式，还可以具体采用以下方式实现：
在第一栅极绝缘层32的上方形成有源层34的图形；刻蚀位于集线区A的有源层34，使得位于引出线21上方的第一栅极绝缘层32露出，且引出线上方的第一栅极绝缘层32的上表面与有源层34的上表面处于同一水平面，如图5(c)所示。
下面通过以不同膜层交替布线的方式形成数据线为具体的实施例说明本发明实施例提供的上述阵列基板的制备方法。具体包括以下步骤：
步骤一、采用构图工艺在衬底基板上形成薄膜晶体管的栅极31，同时形成与栅极同层设置的引出线21，如图6(a)所示，其中图6(a)中仅示意出了集线区的引出线部分；
步骤二、采用构图工艺在栅极31以及引出线21的上方形成第一栅极绝缘层32，如图6(b)所示；
步骤三、采用构图工艺在栅极31以及引出线21的上方第一栅极绝缘层32的上方形成有源层34，如图6(c)所示；
步骤四，采用刻蚀工艺对集线区A中的有源层34进行刻蚀，使得引出线上方的第一栅极绝缘层露出，且引出线上方的第一栅极绝缘层的上表面与有源层的上边面处于同一水平面，如图6(d)所示；
步骤五、在薄膜晶体管的有源层的上方形成源极35和漏极36的图形，同时在集线区中的有源层上方形成与源极电性相连的数据线37，如图6(e)所示，其中图6(e)中数据线37与引出线21可以均与源极相连，从而作为双层交替布线的数据线，引出线可以通过在第一栅极绝缘层中设计过孔与源极电性相连。另外，在形成数据线37时，可以在填充物的上方形成数据线，即可以在集线区的有源层34上方形成数据线，如图6(f)所示。由于数据线的宽度远远小于凹槽的宽度，因此即使数据线位于凹槽的上方，也不会阻挡阵列基板下方过来的光照。
需要说明的是，上述步骤仅说明了对引出线之间的凹槽进行填平处理时，与阵列基板中的薄膜晶体管的制作步骤同时进行，当然，也可以在形成薄膜晶体管的结构之后，对凹槽进行填平处理，在此不做具体限定。
上述步骤中各个图形的形成采用的构图工艺可包括光刻工艺，或，可以包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图案的工艺；光刻工艺是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图案的工艺。在具体实施时，可根据本发明中所形成的结构选择相应的构图工艺。
基于同一发明构思，本发明实施例还提供了一种显示面板，包括本发明实施例提供的上述任一种的阵列基板。该显示面板的实施可以参见上述阵列基板的实施例，重复之处不再赘述。
基于同一发明构思，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述任一种显示面板。该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。该显示装置的实施可以参见上述阵列基板的实施例，重复之处不再赘述。
本发明实施例提供了一种阵列基板及其制作方法、显示面板和显示装置，所述阵列基板包括：多个引出线，所述多个引出线在阵列基板的集线区形成的多个凹槽处具有填充物，使得所述凹槽的上表面与所述凹槽周边的引出线处于同一水平面；其中，所述填充物为具有绝缘性和透明性的材料组成。因此，本发明实施例提供的阵列基板由于在凹槽区域中填充了具有绝缘性和透明性的填充物，使得凹槽的上表面与凹槽周边的引出线处于同一水平面，从而减小了集线区中由于引出线而造成的凹凸不平的现象，避免了阵列基板的斜率不良的现象。其中，填充物具有绝缘性，避免了引出线与其他导体相互导通，造成信号的串扰；由于后续在阵列基板与彩膜基板进行贴合时，需要采用无影胶(UV)在光照的作用下进行固化，因此，填充物具有透明性，从而可以透过光照实现了对UV胶的固化作用。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (11)

1.一种阵列基板，包括多个引出线，其特征在于，所述多个引出线在阵列基板的集线区形成的多个凹槽处具有填充物，使得所述凹槽的上表面与所述凹槽周边的引出线处于同一水平面；
其中，所述填充物为具有绝缘性和透明性的材料组成。
2.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括与每一所述引出线电性相连的多个薄膜晶体管。
3.根据权利要求2所述的阵列基板，其特征在于，所述引出线包括数据线。
4.根据权利要求3所述的阵列基板，其特征在于，所述填充物与所述薄膜晶体管的栅极绝缘层的材料相同。
5.根据权利要求3所述的阵列基板，其特征在于，所述填充物与所述薄膜晶体管的有源层的材料相同。
6.一种显示面板，其特征在于，包括权利要求1-5任一权项所述的阵列基板。
7.一种显示装置，其特征在于，包括权利要求6所述的显示面板。
8.一种权利要求1-5任一权项所述的阵列基板的制作方法，其特征在于，该方法包括：
采用构图工艺在衬底基板上形成所述引出线；
对所述多个引出线在阵列基板的集线区形成的多个凹槽处通过填充物进行填平处理，使得所述凹槽的上表面与所述凹槽周边的引出线处于同一水平面；
其中，所述填充物为具有绝缘性和透明性的材料组成。
9.根据权利要求8所述的方法，其特征在于，所述采用构图工艺在沉底基板上形成所述引出线，具体包括：
在形成阵列基板的薄膜晶体管的栅极的图形的同时，形成所述引出线的图形；
在所述栅极和引出线上方形成第一栅极绝缘层的图形，其中所述引出线在阵列基板的集线区处形成凹槽。
10.根据权利要求9所述的方法，其特征在于，对所述多个引出线在阵列基板的集线区形成的多个凹槽处通过填充物进行填平处理，具体包括：
在所述集线区的第一栅极绝缘层的上方形成第二栅极绝缘层；
刻蚀位于所述集线区的引出线上方的第二栅极绝缘层，使得位于所述引出线上方的第一栅极绝缘层露出，且所述引出线上方的第一栅极绝缘层的上表面与所述第二栅极绝缘层的上表面处于同一水平面。
11.根据权利要求9所述的方法，其特征在于，对所述多个引出线在阵列基板的集线区形成的多个凹槽处通过填充物进行填平处理，还包括：
在所述第一栅极绝缘层的上方形成有源层的图形；
刻蚀位于所述集线区的有源层，使得位于所述引出线上方的第一栅极绝缘层露出，且所述引出线上方的第一栅极绝缘层的上表面与所述有源层的上表面处于同一水平面。
CN201610353751.0A 2016-05-25 2016-05-25 一种阵列基板及其制作方法、显示面板和显示装置 Active CN105932025B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610353751.0A CN105932025B (zh) 2016-05-25 2016-05-25 一种阵列基板及其制作方法、显示面板和显示装置
PCT/CN2017/081818 WO2017202167A1 (zh) 2016-05-25 2017-04-25 阵列基板及其制作方法、显示面板和显示装置
US15/736,279 US10627685B2 (en) 2016-05-25 2017-04-25 Array substrate and method for fabricating the same, display panel and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610353751.0A CN105932025B (zh) 2016-05-25 2016-05-25 一种阵列基板及其制作方法、显示面板和显示装置

Publications (2)

Publication Number Publication Date
CN105932025A true CN105932025A (zh) 2016-09-07
CN105932025B CN105932025B (zh) 2018-11-06

Family

ID=56841261

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610353751.0A Active CN105932025B (zh) 2016-05-25 2016-05-25 一种阵列基板及其制作方法、显示面板和显示装置

Country Status (3)

Country Link
US (1) US10627685B2 (zh)
CN (1) CN105932025B (zh)
WO (1) WO2017202167A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106206621A (zh) * 2016-09-09 2016-12-07 京东方科技集团股份有限公司 一种基板及其制备方法、显示面板、掩模板
CN107329313A (zh) * 2017-08-17 2017-11-07 惠科股份有限公司 一种显示面板和显示装置
WO2017202167A1 (zh) * 2016-05-25 2017-11-30 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板和显示装置
CN108196409A (zh) * 2018-01-02 2018-06-22 京东方科技集团股份有限公司 一种阵列基板、显示面板、显示装置和制作方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180051739A (ko) 2016-11-08 2018-05-17 삼성디스플레이 주식회사 표시 장치
KR20180082688A (ko) * 2017-01-10 2018-07-19 삼성디스플레이 주식회사 표시 장치
US20200103991A1 (en) * 2018-09-29 2020-04-02 Wuhan China Star Optoelectronics Technology Co., Ltd. Display panel, display module and electronic device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101561602A (zh) * 2008-04-15 2009-10-21 北京京东方光电科技有限公司 液晶显示装置的阵列基板
CN202585418U (zh) * 2012-03-31 2012-12-05 北京京东方光电科技有限公司 一种阵列基板的外围电路、阵列基板及液晶显示装置
CN103293800A (zh) * 2012-10-26 2013-09-11 上海中航光电子有限公司 一种阵列基板
CN103376606A (zh) * 2012-04-16 2013-10-30 乐金显示有限公司 显示设备
CN103839907A (zh) * 2012-11-21 2014-06-04 瀚宇彩晶股份有限公司 主动元件阵列基板及其电路堆叠结构

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105573549B (zh) * 2015-12-08 2018-12-25 上海天马微电子有限公司 阵列基板、触控屏和触控显示装置及其制作方法
CN105932025B (zh) * 2016-05-25 2018-11-06 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板和显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101561602A (zh) * 2008-04-15 2009-10-21 北京京东方光电科技有限公司 液晶显示装置的阵列基板
CN202585418U (zh) * 2012-03-31 2012-12-05 北京京东方光电科技有限公司 一种阵列基板的外围电路、阵列基板及液晶显示装置
CN103376606A (zh) * 2012-04-16 2013-10-30 乐金显示有限公司 显示设备
CN103293800A (zh) * 2012-10-26 2013-09-11 上海中航光电子有限公司 一种阵列基板
CN103839907A (zh) * 2012-11-21 2014-06-04 瀚宇彩晶股份有限公司 主动元件阵列基板及其电路堆叠结构

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017202167A1 (zh) * 2016-05-25 2017-11-30 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板和显示装置
US10627685B2 (en) 2016-05-25 2020-04-21 Boe Technology Group Co., Ltd. Array substrate and method for fabricating the same, display panel and display device
CN106206621A (zh) * 2016-09-09 2016-12-07 京东方科技集团股份有限公司 一种基板及其制备方法、显示面板、掩模板
CN106206621B (zh) * 2016-09-09 2019-11-05 京东方科技集团股份有限公司 一种基板及其制备方法、显示面板、掩模板
CN107329313A (zh) * 2017-08-17 2017-11-07 惠科股份有限公司 一种显示面板和显示装置
CN108196409A (zh) * 2018-01-02 2018-06-22 京东方科技集团股份有限公司 一种阵列基板、显示面板、显示装置和制作方法
CN108196409B (zh) * 2018-01-02 2022-01-28 京东方科技集团股份有限公司 一种阵列基板、显示面板、显示装置和制作方法

Also Published As

Publication number Publication date
US20180188573A1 (en) 2018-07-05
US10627685B2 (en) 2020-04-21
CN105932025B (zh) 2018-11-06
WO2017202167A1 (zh) 2017-11-30

Similar Documents

Publication Publication Date Title
CN105932025A (zh) 一种阵列基板及其制作方法、显示面板和显示装置
CN104483790B (zh) 主动元件阵列基板与显示面板
CN104570461B (zh) 一种液晶显示面板及其制备方法、显示装置
CN103353683B (zh) 一种阵列基板以及包括该阵列基板的显示装置
CN105304649B (zh) 阵列基板及其制作方法、显示面板、显示装置
CN102135691B (zh) 阵列基板及其制造方法和液晶显示器
CN104218042B (zh) 一种阵列基板及其制备方法、显示装置
CN104460147B (zh) 薄膜晶体管阵列基板、制造方法及显示装置
US9589834B2 (en) Array substrate and manufacturing method thereof, and display device
CN103293811B (zh) 一种阵列基板及其制作方法、显示装置
CN104049430B (zh) 一种阵列基板、显示装置及其制造方法
CN108121124B (zh) Coa型阵列基板及显示面板
CN104007574B (zh) 一种阵列基板、显示装置及其制造方法
CN104216182B (zh) 阵列基板及其制造方法和显示面板
CN106054438A (zh) 显示装置
CN105629591A (zh) 一种阵列基板、其制备方法及液晶显示面板
CN111341793B (zh) 显示基板及其制作方法、显示装置
CN104007591A (zh) 一种像素结构及其制作方法
JP6881981B2 (ja) アレイ基板、表示装置及びアレイ基板の製造方法
CN104238196A (zh) 液晶显示器及其制造方法
WO2018205524A1 (zh) 一种阵列基板及其制作方法、显示装置
CN102043273B (zh) 常黑模式液晶显示器装置
CN103424925A (zh) 一种阵列基板及其制造方法、显示装置
CN104362152B (zh) 一种阵列基板的制备方法
CN101566790A (zh) 制造液晶显示面板用掩模板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant