CN108121124B - Coa型阵列基板及显示面板 - Google Patents

Coa型阵列基板及显示面板 Download PDF

Info

Publication number
CN108121124B
CN108121124B CN201711434862.5A CN201711434862A CN108121124B CN 108121124 B CN108121124 B CN 108121124B CN 201711434862 A CN201711434862 A CN 201711434862A CN 108121124 B CN108121124 B CN 108121124B
Authority
CN
China
Prior art keywords
thin film
electrode
film transistor
layer
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711434862.5A
Other languages
English (en)
Other versions
CN108121124A (zh
Inventor
甘启明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN201711434862.5A priority Critical patent/CN108121124B/zh
Priority to PCT/CN2018/072866 priority patent/WO2019127692A1/zh
Publication of CN108121124A publication Critical patent/CN108121124A/zh
Application granted granted Critical
Publication of CN108121124B publication Critical patent/CN108121124B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement

Abstract

本发明实施例公开了一种COA型阵列基板，包括：薄膜晶体管阵列基板、第一绝缘层、色阻层、第二绝缘层、电极层，所述第一开口中设有彼此分离的第一过孔和第二过孔，所述第一过孔贯通第一绝缘层和第二绝缘层到达主薄膜晶体管的漏极，所述第二过孔贯通第一绝缘层、第二绝缘层、部分薄膜晶体管阵列基板到达公共电极线；其中，所述COA型阵列基板还包括垫高层，所述垫高层至少垫高第一开口中的第二绝缘层的高度以用于防止第一连接电极和第二连接电极短路。本发明实施例还公开了一种显示面板。采用本发明，具有防止第一连接电极和第二连接电极短路的优点。

Description

COA型阵列基板及显示面板
技术领域
本发明涉及显示技术领域，特别是涉及一种COA型阵列基板及显示面板。
背景技术
随着科技的发展，液晶显示面板的应用越来越多。为了实现液晶显示面板较好的彩色显示，现在的液晶显示面板在阵列基板上增加了一层色阻层，从而在阵列基板上就实现了RGB三基色，避免了阵列基板和滤光片基板的对位操作，以便液晶显示装置更好的进行全彩显示。上述技术被称为COA(Color Filter on array)技术。
而对于COA型阵列基板，为了改善大视角显示模式下颜色失真，现有技术采用了3T设计，在3T像素结构设计时会将一个像素结构分为主像素区和次像素区两部分，并通过增加共享薄膜晶体管来降低次像素区的电压，从而控制主像素区和次像素区的液晶旋转量差，以改善在广视角下颜色失真的现象。
通常采用上述3T设计的阵列基板中，请参见图1-图4，每一个像素单元PX均包括：一个主像素区以及一个次像素区，所述主像素区具有主薄膜晶体管TFT_m，所述次像素区具有次薄膜晶体管TFT_s以及共享薄膜晶体管TFT_share；其中主像素区还具有主像素电极181，主像素电极181用于和滤光片基板上共通电极Com之间形成主液晶电容Cls_m，次像素区还具有次像素电极182，次像素电极182用于和滤光片基板上共通电极Com之间形成次液晶电容Cls_s。所述主薄膜晶体管TFT_m的栅极和所述次薄膜晶体管TFT_s的栅极均连接同一扫描线SL；所述主薄膜晶体管TFT_m的源极和所述次薄膜晶体管TFT_s的源极均连接同一数据线DL，所述主薄膜晶体管TFT_m的漏极连接主像素区的主像素电极181，所述次薄膜晶体管TFT_s的漏极连接次像素区的次像素电极182，从而分别用于控制主像素区以及次像素区的显示。所述共享薄膜晶体管TFT_share的源极与公共电极线122连接，所述共享薄膜晶体管TFT_share的漏极与所述次像素电极182电连接，所述共享薄膜晶体管TFT_share的栅极与主薄膜晶体管TFT_m、次薄膜晶体管TFT_s连接的扫描线SL电连接。
在采用上述3T设计的COA型阵列基板的具体制作过程中，所述扫描线SL、栅极以及公共电极线122皆属于第一金属层，所述第一金属层形成于衬底基板110上。所述数据线DL、主薄膜晶体管TFT_m的源漏极、次薄膜晶体管TFT_s的源漏极、及共享薄膜晶体管TFT_share的源漏极则属于第二金属层，形成于所述第一金属层之上，所述第二金属层与所述第一金属层之间具有栅极绝缘层130。第一绝缘层150位于第二金属层之上，形成于第二金属层之后，色阻层160位于第一绝缘层150之上，形成于第一绝缘层150之后，第二绝缘层170位于色阻层160之上，形成于色阻层160之后，而主像素电极181、次像素电极182则属于第三金属层，所述第三金属层为ITO透明导电层，形成于第二绝缘层170之后。为了使像素电极与漏极连接、共享薄膜晶体管TFT_share与公共电极线122电连接，且受限于像素单元尺寸的大小及曝光制程的限制，色阻层160上原本三个过孔的设计变更为一个大的开口161和一个小的开孔，也即将色阻层160上的其中两个过孔合并成一个大的开口161，具体为色阻层160上对应主薄膜晶体管TFT_m的过孔和对应共享薄膜晶体管TFT_share的过孔合并成一个大的开口161，剩余一个为与过孔类似的开孔。其后形成第二绝缘层170并且第二绝缘层170填充到该大的开口161中，然后在第一绝缘层150和第二绝缘层170上挖两个过孔171、172，该两个过孔171、172穿过所述开口161。其后，沉积ITO透明导电层，然后进行曝光、显影形成主像素电极181、次像素电极182、连接电极183、184，连接电极183、184分别位于两个过孔171、172中，连接电极183用于主薄膜晶体管TFT_m的漏极与主像素电极181电连接，连接电极184用于共享薄膜晶体管TFT_share的源级与公共电极线122电连接。然而，由于色阻层160的开口161处地势不一样，有的地势高有的地势低，在涂布光阻之后，曝光后光阻可能会存在残留，特别是地势低的地方，从而会导致ITO透明导电层存在残留，致使对应主薄膜晶体管TFT_m过孔171中的连接电极183与对应共享薄膜晶体管TFT_share过孔172中的连接电极184可能短路，进而导致主像素电极181与公共电极线122短路，形成暗点，影响主像素电极181的点亮，从而对显示面板的显示造成影响。
发明内容
本发明实施例所要解决的技术问题在于，提供一种COA型阵列基板及显示面板。可有效改善主薄膜晶体管和共享薄膜晶体管短路的问题。
为了解决上述技术问题，本发明第一方面实施例提供了一种COA型阵列基板，包括：
薄膜晶体管阵列基板，其包括：
多条扫描线，其沿第一方向延伸；
多条数据线，其沿垂直于第一方向的第二方向延伸；
多条公共电极线，其用于提供公共电压，所述公共电极线与所述扫描线位于同一金属层；
多组薄膜晶体管，每组薄膜晶体管包括主薄膜晶体管、次薄膜晶体管和共享薄膜晶体管；
第一绝缘层，其位于所述薄膜晶体管阵列基板上；
色阻层，其位于第一绝缘层上，所述色阻层上形成多个第一开口，每个所述第一开口由主薄膜晶体管的漏极的上方延伸到共享薄膜晶体管源极的上方；
第二绝缘层，其形成在色阻层和第一绝缘层上，且所述第二绝缘层填充到第一开口中；
电极层，其形成在第二绝缘层上，所述电极层包括多个像素电极，每个像素电极对应一组薄膜晶体管设置，每个像素电极包括主像素电极和次像素电极，所述主薄膜晶体管的漏极与对应的主像素电极电连接，所述次薄膜晶体管的漏极与对应的所述次像素电极电连接，所述共享薄膜晶体管的漏极和源极分别与对应的所述次像素电极、公共电极线电连接；其中，
所述第一开口中设有彼此分离的第一过孔和第二过孔，所述第一过孔贯通第一绝缘层和第二绝缘层到达主薄膜晶体管的漏极，所述第二过孔贯通第一绝缘层、第二绝缘层、部分薄膜晶体管阵列基板到达公共电极线，所述电极层还包括第一连接电极和第二连接电极，所述第一连接电极位于第一过孔中以连接主薄膜晶体管的漏极与主像素电极，所述第二连接电极位于第二过孔中以连接共享薄膜晶体管的漏极与所述公共电极线；其中，所述COA型阵列基板还包括垫高层，所述垫高层至少垫高第一开口中的第二绝缘层的高度以用于防止第一连接电极和第二连接电极短路。
在本发明第一方面一实施例中，所述垫高层由所述第一开口的下边沿向第一开口内部延伸形成，所述垫高层与所述色阻层一体成型。
在本发明第一方面一实施例中，所述垫高层与所述数据线位于同一层且由相同金属构成，在水平面的投影所述垫高层从第一开口的下边沿向第一开口内部延伸。
在本发明第一方面一实施例中，同一组薄膜晶体管的栅极连接同一条扫描线，该扫描线位于主像素电极和次像素电极之间，所述第一开口、所述公共电极线位于该扫描线靠近主像素电极的一侧，所述第一开口由公共电极线的上方向扫描线方向延伸到公共电极线与扫描线之间的间隙区域。
在本发明第一方面一实施例中，所述第一开口包括开口第一部分和开口第二部分，所述开口第一部分与所述公共电极线重叠，所述开口第二部分与所述公共电极线错开，且开口第二部分位于开口第一部分的下侧，在水平面的投影所述垫高层至少部分位于开口第二部分中。
在本发明第一方面一实施例中，在水平面的投影所述垫高层向内延伸到开口第一部分中。
在本发明第一方面一实施例中，在水平面的投影所述垫高层位于所述第一连接电极和第二连接电极之间。
在本发明第一方面一实施例中，同一组薄膜晶体管中所述主薄膜晶体管的源极和次薄膜晶体管的源极电连接到同一条数据线，所述主薄膜晶体管的栅极、所述次薄膜晶体管的栅极和所述共享薄膜晶体管的栅极电连接到同一条扫描线。
在本发明第一方面一实施例中，所述主薄膜晶体管、次薄膜晶体管共用同一个源极和共用同一个栅极。
本发明第二方面实施例提供了一种显示面板，包括上述的COA型阵列基板。
实施本发明实施例，具有如下有益效果：
由于所述COA型阵列基板包括垫高层，所述垫高层至少垫高第一开口中的第二绝缘层的高度，可以隔断垫高了的第二绝缘层两侧的金属，从而可以防止垫高的第二绝缘层两侧的金属短路，从而可以防止第一连接电极和第二连接电极短路。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有技术显示面板的概略示意图；
图2现有技术一个像素单元的俯视示意图；
图3是图2中ee线的剖视图；
图4是一个像素单元中主薄膜晶体管、次薄膜晶体管、共享薄膜晶体管的电性连接图；
图5是本发明第一实施例中COA型阵列基板中一个像素单元的概略示意图；
图6是图5中EE线的剖视图；
图7是本发明第二实施例中COA型阵列基板中一个像素单元的概略示意图；
图8是图7中EE线的剖视图；
图示标号：
DL-数据线；SL-扫描线；PX-像素单元；TFT_m-主薄膜晶体管；TFT_s-次薄膜晶体管；TFT_share-共享薄膜晶体管；110、210-衬底基板；122、222-公共电极线；130、230-栅极绝缘层；150、250-第一绝缘层；160、260-色阻层；161-开口；261-第一开口；261a-开口第一部分；261b-开口第二部分；262、362-垫高层；170、270-第二绝缘层；271-第一过孔；272-第二过孔；181、281-主像素电极；182、282-次像素电极；183、184-连接电极；283-第一连接电极；284-第二连接电极。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本申请说明书、权利要求书和附图中出现的术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。此外，术语“第一”、“第二”和“第三”等是用于区别不同的对象，而并非用于描述特定的顺序。
第一实施例
本发明实施例提供一种COA型阵列基板，请参见图5、图6，所述COA型阵列基板包括薄膜晶体管阵列基板、第一绝缘层250、色阻层260、第二绝缘层270和电极层。
在本实施例中，所述薄膜晶体管阵列基板包括衬底基板210、多条扫描线SL、多条数据线DL、多条公共电极线222、多组薄膜晶体管。
在本实施例中，所述衬底基板210可以是玻璃基板，也可以是刚性塑料基板或者柔性塑料基板，所述衬底基板210是透明的，光线可以穿透过去。
在本实施例中，多条所述扫描线SL形成在所述衬底基板210上，所述扫描线SL与所述衬底基板210之间可以设有绝缘层，也可以不设有绝缘层。在本实施例中，多条所述扫描线SL沿第一方向延伸，扫描线SL与扫描线SL之间彼此互相平行。
在本实施例中，多条所述公共电极线222与所述扫描线SL位于同一金属层，在这里，扫描线SL、公共电极线222所处的金属层称为第一金属层，所述扫描线SL与所述公共电极线222之间彼此电性绝缘。所述公共电极线222用于提供公共电压。
在本实施例中，所述数据线DL位于第一金属层的上方，所述数据线DL处于第二金属层，所述第一金属层和所述第二金属层之间至少间隔栅极绝缘层230。在本实施例中，多条所述数据线DL沿第二方向延伸，所述第二方向与所述第一方向互相垂直，数据线DL与数据线DL之间互相平行。
在本实施例中，多组薄膜晶体管形成在衬底基板210上，每组薄膜晶体管包括主薄膜晶体管TFT＿m、次薄膜晶体管TFT＿s和共享薄膜晶体管TFT＿share，其中，每个薄膜晶体管包括源极、漏极和栅极，也即主薄膜晶体管TFT＿m、次薄膜晶体管TFT＿s和共享薄膜晶体管TFT＿share均包括源极、漏极和栅极。其中，栅极位于第一金属层且与对应的扫描线SL电连接，源极和漏极位于第二金属层。在本实施例中，每组薄膜晶体管中的主薄膜晶体管TFT＿m、次薄膜晶体管TFT＿s和共享薄膜晶体管TFT＿share的栅极连接同一条扫描线SL，每组薄膜晶体管中的主薄膜晶体管TFT＿m、次薄膜晶体管TFT＿s的源极连接同一条数据线DL，在本实施例中所述主薄膜晶体管TFT＿m和所述次薄膜晶体管TFT＿s共用一个源极，所述共享薄膜晶体管TFT＿share的漏极与同组的所述次薄膜晶体管TFT＿s的漏极电连接，所述共享薄膜晶体管TFT＿share的源极与对应的公共电极线222电连接。在本实施例中，每组薄膜晶体管中的主薄膜晶体管TFT＿m、次薄膜晶体管TFT＿s共用一个栅极，而且，主薄膜晶体管TFT＿m、次薄膜晶体管TFT＿s共用的栅极与同一组中的共享薄膜晶体管TFT＿share的栅极电连接且共用同一个金属，只是两者的栅极位于该共用的金属的不同的区域。在本实施例中，同一组中主薄膜晶体管TFT＿m、次薄膜晶体管TFT＿s和共享薄膜晶体管TFT＿share的栅极均位于与其相连的扫描线SL的同一侧，在本实施例中为扫描线SL的下侧。
在本实施例中，所述第一绝缘层250位于所述薄膜晶体管阵列基板上，具体而言，所述第一绝缘层250位于所述第二金属层的上方。在本实施例中，所述第一绝缘层250为无机绝缘层。
在本实施例中，色阻层260形成在所述第一绝缘层250上，所述色阻层260包括多个红色色阻、多个绿色色阻和多个蓝色色阻等，所述色阻层260上形成多个第一开口261，所述第一开口261是一个大的开口，所述第一开口261呈方形，在此处为长方形，每个所述第一开口261配置在每组薄膜晶体管的上方，所述第一开口261由主薄膜晶体管TFT＿m的漏极的上方延伸到共享薄膜晶体管TFT＿share的源极的上方，此种设置，有利于制程简化。在本实施例中，所述第一开口261对应一组薄膜晶体管设置，且所述第一开口261位于与该组薄膜晶体管的栅极电连接的扫描线SL的一侧，在此处为扫描线SL的上侧，该组薄膜晶体管的栅极位于与其电连接的扫描线SL的另一侧，在此处为扫描线SL的下侧。
在本实施例中，所述第二绝缘层270形成在色阻层260和第一绝缘层250上，所述第二绝缘层270填充到第一开口261中，从而，在第一开口261中所述第二绝缘层270紧贴所述第一绝缘层250设置。在本实施例中，所述第二绝缘层270为无机绝缘层。
在本实施例中，所述电极层形成在所述第二绝缘层270上，所述电极层包括多个像素电极，每个像素电极对应一组薄膜晶体管设置，每个像素电极包括主像素电极281和次像素电极282，在本实施例中，所述主像素电极281位于与该组薄膜晶体管电连接的扫描线SL的上侧，所述次像素电极282位于与该组薄膜晶体管电连接的扫描线SL的下侧(请参见图5)。在本实施例中，所述主薄膜晶体管TFT＿m的漏极与对应的主像素电极281电连接，所述次薄膜晶体管TFT＿s的漏极与对应的所述次像素电极282电连接，所述共享薄膜晶体管TFT＿share的漏极与对应的次像素电极282电连接，其源极与公共电极线222电连接。在本实施例中，所述次薄膜晶体管TFT＿s的漏极与所述共享薄膜晶体管TFT＿share的漏极连接为一体，在图5中所述次薄膜晶体管TFT＿s的漏极与所述共享薄膜晶体管TFT＿share的漏极通过一个大的金属连接在一起。
为了实现主像素电极281与主薄膜晶体管TFT＿m的漏极电连接，共享薄膜晶体管TFT＿share的源极与公共电极线222电连接，在本实施例中，所述第一开口261中设有彼此分离的第一过孔271和第二过孔272，所述第一过孔271贯通第一绝缘层250和第二绝缘层270到达主薄膜晶体管TFT＿m的漏极，所述第二过孔272贯通第一绝缘层250、第二绝缘层270、部分薄膜晶体管阵列基板到达公共电极线222，具体所述第二过孔272至少贯通第一绝缘层250、第二绝缘层270、栅极绝缘层230，且第二过孔272与共享薄膜晶体管TFT＿share的源极紧挨着。在本实施例中，所述电极层还包括第一连接电极283和第二连接电极284，所述第一连接电极283位于第一过孔271中以连接主薄膜晶体管TFT＿m的漏极与所述主像素电极281，所述第二连接电极284位于第二过孔272中以连接共享薄膜晶体管TFT＿share的源极与所述公共电极线222。在本实施例中，所述第一连接电极283、第二连接电极284、主像素电极281、次像素电极282是由同一金属层形成，在此处可以称为第三金属层。
为了防止所述第一连接电极283与第二连接电极284短路，在本实施例中，所述COA型阵列基板还包括垫高层262，在本实施例中所述垫高层262与所述数据线DL平行，当然，在本发明的其他实施例中所述垫高层也可以不与数据线平行。所述垫高层262至少垫高第一开口261中的第二绝缘层270的高度以用于改善第一连接电极283和第二连接电极284短路。从而，由于垫高层262垫高了其上的第二绝缘层270的高度，可以隔断垫高了的第二绝缘层270两侧的第三金属层，从而可以防止垫高的第二绝缘层270两侧的金属短路，从而可以防止第一连接电极283和第二连接电极284短路。较佳的，在本实施例中，在水平面的投影所述垫高层262位于第一连接电极283和第二连接电极284之间。
在本实施例中，在同一组薄膜晶体管中，与共享薄膜晶体管TFT＿share电连接的公共电极线222位于与其电连接的扫描线SL远离次像素电极282的一侧，也即远离栅极的一侧，在本实施例中为扫描线SL的上侧，且所述公共电极线222与所述扫描线SL存在间隙，所述第一开口261从公共电极线222的上方向扫描线SL方向延伸到公共电极线222与扫描线SL之间的区域，也即延伸到公共电极线222与所述扫描线SL的间隙的区域，所述公共电极线222与所述第一开口261在水平面的投影大部分是重叠的，该重叠的第一开口261部分可以称作开口第一部分261a，位于公共电极线222与扫描线SL之间间隙区域的第一开口261区域没有与所述公共电极线222重叠，该未重叠的第一开口261部分可以称作开口第二部分261b，在这里，开口第一部分261a和开口第二部分261b构成第一开口261，在图5中开口第一部分261a位于第一开口261远离扫描线SL的一端，在图中为上端，所述开口第二部分261b位于第一开口261靠近扫描线SL的一端，在图中为下端。在本实施例中，开口第一部分261a的下方存在第一绝缘层250、栅极绝缘层230、公共电极线222，开口第一部分261a的内部存在第二绝缘层270，开口第二部分261b的下方存在第一绝缘层250、栅极绝缘层230，开口第二部分261b的内部存在第二绝缘层270，可以看出，开口第二部分261b的下方相对开口第一部分261a下方少了公共电极线222，导致开口第二部分261b的区域相对开口第一部分261a的区域地势要低，当形成第二绝缘层270后，开口第二部分261b内的第二绝缘层270的地势要低于开口第一部分261a内的第二绝缘层270的地势，在本实施例中开口第二部分261内的第二绝缘层270的地势处在最低地势。其后，沉积第三金属层后，之后的曝光、显影，由于开口第二部分261b内的第二绝缘层270的地势比较低，会导致此处的光阻曝光不完全，导致开口第二部分261b上方的光阻会有很大概率存在残留，从而导致光阻下面的第三金属层也会有很大概率存在残留，从而导致该残留的第三金属层部分会将第一连接电极283和第二连接电极284短路。在本实施例中，所述垫高层262由所述色阻层260向第一开口261内部延伸形成，一个第一开口261中具有至少一个垫高层262，在本实施例中为一个垫高层262。具体说来，所述垫高层262由所述第一开口261的下边沿向第一开口261内部延伸形成，较佳的所述垫高层262位于所述第一连接电极283和第二连接电极284之间，所述垫高层262与所述色阻层一体成型，从而，由于垫高层262的存在，垫高层262会垫高其上的第二绝缘层270，从而在开口第二部分261b内，垫高层262左侧的第二绝缘层270和垫高层262右侧的第二绝缘层270比垫高层262上方的第二绝缘层270地势要低，从而在对第三金属层曝光显影时，即使存在金属残留也是位于垫高层262左侧或者右侧，不会存在垫高层262上方，因而隔断了位于垫高层262左侧的第一连接电极283和位于垫高层262右侧的第二连接电极284的短路。较佳的，所述垫高层262位于第一连接电极283和第二连接电极284的中间位置，例如位于第一开口下边沿的中间位置。在本实施例中，所述垫高层262可以从开口第二部分261b延伸到开口第一部分261a，此时所述垫高层262向内延伸的一端与所述公共电极线222在水平面的投影重叠，当然所述垫高层262也可以不延伸到开口第一部分261a。
另外，请继续参见图5，为了实现次薄膜晶体管TFT＿s与次像素电极282电连接，在本实施例中，所述第一绝缘层250、色阻层260、第二绝缘层270上设有多个第三过孔273，所述电极层还包括第三连接电极285，所述第三连接电极285位于第三过孔273中以连接次薄膜晶体管TFT＿s的漏极与次像素电极282、共享薄膜晶体管TFT＿share的漏极与所述次像素电极282。在本实施例中，位于色阻层260中的第三过孔273部分与位于第一绝缘层250、第二绝缘层270中的第三过孔273部分可以在一个制程中形成，也可以分成多个步骤形成，当分成多个步骤形成时，此时位于色阻层260中的第三过孔273部分可以称作第二开口。
另外，本发明实施例还提供一种显示面板，所述显示面板包括上述的COA型阵列基板。另外，在本发明一实施例中，所述显示面板还包括滤光片基板，所述滤光片基板位于所述COA型阵列基板的上方，所述滤光片基板上设有共通电极，所述COA型阵列基板与所述滤光片基板之间设有液晶层。在本实施例中，主像素电极和滤光片基板上的共通电极形成主液晶电容，主像素电极和公共电极线形成主存储电容，次像素电极和滤光片基板上共通电极形成次液晶电容，次像素电极和公共电极线形成次存储电容。
第二实施例
图7是本发明第二实施例COA型阵列基板的示意图，图7的示意图与图5的示意图相似，因此相同的元件符号代表相同的元器件。本实施例与第一实施例的主要不同点为垫高层的位置。
请参见图7和图8，在本实施例中，所述垫高层362的材料为金属材料，所述垫高层362位于第二金属层，也即所述垫高层362与数据线DL位于同一层且与数据线DL由相同金属构成。在本实施例中，所述垫高层362位于所述第一绝缘层250的下方，所述垫高层362垫高开口第一部分261a中的部分第一绝缘层250和部分第二绝缘层270的高度，所述垫高层362位于所述第一连接电极283和第二连接电极284之间。同样，由于垫高层362上的第一绝缘层250和第二绝缘层270得到垫高，从而可以防止第一连接电极283和第二连接电极284之间短路。在本实施例中，在水平面的投影，所述垫高层362由第一开口261的下边沿向第一开口261内部延伸，所述垫高层362、开口第一部分261a在水平面的投影存在重叠。另外，在本实施例中，在水平面的投影，所述垫高层362还可以向下侧延伸超出第一开口261下边沿的范围，也即所述垫高层362还存在部分位于扫描线SL与第一开口261之间的区域。
需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。对于装置实施例而言，由于其与方法实施例基本相似，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
以上所揭露的仅为本发明较佳实施例而已，当然不能以此来限定本发明之权利范围，因此依本发明权利要求所作的等同变化，仍属本发明所涵盖的范围。

Claims (8)

1.一种COA型阵列基板，其特征在于，包括：
薄膜晶体管阵列基板，其包括：
多条扫描线，其沿第一方向延伸；
多条数据线，其沿垂直于第一方向的第二方向延伸；
多条公共电极线，其用于提供公共电压，所述公共电极线与所述扫描线位于同一金属层；
多组薄膜晶体管，每组薄膜晶体管包括主薄膜晶体管、次薄膜晶体管和共享薄膜晶体管；
第一绝缘层，其位于所述薄膜晶体管阵列基板上；
色阻层，其位于第一绝缘层上，所述色阻层上形成多个第一开口，每个所述第一开口由主薄膜晶体管的漏极的上方延伸到共享薄膜晶体管源极的上方；
第二绝缘层，其形成在色阻层和第一绝缘层上，且所述第二绝缘层填充到第一开口中；
电极层，其形成在第二绝缘层上，所述电极层包括多个像素电极，每个像素电极对应一组薄膜晶体管设置，每个像素电极包括主像素电极和次像素电极，所述主薄膜晶体管的漏极与对应的主像素电极电连接，所述次薄膜晶体管的漏极与对应的所述次像素电极电连接，所述共享薄膜晶体管的漏极和源极分别与对应的所述次像素电极、公共电极线电连接；其中，
所述第一开口中设有彼此分离的第一过孔和第二过孔，所述第一过孔贯通第一绝缘层和第二绝缘层到达主薄膜晶体管的漏极，所述第二过孔贯通第一绝缘层、第二绝缘层、部分薄膜晶体管阵列基板到达公共电极线，所述电极层还包括第一连接电极和第二连接电极，所述第一连接电极位于第一过孔中以连接主薄膜晶体管的漏极与主像素电极，所述第二连接电极位于第二过孔中以连接共享薄膜晶体管的漏极与所述公共电极线；其中，所述COA型阵列基板还包括垫高层，所述垫高层至少垫高第一开口中的第二绝缘层的高度以用于防止第一连接电极和第二连接电极短路；所述垫高层由所述第一开口的下边沿向第一开口内部延伸形成，所述垫高层与所述色阻层一体成型；
所述第一开口包括开口第一部分和开口第二部分，所述开口第一部分与所述公共电极线重叠，所述开口第二部分与所述公共电极线错开，且开口第二部分位于开口第一部分的下侧，在水平面的投影所述垫高层至少部分位于开口第二部分中。
2.如权利要求1所述的COA型阵列基板，其特征在于，所述垫高层与所述数据线位于同一层且由相同金属构成，在水平面的投影所述垫高层从第一开口的下边沿向第一开口内部延伸。
3.如权利要求1或2所述的COA型阵列基板，其特征在于，同一组薄膜晶体管的栅极连接同一条扫描线，该扫描线位于主像素电极和次像素电极之间，所述第一开口、所述公共电极线位于该扫描线靠近主像素电极的一侧，所述第一开口由公共电极线的上方向扫描线方向延伸到公共电极线与扫描线之间的间隙区域。
4.如权利要求3所述的COA型阵列基板，其特征在于，在水平面的投影所述垫高层向内延伸到开口第一部分中。
5.如权利要求1或2所述的COA型阵列基板，其特征在于，在水平面的投影所述垫高层位于所述第一连接电极和第二连接电极之间。
6.如权利要求1或2所述的COA型阵列基板，其特征在于，同一组薄膜晶体管中所述主薄膜晶体管的源极和次薄膜晶体管的源极电连接到同一条数据线，所述主薄膜晶体管的栅极、所述次薄膜晶体管的栅极和所述共享薄膜晶体管的栅极电连接到同一条扫描线。
7.如权利要求6所述的COA型阵列基板，其特征在于，所述主薄膜晶体管、次薄膜晶体管共用同一个源极和共用同一个栅极。
8.一种显示面板，其特征在于，包括如权利要求1-7任意一项所述的COA型阵列基板。
CN201711434862.5A 2017-12-26 2017-12-26 Coa型阵列基板及显示面板 Active CN108121124B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201711434862.5A CN108121124B (zh) 2017-12-26 2017-12-26 Coa型阵列基板及显示面板
PCT/CN2018/072866 WO2019127692A1 (zh) 2017-12-26 2018-01-16 Coa型阵列基板及显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711434862.5A CN108121124B (zh) 2017-12-26 2017-12-26 Coa型阵列基板及显示面板

Publications (2)

Publication Number Publication Date
CN108121124A CN108121124A (zh) 2018-06-05
CN108121124B true CN108121124B (zh) 2020-09-04

Family

ID=62231837

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711434862.5A Active CN108121124B (zh) 2017-12-26 2017-12-26 Coa型阵列基板及显示面板

Country Status (2)

Country Link
CN (1) CN108121124B (zh)
WO (1) WO2019127692A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109459899A (zh) * 2018-12-21 2019-03-12 惠科股份有限公司 阵列基板与其显示面板
JP7175840B2 (ja) * 2019-04-26 2022-11-21 株式会社ジャパンディスプレイ 表示装置
TWI696991B (zh) * 2019-05-21 2020-06-21 友達光電股份有限公司 顯示裝置及其驅動方法
CN111176041A (zh) * 2020-02-21 2020-05-19 Tcl华星光电技术有限公司 像素结构及像素电路
CN111474784B (zh) * 2020-05-08 2021-06-01 深圳市华星光电半导体显示技术有限公司 像素结构及液晶显示面板
US11646320B2 (en) 2020-08-03 2023-05-09 Au Optronics Corporation Pixel array substrate
CN112002737B (zh) * 2020-08-07 2023-05-02 深圳市华星光电半导体显示技术有限公司 显示面板及显示面板的制备方法
CN113219747B (zh) * 2021-04-23 2022-11-08 成都中电熊猫显示科技有限公司 阵列基板、液晶显示面板及液晶显示器
CN113406831B (zh) * 2021-06-21 2022-11-01 深圳市华星光电半导体显示技术有限公司 阵列基板及显示面板
CN114153098A (zh) * 2021-11-30 2022-03-08 惠科股份有限公司 第一基板、显示面板、液晶显示器及显示设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1130788A (ja) * 1997-07-09 1999-02-02 Toshiba Corp 液晶表示装置
CN104867939A (zh) * 2015-04-13 2015-08-26 合肥京东方光电科技有限公司 像素单元及其制备方法、阵列基板和显示装置
CN106842684A (zh) * 2017-03-08 2017-06-13 深圳市华星光电技术有限公司 Coa型阵列基板
CN106908986A (zh) * 2017-01-25 2017-06-30 友达光电股份有限公司 像素结构及其显示面板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101718934B (zh) * 2009-12-28 2011-05-25 友达光电股份有限公司 显示器及其光电装置
KR20120021537A (ko) * 2010-08-06 2012-03-09 삼성전자주식회사 액정 표시 장치
CN104122724B (zh) * 2014-07-04 2017-01-18 深圳市华星光电技术有限公司 低色偏液晶阵列基板及其驱动方法
TWI561906B (en) * 2016-01-08 2016-12-11 Au Optronics Corp Pixel structure and display panel
CN106950768B (zh) * 2017-03-03 2019-12-24 深圳市华星光电技术有限公司 像素单元及其驱动方法
CN107479271B (zh) * 2017-08-30 2020-05-22 深圳市华星光电技术有限公司 显示面板、阵列基板及其暗点化方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1130788A (ja) * 1997-07-09 1999-02-02 Toshiba Corp 液晶表示装置
CN104867939A (zh) * 2015-04-13 2015-08-26 合肥京东方光电科技有限公司 像素单元及其制备方法、阵列基板和显示装置
CN106908986A (zh) * 2017-01-25 2017-06-30 友达光电股份有限公司 像素结构及其显示面板
CN106842684A (zh) * 2017-03-08 2017-06-13 深圳市华星光电技术有限公司 Coa型阵列基板

Also Published As

Publication number Publication date
CN108121124A (zh) 2018-06-05
WO2019127692A1 (zh) 2019-07-04

Similar Documents

Publication Publication Date Title
CN108121124B (zh) Coa型阵列基板及显示面板
US20220367583A1 (en) Large area organic light-emitting diode display
CN102043297B (zh) 显示基板及其制造方法和具有该显示基板的显示设备
CN104483790B (zh) 主动元件阵列基板与显示面板
US8692756B2 (en) Liquid crystal display device and method for manufacturing same
CN104090434B (zh) 阵列基板及显示装置
US10332917B2 (en) Pixel unit and method for producing the same, array substrate and display apparatus
CN107680976B (zh) 一种阵列基板、显示面板及电子设备
KR20170015637A (ko) 유기발광 표시장치
CN104049430B (zh) 一种阵列基板、显示装置及其制造方法
CN104698713A (zh) 一种液晶显示面板及液晶显示装置
CN110581144B (zh) 薄膜晶体管组件、阵列基板和显示面板
US10263017B2 (en) Pixel structure, display panel and manufacturing method of pixel structure
CN107845662B (zh) 一种彩膜基板及其制作方法和显示装置
US10197873B2 (en) Display device
CN104701302A (zh) 阵列基板及其制作方法以及显示装置
US11778863B2 (en) Display substrate, method for manufacturing display substrate, and display device
US11538835B2 (en) Array substrate with dummy lead including disconnected conducting wires, method for manufacturing the same, display panel and display device
CN103488015A (zh) 像素结构及具有此像素结构的显示面板
CN104007574A (zh) 一种阵列基板、显示装置及其制造方法
CN111474774B (zh) 一种阵列基板及其制作方法、显示面板和显示装置
US20180239182A1 (en) Display device
CN107367875A (zh) 显示装置
CN104766869A (zh) 阵列基板及其制备方法、显示装置
CN108535925B (zh) 显示面板和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant