CN104090434B - 阵列基板及显示装置 - Google Patents

阵列基板及显示装置 Download PDF

Info

Publication number
CN104090434B
CN104090434B CN201410289704.5A CN201410289704A CN104090434B CN 104090434 B CN104090434 B CN 104090434B CN 201410289704 A CN201410289704 A CN 201410289704A CN 104090434 B CN104090434 B CN 104090434B
Authority
CN
China
Prior art keywords
material layer
array base
base palte
tft
conducting interlayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410289704.5A
Other languages
English (en)
Other versions
CN104090434A (zh
Inventor
李坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201410289704.5A priority Critical patent/CN104090434B/zh
Priority to US14/500,464 priority patent/US9224762B1/en
Publication of CN104090434A publication Critical patent/CN104090434A/zh
Application granted granted Critical
Publication of CN104090434B publication Critical patent/CN104090434B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供了一种阵列基板及显示装置，其中阵列基板包括位于薄膜晶体管上的第一材料层，第一材料层内具有第一过孔；位于第一材料层上的导电夹层，导电夹层通过第一过孔与薄膜晶体管的漏极电性相连；位于导电夹层上的第二材料层，第二材料层上具有与第一过孔相互错开的第二过孔，像素电极位于第二材料层上，导电夹层通过第二过孔与像素电极电性相连，以与公共电极形成存储电容；其中，第一材料层中位于阵列基板的开口区域内的部分的材料和第二材料层中位于开口区域内的部分的材料均为彩色光阻。本发明所提供的阵列基板及显示装置，增大了存储电容，提高了显示稳定性、像素开口率和显示质量。

Description

阵列基板及显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及显示装置。
背景技术
COA(Color-filter on Array)技术是将彩色滤光层直接制作在阵列基板上的一种集成技术，能够有效解决液晶显示装置对盒工艺中因对位偏差造成的漏光等问题，并能显著提升显示开口率。
现有技术中采用COA技术的阵列基板的结构可如图1所示，包括：基板101、栅极线层(包括栅极线、栅极102、公共电极)、栅极绝缘层103、半导体层104、数据线层(包括数据线、源极105和漏极106)、绝缘层107、彩色滤光层108、遮光层109和像素电极110。其中，彩色滤光层108的材料为彩色光阻，公共电极(图中未示出)位于彩色滤光层108的下方，与像素电极110相对，以形成存储电容；像素电极110通过过孔与漏极106电性相连。
由于电容的大小与形成电容的两极板之间的间距成反比，而彩色滤光层108通常要求设置的厚度较厚，因此现有技术中集成有彩色滤光层108的阵列基板的像素电极110与公共电极之间的间距较大，导致存储电容降低，无法满足显示周期中漏电流的需求，降低显示的稳定性。
并且，由于像素电极110与漏极106电性相连的过孔需要穿过厚的彩色滤光层108，因此过孔深度极大，过孔形貌较难控制，极易造成过孔的孔径比过大，进而引起像素开口率减小。另一方面，较深的过孔的内壁坡度角过陡，极易造成搭载于其上的像素电极110断裂，降低显示质量。
发明内容
本发明提供一种阵列基板及显示装置，以提高采用COA技术的阵列基板的显示稳定性、开口率和显示质量。
为达到上述目的，本发明采用如下技术方案：
一种阵列基板，包括：薄膜晶体管、像素电极和公共电极，还包括：位于所述薄膜晶体管上的第一材料层，所述第一材料层内具有第一过孔；位于所述第一材料层上的导电夹层，所述导电夹层通过所述第一过孔与所述薄膜晶体管的漏极电性相连；位于所述导电夹层上的第二材料层，所述第二材料层上具有与所述第一过孔相互错开的第二过孔，所述像素电极位于所述第二材料层上，所述导电夹层通过所述第二过孔与所述像素电极电性相连，以与所述公共电极形成存储电容；其中，所述第一材料层中位于所述阵列基板的开口区域内的部分的材料和所述第二材料层中位于所述开口区域内的部分的材料均为彩色光阻。
优选的，所述导电夹层的材料为透明导电材料。
优选的，所述第二过孔位于所述第二材料层中覆盖所述薄膜晶体管的部分内；或者，所述第二过孔位于所述第二材料层中覆盖所述公共电极的部分内。
优选的，所述第一材料层中覆盖所述薄膜晶体管的部分的材料和/或所述第二材料层中覆盖所述薄膜晶体管的部分的材料为遮光材料。
优选的，所述第一材料层中覆盖所述公共电极的部分的材料和/或所述第二材料层中覆盖所述公共电极的部分的材料为遮光材料。
本发明还提供了一种阵列基板，包括：薄膜晶体管、像素电极和用于提供公共电极电压的元件，还包括：位于所述薄膜晶体管上的第一材料层，所述第一材料层内具有第一过孔；位于所述第一材料层上绝缘设置的第一导电夹层和第二导电夹层，所述第一导电夹层通过所述第一过孔与所述薄膜晶体管的漏极电性相连，所述第二导电夹层与所述用于提供公共电极电压的元件电性相连；位于所述第一导电夹层和所述第二导电夹层上的第二材料层，所述第二材料层上具有与所述第一过孔相互错开的第二过孔，所述像素电极位于所述第二材料层上，所述第一导电夹层通过所述第二过孔与所述像素电极电性相连，以使所述像素电极与所述第二导电夹层形成存储电容，或者，所述第二导电夹层通过所述第二过孔与所述像素电极电性相连，以使所述像素电极与所述第一导电夹层形成存储电容；其中，所述第一材料层中位于所述阵列基板的开口区域内的部分的材料和所述第二材料层中位于所述开口区域内的部分的材料均为彩色光阻。
优选的，所述像素电极为一整片的薄膜；或者，所述像素电极包括多个并排的条形电极。
优选的，所述第一材料层内还具有第三过孔，所述第二导电夹层通过所述第三过孔与所述用于提供公共电极电压的元件电性相连。
优选的，所述用于提供公共电极电压的元件为公共电极，所述第三过孔位于所述第一材料层中覆盖所述公共电极的部分内。
优选的，当所述第二导电夹层通过所述第二过孔与所述像素电极电性相连时，所述第二过孔位于所述第二材料层中覆盖所述公共电极的部分内。
优选的，所述第一材料层中覆盖所述公共电极的部分的材料和/或所述第二材料层中覆盖所述公共电极的部分的材料为遮光材料。
优选的，所述用于提供公共电极电压的元件为所述阵列基板的外围信号走线，所述第三过孔位于所述第一材料层中覆盖所述外围信号走线的部分内。
优选的，所述用于提供公共电极电压的元件与所述薄膜晶体管的栅极同层形成，所述第三过孔的深度大于所述第一材料层的厚度。
优选的，所述用于提供公共电极电压的元件包括：与所述薄膜晶体管的栅极同层形成的第一部分，和与所述薄膜晶体管的源极和漏极同层形成的第二部分，所述第三过孔的深度小于所述第一材料层的厚度。
优选的，所述第一导电夹层和所述第二导电夹层的材料为透明导电材料。
优选的，当所述第一导电夹层通过所述第二过孔与所述像素电极电性相连时，所述第二过孔位于所述第二材料层中覆盖所述薄膜晶体管的部分内。
优选的，所述第一材料层中覆盖所述薄膜晶体管的部分的材料和/或所述第二材料层中覆盖所述薄膜晶体管的部分的材料为遮光材料。
本发明还提供了一种显示装置，包括以上任一项所述的阵列基板。
本发明所提供的阵列基板及显示装置，通过将彩色滤光层分成两层(第一材料层和第二材料层)，在二者之间形成导电夹层，并分别在两层中形成相互错开的过孔，导电夹层通过过孔与形成存储电容的电极(像素电极和公共电极)电连接，从而使导电夹层成为形成存储电容的电极。由于导电夹层位于彩色滤光层的中间，因此形成存储电容的两极板之间的距离相对于现有技术减小，从而存储电容增大，能够满足显示周期中漏电流的需求，提高了装置画面显示的稳定性；并且，本发明中用于电连接的过孔位于第一材料层或第二材料层内，相当于将现有技术中穿透整个彩色滤光层的过孔分成两个深度较小的过孔形成，使得过孔的孔径比不至于过大，提高了像素开口率，同时搭载于过孔上的像素电极不易断裂，从而提高了装置画面的显示质量。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为现有技术中采用COA技术的阵列基板的结构图；
图2为现有技术中采用COA技术的FFS型阵列基板的结构图；
图3为本发明实施例一所提供的一种阵列基板的结构图；
图4为本发明实施例一所提供的另一种阵列基板的结构图；
图5～图9为图3所示出的阵列基板的制作步骤图；
图10为本发明实施例二所提供的第一种阵列基板的结构图；
图11为本发明实施例二所提供的第二种阵列基板的结构图；
图12为本发明实施例二所提供的第三种阵列基板的结构图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其它实施例，均属于本发明保护的范围。
实施例一
本实施例提供了一种阵列基板，包括：薄膜晶体管、像素电极和公共电极；该阵列基板还包括：位于薄膜晶体管上的第一材料层，该第一材料层内具有第一过孔；位于第一材料层上的导电夹层，该导电夹层通过第一过孔与薄膜晶体管的漏极电性相连；位于导电夹层上的第二材料层，该第二材料层上具有与第一过孔相互错开的第二过孔，像素电极位于第二材料层上，导电夹层通过该第二过孔与像素电极电性相连，以与公共电极形成存储电容；其中，第一材料层中位于阵列基板的开口区域内的部分的材料和第二材料层中位于开口区域内的部分的材料均为彩色光阻。
上述阵列基板中，位于其开口区域内的第一材料层和第二材料层均由彩色光阻形成，这相当于将原来的彩色滤光层分成第一材料层和第二材料层两层，通过分别在第一材料层和第二材料层中形成第一过孔和第二过孔，并在第一材料层和第二材料层之间插入一导电夹层，使该导电夹层通过第一过孔与漏极相连，通过第二过孔与像素电极相连，在实现像素电极与漏极电连接的基础上，使导电夹层具有与像素电极相同的电位，从而使导电夹层与公共电极之间形成存储电容。
现有技术中的阵列基板，其存储电容由位于彩色滤光层上方的像素电极和下方的公共电极形成，本实施例中由于导电夹层位于构成彩色滤光层的第一材料层和第二材料层之间，因此本实施例中阵列基板的存储电容两极板之间的距离小于现有技术中阵列基板的存储电容两极板之间的距离，提高了存储电容，使得在画面切换过程中用于维持上一帧画面显示的漏电流增大，提高了显示的稳定性。
并且，本实施例所提供的阵列基板中，用于连接像素电极与漏极的第一过孔穿透第一材料层，第二过孔穿透第二材料层，两个过孔的深度均小于现有技术中穿透整个彩色滤光层的过孔的深度，更小的过孔深度使过孔形成过程中对过孔的形貌更易控制，因此第一过孔与第二过孔的孔径比能够做到更小，有利于减小开口率；另一方面，深度较小的过孔其内壁坡度角不至于太陡，能够使覆盖在过孔内壁上的像素电极更坚韧，不易断裂，从而提高了显示质量。
本实施例所提供的技术方案可以有多种实现结构。如图3所示，为本实施例所提供的阵列基板的一种优选的实现结构，该阵列基板包括：基板301；位于基板301上的栅极线层，该栅极线层包括：栅极线、栅极302和公共电极303，栅极302与栅极线电性相连；覆盖在栅极线层上的栅极绝缘层304；位于栅极绝缘层304上的半导体层305；位于半导体层上的数据线层，该数据线层包括：数据线、源极306和漏极307，源极306与数据线电性相连，栅极302、栅极绝缘层304、半导体层305、源极306和漏极307构成TFT(Thin Film Transistor，薄膜晶体管)；覆盖在数据线层上的绝缘层308；覆盖在绝缘层308上的第一材料层309，该第一材料层309包括：位于像素开口区域内的第一彩色滤光层3091和覆盖TFT的第一遮光层3092，第一遮光层3092内具有第一过孔K1；覆盖在第一材料层309上的导电夹层310，该导电夹层310通过第一过孔K1与漏极307电性相连；覆盖在导电夹层310上的第二材料层311，该第二材料层311内具有第二过孔K2；覆盖在第二材料层上的像素电极312，该像素电极312通过第二过孔K2与导电夹层310电性相连。
其中，图3所示出的TFT为底栅结构，在本发明的其它实施例中，阵列基板的TFT还可为顶栅结构或侧栅结构。
公共电极303优选的可与栅极线和栅极302同时形成。
绝缘层308的作用为使数据线层与形成于数据线层上的膜层绝缘，当第一材料层309的形成材料为绝缘材料时，可省略绝缘层308。
第一遮光层3092的形成材料可以为金属材料、无机材料、有机材料等遮光材料，用于遮蔽TFT，减小TFT光生漏电。在本发明的其它实施例中，用于遮挡TFT的遮光层也可形成于第二材料层311中；或者，形成于第一材料层309和第二材料层311内，如图4所示，第二材料层311包括覆盖在TFT上的第二遮光层3112；也就是说，第一材料层309中覆盖TFT的部分的材料和/或第二材料层311中覆盖TFT的部分的材料优选为遮光材料。另外，本实施例中，优选的还可在阵列基板其它需要遮蔽的元件(例如：公共电极303)上方的第一材料层309和/或第二材料层311中设置遮光层；具体的，第一材料层309中覆盖公共电极303的部分的材料和/或第二材料层311中覆盖公共电极303的部分的材料优选为遮光材料。
第一彩色滤光层3091的形成材料优选为彩色光阻，包括红、绿、蓝三种颜色的光阻，用于使通过像素开口区域的光线具有相应的彩色。优选的，第一彩色滤光层3091的上表面与第一遮光层3092的上表面齐平。本实施例对第一彩色滤光层3091的厚度并不限定，在实际生产中，优选的可根据后续形成的第一过孔K1的深度而定，进一步的，第一彩色滤光层3091的厚度可大致为开口区域内形成的彩色滤光层所实际需要的厚度的一半。
第一过孔K1优选的位于第一材料层309中的第一遮光层3092内，用于暴露出漏极的表面。第一过孔K1的深度优选的可根据实际制备过孔过程中对过孔形貌的控制能力、后续覆盖在过孔内壁上的膜层的韧度等因素设计。
导电夹层310的材料优选为透明导电材料，如：ITO(氧化铟锡)、IZO(氧化铟锌)等。导电夹层310除覆盖第一过孔K1的内壁外，优选的还需延伸至像素的开口区域内和公共电极303的上方，用于获得像素电极的电位，作为存储电容的一个极板与公共电极303形成存储电容，减小存储电容中具备像素电极电位的极板与具备公共电极电位的极板(即公共电极303)之间的距离，增大存储电容值。
第二材料层311的形成材料主要包括位于像素开口区域内的彩色光阻，与第一材料层309共同构成采用COA技术的阵列基板的彩色滤光层。第二材料层311的厚度可根据后续形成在其内部的第二过孔K2的深度、阵列基板实际需要的彩色滤光层的整体厚度和第一材料层309的厚度决定，优选为阵列基板实际需要的彩色滤光层的整体厚度的一半。正如上面所述，第二材料层311中对应阵列基板上需遮蔽的元件(如：TFT、栅极线、数据线、公共电极303等)的部分优选的可采用遮光材料形成，但是若需遮蔽的区域内第一材料层309已经采用遮光材料形成，则该区域内的第二材料层311可采用遮光材料形成，也可不采用遮光材料形成；例如，参见图4，第二材料层311可包括：位于像素开口区域内的第二彩色滤光层3111和覆盖TFT的第二遮光层3112，以更好的实现对TFT的遮蔽。
第二过孔K2优选的位于第二材料层311中覆盖TFT的部分内，更优选的可位于TFT的沟道上方、靠近第一过孔K1的位置，以避免对像素开口率的影响；或者第二过孔K2还可位于第二材料层311中覆盖公共电极303的部分内。第二过孔K2用于暴露出导电夹层310的表面，以使后续形成的像素电极312通过导电夹层310与漏极307间接电性相连。
像素电极312优选为一整片的薄膜，具有与公共电极303不同的电位，以与公共电极303之间形成存储电容。
上述采用COA技术的阵列基板中，具有两层较薄的、主要由彩色光阻形成的材料层，相当将原来较厚的一层彩色滤光层分为两层较薄的彩色滤光层，具有像素电极电位的导电夹层310位于两材料层之间，与公共电极303形成存储电容，从而使形成存储电容的两极板之间的距离较原来缩短，增大了存储电容，提高了显示稳定性。同时，将原来用于连接像素电极和漏极的过孔拆分为两个过孔，减小了过孔深度，使过孔形貌更易控制，过孔的孔径比减小，从而增大了开口铝；过孔内壁陡峭度降低，从而使覆盖在过孔内壁上的像素电极312不易断裂，提高了显示质量。
下面对本实施例所提供的阵列基板的制作过程进行说明。以图3所示的阵列基板为例，该阵列基板的制作过程包括以下步骤：
步骤S1：采用光刻、喷墨或染料掺杂等工艺，在形成有TFT和公共电极303，并覆盖了绝缘层308的阵列基板上形成第一材料层309，如图5所示。
具体的，首先采用彩色光阻在形成有TFT和公共电极303的阵列基板上形成一整层的第一彩色滤光层3091，然后采用光刻工艺去除待形成第一遮光层3092区域内的彩色光阻，之后采用化学汽相淀积工艺沉积遮光材料，采用光刻工艺去除待形成第一遮光层3092区域外的遮光材料，形成第一遮光层3092，完成第一材料层309的制作。
步骤S2：采用光刻工艺在第一材料层309内形成第一过孔K1，如图6所示。
步骤S3：采用化学汽相淀积或溅射等工艺在经过步骤S2的阵列基板上形成导电夹层310，如图7所示。
步骤S4：采用光刻、喷墨或染料掺杂等工艺，在经过步骤S3的阵列基板上形成第二材料层311，如图8所示。
步骤S5：采用光刻工艺在第二材料层311内形成第二过孔K2，如图9所示。
步骤S6：采用化学汽相淀积或溅射等工艺在经过步骤S5的阵列基板上形成像素电极312，如图3所示。
需要说明的是，本实施例中仅对图3中所示出的阵列基板的制作过程进行了详述，对于基于本发明技术方案所得到的其它结构的阵列基板的制作过程，可根据结构上的变化和实际情况进行相应调整，在此不再一一详述。
实施例二
本实施例提供了一种阵列基板，包括：薄膜晶体管、像素电极和用于提供公共电极电压的元件；该阵列基板还包括：位于薄膜晶体管上的第一材料层，该第一材料层内具有第一过孔；位于第一材料层上绝缘设置的第一导电夹层和第二导电夹层，该第一导电夹层通过第一过孔与薄膜晶体管的漏极电性相连，该第二导电夹层与用于提供公共电极电压的元件电性相连；位于第一导电夹层和所述第二导电夹层上的第二材料层，该第二材料层上具有与第一过孔相互错开的第二过孔，像素电极位于所述第二材料层上，第一导电夹层通过第二过孔与像素电极电性相连，以使像素电极与第二导电夹层形成存储电容，或者，第二导电夹层通过第二过孔与像素电极电性相连，以使像素电极与第一导电夹层形成存储电容；其中，第一材料层中位于阵列基板的开口区域内的部分的材料和第二材料层中位于开口区域内的部分的材料均为彩色光阻。
上述阵列基板中，将原来的彩色滤光层分成第一材料层和第二材料层，在两层之间形成断开的第一导电夹层和第二导电夹层，通过使第一导电夹层与薄膜晶体管的漏极连接，使第二导电夹层与用于提供公共电极电压的元件连接，从而所形成的存储电容两极板之间的距离减小，提高了存储电容，改善了显示的稳定性。
同时，通过将彩色滤光层分为两层的方式，使形成于彩色滤光层内的过孔由原来直接穿透整个彩色滤光层的一个过孔拆分为穿透第一材料层或第二材料层的两个过孔，过孔深度减小，因而过孔形成过程中形貌得到较好的控制，孔径比减小，提高了像素开口率；并且，过孔的深度减小，使得其内壁的陡峭程度下降，从而覆盖在内壁上的像素电极和导电夹层不易断裂，提高了显示质量。
本实施例所提供的技术方案可以有多种实现结构。
对于存储电容由像素电极与第二导电夹层形成的方案，本实施例所提供的阵列基板的具体结构可如图10或图11所示，其中，
TFT为底栅结构，在本发明的其它实施例中TFT还可为顶栅或者侧栅结构。
本实施例中，公共电极303作为用于提供公共电极电压的元件，在本发明的其它实施例中，用于提供公共电极电压的元件还可为位于阵列基板周边(即阵列基板上的边框区域)的外围信号走线(即位于阵列基板边框区域内、用于连接阵列基板内部线路与外部芯片的走线)。用于提供公共电极电压的元件优选的可与TFT的栅极302同层形成，以简化阵列基板的制作过程。用于提供公共电极电压的元件还可为包括与TFT的栅极302同层形成的第一部分和与TFT的源极306和漏极307同层形成的第二部分的结构，以在简化阵列基板的制作过程的基础上，垫高用于提供公共电极电压的元件，有利于减小后续形成于其上方的第三过孔K3的深度。对于上述结构，以用于提供公共电极电压的元件为公共电极为例，该公共电极的结构可如图11所示，公共电极303包括层叠的第一部分3031和第二部分3032，第二部分3032优选的可与第一部分电性相连，以具有与第一部分的3031相同的电位，并且第一部分3031与第二部分3032之间还层叠由栅极绝缘层304和绝缘层308，这些均有利于加高公共电极303的上表面，进而减小第三过孔K3的深度，增强后续搭载于第三过孔K3内壁上的第二导电夹层1002的导电性能，并进一步提高开口率。
第一材料层的形成材料、其内部遮光层和彩色滤光层的设置情况可参见实施例一中关于第一材料层309的说明。优选的，第一材料层中覆盖TFT的部分的材料和/或第二材料层311中覆盖TFT的部分的材料为遮光材料；第一材料层中覆盖公共电极303的部分的材料和/或第二材料层311中覆盖公共电极303的部分的材料为遮光材料。
第一过孔K1的深度、设置位置可参见实施例一中关于第一过孔K1的说明，在此不再赘述。
第一材料层内还具有第三过孔K3，用于使后续形成的第二导电夹层1002通过该第三过孔K3与用于提供公共电极电压的元件(具体到图10中为公共电极303)电性相连。本实施例中用于提供公共电极电压的元件为公共电极303，第三过孔K3优选的可位于第一材料层中覆盖公共电极303的部分内。在其它实施例中，若用于提供公共电极电压的元件为阵列基板的外围信号走线，则第三过孔K3优选的可位于第一材料层中覆盖外围信号走线的部分内，以避免第三过孔K3对像素开口率的不利影响，进一步提高开口率。对于第三过孔K3的深度，若用于提供公共电极电压的元件与TFT的栅极302同层形成，则第三过孔K3的深度大于第一材料层的厚度，实际上，这种情况下第三过孔K3的深度为第一材料层的厚度与第一材料层和用于提供公共电极电压的元件之间的膜层的厚度之和；若用于提供公共电极电压的元件包括：与TFT的栅极302同层形成的第一部分，和与TFT的源极306和漏极307同层形成的第二部分，则第三过孔K3的深度小于第一材料层的厚度，这更有利于提高开口率。
第一材料层与第二材料层311之间的第一导电夹层1001与第二导电夹层1002优选的可同层形成，二者的形成材料优选为透明导电材料。在本发明的其它实施例中，根据实际需要，第一导电夹层1001与第二导电夹层1002也可形成于不同的步骤中，采用不同的形成材料。本实施例中，通过第一过孔K1，第一导电夹层1001具有漏极307的电位，通过第三过孔K3，第二导电夹层1003具有公共电极303的电位。
第二材料层311的形成材料、其内部遮光层和彩色滤光层的设置情况可参见实施例一中关于第二材料层311的说明，在此不再赘述。
第二材料层311内具有第二过孔K2，第一导电夹层1001通过第二过孔K2与像素电极1003电性相连，第二过孔K2优选的位于第二材料层311中覆盖TFT的部分内，以消除对像素开口率的影响。第二过孔K2的深度可参见实施例一中相应部分的说明。
像素电极1003可为一整片的薄膜，或者，包括多个并排的条形电极(如图10所示)。当像素电极1003包括多个并排的条形电极时，其能够与下方的第二导电夹层1002形成水平电场，构成FFS(Fringe Filed Switching，边缘场开关)结构。
需要说明的是，现有技术中在采用FFS技术的阵列基板中若集成有彩色滤光层，其结构可如图2所示，条形的像素电极202本来应与公共电极201形成水平电场，但是较厚的彩色滤光层108大大降低了二者间的电场强度，使得液晶分子无法正常偏转，导致COA技术无法直接应用在FFS型阵列基板中。本实施例所提供的阵列基板中，由于使第二导电夹层1002与条形的像素电极1003形成水平电场，二者之间彩色光阻的厚度减小，因此不会对水平电场的强度造成很严重的削弱，完全能够满足液晶分子正常偏转的需求，从而使得本实施例所提供的阵列基板能够直接采用FFS型结构。
对于存储电容由像素电极与第一导电夹层形成的方案，本实施例所提供的阵列基板的具体结构可如图12所示，其中，
第一导电夹层1201通过第一过孔K1与TFT的漏极307相连，从而具备漏极307的电位，但第一导电夹层1201并不与像素电极1203相连；第二导电夹层1202通过第三过孔K3与公共电极303相连，从而具备公共电极303的电位，同时第二导电夹层1202通过第二过孔K2与像素电极1203相连，从而使像素电极1203具备公共电极的电压。将第一导电夹层1201作为一个极板，像素电极1203作为另一个极板，由于二者的电位不同，因此能够形成存储电容。
上述阵列基板中，用于提供公共电极电位的元件为公共电极303。在本发明的其它实施例中，用于提供公共电极电位的元件还可为阵列基板的外围信号走线，这种情况下，第三过孔K3优选的可设置于阵列基板的外围边框区域，从而避免过孔对像素开口率的影响。
由于第二导电夹层1202通过第二过孔K2与像素电极1203电性相连，因此第二过孔K2优选的位于第二材料层中覆盖公共电极303的部分内。
为了遮蔽第二过孔K2、第三过孔K3和公共电极303，优选的可使覆盖三者的第一材料层和/或第二材料层的对应部分由遮光材料形成。例如：如图12所示，第二材料层可包括位于开口区域内的第二彩色滤光层3111和覆盖公共电极303的第二遮光层3112，第二过孔K2优选的形成于第二遮光层3112内，以避免对开口率的影响。
像素电极1203可为一整片的膜层，也可为包括多个并排的条形电极的膜层。当像素电极1203包括多个并排的条形电极时，所述阵列基板为FFS型的阵列基板。该FFS型阵列基板中形成水平电场的两个电极为像素电极1203和第一导电夹层1201，二者之间的距离仅为第二材料层的厚度，该厚度相较现有技术二者之间的距离有极大地缩短，不至于对所形成的水平电场的强度造成大幅削弱，从而使上述采用COA技术的阵列基板能够直接应用于FFS结构中。
本实施例将现有技术的彩色滤光层分为二层制备，并在其中插入一间隔的第一导电夹层和第二导电夹层，使第一导电夹层具有像素电极的电位，第二导电夹层具有公共电极的电位，进而使最终形成的存储电容两极板之间的距离大大减小，增大了存储电容，提高了显示稳定性。
同时，通过形成双层过孔的方式，减小过孔深度，进而减小过孔孔径比，提高了开口率；且深度较小的过孔，制备工艺难度降低，表面形貌不良减少，从而提升了显示质量。
进一步的，通过采用双层彩色滤光层中间夹有第一导电夹层和第二导电夹层的结构，使得像素电极与公共电极之间的距离缩短，二者之间所形成的电场强度较强，从而可将FFS技术直接应用于集成有彩色滤光层的阵列基板中。
需要说明的是，本实施例所提供的阵列基板制作过程可基于其具体结构，参考实施例一中所提供的阵列基板的制作过程，在此不再一一详述。
实施例三
本实施例提供了一种显示装置，该显示装置包括如实施例一和实施例二所述的阵列基板。所述显示装置可以为液晶面板、电子纸、OLED面板、液晶电视、液晶显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件。基于上述实施例一和实施例二中所述的阵列基板的优点，本实施例所提供的显示装置相对于现有技术中的显示装置具有画面显示稳定性高、像素开口率大、显示质量好等优点，并且本实施例所提供的显示装置可为FFS型结构。
以上所述仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (18)

1.一种阵列基板，包括：薄膜晶体管、像素电极和公共电极；位于所述薄膜晶体管上的第一材料层，所述第一材料层内具有第一过孔；位于所述第一材料层上的导电夹层，所述导电夹层通过所述第一过孔与所述薄膜晶体管的漏极电性相连；位于所述导电夹层上的第二材料层，所述第二材料层上具有与所述第一过孔相互错开的第二过孔，所述像素电极位于所述第二材料层上；其特征在于，所述导电夹层通过所述第二过孔与所述像素电极电性相连，以与所述公共电极形成存储电容；
其中，所述第一材料层中位于所述阵列基板的开口区域内的部分的材料和所述第二材料层中位于所述开口区域内的部分的材料均为彩色光阻。
2.根据权利要求1所述的阵列基板，其特征在于，所述导电夹层的材料为透明导电材料。
3.根据权利要求1所述的阵列基板，其特征在于，所述第二过孔位于所述第二材料层中覆盖所述薄膜晶体管的部分内；或者，
所述第二过孔位于所述第二材料层中覆盖所述公共电极的部分内。
4.根据权利要求3所述的阵列基板，其特征在于，所述第一材料层中覆盖所述薄膜晶体管的部分的材料和/或所述第二材料层中覆盖所述薄膜晶体管的部分的材料为遮光材料。
5.根据权利要求3所述的阵列基板，其特征在于，所述第一材料层中覆盖所述公共电极的部分的材料和/或所述第二材料层中覆盖所述公共电极的部分的材料为遮光材料。
6.一种阵列基板，包括：薄膜晶体管、像素电极和用于提供公共电极电压的元件；位于所述薄膜晶体管上的第一材料层，所述第一材料层内具有第一过孔；位于所述第一材料层上绝缘设置的第一导电夹层和第二导电夹层，所述第一导电夹层通过所述第一过孔与所述薄膜晶体管的漏极电性相连，所述第二导电夹层与所述用于提供公共电极电压的元件电性相连；位于所述第一导电夹层和所述第二导电夹层上的第二材料层，所述第二材料层上具有与所述第一过孔相互错开的第二过孔，所述像素电极位于所述第二材料层上；其特征在于，所述第一导电夹层通过所述第二过孔与所述像素电极电性相连，以使所述像素电极与所述第二导电夹层形成存储电容；或者，所述第二导电夹层通过所述第二过孔与所述像素电极电性相连，以使所述像素电极与所述第一导电夹层形成存储电容；
其中，所述第一材料层中位于所述阵列基板的开口区域内的部分的材料和所述第二材料层中位于所述开口区域内的部分的材料均为彩色光阻。
7.根据权利要求6所述的阵列基板，其特征在于，所述像素电极为一整片的薄膜；或者，
所述像素电极包括多个并排的条形电极。
8.根据权利要求7所述的阵列基板，其特征在于，所述第一材料层内还具有第三过孔，所述第二导电夹层通过所述第三过孔与所述用于提供公共电极电压的元件电性相连。
9.根据权利要求8所述的阵列基板，其特征在于，所述用于提供公共电极电压的元件为公共电极，所述第三过孔位于所述第一材料层中覆盖所述公共电极的部分内。
10.根据权利要求9所述的阵列基板，其特征在于，当所述第二导电夹层通过所述第二过孔与所述像素电极电性相连时，所述第二过孔位于所述第二材料层中覆盖所述公共电极的部分内。
11.根据权利要求10所述的阵列基板，其特征在于，所述第一材料层中覆盖所述公共电极的部分的材料和/或所述第二材料层中覆盖所述公共电极的部分的材料为遮光材料。
12.根据权利要求8所述的阵列基板，其特征在于，所述用于提供公共电极电压的元件为所述阵列基板的外围信号走线，所述第三过孔位于所述第一材料层中覆盖所述外围信号走线的部分内。
13.根据权利要求8所述的阵列基板，其特征在于，所述用于提供公共电极电压的元件与所述薄膜晶体管的栅极同层形成，所述第三过孔的深度大于所述第一材料层的厚度。
14.根据权利要求8所述的阵列基板，其特征在于，所述用于提供公共电极电压的元件包括：与所述薄膜晶体管的栅极同层形成的第一部分，和与所述薄膜晶体管的源极和漏极同层形成的第二部分，所述第三过孔的深度小于所述第一材料层的厚度。
15.根据权利要求6所述的阵列基板，其特征在于，所述第一导电夹层和所述第二导电夹层的材料为透明导电材料。
16.根据权利要求6所述的阵列基板，其特征在于，当所述第一导电夹层通过所述第二过孔与所述像素电极电性相连时，所述第二过孔位于所述第二材料层中覆盖所述薄膜晶体管的部分内。
17.根据权利要求16所述的阵列基板，其特征在于，所述第一材料层中覆盖所述薄膜晶体管的部分的材料和/或所述第二材料层中覆盖所述薄膜晶体管的部分的材料为遮光材料。
18.一种显示装置，其特征在于，包括权利要求1～17任一项所述的阵列基板。
CN201410289704.5A 2014-06-25 2014-06-25 阵列基板及显示装置 Active CN104090434B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410289704.5A CN104090434B (zh) 2014-06-25 2014-06-25 阵列基板及显示装置
US14/500,464 US9224762B1 (en) 2014-06-25 2014-09-29 Array substrate and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410289704.5A CN104090434B (zh) 2014-06-25 2014-06-25 阵列基板及显示装置

Publications (2)

Publication Number Publication Date
CN104090434A CN104090434A (zh) 2014-10-08
CN104090434B true CN104090434B (zh) 2016-10-05

Family

ID=51638160

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410289704.5A Active CN104090434B (zh) 2014-06-25 2014-06-25 阵列基板及显示装置

Country Status (2)

Country Link
US (1) US9224762B1 (zh)
CN (1) CN104090434B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103700669A (zh) * 2013-12-19 2014-04-02 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN104656325B (zh) * 2015-03-18 2017-06-27 深圳市华星光电技术有限公司 Coa型液晶面板的制作方法及coa型液晶面板
CN104698713B (zh) * 2015-04-07 2017-09-26 深圳市华星光电技术有限公司 一种液晶显示面板及液晶显示装置
CN104808408B (zh) 2015-05-15 2018-09-07 合肥鑫晟光电科技有限公司 一种coa基板、显示装置以及coa基板的制作方法
KR102402605B1 (ko) * 2015-07-28 2022-05-27 삼성디스플레이 주식회사 유기 발광 표시 장치
CN105785640A (zh) * 2016-05-27 2016-07-20 京东方科技集团股份有限公司 曲面显示装置及其制备方法
CN106405958B (zh) * 2016-10-13 2019-09-13 深圳市华星光电技术有限公司 一种coa阵列基板及液晶显示面板
CN114756147A (zh) * 2017-02-15 2022-07-15 夏普株式会社 带位置输入功能的显示装置
CN106773554B (zh) * 2017-03-13 2018-08-14 武汉华星光电技术有限公司 光罩结构及coa型阵列基板
CN106941094A (zh) * 2017-05-19 2017-07-11 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板
CN107342299A (zh) * 2017-08-30 2017-11-10 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置及其制作方法
CN108957892B (zh) * 2018-08-31 2020-12-04 武汉华星光电技术有限公司 液晶显示面板
CN111665668B (zh) * 2019-03-08 2023-07-07 夏普株式会社 显示装置
CN110082975A (zh) * 2019-04-12 2019-08-02 深圳市华星光电半导体显示技术有限公司 阵列基板以及显示面板
CN111381411B (zh) 2020-04-30 2021-07-20 厦门天马微电子有限公司 阵列基板、显示面板和显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1507009A (zh) * 2002-12-09 2004-06-23 Lg.������Lcd���޹�˾ 具有薄膜晶体管上滤色器结构的阵列基板及其制造方法
CN101666937A (zh) * 2007-04-02 2010-03-10 乐金显示有限公司 液晶显示装置的阵列基板及该阵列基板的制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5273384B2 (ja) * 2009-07-09 2013-08-28 株式会社ジャパンディスプレイ 液晶表示装置
CN201788341U (zh) * 2010-08-31 2011-04-06 京东方科技集团股份有限公司 阵列基板、液晶面板及液晶显示器
CN102681276B (zh) * 2012-02-28 2014-07-09 京东方科技集团股份有限公司 阵列基板及其制造方法以及包括该阵列基板的显示装置
US9201276B2 (en) * 2012-10-17 2015-12-01 Apple Inc. Process architecture for color filter array in active matrix liquid crystal display
CN103941452A (zh) * 2014-03-17 2014-07-23 京东方科技集团股份有限公司 阵列基板及显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1507009A (zh) * 2002-12-09 2004-06-23 Lg.������Lcd���޹�˾ 具有薄膜晶体管上滤色器结构的阵列基板及其制造方法
CN101666937A (zh) * 2007-04-02 2010-03-10 乐金显示有限公司 液晶显示装置的阵列基板及该阵列基板的制造方法

Also Published As

Publication number Publication date
CN104090434A (zh) 2014-10-08
US9224762B1 (en) 2015-12-29
US20150380442A1 (en) 2015-12-31

Similar Documents

Publication Publication Date Title
CN104090434B (zh) 阵列基板及显示装置
CN103529575B (zh) 液晶显示装置
CN103309081B (zh) 阵列基板及其制造方法、显示装置
CN103033999B (zh) 薄膜晶体管基板和制造薄膜晶体管基板的方法
CN103946742B (zh) 半导体装置、显示装置和半导体装置的制造方法
CN103779360B (zh) 显示基板及其制作方法、显示装置
US8692756B2 (en) Liquid crystal display device and method for manufacturing same
CN104049429B (zh) 一种像素结构及其制作方法
CN102809855B (zh) 薄膜晶体管基板及其制造方法
CN105785680B (zh) 曲面显示面板
CN104049430B (zh) 一种阵列基板、显示装置及其制造方法
CN105842904A (zh) 阵列基板、显示装置及制备方法
CN108121124B (zh) Coa型阵列基板及显示面板
CN105824161A (zh) 一种液晶显示面板及液晶显示装置
CN104007574B (zh) 一种阵列基板、显示装置及其制造方法
CN103576397B (zh) 液晶显示装置
CN101241278A (zh) 边缘场开关模式lcd
CN106873258A (zh) 液晶显示器
CN103777413B (zh) 平板显示装置及其制造方法
CN103094069B (zh) 像素结构
CN106932984A (zh) 薄膜晶体管基板及其制造方法
CN104076551B (zh) 一种彩膜基板及其制备方法、显示面板、显示装置
CN106502474A (zh) 一种阵列基板及显示面板
KR101644902B1 (ko) 표시 장치 및 그 제조 방법
KR20140141364A (ko) 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant