CN106941094A - 阵列基板及其制作方法、显示面板 - Google Patents

阵列基板及其制作方法、显示面板 Download PDF

Info

Publication number
CN106941094A
CN106941094A CN201710356285.6A CN201710356285A CN106941094A CN 106941094 A CN106941094 A CN 106941094A CN 201710356285 A CN201710356285 A CN 201710356285A CN 106941094 A CN106941094 A CN 106941094A
Authority
CN
China
Prior art keywords
layer
conductive bonding
bonding layer
array base
base palte
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710356285.6A
Other languages
English (en)
Inventor
宫奎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710356285.6A priority Critical patent/CN106941094A/zh
Publication of CN106941094A publication Critical patent/CN106941094A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种阵列基板及其制作方法、显示面板，该制作方法包括：开设贯穿钝化层的过孔；在过孔中填充导电搭接层；形成与导电搭接层相连的像素电极。本发明通过在过孔中填充导电搭接层，再形成与导电搭接层相连的像素电极，由此得到的阵列基板不仅可以避免过孔由于坡度角或者undercut问题导致的像素电极断裂，而且能防止由于水气与数据线或者栅极线的接触造成数据线或者栅极线与像素电极发生电化学腐蚀，从而提高阵列基板的良率。

Description

阵列基板及其制作方法、显示面板
技术领域
本发明涉及显示技术领域，特别是指一种阵列基板及其制作方法、显示面板。
背景技术
TFT-LCD(薄膜场效应晶体管液晶显示器)相对于传统的液晶显示器，以其高清晰度、真彩显示效果等优点，成为目前液晶显示器的主流发展方向。
薄膜晶体管阵列基板包括显示区域和包围显示区域的周边区域，其中显示区域中的薄膜晶体管区域常常需要设置贯穿钝化层的过孔，利用透明的ITO(氧化铟锡)作为顶部的像素电极，同时像素电极通过钝化层的过孔搭接薄膜晶体管的漏极；周边区域用于设置各种信号线(如栅极线或者数据线)，并形成与控制芯片或柔性印刷电路板连接的区域。具体地，周边区域的导电层一般是与显示区域的电极(公共电极或像素电极)同步形成的，其材料通常为ITO，导电层通过贯穿钝化层的过孔或者贯穿钝化层与栅极绝缘层的过孔，将数据线或者栅极线与控制芯片或者柔性印刷电路板连接。
但是，目前存在至少如下两个技术问题：
1、导电层通常为几十纳米厚度的像素电极，其通过几百纳米的钝化层或者钝化层与绝缘层的过孔连接到数据线或者栅极线上面，如果绝缘层过孔的坡度角控制不好或者发生undercut(底切)不良时，像素电极容易发生断裂，造成异常显示。
2、为了降低数据线或者栅极线的阻抗，目前在TFT-LCD领域普遍采用含铝成分的金属作为数据线或者栅极线材料。然而，由于像素电极的致密性不好，在高温高湿环境下，水气会与数据线或者栅极线发生接触，造成数据线或者栅极线与像素电极发生电化学腐蚀(铝容易与像素电极发生电化学腐蚀)，导致异常显示。
发明内容
有鉴于此，本发明的目的在于提出一种阵列基板及其制作方法、显示面板，以解决容易发生异常显示的问题。
基于上述目的，在本发明的第一方面，本发明提供了一种阵列基板的制作方法，包括：
开设贯穿钝化层的过孔；
在过孔中填充导电搭接层；
形成与导电搭接层相连的像素电极。
在本发明的一些实施例中，所述开设贯穿钝化层的过孔的步骤包括：
在显示区域中，开设贯穿钝化层、并且直至漏极的第一过孔；和/或，
在周边区域中，开设贯穿钝化层、并且直至数据线的第二过孔；和/或，
在周边区域中，开设贯穿钝化层和栅绝缘层、并且直至栅极线的第三过孔。
在本发明的一些实施例中，所述在过孔中填充导电搭接层的步骤包括：
在钝化层的表面形成导电树脂；
对所述导电树脂进行固化，形成导电搭接层；
采用化学机械研磨方法，去除钝化层上除过孔以外的区域的导电搭接层。
在本发明的一些实施例中，所述导电树脂包括导电介质和成膜树脂。
在本发明的一些实施例中，所述导电介质选自导电金属粒子、导电合金粒子、石墨烯中的至少一种；
所述成膜树脂选自热固性树脂或者光固化树脂。
在本发明的一些实施例中，所述热固性树脂的热固化温度为100-110℃，热固化时间为50-70秒。
所述钝化层表面形成的导电树脂的厚度为0.2-2.0微米。
在本发明的第二方面，本发明还提供了一种阵列基板，贯穿钝化层的过孔中填充有导电搭接层，所述导电搭接层与像素电极相连。
在本发明的一些实施例中，在显示区域中，贯穿钝化层的第一过孔中填充有第一导电搭接层，所述第一导电搭接层分别与漏极、像素电极相连；和/或，
在周边区域中，贯穿钝化层的第二过孔中填充有第二导电搭接层，所述第二导电搭接层分别与数据线、像素电极相连；和/或，
在周边区域中，贯穿钝化层和栅绝缘层的第三过孔中填充有第三导电搭接层，所述第三导电搭接层分别与栅极线、像素电极相连。
在本发明的一些实施例中，所述导电搭接层填充满所述过孔；
所述导电搭接层采用导电树脂制备而成，所述导电树脂包括导电介质和成膜树脂。
在本发明的第三方面，本发明还提供了一种显示面板，包括上述任意一个实施例中的阵列基板。
本发明实施例提供的阵列基板的制作方法通过在过孔中填充导电搭接层，再形成与导电搭接层相连的像素电极，由此得到的阵列基板不仅可以避免过孔由于坡度角或者undercut问题导致的像素电极断裂，而且能防止由于水气与数据线或者栅极线的接触造成数据线或者栅极线与像素电极发生电化学腐蚀，从而提高阵列基板的良率。此外，本发明实施例提供的方法中所用材料来源易获得，可以节省制作成本，使得导电搭接层的制作过程简单、方便，从而加快生产节奏；也可以避免采用溅射方法制作金属的导电搭接层。
附图说明
图1为本发明一个实施例的阵列基板的制作方法的流程图；
图2为本发明一个实施例的薄膜晶体管的结构示意图，
图3为本发明实施例的数据线的过孔待形成区域的结构示意图；
图4为本发明实施例的栅极线的过孔待形成区域的结构示意图；
图5为本发明实施例在漏极上开设第一过孔的结构示意图；
图6为本发明实施例的在数据线的过孔待形成区域开设第二过孔的结构示意图；
图7为本发明实施例的在栅极线的过孔待形成区域开设第三过孔的结构示意图；
图8为本发明又一个实施例的阵列基板的制作方法的流程图；
图9为本发明实施例的在第一过孔中填充导电树脂并固化的结构示意图；
图10为本发明实施例的在第二过孔中填充导电树脂并固化的结构示意图；
图11为本发明实施例的在第三过孔中填充导电树脂并固化的结构示意图；
图12为本发明实施例的去除钝化层上除第一过孔以外的区域的导电搭接层的结构示意图；
图13为本发明实施例的去除钝化层上除第二过孔以外的区域的导电搭接层的结构示意图；
图14为本发明实施例的去除钝化层上除第三过孔以外的区域的导电搭接层的结构示意图；
图15为本发明实施例的形成与第一过孔的导电搭接层相连的像素电极的结构示意图；
图16为本发明实施例的形成与第二过孔的导电搭接层相连的像素电极的结构示意图；
图17为本发明实施例的形成与第三过孔的导电搭接层相连的像素电极的结构示意图；
图18为本发明另一个实施例的薄膜晶体管的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
除非另外定义，本发明使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
本发明提供了一种阵列基板的制作方法，如图1所示，包括以下步骤：
步骤11：开设贯穿钝化层的过孔；
步骤12：在过孔中填充导电搭接层；
步骤13：形成与导电搭接层相连的像素电极。
可见，本发明实施例提供的阵列基板的制作方法通过在过孔中填充导电搭接层，再形成与导电搭接层相连的像素电极，不仅可以避免过孔由于坡度角或者undercut问题导致的像素电极断裂，而且能防止由于水气与数据线或者栅极线的接触造成数据线或者栅极线与像素电极发生电化学腐蚀，从而提高阵列基板的良率。
下面对所述阵列基板的制作方法进行详细描述，包括以下步骤：
步骤11：开设贯穿钝化层的过孔。
阵列基板包括显示区域和包围显示区域的周边区域，为了实现电连接，需要在显示区域和/或周边区域设置贯穿钝化层的过孔。作为本发明的一个实施例，所述开设贯穿钝化层的过孔的步骤可以包括：在显示区域中，开设贯穿钝化层、并且直至漏极的第一过孔；和/或，在周边区域中，开设贯穿钝化层、并且直至数据线的第二过孔；和/或，在周边区域中，开设贯穿钝化层和栅绝缘层、并且直至栅极线的第三过孔。
具体地，如图2所示，其为本发明一个实施例的薄膜晶体管的结构示意图，在该实施例中，以底栅型薄膜晶体管为例，所述薄膜晶体管位于显示区域中，所述薄膜晶体管包括：衬底基板1，形成在所述衬底基板1上的栅极21，形成在所述栅极21和衬底基板1上的栅绝缘层3，形成在所述栅绝缘层3上的有源层4，形成在所述有源层4上的源极51和漏极52，以及形成在所述源极51、漏极52和有源层4上的钝化层6。作为本发明的又一个实施例，所述源极51和漏极52可以采用铜、钼、铝、钼铌合金或者钼铜合金等。可选地，所述栅极21可以为铜等金属，或者多层金属叠层。所述栅绝缘层3可以是无机绝缘材料制成，例如SiNx或者SiO2，也可以是有机绝缘材料制成。所述有源层4的材质通常为半导体，可以采用金属氧化物制成，也可以采用氢化非晶硅(a-Si:H)制成，也可以采用低温多晶硅(Low TemperaturePoly-silicon，LTPS)制成，以提供导电沟道。优选地，金属氧化物可以为含有In、Zn、Ga和Sn中的至少一种的金属氧化物，例如所述金属氧化物可选自铟镓锌氧化物(IGZO)、铟锡锌氧化物(ISZO)、氮氧锌(ZnON)或/和铟锡氧化物(ITZO)。
如图3所示，其为本发明实施例的数据线的过孔待形成区域的结构示意图。在该区域中，衬底基板1上形成有栅绝缘层3，所述栅绝缘层3上形成有数据线53，所述数据线53和栅绝缘层3上形成有钝化层6。如图4所示，其为本发明实施例的栅极线的过孔待形成区域的结构示意图。在该区域中，衬底基板1上形成有栅极线22，所述栅极线3和衬底基板1上形成有栅绝缘层3，所述栅绝缘层3上形成有钝化层6。
需要说明的是，所述数据线的过孔待形成区域和栅极线的过孔待形成区域均位于周边区域。所述数据线53可以与源极51、漏极52同层设置，所述也可以栅极线22与栅极21同层设置。
这里应该理解的是，在本发明中，“同层”指的是采用同一成膜工艺形成用于形成特定图形的膜层，然后利用同一掩模板通过一次构图工艺形成的层结构。根据特定图形的不同，一次构图工艺可能包括多次曝光、显影或刻蚀工艺，而形成的层结构中的特定图形可。需要指出的是，在本发明的实施例中，构图或构图工艺可只包括光刻工艺，或包括光刻工艺以及刻蚀步骤，或者可以包括打印、喷墨等其他用于形成预定图形的工艺。光刻工艺是指包括成膜、曝光、显影等工艺过程，利用光刻胶、掩模板、曝光机等形成图形。可根据本发明的实施例中所形成的结构选择相应的构图工艺。
作为本发明的又一个实施例，所述钝化层6的材质可以为氮化硅或者二氧化硅等，可以对钝化层6进行平坦化处理，使阵列基板上的钝化层6平坦化。然后，如图5所示，在显示区域中，在开设贯穿所述钝化层6、并且直至漏极52的第一过孔71；如图6所示，在周边区域的数据线的过孔待形成区域中，开设贯穿钝化层6、并且直至数据线53的第二过孔72。如图7所示，在周边区域的栅极线的过孔待形成区域中，开设贯穿钝化层6和栅绝缘层3、并且直至栅极线22的第三过孔73。
作为本发明的一个实施例，可以采用光刻、刻蚀工艺，在阵列基板上的显示区域中，制作出漏极52正上方的第一过孔71，所述第一过孔71贯穿所述钝化层6、并且直至漏极52。在本发明的另一个实施例中，也可以采用光刻、刻蚀工艺，在阵列基板上的周边区域中，制作出数据线53正上方的第二过孔72，所述第二过孔72设贯穿钝化层6、并且直至数据线53。在本发明的又一个实施例中，也可以采用光刻、刻蚀工艺，在阵列基板上的周边区域中，制作出栅极线22正上方的第三过孔73，所述第三过孔73设钝化层6和栅绝缘层3、并且直至栅极线22。需要指出的是，所述第一过孔71、第二过孔72、第三过孔73可以同时开设，也可以分别开设，本领域技术人员可以根据实际工艺需要来选择。
步骤12：在过孔中填充导电搭接层。
在该步骤中，仅在过孔(例如第一过孔71、第二过孔72和/或第三过孔73)中填充导电搭接层，以保证像素电极与导电搭接层的连接稳定性和可靠性，同时也保证导电搭接层与钝化层下方的部件(例如漏极52、栅极线22、数据线53等)的连接稳定性和可靠性。优选地，最好仅在过孔(例如第一过孔71、第二过孔72和/或第三过孔73)中填充满导电搭接层，以避免过孔由于坡度角或者undercut问题导致的像素电极断裂。
作为本发明的又一个实施例，如图8所示，所述在过孔中填充导电搭接层的步骤包括：
步骤121：在钝化层的表面形成导电树脂；
步骤122：对所述导电树脂进行固化，形成导电搭接层；
步骤123：采用化学机械研磨方法，去除钝化层上除过孔以外的区域的导电搭接层。
其中，所述过孔可以是第一过孔71、第二过孔72和/或第三过孔73。
在步骤121中，在钝化层的表面形成一层足够厚的导电树脂，从而使过孔中填充导电树脂。需要说明的是，如图9-11所示，为了保证在过孔中填充导电树脂，同时也为了便于在多个过孔中填充导电树脂，不仅仅需要在过孔中填充导电树脂81、82、83，也要在过孔以外的区域(钝化层的上表面)填充导电树脂84、85、86。
具体地，作为本发明的再一个实施例，可以采用涂覆的方法在钝化层的表面形成导电树脂，也可以采用溅射的方法在钝化层的表面形成导电树脂。在本发明的一些实施例中，在钝化层中开设的过孔的深度一般为几百纳米左右，那么涂覆的导电树脂的厚度可以为0.2-2.0微米，2微米左右、1.5微米左右、1.8微米左右或者2.5微米左右等，这样就能轻易地填充过孔，因此可以节省成本，加快生产节奏。
在本发明的一些实施例中，所述导电树脂包括导电介质和成膜树脂，所述导电介质可以像素电极、漏极、数据线、栅极线等形成电连接，所述成膜树脂可以在步骤122中固化，从而固化在过孔中，以便于与像素电极、漏极、数据线、栅极线等形成可靠的电连接。在本发明的一些实施例中，所述导电介质选自导电金属粒子、导电合金粒子、石墨烯中的至少一种，这些导电介质具有较高的电子迁移率。优选地，所述导电介质为电阻率小于10×10-8Ω·m。石墨烯具有很多优异的性能，如超高的理论比表面积(2630m2/g)、突出的导热性(5000W/m·K)、高强(130GPa)、高模(1060GPa)、室温下比硅高100倍的电子迁移率(15000cm2/(V·s))、电导率可达7200S/cm。因此，石墨烯具有突出的导电性能和异乎寻常的电子传导能力，在导电树脂中引入较少量的石墨烯就可以得到较高的导电性、低成本和具有永久导电性的导电高分子材料(导电树脂)。
在本发明的再一个实施例中，所述成膜树脂可以选自热固性树脂或者光固化树脂，以便于导电胶固化成型，形成导电搭接层。若成膜树脂为热固性树脂，那么在步骤122中，则采用高温对导电树脂进行热固化，形成导电搭接层。温度优选100-110℃，热固化时间优选50-70秒。更为优选地，热固化时间为60秒。若成膜树脂为光固化树脂，那么在步骤122中，则采用光照对导电树脂进行光固化，形成导电搭接层。
作为本发明的一个实施例，所述导电树脂可以包括导电介质和光刻胶，其中所述光刻胶包括成膜树脂、光敏剂、溶剂与添加剂，所述光敏剂可以为芳香族酮类衍生物或安息香醚类衍生物。选择含有导电介质的光刻胶作为导电树脂，这样就不需要利用溅射的方法制作导电搭接层，而是直接通过先涂覆、后固化的方法即可，因此材料来源易获得，可以节省制作成本，使得导电搭接层的制作过程简单、方便，从而加快生产节奏；而且，也可以避免采用溅射方法制作金属的导电搭接层。涂覆成膜后在一定温度条件下(例如温度优选100-110℃，热固化时间优选50-70秒)，对导电光刻胶薄膜进行热固化，以形成导电搭接层。
接着，如图12-14所示，在步骤123中，采用化学机械研磨方法，去除钝化层上除过孔以外的区域的导电搭接层84、85、86，从而仅在过孔中填充导电搭接层81、82、83，即第一导电搭接层81、第二导电搭接层82、第三导电搭接层83。在本发明中，采用化学机械研磨方法去除钝化层上除过孔以外的区域的导电搭接层，可以在保证材料去除效率的同时，获得较完美的表面，得到的表面平整度较高，损伤低，完整性好，不容易出现表面/亚表面损伤，研磨一致性好，而且表面精度较高，可以实现纳米级到原子级的表面粗糙度。
需要说明的是，在步骤122中，标记81、82、83、84、85、86表示导电树脂，在步骤123中，标记81、82、83、84、85、86表示导电搭接层(即固化后的导电树脂)。
步骤13：形成与导电搭接层相连的像素电极。
具体地，可以通过磁控溅射在钝化层6的上表面制作导电材料膜层，并且经过涂胶、曝光、显影、刻蚀的方式制作出与导电搭接层相连的像素电极。可选地，所述导电材料膜层可以为透明导电膜层，例如氧化铟锡透明导电膜层。其中，所述导电搭接层为第一导电搭接层81、第二导电搭接层82和/或第三导电搭接层83。从而得到如图15-17所示的阵列基板，在该阵列基板的显示区域中，第一过孔中的第一导电搭接层81分别与漏极52、像素电极91相连；在该阵列基板的周边区域中，第二过孔中的第二导电搭接层82分别与数据线53、像素电极92相连；在该阵列基板的周边区域中，第三过孔中的第三导电搭接层83分别与栅极线22、像素电极93相连。
作为本发明的又一个实施例，与第一导电搭接层81相连的像素电极91、与第二导电搭接层82相连的像素电极92和/或与第三导电搭接层83相连的像素电极93可以同层设置，即像素电极91、92、93可以同时制作。
可见，通过本发明实施例提供的阵列基板的制作方法制作得到的阵列基板，在显示区域和/或周边区域的过孔中填充有导电搭接层，使得显示区域和/或周边区域可以避免过孔由于坡度角或者undercut问题导致的像素电极断裂，而且在周边区域还能防止由于水气与数据线或者栅极线的接触造成数据线或者栅极线与像素电极发生电化学腐蚀，从而提高阵列基板的良率。
如图18所示，其为本发明另一个实施例的薄膜晶体管的结构示意图。在该实施例中，以顶栅型薄膜晶体管为例，所述薄膜晶体管位于显示区域中，所述薄膜晶体管包括：包括衬底基板11、形成在衬底基板11上的遮光层17、形成在遮光层13上的缓冲层19、形成在缓冲层19上的有源层14、形成在有源层14上的栅绝缘层13、形成在栅绝缘层13上的栅极12，还包括形成在栅极12和有源层14上的绝缘层18、形成在绝缘层18上的源极151、漏极152，并且源极151、漏极152通过设置在绝缘层18上的过孔与有源层14连接，还包括形成在绝缘层15和源极151、漏极152上的钝化层16。根据本发明实施例提供的阵列基板的制作方法，先开设贯穿钝化层16的过孔；然后在过孔中填充第四导电搭接层87；再形成与所述第四导电搭接层87相连的像素电极94。其他步骤可与前文相同，在此不再赘述。可见，本发明实施例提供的阵列基板的制作方法通过在过孔中填充导电搭接层，再形成与导电搭接层相连的像素电极，不仅可以避免过孔由于坡度角或者undercut问题导致的像素电极断裂，而且能防止由于水气与数据线或者栅极线的接触造成数据线或者栅极线与像素电极发生电化学腐蚀，从而提高阵列基板的良率。
本发明还提供了一种阵列基板，贯穿钝化层的过孔中填充有导电搭接层，所述导电搭接层与像素电极相连。本发明实施例提供的阵列基板通过在过孔中填充导电搭接层，不仅可以避免过孔由于坡度角或者undercut问题导致的像素电极断裂，而且能防止由于水气与数据线或者栅极线的接触造成数据线或者栅极线与像素电极发生电化学腐蚀，从而提高阵列基板的良率。
所述阵列基板包括显示区域和包围显示区域的周边区域，为了实现电连接，需要在显示区域和/或周边区域设置贯穿钝化层的过孔。作为本发明的一个实施例，以底栅型薄膜晶体管为例，如图15-17所示，在显示区域中，贯穿钝化层6的第一过孔中填充有第一导电搭接层81，所述第一导电搭接层81分别与漏极52、像素电极91相连；和/或，在周边区域中，贯穿钝化层6的第二过孔中填充有第二导电搭接层82，所述第二导电搭接层82分别与数据线53、像素电极92相连；和/或，在周边区域中，贯穿钝化层6和栅绝缘层3的第三过孔中填充有第三导电搭接层83，所述第三导电搭接层83分别与栅极线22、像素电极93相连。需要指出的是，所述阵列基板可以同时设有所述第一导电搭接层81、第二导电搭接层82、第三导电搭接层83，也可以仅设置其中的一种或者两种，这并不限制本发明的实施，无论采用哪种方式，均能达到本发明的技术效果。
在本发明的一些实施例中，所述导电搭接层采用导电树脂制备而成。可选地，所述导电搭接层可以是经导电树脂固化后而得到的。所述导电树脂包括导电介质和成膜树脂，所述导电介质可以像素电极、漏极、数据线、栅极线等形成电连接，所述成膜树脂可以固化，从而固化在过孔中，以便于与像素电极、漏极、数据线、栅极线等形成可靠的电连接。在本发明的一些实施例中，所述导电介质选自导电金属粒子、导电合金粒子、石墨烯中的至少一种，这些导电介质具有较高的电子迁移率。优选地，所述导电介质为电阻率小于10×10-8Ω·m。石墨烯具有很多优异的性能，如超高的理论比表面积(2630m2/g)、突出的导热性(5000W/m·K)、高强(130GPa)、高模(1060GPa)、室温下比硅高100倍的电子迁移率(15000cm2/(V·s))、电导率可达7200S/cm。因此，石墨烯具有突出的导电性能和异乎寻常的电子传导能力，在导电树脂中引入较少量的石墨烯就可以得到较高的导电性、低成本和具有永久导电性的导电高分子材料(导电树脂)。
在本发明的再一个实施例中，所述成膜树脂可以选自热固性树脂或者光固化树脂，以便于导电树脂固化成型，形成导电搭接层。
考虑到在制作薄膜晶体管中，光刻胶是常用的光固化胶，作为本发明的一个实施例，所述导电树脂可以包括导电介质和光刻胶，其中所述光刻胶包括成膜树脂、光敏剂、溶剂与添加剂，所述可以为芳香族酮类衍生物或安息香醚类衍生物。选择含有导电介质的光刻胶作为导电树脂，这样就不需要利用溅射的方法制作导电搭接层，而是直接通过先涂覆、后固化的方法即可，因此材料来源易获得，可以节省制作成本，使得导电搭接层的制作过程简单、方便，从而加快生产节奏；而且，也可以避免采用溅射方法制作金属的导电搭接层。涂覆成膜后在一定光照条件下，对导电光刻胶薄膜进行光固化，以形成导电搭接层。
在本发明的另一些实施例中，所述阵列基板的显示区域中的薄膜晶体管也可以是如图18所示的顶栅型薄膜晶体管，同样地，在显示区域中，贯穿钝化层6的第一过孔中填充有第四导电搭接层87，所述第四导电搭接层87分别与漏极152、像素电极94相连，其他膜层结构在此不再赘述。
本发明还提供了一种显示面板，所述显示面板包括上述任意一个实施例中的阵列基板。所述显示面板不仅可以避免过孔由于坡度角或者undercut问题导致的像素电极断裂，而且能防止由于水气与数据线或者栅极线的接触造成数据线或者栅极线与像素电极发生电化学腐蚀，从而提高显示面板的良率。
由此可见，本发明实施例提供的阵列基板的制作方法通过在过孔中填充导电搭接层，再形成与导电搭接层相连的像素电极，由此得到的阵列基板不仅可以避免过孔由于坡度角或者undercut问题导致的像素电极断裂，而且能防止由于水气与数据线或者栅极线的接触造成数据线或者栅极线与像素电极发生电化学腐蚀，从而提高阵列基板的良率。此外，本发明实施例提供的方法中所用材料来源易获得，可以节省制作成本，使得导电搭接层的制作过程简单、方便，从而加快生产节奏；也可以避免采用溅射方法制作金属的导电搭接层。
所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明的范围(包括权利要求)被限于这些例子；在本发明的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上所述的本发明的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种阵列基板的制作方法，其特征在于，包括：
开设贯穿钝化层的过孔；
在过孔中填充导电搭接层；
形成与导电搭接层相连的像素电极。
2.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述开设贯穿钝化层的过孔的步骤包括：
在显示区域中，开设贯穿钝化层、并且直至漏极的第一过孔；和/或，
在周边区域中，开设贯穿钝化层、并且直至数据线的第二过孔；和/或，
在周边区域中，开设贯穿钝化层和栅绝缘层、并且直至栅极线的第三过孔。
3.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述在过孔中填充导电搭接层的步骤包括：
在钝化层的表面形成导电树脂；
对所述导电树脂进行固化，形成导电搭接层；
采用化学机械研磨方法，去除钝化层上除过孔以外的区域的导电搭接层。
4.根据权利要求3所述的阵列基板的制作方法，其特征在于，所述导电树脂包括导电介质和成膜树脂；所述导电介质选自导电金属粒子、导电合金粒子、石墨烯中的至少一种；
所述成膜树脂选自热固性树脂或者光固化树脂。
5.根据权利要求4所述的阵列基板的制作方法，其特征在于，所述热固性树脂的热固化温度为100-110℃，热固化时间为50-70秒。
6.根据权利要求3所述的阵列基板的制作方法，其特征在于，
所述钝化层表面形成的导电树脂的厚度为0.2-2.0微米。
7.一种阵列基板，其特征在于，贯穿钝化层的过孔中填充有导电搭接层，所述导电搭接层与像素电极相连。
8.根据权利要求7所述的阵列基板，其特征在于，
在显示区域中，贯穿钝化层的第一过孔中填充有第一导电搭接层，所述第一导电搭接层分别与漏极、像素电极相连；和/或，
在周边区域中，贯穿钝化层的第二过孔中填充有第二导电搭接层，所述第二导电搭接层分别与数据线、像素电极相连；和/或，
在周边区域中，贯穿钝化层和栅绝缘层的第三过孔中填充有第三导电搭接层，所述第三导电搭接层分别与栅极线、像素电极相连。
9.根据权利要求7所述的阵列基板，其特征在于，所述导电搭接层填充满所述过孔；
所述导电搭接层采用导电树脂制备而成，所述导电树脂包括导电介质和成膜树脂。
10.一种显示面板，其特征在于，包括权利要求6-8中任意一项所述的阵列基板。
CN201710356285.6A 2017-05-19 2017-05-19 阵列基板及其制作方法、显示面板 Pending CN106941094A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710356285.6A CN106941094A (zh) 2017-05-19 2017-05-19 阵列基板及其制作方法、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710356285.6A CN106941094A (zh) 2017-05-19 2017-05-19 阵列基板及其制作方法、显示面板

Publications (1)

Publication Number Publication Date
CN106941094A true CN106941094A (zh) 2017-07-11

Family

ID=59465000

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710356285.6A Pending CN106941094A (zh) 2017-05-19 2017-05-19 阵列基板及其制作方法、显示面板

Country Status (1)

Country Link
CN (1) CN106941094A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108535928A (zh) * 2018-04-13 2018-09-14 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板和显示装置
CN111146239A (zh) * 2018-11-05 2020-05-12 广东聚华印刷显示技术有限公司 阵列基板的制备方法、阵列基板和显示装置
CN111769146A (zh) * 2020-06-28 2020-10-13 武汉华星光电半导体显示技术有限公司 显示装置及显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130169903A1 (en) * 2008-06-25 2013-07-04 Beijing Boe Optoelectronics Technology Co., Ltd. Tft-lcd array substrate
CN104090434A (zh) * 2014-06-25 2014-10-08 京东方科技集团股份有限公司 阵列基板及显示装置
CN105304649A (zh) * 2015-10-28 2016-02-03 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板、显示装置
CN105607365A (zh) * 2015-12-31 2016-05-25 深圳市华星光电技术有限公司 一种coa基板及其制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130169903A1 (en) * 2008-06-25 2013-07-04 Beijing Boe Optoelectronics Technology Co., Ltd. Tft-lcd array substrate
CN104090434A (zh) * 2014-06-25 2014-10-08 京东方科技集团股份有限公司 阵列基板及显示装置
CN105304649A (zh) * 2015-10-28 2016-02-03 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板、显示装置
CN105607365A (zh) * 2015-12-31 2016-05-25 深圳市华星光电技术有限公司 一种coa基板及其制作方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108535928A (zh) * 2018-04-13 2018-09-14 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板和显示装置
CN111146239A (zh) * 2018-11-05 2020-05-12 广东聚华印刷显示技术有限公司 阵列基板的制备方法、阵列基板和显示装置
CN111769146A (zh) * 2020-06-28 2020-10-13 武汉华星光电半导体显示技术有限公司 显示装置及显示面板
CN111769146B (zh) * 2020-06-28 2022-07-29 武汉华星光电半导体显示技术有限公司 显示装置及显示面板

Similar Documents

Publication Publication Date Title
CN103700707B (zh) 薄膜晶体管、阵列基板及其制备方法、显示装置
CN101814455B (zh) 制造阵列基板的方法
CN104102059B (zh) Tft阵列基板及其制造方法
CN105280717B (zh) Tft及其制作方法、阵列基板及显示装置
CN107424935A (zh) 薄膜晶体管、显示基板及其制作方法、显示装置
CN104091886B (zh) 一种有机薄膜晶体管、阵列基板及制备方法、显示装置
CN104638017B (zh) 薄膜晶体管、像素结构及其制作方法、阵列基板、显示装置
CN106847744A (zh) 阵列基板的制备方法、阵列基板及显示装置
CN104576525B (zh) 一种柔性阵列基板及其制备方法和显示装置
CN106597770B (zh) 一种阵列基板及其制作方法、显示装置
CN108281468A (zh) 一种显示基板的制造方法、显示基板、显示装置
CN106773418A (zh) 显示装置
CN104022123A (zh) 一种柔性显示基板及其制备方法、柔性显示装置
CN104716196B (zh) 薄膜晶体管及其制作方法、阵列基板及显示装置
CN103928399B (zh) Tft阵列基板的制作方法、tft阵列基板以及显示装置
CN108140675A (zh) 半导体装置及其制造方法
CN106449666B (zh) 阵列基板和显示装置
CN106941094A (zh) 阵列基板及其制作方法、显示面板
CN103500730B (zh) 一种阵列基板及其制作方法、显示装置
CN106024813B (zh) 一种低温多晶硅tft阵列基板的制作方法及相应装置
CN103943632B (zh) 一种阵列基板及其制备方法、液晶显示器
CN105093759A (zh) 一种阵列基板及其制备方法、显示面板、显示装置
CN107342228B (zh) 一种场效应晶体管及其制备方法
CN106876479A (zh) 薄膜晶体管及其制备方法、阵列基板及其制备方法、显示面板
CN103985713A (zh) Tft阵列基板及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170711