JP7175840B2 - 表示装置 - Google Patents

Description

本発明の実施形態は、表示装置に関する。

表示装置においては、各画素は表示素子に印加される信号電位を保持するための保持容量を有している。近年、表示装置の高精細化に伴い、保持容量を維持しつつ画素電極を小型化することが求められている。保持容量を増大するために、各画素が積層された３層の透明電極を備える構成が知られている。

特開２００９－５８９１３号公報

本実施形態の目的は、高精細化に伴う表示品質の低下を抑制することが可能な表示装置を提供することにある。

本実施形態によれば、第１基板と、前記第１基板と対向する第２基板と、を備え、前記第１基板は、絶縁基板と、前記絶縁基板上に位置し中継電極を有するスイッチング素子と、前記スイッチング素子を覆い、前記中継電極まで貫通する第１貫通孔を有する有機絶縁膜と、前記第１貫通孔内において前記中継電極に接する画素電極と、前記第１貫通孔内において前記画素電極を覆う第１容量絶縁膜と、少なくとも前記第１貫通孔内に充填され、前記画素電極及び前記第１容量絶縁膜上に位置する絶縁性の充填部材と、前記充填部材を覆う共通電極と、を備える表示装置が提供される。

図１は、本実施形態の表示装置の構成及び等価回路を示す図である。 図２は、図１に示した画素の構成例を示す平面図である。 図３は、図２に示したＡ－Ｂ線に沿った表示パネルの断面図である。 図４は、図２に示したＣ－Ｄ線に沿った第１基板の断面図である。 図５は、図２に示したＣ－Ｄ線に沿った第１基板の断面図の変形例である。 図６は、図５に示した中継電極ＲＥの詳細な構成例を示す断面図である。 図７は、第１基板の第１の変形例を示す断面図である。 図８は、第１基板ＳＵＢ１の第２の変形例を示す断面図である。 図９は、第１基板の第３の変形例を示す断面図である。 図１０は、第１基板の第４の変形例を示す断面図である。 図１１は、第１基板の第５の変形例を示す断面図である。 図１２は、図３に示した容量電極の構成例を示す平面図である。 図１３は、図３に示した共通電極の構成例を示す平面図である。

以下、本実施形態について、図面を参照しながら説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。

図１は、本実施形態の表示装置ＤＳＰの構成及び等価回路を示す図である。
一例では、第１方向Ｘ、第２方向Ｙ、及び、第３方向Ｚは、互いに直交しているが、９０度以外の角度で交差していてもよい。第１方向Ｘ及び第２方向Ｙは、表示装置ＤＳＰを構成する基板の主面と平行な方向に相当し、第３方向Ｚは、表示装置ＤＳＰの厚さ方向に相当する。本明細書において、第３方向Ｚを示す矢印の先端に向かう方向を上方（あるいは、単に上）と称し、矢印の先端から逆に向かう方向を下方（あるいは、単に下）と称する。

表示装置ＤＳＰは、表示パネルＰＮＬと、表示パネルＰＮＬに実装された配線基板ＷＢと、を備えている。表示パネルＰＮＬは、液晶表示パネルであり、第１基板ＳＵＢ１と、第１基板ＳＵＢ１と対向する第２基板ＳＵＢ２と、シール材ＳＥと、液晶層ＬＣと、信号線Ｓと、走査線Ｇと、スイッチング素子ＳＷと、画素電極ＰＥと、共通電極ＣＥなどを備えている。また、表示パネルＰＮＬは、画像を表示する表示領域ＤＡと、表示領域ＤＡを囲む非表示領域ＮＤＡと、を備えている。なお、表示パネルＰＮＬは、電気泳動素子を有する表示パネルであっても良い。

第１基板ＳＵＢ１は、第２基板ＳＵＢ２よりも外側に露出した実装部ＭＡを有している。シール材ＳＥは、非表示領域ＮＤＡに位置し、第１基板ＳＵＢ１と第２基板ＳＵＢ２とを接着している。図１において、シール材ＳＥが配置された領域は斜線で示されている。表示領域ＤＡは、シール材ＳＥによって囲まれた内側に位置している。表示パネルＰＮＬは、表示領域ＤＡにおいて第１方向Ｘ及び第２方向Ｙにマトリクス状に配置された複数の画素ＰＸを備えている。

上記した信号線Ｓ、走査線Ｇ、スイッチング素子ＳＷ、画素電極ＰＥ、共通電極ＣＥ、液晶層ＬＣは、表示領域ＤＡに位置している。信号線Ｓは第２方向Ｙに沿って延出し、走査線Ｇは第１方向Ｘに沿って延出している。スイッチング素子ＳＷは、例えば薄膜トランジスタ（ＴＦＴ）によって構成され、走査線Ｇ及び信号線Ｓと電気的に接続されている。画素電極ＰＥは、スイッチング素子ＳＷと電気的に接続されている。画素電極ＰＥの各々は、共通電極ＣＥと対向し、画素電極ＰＥと共通電極ＣＥとの間に生じる電界によって液晶層ＬＣを駆動している。保持容量ＣＳは、例えば、共通電極ＣＥと同電位の電極、及び、画素電極ＰＥと同電位の電極の間に形成される。

フレキシブルな配線基板ＷＢは、実装部ＭＡに実装されている。また、配線基板ＷＢは、表示パネルＰＮＬを駆動する駆動ＩＣチップ２を備えている。なお、駆動ＩＣチップ２は、実装部ＭＡに実装されても良い。

本実施形態の表示パネルＰＮＬは、第１基板ＳＵＢ１の背面側からの光を選択的に透過させることで画像を表示する透過表示機能を備えた透過型、第２基板ＳＵＢ２の前面側からの光を選択的に反射させることで画像を表示する反射表示機能を備えた反射型、あるいは、透過表示機能及び反射表示機能を備えた半透過型のいずれであってもよい。

図２は、図１に示した画素ＰＸの構成例を示す平面図である。図２においては、容量電極や共通電極ＣＥを図示していない。容量電極の詳細な平面は図１０に示し、共通電極ＣＥの詳細な平面は、図１１に示している。
走査線Ｇ１及びＧ２は、それぞれ第１方向Ｘに沿って延出し、第２方向Ｙに間隔を置いて並んでいる。信号線Ｓ１及びＳ２は、それぞれ第２方向Ｙに沿って延出し、第１方向Ｘに間隔を置いて並んでいる。画素ＰＸは、走査線Ｇ１及びＧ２と、信号線Ｓ１及びＳ２とで区画された領域に相当する。

スイッチング素子ＳＷは、一例では、ダブルゲート型の薄膜トランジスタである。スイッチング素子ＳＷは、中継電極ＲＥ、半導体層ＳＣ、ゲート電極ＧＥ１及びＧＥ２などを備えている。

中継電極ＲＥは、信号線Ｓ１と信号線Ｓ２との間に位置している。中継電極ＲＥの一部は、走査線Ｇ１と重なっている。中継電極ＲＥは、第１方向Ｘに幅Ｗ１を有している。中継電極ＲＥと信号線Ｓ１との間の間隔ＧＰ１は、幅Ｗ１より小さい。同様に、中継電極ＲＥと信号線Ｓ２との間の間隔ＧＰ２は、幅Ｗ１より小さい。

半導体層ＳＣは、第１部分ＳＣ１、第２部分ＳＣ２、及び、第３部分ＳＣ３を有している。第１部分ＳＣ１は、信号線Ｓ１の直下に位置している。第１部分ＳＣ１は、第２方向Ｙに沿って延出し、走査線Ｇ１と交差している。第２部分ＳＣ２は、信号線Ｓ１と信号線Ｓ２との間に位置している。第２部分ＳＣ２は、第２方向Ｙに沿って延出し、走査線Ｇ１と交差している。第３部分ＳＣ３は、第１方向Ｘに沿って延出し、第１部分ＳＣ１と第２部分ＳＣ２とを繋いでいる。

半導体層ＳＣは、貫通孔ＣＨ１において、信号線Ｓ１と接続されている。信号線Ｓ１は、スイッチング素子ＳＷのソース電極として機能する。また、半導体層ＳＣは、貫通孔ＣＨ２において中継電極ＲＥと接続されている。中継電極ＲＥは、スイッチング素子ＳＷのドレイン電極として機能する。ゲート電極ＧＥ１は、走査線Ｇ１のうち、第１部分ＳＣ１と重なる部分に相当する。ゲート電極ＧＥ２は、走査線Ｇ１のうち、第２部分ＳＣ２と重なる部分に相当する。

画素電極ＰＥは、走査線Ｇ１及びＧ２と、信号線Ｓ１及びＳ２とによって囲まれた領域に位置している。また、画素電極ＰＥは、走査線Ｇ１、中継電極ＲＥ、及び、貫通孔ＣＨ２と重なっている。図示した例では、画素電極ＰＥは、第２方向Ｙに沿った長辺を有する略長方形状であり、画素ＰＸのほぼ全体に亘って形成されている。画素電極ＰＥは、貫通孔ＣＨ３において中継電極ＲＥと接続されている。貫通孔ＣＨ３は、貫通孔ＣＨ２の一部と重なっている。すなわち、貫通孔ＣＨ２の一部は、平面視で貫通孔ＣＨ３内に位置している。なお、図２においては、貫通孔ＣＨ１乃至ＣＨ３は、四角形状に図示されているが、円形状や、各角が丸みを帯びた形状であってもよい。

貫通孔ＣＨ３は、端部ＥＧ１乃至ＥＧ４を有している。また、中継電極ＲＥは、端部ＥＧ１１乃至ＥＧ１４を有している。端部ＥＧ１は、端部ＥＧ１１と重なっている。図２に示す如く、端部ＥＧ２は、端部ＥＧ１２と重なっている。端部ＥＧ３は、貫通孔ＣＨ２と重なっている。端部ＥＧ４は、走査線Ｇ１と重なっている。

図３は、図２に示したＡ－Ｂ線に沿った表示パネルＰＮＬの断面図である。本実施形態の表示パネルＰＮＬは、基板主面に沿った横電界を利用する表示モードに対応した構成を備えている。

第１基板ＳＵＢ１は、絶縁基板１０、スイッチング素子ＳＷ、絶縁膜１１乃至１５、容量電極ＣＥＬ、画素電極ＰＥ、充填部材１００、共通電極ＣＥ、配向膜ＡＬ１などを備えている。

絶縁基板１０は、ガラス基板や樹脂基板などの透明な基板である。スイッチング素子ＳＷは、絶縁基板１０上に位置している。スイッチング素子ＳＷは、ゲート電極ＧＥ１及びＧＥ２、半導体層ＳＣ、及び、中継電極ＲＥを備えている。ゲート電極ＧＥ１及びＧＥ２は、絶縁基板１０の上に設けられ、絶縁膜１１によって覆われている。半導体層ＳＣは、絶縁膜１１の上に設けられ、絶縁膜１２によって覆われている。図示したスイッチング素子ＳＷは、ゲート電極ＧＥ１及びＧＥ２が半導体層ＳＣより絶縁基板１０側に位置するボトムゲート型の薄膜トランジスタである。なお、スイッチング素子ＳＷは、後述するようにトップゲート型の薄膜トランジスタでもよい。信号線Ｓ１と中継電極ＲＥは、絶縁膜１２の上に設けられている。信号線Ｓ１及び中継電極ＲＥは、絶縁膜１２を貫通する貫通孔ＣＨ１及びＣＨ２において、半導体層ＳＣとそれぞれ接している。

半導体層ＳＣは、例えば多結晶シリコンによって形成されている。ゲート電極ＧＥ１及びＧＥ２、中継電極ＲＥ、及び、信号線Ｓ１は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、銅（Ｃｕ）、クロム（Ｃｒ）などの金属材料や、これらの金属材料を組み合わせた合金などによって形成されている。ゲート電極ＧＥ１及びＧＥ２、中継電極ＲＥ、及び、信号線Ｓ１は、単層構造であってもよく、多層構造であってもよい。

絶縁膜１３は、スイッチング素子ＳＷを覆っている。絶縁膜１３は、中継電極ＲＥまで貫通する貫通孔ＣＨ３を有している。貫通孔ＣＨ３の端部ＥＧ３及びＥＧ４は、貫通孔ＣＨ３の底部の端部に相当する。端部ＥＧ３及びＥＧ４は、中継電極ＲＥの端部ＥＧ１３及びＥＧ１４と重なっていない。端部ＥＧ３は、端部ＥＧ１３に対して端部ＥＧ１４側に位置している。端部ＥＧ４は、端部ＥＧ１４に対して端部ＥＧ１３側に位置している。容量電極ＣＥＬは、絶縁膜１３の上に形成されている。容量電極ＣＥＬは、絶縁膜１３と画素電極ＰＥとの間に位置している。容量電極ＣＥＬは、貫通孔ＣＨ３と重なっていない。絶縁膜１４は、容量電極ＣＥＬを覆うとともに、絶縁膜１３の上にも形成されている。絶縁膜１４は、一部が貫通孔ＣＨ３内まで延在している。画素電極ＰＥは、絶縁膜１４の上に形成されている。画素電極ＰＥは、貫通孔ＣＨ３において、中継電極ＲＥと接している。これにより、信号線Ｓ１に供給される信号電位は、中継電極ＲＥを介して画素電極ＰＥに供給される。

絶縁膜１５は、画素電極ＰＥを覆っている。絶縁膜１５は、貫通孔ＣＨ３内にも設けられ、貫通孔ＣＨ３内においても画素電極ＰＥを覆っている。図示した例では、絶縁膜１５は、絶縁膜１４の上にも形成されている。充填部材１００は、貫通孔ＣＨ３内に充填されている。充填部材１００は、貫通孔ＣＨ３内において絶縁膜１５に接している。充填部材１００は、第２基板ＳＵＢ２側に突出している。なお、後述するように、充填部材１００は、第２基板ＳＵＢ２側に突出していなくても良い。充填部材１００は、例えば、第１基板ＳＵＢ１に形成されるスペーサと同一工程及び同一材料によって形成される。共通電極ＣＥは、絶縁膜１５の上に形成されている。また、共通電極ＣＥは、充填部材１００を覆っている。また、一例では、共通電極ＣＥは、複数の開口ＯＰを有している。開口ＯＰは、各々が画素電極ＰＥと対向している。共通電極ＣＥは、配向膜ＡＬ１によって覆われている。配向膜ＡＬ１は、開口ＯＰにおいて絶縁膜１５の上にも設けられている。本実施形態においては、貫通孔ＣＨ３と重なる位置において、中継電極ＲＥ、画素電極ＰＥ、絶縁膜１５、充填部材１００、共通電極ＣＥ、配向膜ＡＬ１がこの順に重なっている。

絶縁膜１１、１２、１４、及び１５は、例えば酸化シリコン、窒化シリコン、酸窒化シリコン等の無機絶縁材料によって形成されている。絶縁膜１３は、例えばポリイミド等の有機絶縁材料によって形成されている。容量電極ＣＥＬ、画素電極ＰＥ、及び、共通電極ＣＥは、例えばインジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの透明な導電材料によって形成されている。

本実施形態において、容量電極ＣＥＬと共通電極ＣＥとは同電位である。画素電極ＰＥは、容量電極ＣＥＬ及び共通電極ＣＥと異なる電位である。一例では、容量電極ＣＥＬと共通電極ＣＥには、各画素に共通の共通電位が供給される。当該共通電位は、直流電位でもよいし、交流電位でも構わない。画素電極ＰＥには、各画素に応じた信号電位が供給される。液晶層ＬＣを駆動するためのフリンジ電界は、主に、絶縁膜１５を介して対向する画素電極ＰＥと共通電極ＣＥとによって形成される。信号電位を保持するための容量は、絶縁膜１５を介して対向する画素電極ＰＥと共通電極ＣＥとによって形成されることはもちろん、絶縁膜１４を介して対向する容量電極ＣＥＬと画素電極ＰＥとによっても形成される。

第２基板ＳＵＢ２は、絶縁基板２０、遮光層２１、カラーフィルタ層２２、オーバーコート層２３、スペーサＳＰ、及び、配向膜ＡＬ２を備えている。
絶縁基板２０は、ガラス基板や樹脂基板などの透明な基板である。遮光層２１及びカラーフィルタ層２２は、絶縁基板２０の第１基板ＳＵＢ１と対向する側に設けられている。遮光層２１は、例えば黒色に着色された樹脂によって形成されており、各画素ＰＸを区画している。図示した例では、遮光層２１は、信号線Ｓ１、スイッチング素子ＳＷ、貫通孔ＣＨ３などと対向している。オーバーコート層２３は、カラーフィルタ層２２を覆っている。スペーサＳＰは、オーバーコート層２３の第１基板ＳＵＢ１と対向する側に設けられている。スペーサＳＰは、充填部材１００と重なる位置に配置されている。充填部材１００は、共通電極ＣＥ、配向膜ＡＬ１及びＡＬ２を介してスペーサＳＰに突き当っている。配向膜ＡＬ２は、オーバーコート層２３及びスペーサＳＰを覆っている。なお、スペーサＳＰの第１基板ＳＵＢ１側の面には配向膜ＡＬ２が配置されていなくても良い。同様に、充填部材１００の第２基板ＳＵＢ２側には、配向膜ＡＬ１が配置されていなくても良い。

液晶層ＬＣは、第１基板ＳＵＢ１と第２基板ＳＵＢ２との間に位置している。第１基板ＳＵＢ１と第２基板ＳＵＢ２とは、配向膜ＡＬ１と配向膜ＡＬ２とが対向するように配置される。配向膜ＡＬ１と配向膜ＡＬ２との間には、図示しないスペーサによって所定のセルギャップが形成される。液晶層ＬＣは、このセルギャップ内に充填される。

図４は、図２に示したＣ－Ｄ線に沿った第１基板ＳＵＢ１の断面図である。なお、図４においては、絶縁基板１０と絶縁膜１１との間の半導体層ＳＣの図示を省略する。
貫通孔ＣＨ３は、第１方向Ｘに幅Ｗ１１を有している。中継電極ＲＥは、第１方向Ｘに幅Ｗ１２を有している。本実施形態においては、幅Ｗ１２は、幅Ｗ１１と同等以下である。なお、「同等」とは、これらの幅が同じか、わずかに幅Ｗ１２の方が幅Ｗ１１よりも大きいものの、同視し得るほどの微差しかないことを言う。本実施形態では、これら幅の差が±１μｍ程度の時、これらは同等であるとする。図示した例では、幅Ｗ１１及びＷ１２は互いに同等であり、端部ＥＧ１は端部ＥＧ１１に重なり、端部ＥＧ２は端部ＥＧ１２に重なっている。なお、貫通孔ＣＨ３の幅Ｗ１１は、貫通孔ＣＨ３の底部の幅で定義される。また、平面において、貫通孔ＣＨ３が円形状である場合には、その直径を貫通孔ＣＨ３の幅とする。

図５は、図２に示したＣ－Ｄ線に沿った第１基板ＳＵＢ１の断面図の変形例である。図５に示す構成は、図４に示した構成と比較して、貫通孔ＣＨ３が中継電極ＲＥに対して信号線Ｓ１側にずれている点で相異している。
当該変形例では、中継電極ＲＥのみならず絶縁膜１２も貫通孔ＣＨ３内に位置している。そのため、絶縁膜１４は、貫通孔ＣＨ３内において絶縁膜１２に接している。貫通孔ＣＨ３の端部ＥＧ１は、中継電極ＲＥの端部ＥＧ１１より信号線Ｓ１側に位置している。また、貫通孔ＣＨ３の端部ＥＧ２は、中継電極ＲＥの端部ＥＧ１２より信号線Ｓ１側に位置している。

中継電極ＲＥは、信号線Ｓ１側のコーナー部ＣＮ１と、信号線Ｓ２側のコーナー部ＣＮ２と、を有している。コーナー部ＣＮ１は、絶縁膜１３によって覆われずに、貫通孔ＣＨ３内に位置している。コーナー部ＣＮ２は、絶縁膜１３によって覆われている。また、画素電極ＰＥは、コーナー部ＣＮ１を覆っている。絶縁膜１５は、例えば、コーナー部ＣＮ１と重なる位置において途切れている。画素電極ＰＥは、絶縁膜１５の途切れた部分から露出している。充填部材１００は、コーナー部ＣＮ１において露出した画素電極ＰＥを覆っている。

表示装置が高精細化された場合、中継電極ＲＥと信号線Ｓ１との間、及び、中継電極ＲＥと信号線Ｓ２との間でショートが生じないように一定以上の距離を保つため、中継電極ＲＥの幅Ｗ１２が貫通孔ＣＨ３の幅Ｗ１１に対して同等もしくは縮小されることがある。そのため、中継電極ＲＥと貫通孔ＣＨ３の位置ずれが生じた場合に、コーナー部ＣＮ１、つまり中継電極ＲＥの上面と絶縁膜１２の間の段差部が貫通孔ＣＨ３内に位置し、当該段差部によって絶縁膜１５が切れてしまい、画素電極ＰＥを完全に覆いきれない可能性がある。これにより、画素電極ＰＥと、絶縁膜１５を介して画素電極ＰＥの上に形成された共通電極ＣＥがショートしてしまう恐れがある。

本実施形態によれば、貫通孔ＣＨ３と重なる位置において、画素電極ＰＥと共通電極ＣＥとの間に充填部材１００が介在している。そのため、画素電極ＰＥがコーナー部ＣＮ１において露出したとしても、充填部材１００によって画素電極ＰＥと共通電極ＣＥとの間の絶縁状態が保たれる。よって、画素電極ＰＥと共通電極ＣＥとの間のショートの発生を防止できる。

図６は、図５に示した中継電極ＲＥの詳細な構成例を示す断面図である。
中継電極ＲＥは、チタンによって形成された第１層ＲＥＡと、アルミニウムによって形成された第２層ＲＥＢと、チタンによって形成された第３層ＲＥＣと、を有している。各層のエッチングレートの違いにより、中継電極ＲＥがエッチングされる際に、チタンで形成された第１層ＲＥＡ及び第３層ＲＥＣよりもアルミニウムで形成された第２層ＲＥＢが削られる。そのため、第３層ＲＥＣが第２層ＲＥＢよりも突出した形状となることがある。第３層ＲＥＣの突出した部分がコーナー部ＣＮ１に相当する。これによって絶縁膜１５のカバレッジ性が悪化する場合がある。このような場合にも、上記したように、画素電極ＰＥと共通電極ＣＥとの間のショートの発生を抑制することができる。

図７は、第１基板ＳＵＢ１の第１の変形例を示す断面図である。図７に示す構成は、図４に示した構成と比較して、中継電極ＲＥの幅Ｗ１２が貫通孔ＣＨ３の幅Ｗ１１より小さい点で相異している。
当該変形例では、中継電極ＲＥのみならず絶縁膜１２も貫通孔ＣＨ３内において絶縁膜１４及び画素電極ＰＥに接している。貫通孔ＣＨ３の端部ＥＧ１は、中継電極ＲＥの端部ＥＧ１１より信号線Ｓ１側に位置している。また、貫通孔ＣＨ３の端部ＥＧ２は、中継電極ＲＥの端部ＥＧ１２より信号線Ｓ２側に位置している。

コーナー部ＣＮ１及びＣＮ２は、絶縁膜１３によって覆われずに、貫通孔ＣＨ３内に位置している。また、画素電極ＰＥは、コーナー部ＣＮ１及びＣＮ２を覆っている。絶縁膜１５は、例えば、コーナー部ＣＮ１及びＣＮ２（すなわち段差部）と重なる位置において途切れる場合があるが、たとえ絶縁膜１５の途切れた部分から画素電極ＰＥが露出したとしても、充填部材１００によって露出した画素電極ＰＥが覆われる。このため、画素電極ＰＥと共通電極ＣＥとの間のショートの発生を防止することができる。
このような第１の変形例においても、上記した実施形態と同様の効果を得ることができる。

図８は、第１基板ＳＵＢ１の第２の変形例を示す断面図である。図８に示す構成は、図７に示した構成と比較して、中継電極ＲＥが信号線Ｓ２側に位置している点で相異している。
貫通孔ＣＨ３の端部ＥＧ１は、中継電極ＲＥの端部ＥＧ１１より信号線Ｓ１側に位置している。また、貫通孔ＣＨ３の端部ＥＧ２は、中継電極ＲＥの端部ＥＧ１２と重なっている。コーナー部ＣＮ１は、絶縁膜１３によって覆われずに、貫通孔ＣＨ３内に位置している。また、画素電極ＰＥは、貫通孔ＣＨ３内においてコーナー部ＣＮ１を覆うと共に、絶縁膜１２の表面を覆っている。他の構成は図７の構成と同じであり、その説明を省略する。
このような第２の変形例においても、上記した実施形態と同様の効果を得ることができる。

図９は、第１基板ＳＵＢ１の第３の変形例を示す断面図である。図９に示す構成は、図３に示した構成と比較して、スイッチング素子ＳＷがトップゲート型の薄膜トランジスタである点で相異している。
絶縁膜１１は、絶縁基板１０を覆っている。半導体層ＳＣは、絶縁膜１１の上に位置している。絶縁膜１１Ａは、半導体層ＳＣを覆っている。ゲート電極ＧＥ１及びＧＥ２は、絶縁膜１１Ａの上に位置している。絶縁膜１２は、ゲート電極ＧＥ１及びＧＥ２を覆っている。ゲート電極ＧＥ１及びＧＥ２は、半導体層ＳＣより第２基板ＳＵＢ２側に位置している。貫通孔ＣＨ１及びＣＨ２は、絶縁膜１１Ａ及び１２を半導体層ＳＣまで貫通している。
このような第３の変形例においても、上記した実施形態と同様の効果を得ることができる。

図１０は、第１基板ＳＵＢ１の第４の変形例を示す断面図である。図１０に示す構成は、図３に示した構成と比較して、第１基板ＳＵＢ１が容量電極ＣＥＬを有していない点で相異している。
画素電極ＰＥは、絶縁膜１３の上に位置している。また、画素電極ＰＥは、貫通孔ＣＨ３の側面ＳＳに接している。絶縁膜１５は、画素電極ＰＥを覆い、絶縁膜１３にも接している。
このような第４の変形例においても、上記した実施形態と同様の効果を得ることができる。

図１１は、第１基板ＳＵＢ１の第５の変形例を示す断面図である。図１１に示す構成は、図３に示した構成と比較して、充填部材１００が第２基板ＳＵＢ２側に突出していない点で相異している。
充填部材１００は、第２基板ＳＵＢ２側に上面１００Ａを有している。また、共通電極ＣＥの上面のうち開口ＯＰの間に位置する部分を上面ＣＥＡとする。上面１００Ａは、上面ＣＥＡよりも絶縁基板１０側に位置している。このとき、第２基板ＳＵＢ２のスペーサＳＰは、充填部材１００と重なる位置において第１基板ＳＵＢ１に突き当っていても良いし、第１基板ＳＵＢ１から離間していても良い。
このような第５の変形例においても、上記した実施形態と同様の効果を得ることができる。

図１２は、図３に示した容量電極ＣＥＬの構成例を示す平面図である。図１２においては、図２で示した画素電極ＰＥの図示を省略している。また、図１３にて示す共通電極ＣＥの図示を省略している。
容量電極ＣＥＬは、第１方向Ｘに沿って並ぶ複数の画素ＰＸと重なっている。より具体的には、容量電極ＣＥＬは、第１方向Ｘに沿って延出し、第２方向Ｙに沿って間隔を置いて並んでいる。容量電極ＣＥＬは、ほぼ一定の幅ＷＥ１を有する帯状に形成されている。幅ＷＥ１は、隣り合う走査線Ｇ１乃至Ｇ３のピッチＰ１より小さい。ここで、幅ＷＥ１及びピッチＰ１は、いずれも第２方向Ｙに沿って規定される。容量電極ＣＥＬは、走査線Ｇ１乃至Ｇ３、信号線Ｓ１乃至Ｓ３、半導体層ＳＣ、及び、中継電極ＲＥとそれぞれ部分的に重なっているが、貫通孔ＣＨ３とは重なっていない。すなわち、第１方向Ｘに沿って並ぶ貫通孔ＣＨ３は、第２方向Ｙに沿って隣り合う容量電極ＣＥＬの間に位置している。

図１３は、図３に示した共通電極ＣＥの構成例を示す平面図である。図１３においては、図２で示した画素電極ＰＥの図示を省略している。また、図１２で示した容量電極ＣＥＬの図示を省略している。
共通電極ＣＥは、第１方向Ｘ及び第２方向Ｙに沿って並ぶ複数の画素ＰＸと重なっている。共通電極ＣＥは、一例では、単一の部材で形成されている。共通電極ＣＥは、中継電極ＲＥ、貫通孔ＣＨ３に重なっている。共通電極ＣＥは、各画素ＰＸにおいて、開口ＯＰを有している。１つの開口ＯＰは、１つの画素電極と重畳する。開口ＯＰは、隣り合う信号線Ｓ１乃至Ｓ３の間、及び隣り合う走査線Ｇ１乃至Ｇ３の間に位置している。開口ＯＰは、中継電極ＲＥと重なっていない。図示した例では、開口ＯＰは、第２方向Ｙに延出した第１部分ＯＰＡと、第１方向Ｘに延出した複数の第２部分ＯＰＢと、を有している。複数の第２部分ＯＰＢは、第１部分ＯＰＡに繋がっている。共通電極ＣＥが開口ＯＰを有しているため、共通電極ＣＥと画素電極ＰＥとが重畳する面積は、容量電極ＣＥＬと画素電極ＰＥとが重畳する面積より小さい。

以上説明したように、本実施形態によれば、高精細化に伴う表示品質の低下を抑制することが可能な表示装置を得ることができる。

なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

ＤＳＰ…表示装置、ＳＵＢ１…第１基板、ＳＵＢ２…第２基板、
１０…絶縁基板、ＲＥ…中継電極、ＳＷ…スイッチング素子、
ＣＨ１、ＣＨ２、ＣＨ３…貫通孔、１１～１５…絶縁膜、ＰＥ…画素電極、
１００…充填部材、ＣＥ…共通電極、ＣＥＬ…容量電極、Ｗ１１、Ｗ１２…幅、
ＳＰ…スペーサ、ＳＣ…半導体層、ＧＥ１、ＧＥ２…ゲート電極。

Claims (9)

1. 第１基板と、
   前記第１基板と対向する第２基板と、を備え、
   前記第１基板は、
   絶縁基板と、
   前記絶縁基板上に位置し中継電極を有するスイッチング素子と、
   前記スイッチング素子を覆い、前記中継電極まで貫通する第１貫通孔を有する有機絶縁膜と、
   前記第１貫通孔内において前記中継電極に接する画素電極と、
   前記第１貫通孔内において前記画素電極を覆う第１容量絶縁膜と、
   少なくとも前記第１貫通孔内に充填され、前記画素電極及び前記第１容量絶縁膜上に位置する絶縁性の充填部材と、
   前記充填部材を覆う共通電極と、
   前記有機絶縁膜上に位置する容量電極と、を備え、
   前記画素電極は、前記容量電極の上に延在し、
   前記容量電極は、前記第１貫通孔と重ならない、表示装置。
2. 前記中継電極の幅は、前記第１貫通孔の幅と同等である、請求項１に記載の表示装置。
3. 前記中継電極の幅は、前記第１貫通孔の幅よりも小さい、請求項１に記載の表示装置。
4. 前記充填部材は、前記第２基板側に突出している、請求項１乃至３の何れか１項に記載の表示装置。
5. 前記第２基板は、前記充填部材と重なる位置において、前記第１基板側に突出したスペーサを備え、
   前記充填部材は、前記共通電極を介して前記スペーサに突き当る、請求項１乃至４の何れか１項に記載の表示装置。
6. 前記スイッチング素子は、半導体層と、前記半導体層より前記絶縁基板側に位置するゲート電極と、を有する、請求項１乃至５の何れか１項に記載の表示装置。
7. 前記スイッチング素子は、半導体層と、前記半導体層より前記第２基板側に位置するゲート電極と、を有する、請求項１乃至５の何れか１項に記載の表示装置。
8. さらに、前記中継電極の下面に接する無機絶縁膜を備え、
   前記中継電極と前記無機絶縁膜の間の段差部が前記第１貫通孔内に設けられている、請求項１乃至７の何れか１項に記載の表示装置。
9. 前記スイッチング素子は、第２貫通孔において前記中継電極と接続された半導体層を備え、
   前記第２貫通孔の一部は、平面視で前記第１貫通孔内に位置している、請求項１乃至８の何れか１項に記載の表示装置。

Images