CN111474774B - 一种阵列基板及其制作方法、显示面板和显示装置 - Google Patents

一种阵列基板及其制作方法、显示面板和显示装置 Download PDF

Info

Publication number
CN111474774B
CN111474774B CN202010353447.2A CN202010353447A CN111474774B CN 111474774 B CN111474774 B CN 111474774B CN 202010353447 A CN202010353447 A CN 202010353447A CN 111474774 B CN111474774 B CN 111474774B
Authority
CN
China
Prior art keywords
color resistance
layer
color
units
resistance unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010353447.2A
Other languages
English (en)
Other versions
CN111474774A (zh
Inventor
凌安恺
周莉梅
陈梦岚
沈柏平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Tianma Microelectronics Co Ltd
Original Assignee
Xiamen Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Tianma Microelectronics Co Ltd filed Critical Xiamen Tianma Microelectronics Co Ltd
Priority to CN202010353447.2A priority Critical patent/CN111474774B/zh
Publication of CN111474774A publication Critical patent/CN111474774A/zh
Application granted granted Critical
Publication of CN111474774B publication Critical patent/CN111474774B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Geometry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

本发明实施例提供一种阵列基板及其制作方法、显示面板和显示装置。阵列基板包括多个子像素，每个子像素均包括薄膜晶体管和像素电极；位于衬底基板之上的色阻层、源漏金属层、平坦化层、第一透明导电层；薄膜晶体管的源极和漏极位于源漏金属层；像素电极位于第一透明导电层，像素电极通过至少贯穿平坦化层的第一过孔和漏极电连接；色阻层包括多个色阻单元和多个凸起部，凸起部位于色阻单元的远离衬底基板的一侧，凸起部由色阻单元向远离衬底基板的一侧凸起，在垂直于衬底基板方向上，第一过孔与凸起部交叠。本发明能够减小像素电极和漏极之间过孔深度，降低像素电极和漏极之间过孔连接不良的风险。

Description

一种阵列基板及其制作方法、显示面板和显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制作方法、显示面板和显示装置。
背景技术
现有的显示技术主要包括液晶显示技术和有机发光显示技术，在液晶显示技术中，由于液晶显示面板自身不会发光，则需要设置相应的背光模组为液晶显示面板提供光源。背光模组发出的光射向液晶显示面板后，通过在像素电极和公共电极上分别施加电压之后，控制液晶分子发生偏转，进而控制光线的强度来实现显示。为了实现彩色图像的显示，在液晶显示面板中需要设置彩色色阻，经过彩色色阻的滤光作用，可使光源的光线分离成为红绿蓝三原色，由此实现液晶显示面板显示彩色图像。
在现有技术中有将彩色色阻设置在阵列基板上的方案，将彩色色阻设置在晶体管的源漏极和像素电极之间，导致漏极与像素电极之间的过孔比较深，容易引起过孔连接不良，导致像素电极出现断线，像素电极无法充电，进而影响显示面板的正常工作，造成显示不均。
发明内容
本发明实施例提供一种阵列基板及其制作方法、显示面板和显示装置，以解决像素电极和漏极之间过孔较深，容易引起过孔连接不良，导致像素电极出现断线，造成显示不均的问题。
为了解决上述技术问题，第一方面，本发明实施例提供一种阵列基板，阵列基板包括多个子像素，每个子像素均包括薄膜晶体管和像素电极；
阵列基板包括：衬底基板；
色阻层，位于衬底基板之上；
源漏金属层，位于色阻层的远离衬底基板的一侧，薄膜晶体管的源极和漏极位于源漏金属层；
平坦化层，位于源漏金属层的远离色阻层的一侧；
第一透明导电层，位于平坦化层的远离源漏金属层的一侧，像素电极位于第一透明导电层，像素电极通过至少贯穿平坦化层的第一过孔和漏极电连接；其中，
色阻层包括多个色阻单元和多个凸起部，凸起部位于色阻单元的远离衬底基板的一侧，凸起部由色阻单元向远离衬底基板的一侧凸起，在垂直于衬底基板方向上，第一过孔与凸起部交叠。
第二方面，本发明实施例还提供一种显示面板，包括本发明任意实施例提供的阵列基板。
第三方面，本发明实施例还提供一种显示装置，包括本发明任意实施例提供的显示面板。
第四方面，本发明实施例还提供一种阵列基板的制作方法，阵列基板包括多个子像素，每个子像素均包括薄膜晶体管和像素电极，制作方法包括：
提供衬底基板；
在衬底基板之上制作色阻层，色阻层包括多个色阻单元和多个凸起部，凸起部位于色阻单元的远离衬底基板的一侧，凸起部由色阻单元向远离衬底基板的一侧凸起；
在色阻层之上制作源漏金属层，对源漏金属层进行刻蚀形成薄膜晶体管的源极和漏极；
在源漏金属层之上至少制作一层平坦化层，对平坦化层进行刻蚀形成贯穿平坦化层的第一过孔，在垂直于衬底基板方向上第一过孔与凸起部交叠；
在平坦化层之上制作第一透明导电层，对第一透明导电层进行刻蚀形成像素电极，像素电极通过第一过孔与漏极电连接。
本发明实施例提供的阵列基板及其制作方法、显示面板和显示装置，具有如下有益效果：源漏金属层位于色阻层和像素电极之间，在源漏金属层之上还设置有平坦化层，像素电极和漏极连接的第一过孔不需要穿透色阻层所在的膜层，缩短了在垂直于衬底基板方向上漏极与像素电极之间的距离。而且色阻层包括多个凸起部，第一过孔与凸起部交叠，凸起部由色阻单元向远离衬底基板的一侧凸起，则凸起部能够将第一过孔位置处的漏极垫高，从而进一步缩短了漏极与像素电极之间的距离，也即能够减小像素电极和漏极之间过孔深度，降低像素电极和漏极之间过孔连接不良的风险。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的阵列基板一种截面示意图；
图2为本发明实施例提供的阵列基板的另一种截面示意图；
图3为本发明实施例提供的阵列基板的一种制作方法流程图；
图4为本发明实施例提供的阵列基板的另一种截面示意图；
图5为本发明实施例提供的阵列基板的另一种截面示意图；
图6为本发明实施例提供的阵列基板的另一种制作方法流程图；
图7为本发明实施例提供的阵列基板的另一种截面示意图；
图8为本发明实施例提供的阵列基板的另一种制作方法流程图；
图9为本发明实施例提供的阵列基板的另一种截面示意图；
图10为本发明实施例提供的阵列基板的另一种截面示意图；
图11为本发明实施例提供的阵列基板的另一种截面示意图；
图12为本发明实施例提供的阵列基板的另一种制作方法流程图；
图13为本发明实施例提供的阵列基板的另一种截面示意图；
图14为本发明实施例提供的阵列基板的另一种制作方法流程图；
图15为本发明实施例提供的显示面板一种可选实施方式截面示意图；
图16为本发明实施例提供的显示装置示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。
本发明实施例提供一种阵列基板及其制作方法、显示面板和显示装置，在阵列基板制作时首先制作色阻层，然后再制作源漏金属层、平坦化层以及第一透明导电层。其中，在制作色阻层时形成多个色阻单元和多个凸起部，凸起部由色阻单元向远离衬底基板的一侧凸起，并且像素电极与漏极之间连接的第一过孔与凸起部交叠，则凸起部能够垫高第一过孔对应位置处的漏极，从而缩短了在垂直于衬底基板方向上漏极与像素电极之间的距离，也即减小了像素电极和漏极之间过孔深度，从而降低了像素电极和漏极之间过孔连接不良的风险。以下将在具体的实施例中对本发明技术方案进行说明。
图1为本发明实施例提供的阵列基板一种截面示意图，图2为本发明实施例提供的阵列基板的另一种截面示意图。图3为本发明实施例提供的阵列基板的一种制作方法流程图。
如图1和图2所示，阵列基板包括多个子像素P，每个子像素均包括薄膜晶体管T和像素电极Q；阵列基板包括：衬底基板101；位于衬底基板101之上色阻层102；位于色阻层102的远离衬底基板101的一侧的源漏金属层103，薄膜晶体管T的源极s和漏极d位于源漏金属层103；位于源漏金属层103的远离色阻层102的一侧的平坦化层104，平坦化层104具有平坦化的作用；位于平坦化层104的远离源漏金属层103的一侧的第一透明导电层105，像素电极Q位于第一透明导电层105，像素电极Q通过至少贯穿平坦化层104的第一过孔K1和漏极d电连接；其中，图中还示意出了第二透明导电层106，第二透明导电层106位于第一透明导电层105和平坦化层104之间，公共电极位于第二透明导电层106，在第二透明导电层106和第一透明导电层105之间还设置有绝缘层(未标示)，则像素电极Q通过贯穿平坦化层104、第二透明导电层106、以及第二透明导电层106和第一透明导电层105之间的绝缘层的第一过孔K1与漏极d电连接。
图中第二透明导电层106和第一透明导电层105的相对位置仅作示意，在另一种实施例中，也可以是第二透明导电层106位于第一透明导电层105的远离平坦化层104的一侧，在此不再附图示意。可选的，阵列基板中还包括金属走线层，多条信号走线位于金属走线层，将公共电极划分为相互独立的多个块状电极，一个块状电极与至少一条信号走线电连接。在显示阶段，块状电极用做公共电极使用；在触控阶段，块状电极复用为触控电极使用。本发明实施例对于金属走线层所在的膜层位置不做限定，可以位于第二透明导电层106的靠近衬底基板101的一侧，也可以位于第二透明导电层106的远离衬底基板101的一侧。图1中还示意出了薄膜晶体管T的有源层w和栅极g，图中仅以顶栅结构进行示意。在另一种实施例中，本发明中薄膜晶体管T也可以为底栅结构。
如图中示意的，色阻层102包括多个色阻单元Y和多个凸起部M，凸起部M位于色阻单元Y的远离衬底基板101的一侧，凸起部M由色阻单元Y向远离衬底基板101的一侧凸起。凸起部M相当于将色阻层102的部分区域垫高，在凸起部M所在位置处色阻层102的厚度大于开口区位置处的色阻层的厚度。图中还示意出了黑矩阵BM，黑矩阵BM用于间隔相邻的子像素P的发光区，黑矩阵BM包括多个开口区，一个子像素P对应一个开口区。本发明实施例中，色阻层包括色阻单元和凸起部，凸起部可以在色阻层的工艺制程中制作完成，凸起部采用色阻材料制作，可以是蓝色色阻材料、绿色色阻材料或者红色色阻材料。凸起部可以与色阻单元一体成型；或者在色阻单元制作完成之后制作相应的凸起部；或者也可以在制作色阻单元之前首先制作垫层部，然后在垫层部之上制作色阻单元时，垫层部将色阻单元的部分区域垫高，从而在垫层部对应的位置之上形成了凸起部。对于凸起部的具体的制作方法将在下述具体实施例中进行说明。
继续参考图1和图2所示的，平坦化层104制作在源漏金属层103之上，像素电极Q位于平坦化层104的远离源漏金属层103的一侧，在垂直于衬底基板101方向上，第一过孔K1与凸起部M交叠，也即漏极的至少部分位于凸起部M之上，凸起部M能够将第一过孔K1位置处的漏极垫高，从而缩短了在垂直于衬底基板101方向上漏极d与像素电极Q之间的距离。如图1示意的薄膜晶体管T的漏极d仅在第一过孔K1对应位置处与凸起部M交叠，连接漏极d和有源层w的第二过孔K2与凸起部M不交叠，该实施方式中，在制作时仅需要在垂直于衬底基板101方向上与第一过孔K1交叠的位置处设置凸起部M，并且在制作贯穿色阻层102的第二过孔K2时不需要对凸起部M进行刻蚀，有利于减小第二过孔K2的打孔深度，确保漏极d与有源层w之间连接的可靠性。与图1不同的是在图2实施例中，在垂直于衬底基板101方向上，凸起部M与第一过孔K1和第二过孔K2均交叠，则单个凸起部M的尺寸相对较大，从而降低凸起部M制作的精度要求。
本发明实施例提供的阵列基板，源漏金属层位于色阻层和像素电极之间，在源漏金属层之上还设置有平坦化层，像素电极和漏极连接的第一过孔不需要穿透色阻层所在的膜层，缩短了在垂直于衬底基板方向上漏极与像素电极之间的距离。而且色阻层包括多个凸起部，第一过孔与凸起部交叠，凸起部由色阻单元向远离衬底基板的一侧凸起，则凸起部能够将第一过孔位置处的漏极垫高，从而进一步缩短了漏极与像素电极之间的距离，也即能够减小像素电极和漏极之间过孔深度，从而降低像素电极和漏极之间过孔连接不良的风险。
在一种实施例中，图1所示的阵列基板可以采用如下制作方法制作，如图3所示，制作方法之少包括如下步骤：
步骤S101：提供衬底基板101；
步骤S102：在衬底基板101之上制作薄膜晶体管的有源层w和栅极g；该实施例中仅以顶栅结构进行示意。
步骤S103：制作色阻层102，色阻层102包括多个色阻单元Y和多个凸起部M，凸起部M位于色阻单元Y的远离衬底基板101的一侧，凸起部M由色阻单元Y向远离衬底基板101的一侧凸起；在本发明中凸起部M采用色阻材料制作，凸起部可以与色阻单元在同一个工艺制程中制作，不增加色阻层的工艺制程。对于色阻层102的制作方法，将在下述具体实施例中进行说明。
步骤S104：在步骤S103之后还需要在色阻层102上制作过孔，以形成源极和漏极与有源层w连接的过孔，为了实现源极和漏极分别与有源层w的连接，该过孔需要贯穿色阻层102、色阻层102和有源层w之间的绝缘层。在制作时，可以分别制作绝缘层上的过孔和色阻层上的过孔；或者也可以在色阻层102制作之后，采用一次刻蚀工艺来形成贯穿色阻层102、色阻层102和有源层w之间的绝缘层的过孔。
步骤S105：在色阻层102之上制作源漏金属层103，对源漏金属层103进行刻蚀形成薄膜晶体管的源极s和漏极d；
步骤S106：在源漏金属层103之上至少制作一层平坦化层104，对平坦化层104进行刻蚀形成贯穿平坦化层104的第一过孔K1，在垂直于衬底基板101方向上第一过孔K1与凸起部M交叠；
以图1实施例示意的第二透明导电层106位于第一透明导电层105的靠近衬底基板101的一侧为例，在步骤S106之上还包括步骤107：在平坦化层104之上制作第二透明导电层106，以形成公共电极；
步骤108：在平坦化层的工艺之后制作第一透明导电层105，对第一透明导电层105进行刻蚀形成像素电极Q，像素电极Q通过第一过孔K1与漏极d电连接。
该实施例提供的制作方法能够用于制作本发明实施例提供的阵列基板，在源漏金属层的工艺之前制作色阻层，形成多个色阻单元和多个凸起部，其中凸起部由色阻单元向远离衬底基板的一侧凸起，在色阻层的工艺之后制作源漏金属层时，将漏极的至少部分制作在凸起部之上，从而凸起部能够将漏极的至少部分垫高。然后在源漏金属层的工艺至少制作平坦化层，在凸起部对应位置制作至少贯穿平坦化层的第一过孔，再制作像素电极时，像素电极通过第一过孔与漏极连接，从而缩短了漏极与像素电极之间的距离，也即能够减小像素电极和漏极之间过孔深度，从而降低像素电极和漏极之间过孔连接不良的风险。另外，凸起部在色阻层的工艺制程中制作完成，不需要增加额外的制程，工艺简单。
进一步的，继续参考图1所示的，阵列基板还包括半导体层107，半导体层107位于色阻层102的靠近衬底基板101的一侧，多个薄膜晶体管的有源层w位于半导体层107；漏极d通过至少贯穿色阻层102的第二过孔K2与有源层w电连接；图中还示意出了顶栅结构的晶体管的栅极g，在色阻层102和有源层w还设置有绝缘层(未标示)，第二过孔K2也贯穿该绝缘层。在垂直于衬底基板101方向上，第一过孔K1和第二过孔K2不交叠，也即第一过孔K1和第二过孔K2的位置错开，能够同时保证像素电极与漏极过孔连接的可靠性，也能够保证漏极与有源层过孔连接的可靠性，进一步降低过孔连接位置断线的风险。
在一些实施方式中，图4为本发明实施例提供的阵列基板的另一种截面示意图。如图4所示，多个色阻单元包括颜色互不相同的第一色阻单元Y1、第二色阻单元Y2、第三色阻单元Y3，其中，第一色阻单元、第二色阻单元、第三色阻单元分别为蓝色色阻单元、绿色色阻单元和红色色阻单元；多个凸起部包括第一凸起部M1、第二凸起部M2和第三凸起部M3；第一凸起部M1位于第一色阻单元Y1的远离衬底基板101的一侧，第二凸起部M2位于第二色阻单元Y2的远离衬底基板101的一侧，第三凸起部M3位于第三色阻单元Y3的远离衬底基板101的一侧；其中，至少一种颜色的色阻单元和与其对应的凸起部一体成型。该实施方式中，实现缩短了漏极与像素电极之间的距离，减小像素电极和漏极之间过孔深度，降低像素电极和漏极之间过孔连接不良的风险，同时通过对色阻单元制作中用到的掩膜板的形状进行设计、以及调整不同颜色色阻单元的制作顺序，能够实现至少部分的色阻单元和与其对应的凸起部能够一体成型制作，或者部分的凸起部和与其不对应的色阻单元在同一个工艺制程中制作，在不增加色阻层工艺制程的情况下制作凸起部，能够简化制作工艺。
具体的，在一种实施例中，图5为本发明实施例提供的阵列基板的另一种截面示意图。图6为本发明实施例提供的阵列基板的另一种制作方法流程图。如图5所示，第一色阻单元Y1和第一凸起部M1一体成型；第二凸起部M2和第一色阻单元Y1同材料制作，第三凸起部M3和第二色阻单元Y2同材料制作。在阵列基板中，不同颜色的色阻单元需要分别制作，也即三种颜色不同的色阻单元构成的色阻层需要三个工艺制程，该实施方式中，第三凸起部和第二色阻单元能够在同一个刻蚀工艺中制作，第二凸起部、第一凸起部和第一色阻单元能够在同一个刻蚀工艺中制作，在另一个工艺制程中制作第三色阻单元，通过对刻蚀色阻单元工艺中用到的掩膜板的形状进行设计，以及调整不同颜色色阻单元的制作顺序，实现在三个工艺制程中制作三种不同颜色的色阻单元以及与它们对应的凸起部，工艺简单。
该实施方式提供的阵列基板可以采用上述图3实施例提供的制作方法制作，其中，在衬底基板之上制作色阻层的具体步骤如图6所示，图6仅为了说明色阻层的制作方法，对于其他结构均做作简化示意，在衬底基板之上制作色阻层具体包括：
步骤S201：在衬底基板101之上制作第三色阻膜层Z3；
步骤S202：对第三色阻膜层Z3进行刻蚀形成多个第三色阻单元Y3，图中仅示意出一个第三色阻单元Y3；
步骤S203：在形成多个第三色阻单元Y3之后制作第二色阻膜层Z2；
步骤S204：对第二色阻膜层Z2进行刻蚀形成多个第二色阻单元Y2和多个第三凸起部M3，第三凸起部M3位于第三色阻单元Y3之上，图中仅示意出一个第二色阻单元Y2和一个第三凸起部M3；
步骤S205：在形成多个第二色阻单元Y2之后制作第一色阻膜层Z1；
步骤S206：对第一色阻膜层Z1进行刻蚀形成多个第一色阻单元Y1、多个第一凸起部M1和多个第二凸起部M2，第一凸起部M1位于第一色阻单元Y1之上，第二凸起部M2位于第二色阻单元Y2之上。进一步的，该步骤中可以采用半色调掩膜板对第一色阻膜层Z1进行曝光处理，然后对曝光后的第一色阻膜层Z1进行刻蚀，通过控制掩膜板的不同区域的透光率不同，进而实现第一色阻膜层Z1的不同位置处的刻蚀程度不同，从而实现在一个工艺制程中制作第一凸起部M1、第一色阻单元Y1和第二凸起部M2，其中，第一凸起部M1和第一色阻单元Y1一体成型。
该实施方式，在第一个工艺制程中制作第三色阻单元，在第二个工艺制程中制作第二色阻单元和与第三色阻单元对应的第三凸起部，在第三个工艺制程中采用半色调掩膜工艺制作第一色阻单元、与第一色阻单元对应的第一凸起部、与第二色阻单元对应的第二凸起部，其中，第一色阻单元和第一凸起部一体成型。通过调整不同颜色色阻单元的制作顺序，以及对刻蚀色阻单元工艺中用到的掩膜板的形状进行设计，实现在三个工艺制程中制作三种不同颜色的色阻单元以及与它们对应的凸起部，工艺简单。
在一种实施例中，图7为本发明实施例提供的阵列基板的另一种截面示意图。图8为本发明实施例提供的阵列基板的另一种制作方法流程图。如图7所示，第一色阻单元Y1和第一凸起部M1一体成型；第二凸起部M2、第三凸起部M3均和第一色阻单元Y1同材料制作。该实施方式提供的阵列基板在制作时，不需要改变第二色阻单元和第三色阻单元的制作工艺，在第二色阻单元和第三色阻单元制作完成之后再制作第一色阻单元，则仅需要调整刻蚀第一色阻单元工艺制程中用到的掩膜板的形状，实现在同一个工艺制程中制作，第一色阻单元、第一凸起部、第二凸起部和第三凸起部，色阻层的制作不需要增加额外的工艺制程。
该实施方式提供的阵列基板可以采用上述图3实施例提供的制作方法制作，其中，在衬底基板之上制作色阻层的具体步骤如图8所示，图8仅为了说明色阻层的制作方法，对于其他结构均做作简化示意，在衬底基板之上制作色阻层具体包括：
步骤S301：在衬底基板101之上制作第三色阻膜层Z3；
步骤S302：对第三色阻膜层Z3进行刻蚀形成多个第三色阻单元Y3，图中仅示意出一个第三色阻单元Y3；
步骤S303：在形成多个第三色阻单元Y3之后制作第二色阻膜层Z2；
步骤S304：对第二色阻膜层Z2进行刻蚀形成多个第二色阻单元Y2，图中仅示意出一个第二色阻单元Y2；
步骤S305：在形成多个第二色阻单元Y2之后制作第一色阻膜层Z1；
步骤S306：对第一色阻膜层Z1进行刻蚀形成多个第一色阻单元Y1、多个第一凸起部M1、多个第二凸起部M2和多个第三凸起部M3，第一凸起部M1位于第一色阻单元Y1之上，第二凸起部M2位于第二色阻单元Y2之上、第三凸起部M3位于第三色阻单元Y3之上。进一步的，该步骤中可以采用半色调掩膜板对第一色阻膜层Z1进行曝光处理，然后对曝光后的第一色阻膜层Z1进行刻蚀，通过控制掩膜板的不同区域的透光率不同，进而实现第一色阻膜层Z1的不同位置处的刻蚀程度不同，从而实现在一个工艺制程中制作第一凸起部M1、第一色阻单元Y1、第二凸起部M2和第三凸起部M3，其中，第一凸起部M1和第一色阻单元Y1一体成型。
该实施方式，在第一个工艺制程中制作第三色阻单元，在第二个工艺制程中制作第二色阻单元部，在第三个工艺制程中采用半色调掩膜工艺制作第一色阻单元、与第一色阻单元对应的第一凸起部、与第二色阻单元对应的第二凸起部、与第三色阻单元对应的第三凸起部，其中，第一色阻单元和第一凸起部一体成型。通过调整不同颜色色阻单元的制作顺序，以及对刻蚀色阻单元工艺中用到的掩膜板的形状进行设计，实现在三个工艺制程中制作三种不同颜色的色阻单元以及与它们对应的凸起部，工艺简单。
在一种实施例中，图9为本发明实施例提供的阵列基板的另一种截面示意图。如图9所示，第一色阻单元Y1和第一凸起部M1一体成型，第二色阻单元Y2和第二凸起部M2一体成型，第三色阻单元Y3和第三凸起部M3一体成型。在制作时，第一凸起部和第一色阻单元在同一个工艺制程中制作，第二凸起部和第二色阻单元在同一个工艺制程中制作，第三凸起部和第三色阻单元在同一个工艺制程中制作，不增加色阻层工艺制程，工艺相对简单。该实施方式提供的阵列基板可以采用上述图3实施例提供的制作方法制作，其中，在衬底基板之上制作色阻层作时，对于第一色阻单元、第二色阻单元和第三色阻单元的制作顺序在此不做限定。
在一些实施方式中，图10为本发明实施例提供的阵列基板的另一种截面示意图。如图10所示，色阻层102还包括多个垫层部D，垫层部D位于至少部分色阻单元Y的靠近衬底基板101一侧；在垂直于衬底基板101方向上，垫层部D和凸起部M交叠，也可以说垫层部D与第一过孔K1交叠。本发明实施例中色阻层包括垫层部，垫层部可以在色阻层的工艺制程中制作完成，垫层部采用色阻材料制作，可以是蓝色色阻材料、绿色色阻材料或者红色色阻材料。垫层部和部分色阻单元交叠，在制作时，可以首先制作垫层部，然后在垫层部之上制作相应的色阻单元与其交叠，则垫层部能够将与其交叠的部分色阻单元垫高，从而在该色阻单元上形成与垫层部交叠的凸起部，进而缩短在垂直于衬底基板方向上漏极与像素电极之间的距离，也即减小了像素电极和漏极之间过孔深度，从而降低了像素电极和漏极之间过孔连接不良的风险。在制作时可以通过调整色阻单元的制作顺序以及刻蚀色阻单元用到的掩膜板的形状，实现垫层部与部分色阻单元在同一个工艺制程中制作，从而不增加色阻层的工艺制程。
具体的，在一种实施例中，图11为本发明实施例提供的阵列基板的另一种截面示意图。图12为本发明实施例提供的阵列基板的另一种制作方法流程图。如图11所示，第一色阻单元Y1和第一凸起部M1一体成型，第二色阻单元Y2和第二凸起部M2一体成型，第三凸起部M3和第一色阻单元Y1同材料制作，在第一色阻单元Y1和第二色阻单元Y2的靠近衬底基板101的一侧均设置有垫层部D，垫层部D和第三色阻单元Y3同材料制作。该实施方式中，垫层部能够与第三色阻单元在同一个工艺制程中制作，在垫层部之上制作第一色阻单元时，垫层部将与其交叠的第一色阻单元的部分区域垫高，从而能够在第一色阻单元上形成与垫层部交叠的第一凸起部，从而第一凸起部与第一色阻单元一体成型；同样的道理，在制作第二色阻单元时能在第二色阻单元上形成与垫层部交叠的第二凸起部，从而第二凸起部与第二色阻单元一体成型。另外，第三凸起部和第一色阻单元能够在同一个工艺制程中制作，该实施方式可以通过调整色阻单元的制作顺序以及刻蚀色阻单元用到的掩膜板的形状，实现包括垫层部和凸起部的色阻层的制作，以减小像素电极和漏极之间过孔深度，降低像素电极和漏极之间过孔连接不良的风险，不需要增加额外的工艺制程。
图11实施例中阵列基板可以采用上述图3实施例提供的制作方法制作，其中，在衬底基板之上制作色阻层的具体步骤如图12所示，图12仅为了说明色阻层的制作方法，对于其他结构均做作简化示意，在衬底基板之上制作色阻层具体包括：
步骤S401：在衬底基板101之上制作第三色阻膜层Z3；
步骤S402：对第三色阻膜层Z3进行刻蚀形成多个第三色阻单元Y3(图中仅示意出一个)和多个垫层部D；也即多个垫层部D和第三色阻单元Y3在同一个工艺制程中制作。
步骤S403：在形成多个第三色阻单元Y3和多个垫层部D之后制作第二色阻膜层Z2；
步骤S404：对第二色阻膜层Z2进行刻蚀形成多个第二色阻单元Y2和多个第二凸起部M2，其中，一个第二色阻单元Y2覆盖一个垫层部D，第二凸起部M2位于第二色阻单元Y2之上，该步骤中，垫层部D将与其交叠的第二色阻单元Y2的部分区域垫高，从而在该第二色阻单元上形成与垫层部D交叠的第二凸起部M2，第二凸起部M2和第二色阻单元Y2一体成型；
步骤S405：在形成多个第二色阻单元Y2和多个第二凸起部M2之后制作第一色阻膜层Z1；
步骤S406：对第一色阻膜层Z1进行刻蚀形成多个第一色阻单Y1、多个第一凸起部M1和多个第三凸起部M3，其中，一个第一色阻单元Y1覆盖一个垫层部D，第一凸起部M1位于第一色阻单元Y1之上，第三凸起部M3位于第三色阻单元Y3之上。该步骤中，垫层部D将与其交叠的第一色阻单元Y1的部分区域垫高，从而在该第一色阻单元上形成与垫层部D交叠的第一凸起部M1，第一凸起部M1和第一色阻单元Y1一体成型。进一步的，该步骤中可以采用半色调掩膜板对第一色阻膜层Z1进行曝光处理，然后对曝光后的第一色阻膜层Z1进行刻蚀，通过控制掩膜板的不同区域的透光率不同，进而实现第一色阻膜层Z1的不同位置处的刻蚀程度不同，从而实现在一个工艺制程中制作多个第一色阻单、多个第一凸起部和多个第三凸起部。
该实施方式中，首先在同一个工艺制程中制作多个第三色阻单元和多个垫层部，在制作第二色阻单元和一色阻单元的制程中，分别将第二色阻单元和第一色阻单元制作在相应的垫层部之上，与第二色阻单元对应的垫层部将第二色阻单元的部分区域垫高，从而在第二色阻单元之上形成第二凸起部，第二凸起部与第二色阻单元一体成型；与第一色阻单元对应的垫层部将第一色阻单元的部分区域垫高，从而在第一色阻单元之上形成第一凸起部，第一凸起部与第一色阻单元一体成型。另外，第三凸起部和第一色阻单元在同一个工艺制程中制作。该实施方式提供的制作方法，实现包括垫层部和凸起部的色阻层的制作，不需要增加额外的工艺制程。
在另一种实施例中，与图11实施例不同在于，第三凸起部和第二色阻单元同材料制作。其中，在衬底基板之上制作色阻层的步骤具体包括：在衬底基板之上制作第三色阻膜层，对第三色阻膜层进行刻蚀形成多个第三色阻单元和多个垫层部；在形成多个第三色阻单元和多个垫层部之后制作第二色阻膜层；与上述步骤S404不同的是，在对第二色阻膜层进行刻蚀时，同时形成多个第二色阻单元、多个第二凸起部和多个第三凸起部，其中，一个第二色阻单元覆盖一个垫层部，第二凸起部位于第二色阻单元之上，第三凸起部位于第三色阻单元之上；在形成多个第二色阻单元和多个第二凸起部之后制作第一色阻膜层，对第一色阻膜层进行刻蚀形成多个第一色阻单元、多个第一凸起部，其中，一个第一色阻单元覆盖一个垫层部，第一凸起部位于第一色阻单元之上。该实施方式提供的制作方法与图12实施例大体相同，实现包括垫层部和凸起部的色阻层的制作，不需要增加额外的工艺制程。在此不再附图示意。
在一种实施例中，图13为本发明实施例提供的阵列基板的另一种截面示意图。图14为本发明实施例提供的阵列基板的另一种制作方法流程图。
如图13所示，第一色阻单元Y1和第一凸起部M1一体成型，第二色阻单元Y2和第二凸起部M2一体成型，第三凸起部M3和第一色阻单元Y1同材料制作；多个垫层部包括第一垫层部D1和第二垫层部D2，第一垫层部D1位于第一色阻单元Y1的靠近衬底基板101的一侧，第二垫层部D2位于第二色阻单元Y2的靠近衬底基板101的一侧；其中，第一垫层部D1和第二色阻单元Y2同材料制作，第二垫层部D2和第三色阻单元Y3同材料制作。
该实施方式中，第一垫层部能够与第二色阻单元在同一个工艺制程中制作，第二垫层部能够与第三色阻单元在同一个工艺制程中制作，在第一垫层部之上制作第一色阻单元时，第一垫层部将第一色阻单元的部分区域垫高，从而能够在第一色阻单元上形成与第一垫层部交叠的第一凸起部，从而第一凸起部与第一色阻单元一体成型；同样的道理，在制作第二色阻单元时能在第二色阻单元上形成与第二垫层部交叠的第二凸起部，从而第二凸起部与第二色阻单元一体成型。另外，第三凸起部和第一色阻单元能够在同一个工艺制程中制作，该实施方式可以通过调整色阻单元的制作顺序以及刻蚀色阻单元用到的掩膜板的形状，实现包括垫层部和凸起部的色阻层的制作，以减小像素电极和漏极之间过孔深度，降低像素电极和漏极之间过孔连接不良的风险，不需要增加额外的工艺制程。
图13实施例中阵列基板可以采用上述图3实施例提供的制作方法制作，其中，在衬底基板之上制作色阻层的具体步骤如图14所示，图14仅为了说明色阻层的制作方法，对于其他结构均做作简化示意，在衬底基板之上制作色阻层具体包括：
步骤501：在衬底基板101之上制作第三色阻膜层Z3；
步骤502：对第三色阻膜层Z3进行刻蚀形成多个第三色阻单元Y3和多个第二垫层部D2，也即多个第二垫层部D2和第三色阻单元Y3在同一个工艺制程中制作，图中仅示意出一个第三色阻单元Y3和一个第二垫层部D2；
步骤503：在形成多个第三色阻单元Y3和多个第二垫层部D2之后制作第二色阻膜层Z2；
步骤504：对第二色阻膜层Z2进行刻蚀形成多个第二色阻单元Y2、多个第二凸起部M2和多个第一垫层部D1，其中，一个第二色阻单元Y2覆盖一个第二垫层部D2，第二凸起部位M2于第二色阻单元Y2之上；该步骤中，第二垫层部D2将与其交叠的第二色阻单元Y2的部分区域垫高，从而在该第二色阻单元上形成与第二垫层部D2交叠的第二凸起部M2，第二凸起部M2和第二色阻单元Y2一体成型；
步骤505：在形成多个第二色阻单元Y2和多个第一垫层部D1之后制作第一色阻膜层Z1；
步骤506：对第一色阻膜层Z1进行刻蚀形成多个第一色阻单元Y1、多个第一凸起部M1和多个第三凸起部M3，其中，一个第一色阻单元Y1覆盖一个第一垫层部D1，第一凸起部M1位于第一色阻单元Y1之上，第三凸起部M3位于第三色阻单元Y3之上。该步骤中，第一垫层部D1将与其交叠的第一色阻单元Y1的部分区域垫高，从而在该第一色阻单元上形成与第一垫层部D1交叠的第一凸起部M1，第一凸起部M1和第一色阻单元Y1一体成型。进一步的，该步骤中可以采用半色调掩膜板对第一色阻膜层Z1进行曝光处理，然后对曝光后的第一色阻膜层Z1进行刻蚀，通过控制掩膜板的不同区域的透光率不同，进而实现第一色阻膜层Z1的不同位置处的刻蚀程度不同，从而实现在一个工艺制程中制作第一色阻单元、多个第一凸起部和多个第三凸起部。
该实施方式提供的制作方法，通过调整色阻单元的制作顺序以及刻蚀色阻单元用到的掩膜板的形状，实现包括垫层部和凸起部的色阻层的制作，不需要增加额外的工艺制程。
进一步的，本发明实施例中第一色阻单元为蓝色色阻单元，第二色阻单元和第三色阻单元中一者为绿色色阻单元，另一者为红色色阻单元。在上述不论是只包括凸起部的实施例中，还是同时包括凸起部和垫层部的实施例中，在阵列基板制作时，需要在刻蚀第一色阻膜层时同时形成第一色阻单元和与其他色阻单元对应的凸起部，或者在不设置垫层部时需要第一凸起部与第一色阻单元一体成型，所以在光刻工艺中，需要对第一色阻膜层的不同区域进行不同程度的曝光处理来实现。本发明实施例中设置第一色阻单元为蓝色色阻单元，目前光刻工艺中光源发出的光为短波光，对蓝色色阻材料的透光率较高，通过对掩膜板的不同区域的透光率进行调整，蓝色色阻材料更容易实现不同程度的曝光，所以第一色阻单元的工艺制程容易实现，工艺相对简单。
本发明实施例还提供一种显示面板，图15为本发明实施例提供的显示面板一种可选实施方式截面示意图，如图15所示，显示面板包括本发明任意实施例提供的阵列基板100，显示面板还包括对置基板200，对置基板200与阵列基板100相对设置。在对置基板200和阵列基板100填充有液晶分子。在制作时首先将对置基板200和阵列基板100进行贴合，然后在对置基板200和阵列基板100形成的空间内填充液晶分子。如图中示意的，在对置基板200和阵列基板100之间还设置有支撑柱PS，支撑柱PS用于支撑盒厚，其中，支撑柱PS可以制作在阵列基板100之上；或者支撑柱PS制作在对置基板200之上；或者在阵列基板100和对置基板200之上均制作有支撑柱PS。
本发明实施例还提供一种显示装置，图16为本发明实施例提供的显示装置示意图，如图16所示，显示装置包括本发明实施例提供的任意一种显示面板10。图16所示的显示装置仅仅为示意说明，该显示装置可以是例如车载显示装置、手机、平板计算机、笔记本电脑、电纸书或电视机等任何具有显示功能的电子设备。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (17)

1.一种阵列基板，其特征在于，所述阵列基板包括多个子像素，每个所述子像素均包括薄膜晶体管和像素电极；
所述阵列基板包括：衬底基板；
色阻层，位于所述衬底基板之上；
源漏金属层，位于所述色阻层的远离所述衬底基板的一侧，所述薄膜晶体管的源极和漏极位于所述源漏金属层；
平坦化层，位于所述源漏金属层的远离所述色阻层的一侧；
第一透明导电层，位于所述平坦化层的远离所述源漏金属层的一侧，所述像素电极位于所述第一透明导电层，所述像素电极通过至少贯穿所述平坦化层的第一过孔和所述漏极电连接；其中，
所述色阻层包括多个色阻单元和多个凸起部，所述凸起部位于所述色阻单元的远离所述衬底基板的一侧，所述凸起部由所述色阻单元向远离所述衬底基板的一侧凸起，在垂直于所述衬底基板方向上，所述第一过孔与所述凸起部交叠；
所述阵列基板还包括半导体层，所述半导体层位于所述色阻层的靠近所述衬底基板的一侧，多个所述薄膜晶体管的有源层位于所述半导体层；
所述漏极通过至少贯穿所述色阻层的第二过孔与所述有源层电连接；
在垂直于所述衬底基板方向上，所述第一过孔和所述第二过孔不交叠。
2.根据权利要求1所述的阵列基板，其特征在于，
所述多个色阻单元包括颜色互不相同的第一色阻单元、第二色阻单元、第三色阻单元；所述多个凸起部包括第一凸起部、第二凸起部和第三凸起部；
所述第一凸起部位于所述第一色阻单元的远离所述衬底基板的一侧，所述第二凸起部位于所述第二色阻单元的远离所述衬底基板的一侧，所述第三凸起部位于所述第三色阻单元的远离所述衬底基板的一侧；其中，
至少一种颜色的所述色阻单元和与其对应的所述凸起部一体成型。
3.根据权利要求2所述的阵列基板，其特征在于，
所述第一色阻单元和所述第一凸起部一体成型；
所述第二凸起部和所述第一色阻单元同材料制作，所述第三凸起部和所述第二色阻单元同材料制作。
4.根据权利要求2所述的阵列基板，其特征在于，
所述第一色阻单元和所述第一凸起部一体成型；
所述第二凸起部、所述第三凸起部均和所述第一色阻单元同材料制作。
5.根据权利要求2所述的阵列基板，其特征在于，
所述第一色阻单元和所述第一凸起部一体成型，所述第二色阻单元和所述第二凸起部一体成型，所述第三色阻单元和所述第三凸起部一体成型。
6.根据权利要求2所述的阵列基板，其特征在于，
所述色阻层还包括多个垫层部，所述垫层部位于至少部分所述色阻单元的靠近所述衬底基板一侧；
在垂直于所述衬底基板方向上，所述垫层部和所述凸起部交叠。
7.根据权利要求6所述的阵列基板，其特征在于，
所述第一色阻单元和所述第一凸起部一体成型，所述第二色阻单元和所述第二凸起部一体成型，所述第三凸起部和所述第一色阻单元同材料制作，或者所述第三凸起部和所述第二色阻单元同材料制作；
在所述第一色阻单元和所述第二色阻单元的靠近所述衬底基板的一侧均设置有所述垫层部，所述垫层部和所述第三色阻单元同材料制作。
8.根据权利要求6所述的阵列基板，其特征在于，
所述第一色阻单元和所述第一凸起部一体成型，所述第二色阻单元和所述第二凸起部一体成型，所述第三凸起部和所述第一色阻单元同材料制作；
所述多个垫层部包括第一垫层部和第二垫层部，所述第一垫层部位于所述第一色阻单元的靠近所述衬底基板的一侧，所述第二垫层部位于所述第二色阻单元的靠近所述衬底基板的一侧；其中，
所述第一垫层部和所述第二色阻单元同材料制作，所述第二垫层部和所述第三色阻单元同材料制作。
9.根据权利要求2所述的阵列基板，其特征在于，
所述第一色阻单元为蓝色色阻单元，所述第二色阻单元和所述第三色阻单元中一者为绿色色阻单元，另一者为红色色阻单元。
10.一种显示面板，其特征在于，包括权利要求1至9任一项所述的阵列基板，所述显示面板还包括对置基板，所述对置基板与所述阵列基板相对设置。
11.一种显示装置，其特征在于，包括权利要求10所述的显示面板。
12.一种阵列基板的制作方法，所述阵列基板包括多个子像素，每个所述子像素均包括薄膜晶体管和像素电极，其特征在于，所述制作方法包括：
提供衬底基板；
在所述衬底基板之上制作半导体层，多个所述薄膜晶体管的有源层位于所述半导体层；
在所述半导体层之上制作色阻层，所述色阻层包括多个色阻单元和多个凸起部，所述凸起部位于所述色阻单元的远离所述衬底基板的一侧，所述凸起部由所述色阻单元向远离所述衬底基板的一侧凸起；对所述色阻层进行刻蚀形成至少贯穿所述色阻层的第二过孔；
在所述色阻层之上制作源漏金属层，对所述源漏金属层进行刻蚀形成所述薄膜晶体管的源极和漏极；所述漏极通过所述第二过孔与所述有源层电连接；
在所述源漏金属层之上至少制作一层平坦化层，对所述平坦化层进行刻蚀形成贯穿所述平坦化层的第一过孔，在垂直于所述衬底基板方向上所述第一过孔与所述凸起部交叠；在垂直于所述衬底基板方向上，所述第一过孔和所述第二过孔不交叠；
在所述平坦化层之上制作第一透明导电层，对所述第一透明导电层进行刻蚀形成所述像素电极，所述像素电极通过第一过孔与所述漏极电连接。
13.根据权利要求12所述的制作方法，其特征在于，所述多个色阻单元包括颜色互不相同的第一色阻单元、第二色阻单元、第三色阻单元；所述多个凸起部包括第一凸起部、第二凸起部和第三凸起部，在所述衬底基板之上制作色阻层的步骤具体包括：
在所述衬底基板之上制作第三色阻膜层，对所述第三色阻膜层进行刻蚀形成多个所述第三色阻单元；
在形成多个所述第三色阻单元之后制作第二色阻膜层，对所述第二色阻膜层进行刻蚀形成多个所述第二色阻单元和多个所述第三凸起部，所述第三凸起部位于所述第三色阻单元之上；
在形成多个所述第二色阻单元之后制作第一色阻膜层，对所述第一色阻膜层进行刻蚀形成多个所述第一色阻单元、多个所述第一凸起部和多个所述第二凸起部，所述第一凸起部位于所述第一色阻单元之上，所述第二凸起部位于所述第二色阻单元之上。
14.根据权利要求12所述的制作方法，其特征在于，所述多个色阻单元包括颜色互不相同的第一色阻单元、第二色阻单元、第三色阻单元；所述多个凸起部包括第一凸起部、第二凸起部和第三凸起部，在所述衬底基板之上制作色阻层的步骤具体包括：
在所述衬底基板之上制作第三色阻膜层，对所述第三色阻膜层进行刻蚀形成多个所述第三色阻单元；
在形成多个所述第三色阻单元之后制作第二色阻膜层，对所述第二色阻膜层进行刻蚀形成多个所述第二色阻单元；
在形成多个所述第二色阻单元之后制作第一色阻膜层，对所述第一色阻膜层进行刻蚀形成多个所述第一色阻单元、多个所述第一凸起部、多个所述第二凸起部和多个所述第三凸起部，所述第一凸起部位于所述第一色阻单元之上，所述第二凸起部位于所述第二色阻单元之上、所述第三凸起部位于所述第三色阻单元之上。
15.根据权利要求12所述的制作方法，其特征在于，所述多个色阻单元包括颜色互不相同的第一色阻单元、第二色阻单元、第三色阻单元；所述多个凸起部包括第一凸起部、第二凸起部和第三凸起部，所述色阻层还包括多个垫层部，在垂直于所述衬底基板方向上，所述垫层部和所述凸起部交叠；
在所述衬底基板之上制作色阻层的步骤具体包括：
在所述衬底基板之上制作第三色阻膜层，对所述第三色阻膜层进行刻蚀形成多个所述第三色阻单元和多个所述垫层部；
在形成多个所述第三色阻单元和多个所述垫层部之后制作第二色阻膜层，对所述第二色阻膜层进行刻蚀形成多个所述第二色阻单元和多个所述第二凸起部，其中，一个所述第二色阻单元覆盖一个所述垫层部，所述第二凸起部位于所述第二色阻单元之上；
在形成多个所述第二色阻单元和多个所述第二凸起部之后制作第一色阻膜层，对所述第一色阻膜层进行刻蚀形成多个所述第一色阻单元、多个所述第一凸起部和多个所述第三凸起部，其中，一个所述第一色阻单元覆盖一个所述垫层部，所述第一凸起部位于所述第一色阻单元之上，所述第三凸起部位于所述第三色阻单元之上。
16.根据权利要求12所述的制作方法，其特征在于，所述多个色阻单元包括颜色互不相同的第一色阻单元、第二色阻单元、第三色阻单元；所述多个凸起部包括第一凸起部、第二凸起部和第三凸起部，所述色阻层还包括多个垫层部，在垂直于所述衬底基板方向上，所述垫层部和所述凸起部交叠；
在所述衬底基板之上制作色阻层的步骤具体包括：
在所述衬底基板之上制作第三色阻膜层，对所述第三色阻膜层进行刻蚀形成多个所述第三色阻单元和多个所述垫层部；
在形成多个所述第三色阻单元和多个所述垫层部之后制作第二色阻膜层，对所述第二色阻膜层进行刻蚀形成多个所述第二色阻单元、多个所述第二凸起部和多个所述第三凸起部，其中，一个所述第二色阻单元覆盖一个所述垫层部，所述第二凸起部位于所述第二色阻单元之上，所述第三凸起部位于所述第三色阻单元之上；
在形成多个所述第二色阻单元和多个所述第二凸起部之后制作第一色阻膜层，对所述第一色阻膜层进行刻蚀形成多个所述第一色阻单元、多个所述第一凸起部，其中，一个所述第一色阻单元覆盖一个所述垫层部，所述第一凸起部位于所述第一色阻单元之上。
17.根据权利要求12所述的制作方法，其特征在于，所述多个色阻单元包括颜色互不相同的第一色阻单元、第二色阻单元、第三色阻单元；所述多个凸起部包括第一凸起部、第二凸起部和第三凸起部，所述色阻层还包括多个垫层部，所述多个垫层部包括第一垫层部和第二垫层部；
在所述衬底基板之上制作色阻层的步骤具体包括：
在所述衬底基板之上制作第三色阻膜层，对所述第三色阻膜层进行刻蚀形成多个所述第三色阻单元和多个所述第二垫层部；
在形成多个所述第三色阻单元和多个所述第二垫层部之后制作第二色阻膜层，对所述第二色阻膜层进行刻蚀形成多个所述第二色阻单元、多个所述第二凸起部和多个所述第一垫层部，其中，一个所述第二色阻单元覆盖一个所述第二垫层部，所述第二凸起部位于所述第二色阻单元之上；
在形成多个所述第二色阻单元和多个所述第一垫层部之后制作第一色阻膜层，对所述第一色阻膜层进行刻蚀形成多个所述第一色阻单元、多个所述第一凸起部和多个第三凸起部，其中，一个所述第一色阻单元覆盖一个所述第一垫层部，所述第一凸起部位于所述第一色阻单元之上，所述第三凸起部位于所述第三色阻单元之上。
CN202010353447.2A 2020-04-29 2020-04-29 一种阵列基板及其制作方法、显示面板和显示装置 Active CN111474774B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010353447.2A CN111474774B (zh) 2020-04-29 2020-04-29 一种阵列基板及其制作方法、显示面板和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010353447.2A CN111474774B (zh) 2020-04-29 2020-04-29 一种阵列基板及其制作方法、显示面板和显示装置

Publications (2)

Publication Number Publication Date
CN111474774A CN111474774A (zh) 2020-07-31
CN111474774B true CN111474774B (zh) 2022-08-12

Family

ID=71762959

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010353447.2A Active CN111474774B (zh) 2020-04-29 2020-04-29 一种阵列基板及其制作方法、显示面板和显示装置

Country Status (1)

Country Link
CN (1) CN111474774B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112164700B (zh) * 2020-09-29 2022-11-08 厦门天马微电子有限公司 阵列基板和显示面板
CN113514991B (zh) * 2021-04-06 2023-10-17 深圳市华星光电半导体显示技术有限公司 阵列基板以及液晶显示面板
CN113140575B (zh) * 2021-04-19 2024-04-19 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板、显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140098402A (ko) * 2013-01-31 2014-08-08 엘지디스플레이 주식회사 컬러필터를 가지는 박막트랜지스터 기판 및 그 제조 방법
CN105355630A (zh) * 2015-10-10 2016-02-24 深圳市华星光电技术有限公司 阵列基板和包含其的液晶显示器
CN107024813A (zh) * 2017-06-06 2017-08-08 厦门天马微电子有限公司 阵列基板、液晶显示面板及显示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100884541B1 (ko) * 2002-12-10 2009-02-18 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140098402A (ko) * 2013-01-31 2014-08-08 엘지디스플레이 주식회사 컬러필터를 가지는 박막트랜지스터 기판 및 그 제조 방법
CN105355630A (zh) * 2015-10-10 2016-02-24 深圳市华星光电技术有限公司 阵列基板和包含其的液晶显示器
CN107024813A (zh) * 2017-06-06 2017-08-08 厦门天马微电子有限公司 阵列基板、液晶显示面板及显示装置

Also Published As

Publication number Publication date
CN111474774A (zh) 2020-07-31

Similar Documents

Publication Publication Date Title
CN111474774B (zh) 一种阵列基板及其制作方法、显示面板和显示装置
JP4473236B2 (ja) ゲートインパネル構造の液晶表示装置及びその製造方法
CN101452158B (zh) 液晶显示装置和液晶显示装置的制造方法
KR101335276B1 (ko) 어레이 기판, 이를 갖는 표시패널 및 그 제조 방법
KR101484022B1 (ko) 액정표시장치용 어레이 기판 및 이의 제조 방법
US10332917B2 (en) Pixel unit and method for producing the same, array substrate and display apparatus
CN108121124B (zh) Coa型阵列基板及显示面板
WO2014190727A1 (zh) 阵列基板及其制造方法、显示装置
CN108681170B (zh) 一种显示基板及其制造方法、显示装置
US8194225B2 (en) Array substrate for LCD device
US11287711B2 (en) Display panel, method for manufacturing the same and display device
US20210303093A1 (en) Array substrate and method for manufacturing same, and display device
KR20130013110A (ko) 액정표시장치 및 그 제조방법
CN109061968A (zh) 一种阵列基板、显示面板和显示装置
JP4722538B2 (ja) 表示装置
CN113985662B (zh) 显示面板、阵列基板及其制造方法
WO2023273209A1 (zh) 阵列基板及其制备方法、显示面板和显示装置
CN113467142B (zh) 一种显示面板及显示终端
KR101366537B1 (ko) 액정표시장치의 어레이 기판 및 그의 제조방법
WO2022116263A1 (zh) 显示面板和显示装置
KR20160057526A (ko) 게이트 배선과 데이터 배선 사이의 절연성을 향상한 평판 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
KR102551694B1 (ko) 액정표시장치용 어레이 기판
CN114879416B (zh) 一种显示面板及显示装置
US10802362B2 (en) Display panel and manufacturing method for the same
KR20100048798A (ko) 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant