CN106206621A - 一种基板及其制备方法、显示面板、掩模板 - Google Patents

一种基板及其制备方法、显示面板、掩模板 Download PDF

Info

Publication number
CN106206621A
CN106206621A CN201610816075.6A CN201610816075A CN106206621A CN 106206621 A CN106206621 A CN 106206621A CN 201610816075 A CN201610816075 A CN 201610816075A CN 106206621 A CN106206621 A CN 106206621A
Authority
CN
China
Prior art keywords
cabling
layer
substrate
sub
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610816075.6A
Other languages
English (en)
Other versions
CN106206621B (zh
Inventor
林海云
赵清辉
李东朝
王世超
李京鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610816075.6A priority Critical patent/CN106206621B/zh
Publication of CN106206621A publication Critical patent/CN106206621A/zh
Application granted granted Critical
Publication of CN106206621B publication Critical patent/CN106206621B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L27/3297—

Abstract

本发明提供一种基板及其制备方法、显示面板、掩模板，涉及显示技术领域，可改善现有技术中因端差而引起的显示面板显示不均匀的现象。所述基板包括布线区，所述布线区中设置有沿第一方向至第二方向延伸的走线，所述第一方向和所述第二方向相交；所述走线与所述走线之间的间隙具有高度差；还包括填平层，所述填平层包括设置在所述走线之间间隙处的填平图案，用于降低所述走线与所述走线之间间隙的高度差。

Description

一种基板及其制备方法、显示面板、掩模板
技术领域
本发明涉及显示技术领域，尤其涉及一种基板及其制备方法、显示面板、掩模板。
背景技术
随着显示技术的发展，LCD(Liquid Crystal Display，液晶显示器)显示、OLED(Organic Light-Emitting Diode，有机发光二极管)显示、柔性显示等广泛地应用于各个领域。
其中，为了提高基板的开口率，通常会根据基板的结构，将基板上的走线合理的排布在基板非显示区的布线区。
如图1所示，基板布线区设置有沿第一方向至第二方向延伸的走线10，第一方向与第二方向相交，导致走线10具有拐角。其中，为了防止同层设置的走线10发生短路或者异层设置的走线10之间产生干扰，走线10之间通常会设置有间隙，而走线10与走线之间的间隙会具有一个高度差。这样一来，走线10远离衬底一侧的其他膜层在成膜的过程中，位于间隙内拐角位置处的膜层相对位于间隙内非拐角位置处的膜层，会出现端差，导致显示面板显示不均匀(斜向污渍)，从而降低产品良率。
发明内容
本发明的实施例提供一种基板及其制备方法、显示面板、掩模板，可改善现有技术中因端差而引起的显示面板显示不均匀的现象。
为达到上述目的，本发明的实施例采用如下技术方案：
一方面，提供一种基板，包括布线区，所述布线区中设置有沿第一方向至第二方向延伸的走线，所述第一方向和所述第二方向相交；所述走线与所述走线之间的间隙具有高度差；还包括填平层，所述填平层包括与所述走线之间的间隙对应的填平图案，用于降低所述走线与所述走线之间间隙的高度差。
优选的，所述走线包括第一子走线；所述基板还包括显示区，所述显示区包括第一信号线；所述第一子走线与所述第一信号线同层且电连接；所述填平层的厚度与所述第一子走线的厚度相同。
进一步优选的，所述显示区还包括第二信号线，所述第二信号线与所述第一信号线异层设置；所述走线还包括第二子走线；所述第二子走线与所述第二信号线同层且电连接；所述第二子走线与所述第一子走线间隔排布，且所述第二子走线与所述第一子走线的厚度相同。
优选的，所述第一信号线为栅线；所述栅线靠近所述基板的衬底设置；所述基板还包括与所述栅线同层且电连接的栅极、依次设置在所述栅极远离所述衬底一侧的栅绝缘层、有源层、以及源极和漏极；所述填平层设置在所述栅绝缘层远离所述衬底的表面。
优选的，所述第一信号线为栅线，所述第二信号线为数据线；所述栅线靠近所述基板的衬底设置；所述基板还包括与所述栅线同层且电连接的栅极、依次设置在所述栅极远离所述衬底一侧的栅绝缘层、有源层、与所述数据线同层的源极和漏极、以及钝化层；所述填平层设置在所述钝化层远离所述衬底的表面。
优选的，所述填平层的材料包括氧化硅、氮化硅、氮氧化硅中的至少一种。
基于上述，优选的，所述填平层仅设置在所述布线区。
第二方面，提供一种显示面板，包括第一方面所述的基板。
第三方面，提供一种基板的制备方法，所述基板包括布线区，所述布线区中形成有沿第一方向至第二方向延伸的走线，所述第一方向和所述第二方向相交；所述走线与所述走线之间的间隙具有高度差；所述方法还包括在所述基板的衬底上形成填平层，所述填平层包括形与所述走线之间的间隙对应的填平图案，用于降低所述走线与所述走线之间间隙的高度差。
优选的，所述走线包括第一子走线；在形成所述第一子走线时，还在显示区形成与所述第一子走线连接的栅线、与所述栅线连接的栅极；所述方法还包括：在形成有所述栅极、栅线的所述衬底上，依次形成栅绝缘层、有源层、数据线、源极和漏极；其中，所述填平层形成在所述栅绝缘层之后所述有源层之前；所述填平层的厚度与所述第一子走线的厚度相同。
优选的，所述走线包括第一子走线和第二子走线，所述第一子走线和所述第二子走线间隔排布；在形成所述第一子走线时，还在显示区形成与所述第一子走线连接的栅线、与所述栅线连接的栅极；所述方法还包括：在形成有所述栅极、栅线的所述衬底上，依次形成栅绝缘层、有源层、数据线、源极和漏极、以及钝化层；所述数据线、源极和漏极与所述第二子走线同时形成；其中，所述填平层形成在所述钝化层之后；所述第二子走线、所述第一子走线、以及所述填平层的厚度均相同。
第四方面，提供一种掩模板，用于上述的基板的制备方法中形成填平层，所述掩模板包括间隔排布的完全透光部分和完全不透光部分，所述完全透光部分沿第一方向至第二方向延伸，所述第一方向和所述第二方向相交。
或者，所述完全不透光部分沿第一方向至第二方向延伸，所述第一方向和所述第二方向相交。
本发明的实施例提供一种基板及其制备方法、显示面板、掩模板，通过在走线之间的间隙对应处设置填平图案，来降低走线与走线之间的间隙位置处的高度差，这样一来，走线远离衬底一侧的其他膜层在成膜的过程中，位于间隙内拐角位置处的膜层相对位于间隙内非拐角位置处的膜层，出现端差的严重程度会减弱，当将基板应用于显示面板时，可改善现有技术中因端差原因引起的显示面板显示不均匀(斜向污渍)的现象，因而可提高产品良率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术提供的一种布线区内走线的排布方式；
图2为本发明实施例提供的一种布线区的俯视示意图一；
图3(a)为图2中沿AA′向的截面示意图一；
图3(b)为图2中沿AA′向的截面示意图二；
图4(a)为本发明实施例提供的一种基板的俯视示意图一；
图4(b)为图4(a)中沿BB′向的截面示意图；
图5(a)为本发明实施例提供的一种布线区的俯视示意图二；
图5(b)为图5(a)中沿CC′向的截面示意图；
图6为本发明实施例提供的一种布线区的俯视示意图三；
图7(a)为本发明实施例提供的一种基板的俯视示意图二；
图7(b)为图7(a)中沿DD′向的截面示意图；
图8为本发明实施例提供的一种基板的结构示意图；
图9为本发明实施例提供的一种基板的制备方法的流程图一；
图10为本发明实施例提供的一种基板的制备方法的流程图二；
图11为本发明实施例提供的一种掩模板的俯视示意图一；
图12为本发明实施例提供的一种掩模板的俯视示意图二。
附图标记:
01-布线区；02-显示区；03-非显示区；100-衬底；10-走线；11-第一子走线；12-第二子走线；20-填平层；21-填平图案；30-第一信号线；31-栅极；32-栅绝缘层；40-第二信号线；41-有源层；42-源极；43-漏极；50-钝化层；200-掩模板；210-完全透光区；220-完全不透光区。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种基板，如图2、图3(a)和图3(b)所示，包括布线区01，布线区01中设置有沿第一方向至第二方向延伸的走线10，第一方向和第二方向相交；走线10与走线之间的间隙具有高度差；还包括填平层20，所述填平层20包括与走线10之间的间隙对应的填平图案21，用于降低走线10与走线10之间间隙的高度差。
需要说明的是，第一，不对第一方向和第二方向进行限定，第一方向和第二方向相交即可，图2中仅以第一方向和第二方向垂直进行示意。
第二，填平层20的材料优选为绝缘材料，基于此，对于填平层20，其可以仅包含填平图案21，也可以既包含填平图案21，又包含设置在走线区01以外部分的图案。图2、图3(a)和图3(b)仅以填平层20仅包含填平图案21进行示意。
其中，不对填平层20的厚度进行限定，能使走线10与走线之间间隙的高度差降低，从而改善现有技术中的斜向污渍即可。
此外，不对填平层20的设置位置进行限定，可根据基板上设置的膜层进行合理设置，图3(a)和图3(b)仅为示意。
第三，走线10可以仅包含同层排布的走线，也可以包含异层排布的走线，图2、图3(a)和图3(b)中仅以走线10为同层排布进行示意。
本发明实施例提供一种基板，通过在走线10之间的间隙对应处设置填平图案21，来降低走线10与走线10之间的间隙位置处的高度差，这样一来，走线10远离衬底100一侧的其他膜层在成膜的过程中，位于间隙内拐角位置处的膜层相对位于间隙内非拐角位置处的膜层，出现端差的严重程度会减弱，当将基板应用于显示面板时，可改善现有技术中因端差原因引起的显示面板显示不均匀(斜向污渍)的现象，因而可提高产品良率。
由于氧化硅、氮化硅、氮氧化硅易于获得，性能稳定，成本较低，因此，本发明实施例优选，填平层20的材料为氧化硅、氮化硅、氮氧化硅中至少一种。
当然，填平层20的材料也可以为树脂材料，或其他透明绝缘材料。
优选的，如图4(a)和图4(b)所示，走线10包括第一子走线11；基板还包括显示区02，显示区02包括第一信号线30；第一子走线11与第一信号线30同层且电连接；填平层20的厚度与第一子走线11的厚度相同。
需要说明的是，第一，所述基板可包括显示区02和非显示区03，非显示区03设置在显示区02的外侧。布线区01属于非显示区03的一部分。
第二，由于第一子走线11之间的间隙被填平后，可降低工艺的难度，因此，第一子走线11之间的间隙越早填平越好。在此基础上，可结合所述基板的结构，以在形成填平层20时，不会导致工艺的复杂化为准。
其中，如图4(b)所示，为了避免形成填平层20时对第一子走线11产生影响，填平层20可设置在覆盖第一子走线11的绝缘层的上方。
当布线区01内只有第一子走线11沿第一方向至第二方向延伸时，本发明实施例通过将填平层20的厚度与第一子走线11的厚度设置为相同，可以完全消除第一子走线11与第一子走线11之间的间隙位置处的高度差，从而能够避免位于间隙内拐角位置处的膜层产生端差，消除因端差原因引起的显示面板显示不均匀(斜向污渍)的问题。
进一步优选的，所述显示区02还包括第二信号线，第二信号线与第一信号线30异层设置；在此基础上，如图5(a)、图5(b)、和图6所示，所述走线10还包括第二子走线12；第二子走线12与第二信号线同层且电连接；第二子走线12与第一子走线11间隔排布，且第二子走线12与第一子走线11的厚度相同。
需要说明的是，第一，由于第一信号线30和第二信号线异层设置，即，第一子走线11和第二子走线12异层设置，为了简化工艺，填平层20可在第一子走线11和第二子走线12都形成之后形成。
其中，显示区02包括异层设置的第一信号线30和第二信号线时，第一信号线30和第二信号线之间应设置有绝缘层。
第二，不对第一信号线30、第二信号线、第一子走线11和第二子走线12的布线方式进行限定，只要使第二子走线12与第一子走线11间隔排布即可。
当布线区01内设置间隔排布的第一子走线11和第二子走线12，且第一子走线11和第二子走线12均沿第一方向至第二方向延伸时，本发明实施例通过将第一子走线11、第二子走线12、填平层20的厚度设置为相同，可以完全消除第一子走线11和第二子走线12与第一子走线11和第二子走线12之间的间隙位置处的高度差，从而能够避免位于间隙内拐角位置处的膜层产生端差，消除因端差原因引起的显示面板显示不均匀(斜向污渍)的问题。
基于上述，优选的，填平层20仅设置在布线区01。即，填平层20仅包含填平图案21。
本发明实施例通过仅将填平层20设置在布线区01，在解决端差引起显示不均匀问题的基础上，可以避免增加基板的厚度。
下面结合具体实施例，对本发明实施例提供的基板进行说明：
实施例一
如图7(a)和图7(b)所示，提供一种基板，包括显示区02和布线区01，显示区02包括设置在衬底100上的第一信号线30，即栅线、与栅线同层且电连接的栅极31、设置在栅极31远离衬底100一侧的栅绝缘层32、填平层20、有源层41、第二信号线40，即数据线、以及与数据线同层且电连接的源极42、以及漏极43。
所述基板还包括设置在布线区01内沿第一方向延伸至第二方向的第一子走线11，即栅线引线，第一方向与第二方向相交，第一子走线11与栅线同层且电连接。
其中，填平层20设置在布线区01，填平层20包含填平图案21，填平图案21与第一子走线11之间的间隙对应，且填平层20的厚度与第一子走线11的厚度相同。
此处，当布线区01内只有第一子走线11沿第一方向至第二方向延伸时，通过将填平层20设置在栅绝缘层32上方，一方面，使得填平层20可以采用与栅绝缘层32相同的成膜工艺成膜，从而简化制备工序；另一方面，尽早填平第一子走线11之间的间隙，可以避免后续膜层在成膜过程中产生端差，从而较好的改善因端差原因引起的显示面板显示不均匀(斜向污渍)的问题。
实施例二
如图8所示，提供一种基板，包括显示区02和布线区01，显示区02包括设置在衬底100上的第一信号线30，即栅线、与栅线同层且电连接的栅极31、设置在栅极31远离衬底100一侧的栅绝缘层32、有源层41、第二信号线40，即数据线、与数据线同层且电连接的源极42、漏极43、钝化层50、以及填平层20。
所述基板还包括设置在布线区01内沿第一方向延伸至第二方向的第一子走线11，即栅线引线和第二子走线12，即数据线引线，第一方向与第二方向相交，第一子走线11与第二子走线12间隔排布；且第一子走线11与栅线同层且电连接，第二子走线12与数据线同层且电连接。
其中，填平层20设置在布线区01，填平层20包含填平图案21，填平图案21与第一子走线11与第二子走线12之间的间隙对应，且第一子走线11、第二子走线12、以及填平层20的厚度相同。
此处，当布线区01内包含间隔排布的第一子走线11和第二子走线12，且第一子走线11和第二子走线12均沿第一方向至第二方向延伸时，通过将填平层20设置在钝化层50上方，使得填平层20可以采用与钝化层50相同的成膜工艺成膜，从而简化制备工序。
以上实施例仅为本发明给出的具体实施方式，并不能完全涵盖本发明所保护的全部实施方式。其中，上述实施例中各特征的任意组合均属于本发明保护的范围，此处不再赘述。
本发明实施例还提供一种显示面板，包括上述基板。
其中，所述显示面板例如可以为液晶显示面板或有机电致发光二极管显示面板。
当显示面板为液晶显示面板时，所述基板还包括与漏极43电连接的像素电极；进一步的还包括公共电极。在此基础上，所述显示面板还包括对盒基板，对盒基板可以包括黑矩阵和彩膜。此处，彩膜可以设置在对盒基板上，也可设置在阵列基板上；公共电极可以设置在基板上，也可设置在对盒基板上。
当显示面板为机电致发光二极管显示面板时，所述基板还包括与漏极43电连接的阳极、阴极、以及位于阳极和阴极之间的有机材料功能层。所述显示面板还包括封装基板。
本发明实施例提供一种显示面板，通过在基板上的走线10之间的间隙对应处设置填平图案21，来降低走线10与走线10之间的间隙位置处的高度差，这样一来，走线10远离衬底100一侧的其他膜层在成膜的过程中，位于间隙内拐角位置处的膜层相对位于间隙内非拐角位置处的膜层，出现端差的严重程度会减弱，可改善现有技术中因端差原因引起的显示面板显示不均匀(斜向污渍)的现象，因而可提高产品良率。
本发明实施例还提供一种基板的制备方法，所述基板包括布线区01，布线区01中形成有沿第一方向至第二方向延伸的走线10，第一方向和第二方向相交；走线10与走线10之间的间隙具有高度差；所述方法还包括：在基板的衬底100上形成填平层20，填平层20包括与走线11之间的间隙对应的填平图案21，用于降低走线10与走线10之间间隙的高度差。
本发明实施例提供一种基板的制备方法，通过在走线10之间的间隙对应处形成填平图案21，来降低走线10与走线10之间的间隙位置处的高度差，这样一来，走线10远离衬底100一侧的其他膜层在成膜的过程中，位于间隙内拐角位置处的膜层相对位于间隙内非拐角位置处的膜层，出现端差的严重程度会减弱，当将基板应用于显示面板时，可改善现有技术中因端差原因引起的显示面板显示不均匀(斜向污渍)的现象，因而可提高产品良率。
可选的，走线10包括第一子走线11，如图9所示，所述方法具体包括如下步骤：
S10、参考图7(a)和7(b)所示，在衬底100上形成栅线(即，第一信号线30)、栅极31和第一子走线11，栅线分别与栅极31和第一子走线11连接。
其中，栅线和栅极31位于显示区02，第一子走线11位于布线区01。
S20、参考图7(a)和7(b)所示，在形成有栅极31、栅线、第一子走线11的衬底100上形成栅绝缘层32。
S30、参考图7(a)和7(b)所示，在形成有栅绝缘层32的衬底100上形成填平层20。
此处，填平层20可仅形成在布线区01，也可从布线区01延伸至显示区02。
其中，填平层20的厚度与第一子走线11的厚度相同。
S40、参考图7(a)和7(b)所示，在形成有填平层20的衬底100上形成有源层41。
S50、在形成有源层41的衬底100上形成数据线、源极42和漏极43，数据线与源极42相连。
当布线区01内只有第一子走线11沿第一方向至第二方向延伸时，本发明实施例通过使填平层20的厚度与第一子走线11的厚度相同，可以完全消除第一子走线11与所述第一子走线之间的间隙位置处的高度差，从而能够避免位于间隙内拐角位置处的膜层产生端差，消除因端差原因引起的显示面板显示不均匀(斜向污渍)的问题。此外，通过将填平层20形成在栅绝缘层之后，使得填平层20可以采用与栅绝缘层相同的成膜工艺成膜，从而简化制备工序，而且可避免对有源层41造成影响。
可选的，走线10包括间隔排布的第一子走线11和第二子走线12，且第一子走线11和第二子走线12均沿第一方向延伸至第二方向，如图10所示，所述方法具体包括：
S100、参考图8所示，在衬底100上形成栅线(即，第一信号线30)、栅极31、第一子走线11，栅线分别与栅极31和第一子走线11连接。
其中，栅线和栅极31位于显示区02，第一子走线11位于布线区01。
S200、参考图8所示，在形成有栅极31、栅线、第一子走线11的衬底100上形成栅绝缘层32。
S300、参考图8所示，在形成有栅绝缘层32的衬底100上形成有源层41。
S400、在形成有源层41的衬底100上形成数据线(即，第二信号线)、源极42、漏极43和第二子走线12，数据线分别与源极42和第二子走线12连接。
S500、在形成有数据线、源极42、漏极43和第二子走线12的衬底100上形成钝化层50。
S600、在形成有钝化层50的衬底100上形成填平层20。
此处，填平层20可仅形成在布线区01，也可从布线区01延伸至显示区02。
其中，第一子走线11、第二子走线12、以及填平层20的厚度相同。
当布线区01内包含间隔排布的第一子走线11和第二子走线12，且第一子走线11和第二子走线12均沿第一方向至第二方向延伸时，本发明实施例通过使第一子走线11、第二子走线12、填平层20的厚度相同，可以完全消除第一子走线11和第二子走线12与第一子走线和第二子走线之间的间隙位置处的高度差，从而能够避免位于间隙内拐角位置处的膜层产生端差，消除因端差原因引起的显示面板显示不均匀(斜向污渍)的问题。此外，通过将填平层20形成在钝化层50远离衬底100一侧，使得填平层20可以采用与钝化层50相同的成膜工艺成膜，从而简化制备工序。
需要说明的是，对于实施例一和实例二，制备方法中形成各膜层可以是通过成膜，光刻胶涂布，曝光，显影，刻蚀，剥离的步骤，来形成所需图案。
此外，根据基板的类型，当所述基板为液晶显示面板的基板时，其制备方法还应包括形成像素电极、公共电极等。当所述基板为有机电致发光二极管显示装置时，其制备方法还应包括形成阳极、有机材料功能层和阴极；其中，有机材料功能层和阴极可通过蒸镀工艺形成。
本发明实施例还提供一种掩模板200，用于形成上述基板的制备方法中的填平层20。如图11所示，所述掩模板200包括间隔排布的完全透光部分210和完全不透光部分220，完全透光部分210沿第一方向至第二方向延伸，第一方向和第二方向相交。
其中，当将掩模板200应用于制备上述基板中的填平层20时，掩模板200的完全透光部分210与基板上的走线10对应，且涂覆在填平层膜层表面的光刻胶应为正性光刻胶。
本发明实施例提供一种掩模板200，通过使掩模板200包括间隔排布的完全透光部分210和完全不透光部分220，并使完全透光部分210沿第一方向至第二方向延伸，第一方向和第二方向相交。这样一来，将掩模板200用于制备上述基板中的填平层20时，能够制备出包含填平图案21的填平层20，从而使基板在应用于显示面板时，可改善现有技术中因端差原因引起的显示面板显示不均匀(斜向污渍)的现象，因而可提高产品良率。
本发明实施例还提供一种掩模板200，用于形成上述基板的制备方法中的填平层20。如图12所示，所述掩模板200包括间隔排布的完全透光部分210和完全不透光部分220，完全不透光部分220沿第一方向至第二方向延伸，第一方向和第二方向相交。
其中，当将掩模板200应用于制备上述基板中的填平层20时，掩模板200的完全不透光部分220与基板上的走线10对应，且涂覆在填平层膜层表面的光刻胶应为负性光刻胶。
本实施例提供的掩模板200与上述掩模板200的有益效果相同，此处不再赘述。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (12)

1.一种基板，包括布线区，所述布线区中设置有沿第一方向至第二方向延伸的走线，所述第一方向和所述第二方向相交；所述走线与所述走线之间的间隙具有高度差；其特征在于，
还包括填平层，所述填平层包括与所述走线之间的间隙对应的填平图案，用于降低所述走线与所述走线之间间隙的高度差。
2.根据权利要求1所述的基板，其特征在于，所述走线包括第一子走线；
所述基板还包括显示区，所述显示区包括第一信号线；所述第一子走线与所述第一信号线同层且电连接；
所述填平层的厚度与所述第一子走线的厚度相同。
3.根据权利要求2所述的基板，其特征在于，所述显示区还包括第二信号线，所述第二信号线与所述第一信号线异层设置；
所述走线还包括第二子走线；所述第二子走线与所述第二信号线同层且电连接；
所述第二子走线与所述第一子走线间隔排布，且所述第二子走线与所述第一子走线的厚度相同。
4.根据权利要求2所述的基板，其特征在于，所述第一信号线为栅线；所述栅线靠近所述基板的衬底设置；
所述基板还包括与所述栅线同层且电连接的栅极、依次设置在所述栅极远离所述衬底一侧的栅绝缘层、有源层、以及源极和漏极；
所述填平层设置在所述栅绝缘层远离所述衬底的表面。
5.根据权利要求3所述的基板，其特征在于，所述第一信号线为栅线，所述第二信号线为数据线；所述栅线靠近所述基板的衬底设置；
所述基板还包括与所述栅线同层且电连接的栅极、依次设置在所述栅极远离所述衬底一侧的栅绝缘层、有源层、与所述数据线同层的源极和漏极、以及钝化层；
所述填平层设置在所述钝化层远离所述衬底的表面。
6.根据权利要求1所述的基板，其特征在于，所述填平层的材料包括氧化硅、氮化硅、氮氧化硅中的至少一种。
7.根据权利要求1-6任一项所述的基板，其特征在于，所述填平层仅设置在所述布线区。
8.一种显示面板，其特征在于，包括权利要求1-7任一项所述的基板。
9.一种基板的制备方法，所述基板包括布线区，所述布线区中形成有沿第一方向至第二方向延伸的走线，所述第一方向和所述第二方向相交；所述走线与所述走线之间的间隙具有高度差；其特征在于，
还包括在所述基板的衬底上形成填平层，所述填平层包括与所述走线之间的间隙对应的填平图案，用于降低所述走线与所述走线之间间隙的高度差。
10.根据权利要求9所述的制备方法，其特征在于，所述走线包括第一子走线；
在形成所述第一子走线时，还在显示区形成与所述第一子走线连接的栅线、与所述栅线连接的栅极；
所述方法还包括：在形成有所述栅极、栅线的所述衬底上，依次形成栅绝缘层、有源层、数据线、源极和漏极；
其中，所述填平层形成在所述栅绝缘层之后所述有源层之前；所述填平层的厚度与所述第一子走线的厚度相同。
11.根据权利要求9所述的制备方法，其特征在于，所述走线包括第一子走线和第二子走线，所述第一子走线和所述第二子走线间隔排布；
在形成所述第一子走线时，还在显示区形成与所述第一子走线连接的栅线、与所述栅线连接的栅极；
所述方法还包括：在形成有所述栅极、栅线的所述衬底上，依次形成栅绝缘层、有源层、数据线、源极和漏极、以及钝化层；所述数据线、源极和漏极与所述第二子走线同时形成；
其中，所述填平层形成在所述钝化层之后；所述第二子走线、所述第一子走线、以及所述填平层的厚度均相同。
12.一种掩模板，用于权利要求9所述的基板的制备方法中形成填平层，其特征在于，所述掩模板包括间隔排布的完全透光部分和完全不透光部分；
所述完全透光部分沿第一方向至第二方向延伸，所述第一方向和所述第二方向相交；或者，
所述完全不透光部分沿第一方向至第二方向延伸，所述第一方向和所述第二方向相交。
CN201610816075.6A 2016-09-09 2016-09-09 一种基板及其制备方法、显示面板、掩模板 Expired - Fee Related CN106206621B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610816075.6A CN106206621B (zh) 2016-09-09 2016-09-09 一种基板及其制备方法、显示面板、掩模板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610816075.6A CN106206621B (zh) 2016-09-09 2016-09-09 一种基板及其制备方法、显示面板、掩模板

Publications (2)

Publication Number Publication Date
CN106206621A true CN106206621A (zh) 2016-12-07
CN106206621B CN106206621B (zh) 2019-11-05

Family

ID=58066509

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610816075.6A Expired - Fee Related CN106206621B (zh) 2016-09-09 2016-09-09 一种基板及其制备方法、显示面板、掩模板

Country Status (1)

Country Link
CN (1) CN106206621B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108196409A (zh) * 2018-01-02 2018-06-22 京东方科技集团股份有限公司 一种阵列基板、显示面板、显示装置和制作方法
CN108873507A (zh) * 2018-06-01 2018-11-23 武汉华星光电半导体显示技术有限公司 阵列基板及显示面板
WO2018224003A1 (zh) * 2017-06-09 2018-12-13 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
CN111522171A (zh) * 2020-07-02 2020-08-11 友达光电（昆山）有限公司 显示装置
WO2021042438A1 (zh) * 2019-09-02 2021-03-11 武汉华星光电半导体显示技术有限公司 阵列基板及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140138123A1 (en) * 2012-11-21 2014-05-22 Hannstar Display Corporation Circuit stack structure
CN204759382U (zh) * 2015-06-11 2015-11-11 达鸿先进科技股份有限公司 具有窄化边框的触控面板及其走线结构
CN105932025A (zh) * 2016-05-25 2016-09-07 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板和显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140138123A1 (en) * 2012-11-21 2014-05-22 Hannstar Display Corporation Circuit stack structure
CN204759382U (zh) * 2015-06-11 2015-11-11 达鸿先进科技股份有限公司 具有窄化边框的触控面板及其走线结构
CN105932025A (zh) * 2016-05-25 2016-09-07 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板和显示装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018224003A1 (zh) * 2017-06-09 2018-12-13 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
CN108196409A (zh) * 2018-01-02 2018-06-22 京东方科技集团股份有限公司 一种阵列基板、显示面板、显示装置和制作方法
CN108196409B (zh) * 2018-01-02 2022-01-28 京东方科技集团股份有限公司 一种阵列基板、显示面板、显示装置和制作方法
CN108873507A (zh) * 2018-06-01 2018-11-23 武汉华星光电半导体显示技术有限公司 阵列基板及显示面板
WO2019227856A1 (zh) * 2018-06-01 2019-12-05 武汉华星光电半导体显示技术有限公司 阵列基板及显示面板
CN108873507B (zh) * 2018-06-01 2021-03-16 武汉华星光电半导体显示技术有限公司 阵列基板及显示面板
WO2021042438A1 (zh) * 2019-09-02 2021-03-11 武汉华星光电半导体显示技术有限公司 阵列基板及其制造方法
CN111522171A (zh) * 2020-07-02 2020-08-11 友达光电（昆山）有限公司 显示装置
CN111522171B (zh) * 2020-07-02 2020-10-09 友达光电（昆山）有限公司 显示装置

Also Published As

Publication number Publication date
CN106206621B (zh) 2019-11-05

Similar Documents

Publication Publication Date Title
JP6534697B2 (ja) 有機発光表示装置及びその製造方法
CN106206621A (zh) 一种基板及其制备方法、显示面板、掩模板
EP3316308B1 (en) Flat panel display connecting front side to rear side of substrate using through hole
CN102629621B (zh) 一种电路、阵列基板及制作方法、显示器
US9825109B2 (en) Display device
CN105895655B (zh) 具有高孔径比的有机发光二极管显示器及其制造方法
US11641772B2 (en) Display device
TWI624096B (zh) 有機發光顯示裝置及其製造方法
CN110120463A (zh) 显示基板及其制备方法、显示装置
US20190214587A1 (en) Flexible organic light emitting display device
CN111381411B (zh) 阵列基板、显示面板和显示装置
US20200135838A1 (en) Organic light-emitting display device
CN106531763A (zh) 显示装置
CN108292712A (zh) 显示基板、显示面板、显示设备和制造显示基板和显示面板的方法
CN104698706B (zh) 一种阵列基板及其制造方法、显示装置
CN104867962B (zh) 一种oled阵列基板及其制作方法、oled显示装置
KR20170063326A (ko) 유기 발광 표시 장치
KR20160072406A (ko) 유기 발광 디스플레이 패널
WO2021078175A1 (zh) 显示基板及其制备方法、显示面板
CN107346777A (zh) 有源矩阵显示装置
CN207165572U (zh) 一种阵列基板及显示装置
CN108598114A (zh) 有机发光显示面板及其制备方法、显示装置
CN109300956A (zh) 一种有机发光显示面板及显示装置
CN113141779A (zh) 显示基板及其制作方法和显示装置
KR102583622B1 (ko) 유기 발광 표시장치 및 이의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20191105

Termination date: 20200909

CF01 Termination of patent right due to non-payment of annual fee