CN202585418U - 一种阵列基板的外围电路、阵列基板及液晶显示装置 - Google Patents

Abstract

本实用新型公开了一种阵列基板的外围电路、阵列基板及液晶显示装置，涉及液晶显示技术领域，用以避免彩膜基板切割工艺对阵列基板上的外围电路的破坏，提高液晶显示装置的良品率。本实用新型提供的阵列基板的外围电路包括：形成在基板上位于外围区域的电路层，以及位于所述电路层上的第一电路保护层；该外围电路还包括：位于所述第一电路保护层上，用于保护所述电路层的第二电路保护层。

Description

一种阵列基板的外围电路、阵列基板及液晶显示装置

技术领域

本实用新型涉及液晶显示技术领域，尤其涉及一种阵列基板的外围电路、阵列基板及液晶显示装置。 

背景技术

在薄膜晶体管液晶显示（Thin Film Transistor-Liquid Crystal Display，TFT-LCD）阵列基板的外围电路中，组成外围电路的基极引线和栅极引线均有保护层，在TFT阵列基板与彩膜基板对盒工艺后，还包括沿彩膜基板的切割线将彩膜切割掉一部分，使阵列基板上的外围电路裸露在外面，以便进行后续电路检测及制作模组(Module)。 

阵列基板的外围电路有两种布线方式：栅极引线和基极引线双层交替布线，以及栅极引线或基极引线单层布线。双层交替布线是指基极引线位于栅极引线之上，从左到右栅极引线和基极引线交替布线以免栅极引线和基极引线之间信号的串扰，即栅极引线和基极引线位于阵列基板上的同一区域。单层布线是指基极引线和栅极引线均位于基板之上，基极引线和栅极引线之间没有叠加，即基极引线和栅极引线位于阵列基板上的不同区域。 

阵列基板外围电路采取双层交替布线具体为：外围电路的栅极引线在制作TFT的栅极Gate层时制作，基极引线在制作TFT的源极和漏极（SD）层时制作。由于基极引线位于栅极引线之上，彩膜基板和阵列基板对盒后，在切割彩膜基板的过程中，很容易将位于阵列基板靠上的基极引线损坏。 

现有技术双层布线的外围电路截面图如图1所示，包括：基板10上的栅极引线20、位于栅极引线20上的栅极绝缘层30、位于栅极绝缘层30上的基极引线40，以及位于基极引线40上的钝化保护层50。由于栅极引线20位于 阵列基板的底层，基极引线40位于栅极引线20之上，栅极引线20同时受栅极绝缘层30和钝化保护层50的保护，保护层较厚，在TFT阵列基板与彩膜基板对盒后，沿彩膜基板的切割线切割彩膜时，不容易将栅极引线20损坏。但是，基极引线40仅受钝化保护层50的保护，保护层较薄，厚度一般在几纳米左右，并且钝化保护层50为氧化硅或者氮化硅绝缘层，这类绝缘层的硬度较低。因此，对于硬度较低且厚度较薄的钝化保护层50，在切割彩膜以露出其下面的阵列基板上的外围电路时，容易将钝化保护层50下面的基极引线甚至栅极引线切断，导致液晶显示装置良品率的降低。 

同理，单层布线的外围电路，其基极引线上面的保护层只有一层且为钝化保护层（氧化硅或者氮化硅绝缘层），栅极引线上面的保护层有两层，分别为栅极绝缘层和钝化保护层，彩膜切割工艺很容易将外围电路的钝化层损伤，将外围电路的基极引线或栅极引线损坏。 

综上所述，现有技术阵列基板的外围电路无论采取双层交替布线还是单层布线，在阵列基板与彩膜基板对盒后，切割彩膜时，因外围电路的保护电路较薄，并且硬度较低，很容易将外围电路损坏，降低液晶显示装置的良品率。 

实用新型内容

本实用新型实施例提供一种阵列基板的外围电路、阵列基板及液晶显示装置，用以避免在彩膜基板切割工艺过程中，对阵列基板上的外围电路的破坏，增加液晶显示装置的良品率。 

本实用新型实施例提供的一种阵列基板的外围电路，包括：形成在基板上位于外围区域的电路层，以及位于所述电路层上的第一电路保护层； 

该外围电路还包括：位于所述第一电路保护层上，用于保护所述电路层的第二电路保护层。 

较佳地，所述电路层包括： 

位于基板上外围区域的栅极引线； 

位于所述栅极引线上的栅极绝缘层； 

位于所述栅极绝缘层上的基极引线。 

较佳地，所述电路层包括： 

位于基板外围区域上的栅极引线； 

位于所述栅极引线上的栅极绝缘层； 

位于基板外围区域上的基极引线。 

较佳地，所述第二电路保护层为金属层或金属氧化物层。 

较佳地，所述第二电路保护层为制作阵列基板的像素电极层时保留像素电极层位于外围区域的且覆盖电路层的相应部分全部或者部分像素电极层，且与所述阵列基板上的像素电极相绝缘。 

较佳地，所述第二电路保护层为制作阵列基板像素电极层之后，专门在外围电路区域设置的一层外围电路保护层。 

较佳地，所述第二电路保护层覆盖阵列基板的整个外围区域，或 

所述第二电路保护层覆盖所述外围电路对应的区域；或 

所述第二电路保护层覆盖所述外围电路中基极引线对应的区域；或 

所述第二电路保护层覆盖所述外围电路中基极引线和栅极引线所对应的区域。 

本实用新型实施例提供的一种阵列基板，包括所述阵列基板的外围电路。 

本实用新型实施例提供的一种液晶显示装置，包括所述阵列基板。 

本实用新型实施例提供的一种阵列基板的外围电路，包括：形成在基板上位于外围区域的电路层，以及位于所述电路层上的第一电路保护层；该外围电路还包括：位于所述第一电路保护层上，用于保护所述电路层的第二电路保护层。通过在所述第一电路保护层上设置第二电路保护层，增加外围电路保护层的厚度，避免彩膜基板切割工艺对阵列基板上的外围电路的破坏，提高液晶显示装置的良品率。 

附图说明

图1为现有技术阵列基板的外围电路剖面结构示意图； 

图2为本实用新型实施例提供的包含外围电路的阵列基板的俯视图； 

图3为本实用新型实施例提供的阵列基板的外围电路剖面结构示意图； 

图4为本实用新型实施例提供的阵列基板的双层布线的外围电路剖面结构示意图； 

图5为本实用新型实施例提供的阵列基板的单层布线包含栅极引线的外围电路剖面结构示意图； 

图6为本实用新型实施例提供的阵列基板的单层布线包含基极引线的外围电路剖面结构示意图； 

图7为本实用新型实施例提供的阵列基板的单层布线包含基极引线和栅极引线的外围电路剖面结构示意图。 

具体实施方式

本实用新型实施例提供了一种阵列基板的外围电路、阵列基板及液晶显示装置，用以避免在彩膜基板切割工艺过程中，对阵列基板上的外围电路的破坏，提高液晶显示装置的良品率。 

参见图2，本实用新型实施例提供的外围电路位于阵列基板上，且位于阵列基板的像素区域之外的区域，也即位于阵列基板的外围区域。 

外围区域的外围电路区域分布有栅极引线和基极引线。栅极引线由阵列基板上像素区域的TFT的栅极引出来的引线组成，基极引线由所述TFT的源极或漏极引出来的引线组成，栅极引线和基极引线位于阵列基板的外围区域且裸露在外面，以便进行后续电路检测及制作模组(Module)。但是，彩膜基板和阵列基板在对盒工艺后，彩膜基板遮盖了阵列基板上的外围电路，并需要对彩膜基板进行切割。 

外围电路的引线有两种布线方式，双层交替布线方式和单层布线方式。现 有外围电路最外层均有一层保护层，但是该保护层较薄，硬度较低。本实用新型实施例，通过在现有的外围电路之上增加一层电路保护层，以增加外围电路上电路保护层的厚度，避免彩膜基板切割工艺或其他外界因素对阵列基板上的外围电路的破坏。 

需要说明的是，所述外围电路之上可以增加不止一层电路保护层。用以增加外围电路保护层的厚度。下面以增加一层保护层为例说明本实用新型的具体实施方式。 

本实用新型实施例中增加的外围电路保护层可以由以下方式实现： 

1、在制作TFT的像素电极铟锡氧化物（ITO）膜层时，保留阵列基板上外围区域的ITO膜层，该ITO膜层必须覆盖外围电路上的栅极引线和/或基极引线。 

2、专门在外围电路制作外围电路保护层。 

具体地，通过一定工艺流程，如镀膜、光刻、刻蚀等工艺流程，在制作好的TFT阵列基板上的外围区域制作一层保护层。 

所述外围区域可以为外围电路区域、整个外围区域或者外围电路相应的基极引线区域（针对双层交替布线），或外围电路相应的基极引线和栅极引线所对区域（针对单层交替布线）。 

所述保护层为硬度较高的膜层，其硬度至少高于位于其下方的保护层的硬度。 

所述保护层的材料可以是任意硬度高于位于其下方的保护层的硬度的材料。 

较佳地，所述保护层可以但不限于为金属层或者金属氧化物层。金属或金属氧化物层，硬度较高，不易被损伤。 

所述金属层可以为铝或者银等，所述金属氧化物层可以为ITO，或者其他金属氧化物层，可以透明或者不透明。一般情况下，位于所述本实用新型新增加的保护层下方的保护层的为SiOx层，其硬度较大。 

本实用新型实施例中增加的外围电路保护层，需与像素区域的部分结构绝缘，如需要与像素电极绝缘，或其他结构。 

3、在制作阵列基板最外层上的其他结构的膜层时，保留该膜层外围区域的膜层。 

上述通过在制作TFT的像素电极铟锡氧化物（ITO）膜层时，保留下来的阵列基板上外围区域的ITO膜层，不但增加了外围电路保护层的厚度，而且该ITO材料为金属氧化物材料，硬度较高，不易被损伤。更重要的是，该ITO电路保护层和TFT的像素电极ITO层在同一次制作工艺中形成，并没有增加镀膜制作工艺，对液晶显示装置的产能没有影响。所述在制作阵列基板最外层上的其他结构的膜层时，保留该膜层外围区域的膜层，同样不会增加镀膜制作工艺，对液晶显示装置的产能没有影响。 

需要说明的是，当需要在所述外围电路之上增加不止一层电路保护层时，可以利用上述步骤中的增加外围电路保护层的方式。 

下面结合附图对本实用新型实施例提供的外围电路的结构进行说明。 

参见图3，本实用新型实施例提供的一种阵列基板的外围电路，包括： 

形成在阵列基板1上位于外围区域的单层布线的电路层2或者双层交替布线的电路层2，以及位于电路层2上的第一电路保护层3；该外围电路还包括：位于第一电路保护层3上，用于保护电路层2的第二电路保护层4，该第二电路保护层4为本实用新型实施例新增加的电路保护层。 

第二电路保护层4可以为制作阵列基板像素电极层之后，专门在外围电路区域设置的一层外围电路保护层。 

第二电路保护层4可以覆盖阵列基板的整个外围区域，或 

覆盖所述外围电路对应的区域；或 

覆盖所述外围电路中基极引线对应的区域；或 

覆盖所述外围电路中基极引线和栅极引线所对应的区域。 

较佳地，该第二电路保护层4为制作阵列基板中TFT的像素电极ITO层 时保留ITO层位于外围区域的覆盖电路层的相应部分或全部ITO层，且与所述阵列基板上的像素电极相绝缘。 

较佳地，所述保留下来的外围区域的ITO保护层可以是覆盖整个外围区域的ITO层，这样该ITO膜层既可以保护外围区域内的外围电路，也可以保护阵列基板外围电路之外的外围区域。 

较佳地，所述保留下来的外围区域的ITO保护层还可以是仅覆盖外围电路区域相对应的部分。 

较佳地，所述保留下来的外围区域的ITO保护层还可以是仅覆盖外围电路的基极引线和/或栅极引线对应的部分，即外围区域保留下来的ITO仅仅是用于保护外围电路的基极引线或栅极引线（针对引线双层布线）或同时保护基极引线和栅极引线（针对引线单层布线）。 

需要说明的是，本实用新型实施例新增加的保护层为在制作第一电路保护层之后，在制作TFT的其他结构膜层时，利用该膜层覆盖外围区域的部分，将该外围区域的膜层部分和制作TFT的所述其他结构的膜层部分相绝缘，无论该新增加的膜层为何种类型的膜层，其没有信号的连接，仅充当保护层。所以，本实用新型实施例所述的膜层不限于为ITO膜层，也不限于为仅利用制作像素电极时镀的ITO膜层，也不限于只增加一层电路保护层。 

下面对本实用新型实施例提供的单层布线的电路层以及双层交替布线的电路层2的外围电路进行详细说明。 

参见图4，为本实用新型实施例提供的电路层双层式布线的外围电路，包括： 

电路层2，该电路层2包括：形成在阵列基板1上位于外围电路区域的栅极引线21、位于栅极引线21上的栅极绝缘层22，以及位于栅极绝缘层22上的基极引线23； 

位于电路层2中基极引线23上的第一电路保护层3； 

位于第一电路保护层3上的第二电路保护层4； 

其中，基极引线23位于栅极引线21之间的夹缝中，并和栅极引线21位于不同的层，这样的结构能够避免基极引线和栅极引线电路信号的串扰。 

在实际制作外围电路的过程中，所述双层布线式外围电路还包括：位于栅极绝缘层22和基极引线23之间的半导体层，由于该半导体层没有被施加任何信号，作为绝缘层，并不影响外围电路的工作。 

本实用新型实施例提供的单层式布线的外围电路包括： 

电路层，该电路层具体包括：位于阵列基板上外围区域的栅极引线；位于所述栅极引线上的栅极绝缘层；位于所述阵列基板上的基极引线； 

位于所述电路层中栅极绝缘层和基极引线上的第一电路保护层； 

位于所述第一电路保护层上的第二电路保护层。 

所述栅极引线和基极引线在阵列基板外围区域的不同区域，即栅极引线所覆盖的阵列基板的区域与基极引线所覆盖的阵列基板的区域没有重叠部分。 

参见图5，为本实用新型实施例提供的单层式布线中，只包含有栅极引线电路层的外围电路，具体包括： 

形成在阵列基板1上位于外围电路区域的栅极引线21； 

位于栅极引线21上的栅极绝缘层22； 

位于所述栅极绝缘层22上的第一电路保护层3； 

以及位于第一电路保护层3上的第二电路保护层4。 

此时，单层布线式栅极引线电路的外围电路共有三层保护层，分别为：栅极绝缘层，第一电路保护层和第二电路保护层，也就是说栅极绝缘层也作为一层电路的保护层，其中，栅极绝缘层和第一电路保护层都可以为氮化硅层或氧化硅层（SiNx层或SiOx层），第二电路保护层为ITO层。相对于现有技术的电路保护层，厚度增加，同理，该实施例中的第二电路保护层和图4中的电路保护层一样，和TFT的像素电极在同一次制作工艺中完成。 

参见图6，为本实用新型实施例提供的单层布线中，只包含有基极引线电路层的外围电路，具体包括： 

形成在阵列基板1上位于外围电路区域的基极引线23； 

位于基极引线23上的第一电路保护层3，该保护层为氮化硅层或氧化硅层（SiNx层或SiOx层）等绝缘层。 

位于第一电路保护层3上，用于保护基极引线23的第二电路保护层4。 

其中，所述基板1上以及基极引线23之间，还可以包括栅极绝缘层，该层是在形成TFT的栅极绝缘层时一起形成的，由于对外围电路没有任何影响，也不必要专门将其刻蚀掉，节约工艺流程。 

为了更清楚地说明单层布线外围电路基极引线和栅极引线的位置关系，参见图7为设置在阵列基板某一侧的单层布线外围电路。从阵列基板上引出来的栅极引线21和基极引线23的线为从左到右一排，没有阵列基板上下位置重叠的引线。可以看出基极引线23有两层保护层，第一电路保护层3以及第二电路保护层4。栅极引线21有三层保护层，除第一电路保护层3以及第二电路保护层4之外，还包括位于栅极引线21上的栅极绝缘层22。相对于现有技术基极引线只有一层保护层和栅极引线有两层保护层的外围电路，明显增加了保护层的厚度。当然，单层布线基极引线和栅极引线不一定设置在阵列基板的同一侧，可以设置在阵列基板的不同侧。 

本实用新型实施例图3致图7所示的外围电路，第二电路保护层4可以为金属层或金属氧化物层。 

本实用新型实施例提供的一种阵列基板，包括所述阵列基板的外围电路。 

本实用新型实施例提供的一种液晶显示装置，包括所述阵列基板。 

本实用新型形成所述阵列基板上保护外围电路的第二电路保护层的较佳的实施例为：在制作阵列基板的TFT的像素电极时完成。因此，下面通过形成所述阵列基板的TFT的工艺流程，说明较佳实施例中形成所述第二电路保护层的具体过程。 

首先介绍双层式交替布线的外围电路上第二保护层的实现方式，具体包括以下步骤： 

1、制作TFT的栅极和外围电路的栅极引线。 

在一张清洗干净的玻璃基板上形成一定厚度的金属膜层，对该金属膜层进行光刻及刻蚀工艺，形成像素区域内TFT的栅极，以及外围电路的栅极引线。具体地，光刻工艺过程，同时制作TFT的栅极和外围电路的栅极引线图案，刻蚀工艺过程，同时形成TFT的栅极和外围电路的栅极引线。 

外围电路的栅极引线可以制作在玻璃基板外围四周的某一边上，或者某几个边上，这要根据后续电路检测及制作模组(Module)的方便性来设置。具体可以在光刻工艺过程中选择形成外围电路的栅极引线在玻璃基板上的位置。 

2、制作TFT的栅极绝缘层和外围电路的栅极绝缘层。 

在形成有所述TFT的栅极和外围电路的栅极引线的基板上，形成一定厚度的绝缘层，该绝缘层可以为氧化硅或者氮化硅层。该绝缘层覆盖整个玻璃基板，同时作为TFT的栅极的绝缘层以及作为所述外围电路的栅极引线的绝缘层，外围电路的栅极引线的绝缘层（栅极绝缘层）用于和位于外围电路的栅极引线上的基极引线相绝缘。 

3、制作TFT的源极和漏极，以及外围电路的基极引线。 

在形成有所述栅极绝缘层的玻璃基板上，形成一层金属层，对该金属层进行光刻和刻蚀工艺，形成像素区域内TFT的源极和漏极，以及外围区域的外围电路的基极引线。在光刻工艺过程中，将外围电路的基极引线图案形成在步骤1中外围电路的栅极引线覆盖区域的上方。所述基极引线具体形成在所述两条相邻的栅极引线之间。即，相对于阵列基板从左到右，栅极引线和基极引线交替布置。这样就形成了外围电路的栅极引线和基极引线双层布线且左右交替布线的电路结构。 

4、制作TFT的钝化保护层和外围电路的第一电路保护层。 

在形成有所述TFT的源极和漏极，以及外围电路的基极引线的玻璃基板上，形成一层绝缘层，该绝缘层可以是氧化硅或氮化硅层。由于该绝缘层形成在整个玻璃基板上，覆盖TFT和外围电路。因此，其作为TFT的钝化保护层， 并作为外围电路的第一电路保护层。 

5、制作TFT的像素电极，以及外围电路的第二电路保护层。 

在形成有所述TFT的钝化保护层和外围电路的第一电路保护层的玻璃基板上，形成一层ITO金属氧化物膜层。对该ITO膜层进行光刻，同时形成像素区域的像素电极的膜层图案，以及覆盖所述外围区域的用于保护外围电路的ITO膜层图案。通过刻蚀工艺保留所述像素电极膜层以及覆盖所述外围电路的ITO膜层。由于所述外围电路是双层式布线，所以外围电路占据外围区域的面积较小。外围电路的ITO膜层可以形成在整个外围区域，也可以形成在外围电路对应的区域，或者也可以形成在基极引线所覆盖的区域，即每条基极引线覆盖的区域。 

需要说明的是，在形成所述外围电路的ITO膜层时，保证像素电极和外围电路的ITO相绝缘。该覆盖所述外围电路的ITO膜层作为外围电路的第二电路保护层，由于该膜层不与任何电路相连，只充当外围电路的保护层。并且，该外围电路的保护层为金属氧化物膜层，其硬度较高，不易受外界的刮伤或破坏，也可以避免在彩膜基板切割工艺过程中对阵列基板上的外围电路的破坏，该结构可以提高液晶显示装置的良品率。更重要的是，在上述步骤5中，第二电路保护层是在形成ITO像素电极的过程中形成的，只需要在光刻和刻蚀工艺过程中，保留位于外围电路上面的ITO膜层，该膜层为现有技术在制作像素电极过程中被抛弃的ITO膜层，形成该膜层的过程中，没有增加其他制作工艺，实现简单，不会影响液晶显示装置的产能。 

通过上述步骤形成具有像素区域的TFT结构以及具有双层式交替布线的外围电路的阵列基板，在此过程中形成了本实用新型提供的第二电路保护层。 

下面介绍单层式布线的外围电路上第二保护层的实现方式，其实现过程和形成具有双层式交替布线的外围电路的过程相似。区别在于如下内容： 

上述步骤3中制作外围电路的基极引线的过程不同于双层式布线。单层式布线的外围电路，制作TFT的源极和漏极，以及外围电路的基极引线具体如下： 

在上述步骤2中形成有所述栅极绝缘层的玻璃基板上，形成一层金属层，对该金属层进行光刻和刻蚀工艺，形成像素区域内TFT的源极和漏极，以及外围区域内外围电路的基极引线，不同的是，该基极引线形成于外围电路的栅极引线所在基板区域之外的外围区域。即栅极引线所覆盖的阵列基板的区域与基极引线所覆盖的阵列基板的区域没有重叠部分。 

在步骤5中，外围区域的ITO膜层覆盖外围区域的栅极引线和外围区域的基极引线。或者ITO覆盖整个外围区域，或者ITO仅覆盖基极引线，以及栅极引线。上述ITO覆盖整个外围区域的设置方式，ITO膜层可以作为外围区域的第二电路保护层，而且刻蚀工艺简单。 

综上所述，本实用新型实施例提供了一种阵列基板的外围电路，该外围电路至少包括两层电路保护层，保护层较厚，避免外界因素对外围电路的损坏。较佳地，增加外围电路的保护层的厚度可以通过在TFT像素电极制作的过程中，保留位于外围电路上面的ITO层，且使得外围电路上面的ITO层与像素电极绝缘，即对位于外围电路上面的ITO不加任何电压及信号，只充当外围电路的保护层，不会对TFT的特性产生任何影响，也不会引起TFT制作工艺步骤的增加，利用了制作像素电极时的ITO，增加了外围电路的保护层，防止切割彩膜时对电路的损坏，而且还能够保护整个外围电路免受其他外界因素对电路的破坏，提高了LCD的成品率。 

显然，本领域的技术人员可以对本实用新型进行各种改动和变型而不脱离本实用新型的精神和范围。这样，倘若本实用新型的这些修改和变型属于本实用新型权利要求及其等同技术的范围之内，则本实用新型也意图包含这些改动和变型在内。 

Claims (9)

1.一种阵列基板的外围电路，包括：形成在基板上位于外围区域的电路层，以及位于所述电路层上的第一电路保护层；其特征在于，该外围电路还包括：

位于所述第一电路保护层上，用于保护所述电路层的第二电路保护层。

2.根据权利要求1所述的外围电路，其特征在于，所述电路层包括：

位于基板上外围区域的栅极引线；

位于所述栅极引线上的栅极绝缘层；

位于所述栅极绝缘层上的基极引线。

3.根据权利要求1所述的外围电路，其特征在于，所述电路层包括：

位于基板外围区域上的栅极引线；

位于所述栅极引线上的栅极绝缘层；

位于基板外围区域上的基极引线。

4.根据权利要求1、2或3所述的外围电路，其特征在于，所述第二电路保护层为金属层或金属氧化物层。

5.根据权利要求4所述的外围电路，其特征在于，所述第二电路保护层为制作阵列基板的像素电极层时保留像素电极层位于外围区域的全部或者部分像素电极层，且与所述阵列基板上的像素电极相绝缘。

6.根据权利要求4所述的外围电路，其特征在于，所述第二电路保护层为制作阵列基板像素电极层之后，专门在外围电路区域设置的一层外围电路保护层。

7.根据权利要求5或6所述的外围电路，其特征在于，所述第二电路保护层覆盖阵列基板的整个外围区域，或

所述第二电路保护层覆盖所述外围电路对应的区域；或

所述第二电路保护层覆盖所述外围电路中基极引线对应的区域；或

所述第二电路保护层覆盖所述外围电路中基极引线和栅极引线所对应的 区域。

8.一种阵列基板，其特征在于，包括权利要求1-7任一权项所述的外围电路。

9.一种液晶显示装置，其特征在于，包括权利要求8所述的阵列基板。 

Images