CN104460147B - 薄膜晶体管阵列基板、制造方法及显示装置 - Google Patents

薄膜晶体管阵列基板、制造方法及显示装置 Download PDF

Info

Publication number
CN104460147B
CN104460147B CN201410667245.XA CN201410667245A CN104460147B CN 104460147 B CN104460147 B CN 104460147B CN 201410667245 A CN201410667245 A CN 201410667245A CN 104460147 B CN104460147 B CN 104460147B
Authority
CN
China
Prior art keywords
film transistor
layer
tft
insulating barrier
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410667245.XA
Other languages
English (en)
Other versions
CN104460147A (zh
Inventor
徐向阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201410667245.XA priority Critical patent/CN104460147B/zh
Priority to PCT/CN2014/093462 priority patent/WO2016078170A1/zh
Priority to US14/416,634 priority patent/US20160148950A1/en
Publication of CN104460147A publication Critical patent/CN104460147A/zh
Application granted granted Critical
Publication of CN104460147B publication Critical patent/CN104460147B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供一种薄膜晶体管阵列基板，所述薄膜晶体管阵列基板包括基板，形成在基板的栅格排列的多个薄膜晶体管与多个开口区域，还包括设于基板上的第一绝缘保护层、彩膜层、像素电极、公共电极、第二绝缘保护层、过孔、绝缘层及黑矩阵，所述第一绝缘保护层形成于多个薄膜晶体管及多个开口区域上方，所述薄膜晶体管包括栅极及漏极，所述像素电极通过过孔与漏极连接，所述黑矩阵位于所述绝缘层上方或者像素电极与绝缘层上方，用于遮挡所述薄膜晶体管及过孔。本发明还提供一种显示装置及薄膜晶体管阵列基板制作方法。

Description

薄膜晶体管阵列基板、制造方法及显示装置
技术领域
本发明涉及薄膜晶体管的液晶显示制造领域，尤其涉及一种薄膜晶体管阵列基板、薄膜晶体管阵列基板的制造方法及具有薄膜晶体管阵列基板的显示装置。
背景技术
随着科技的进步，液晶显示装置都在向着高透过率、高分辨率、低功耗等方向发展。其中，分辨率越高，使得每一个彩膜层的尺寸越小，当彩膜层的边长由几十微米变为十几微米时，显然，彩膜层的尺寸得到了大幅度的减小，此时，若划分彩膜层的黑矩阵的宽度仍然保持不变，相对于彩膜层而言，黑矩阵将变得明显，将会影响显示装置的显示效果。
因此，将彩色滤光片与阵列基板集成在一起的其中一种集成技术(Color Filteron Array，简称COA)应运而生。由于此时黑矩阵位于阵列基板上，在适当减小黑矩阵的宽度时，也能保证黑矩阵能够充分遮挡栅线、数据线和薄膜晶体管单元等需遮光的结构，同时，减少漏光现象发生的可能性，在提高分辨率、透过率的同时又保证了显示装置的显示效果。
但是，传统的COA黑矩阵通常位于薄膜晶体管的漏极和像素电极之间，为了实现漏极与像素电极之间的电连接，需要在黑矩阵形成过孔，该过孔会影响黑矩阵对漏极的遮光效果，导致漏极反射来自过孔一侧的光，降低了显示装置的显示效果。
发明内容
本发明提供一种薄膜晶体管阵列基板及其制造方法，能够避免漏极经过孔反光而影响黑矩阵对漏极的遮光效果，从而提高薄膜晶体管阵列基板的良率，保证显示装置的现实效果。
本发明还涉及一种显示装置。
本发明提供一种薄膜晶体管阵列基板，所述薄膜晶体管阵列基板包括基板，形成在基板的栅格排列的多个薄膜晶体管与多个开口区域，还包括设于基板上的第一绝缘保护层、彩膜层、像素电极、公共电极、第二绝缘保护层、过孔、绝缘层及黑矩阵，所述第一绝缘保护层形成于多个薄膜晶体管及多个开口区域上方，所述薄膜晶体管包括栅极及漏极，所述像素电极通过过孔与漏极连接，所述黑矩阵位于所述绝缘层上方或者像素电极与绝缘层上方，用于遮挡所述薄膜晶体管及过孔。
其中，所述彩膜层、第二绝缘保护层、公共电极、绝缘层及像素电极依次层叠的形成于第一绝缘保护层上并覆盖所述薄膜晶体管及开口区域，所述过孔设于彩膜层对应漏极的区域，所述像素电极延伸至过孔内，所述黑矩阵位于所述过孔内的像素电极上以及位于所述薄膜晶体管正上方的绝缘层上。
其中，所述彩膜层、第二绝缘保护层、像素电极、绝缘层及公共电极依次形层叠的成于第一绝缘保护层上并覆盖所述薄膜晶体管及开口区域，所述过孔设于彩膜层对应漏极的区域，所述绝缘层形成于所述像素电极上，所述像素电极及绝缘层均延伸至过孔内，所述黑矩阵位于所述过孔内的绝缘层上以及位于所述薄膜晶体管正上方的绝缘层上。
其中，所述薄膜晶体管包括源极，所述栅极设置于所述源极与所述漏极的下方，所述源极与所述漏极分居在所述栅极的两侧且在正投影方向上分别与所述栅极部分重叠，所述源极与所述漏极之间开设有沟槽，所述黑矩阵位于所述源极、漏极及沟槽的上方并覆盖所述源极、漏极及沟槽。
其中，所述基板上还设有交叉设置的数据线和栅线，所述数据线与栅线在所述基板上定义出设置所述薄膜晶体管的薄膜晶体管区域及开口区域。
本发明提供一种显示装置，包括项所述的薄膜晶体管阵列基板。
本发明提供一种薄膜晶体管阵列基板的制造方法，所述制造方法包括：
提供一基板，并设置薄膜晶体管区域、开口区域及过孔；
在所述基板的上薄膜晶体管区域形成第一金属层，图案化第一金属层形成包括栅极的图形；
在形成所述第一金属层的基板的表面及所述第一金属层上形成栅极绝缘层、半导体层及第二金属层，所述栅极绝缘层、所述半导体层及所述第二金属层依次层叠设置，
图案化半导体层及第二金属层形成包括源极、漏极、源过渡层、漏过渡层及沟道区图形；
在薄膜晶体管上及开口区域内形成第一绝缘保护层、在第一绝缘保护层上依次形成彩膜层、第二绝缘保护层、公共电极、绝缘层及像素电极；其中，在形成绝缘层时形成过孔，所述像素电极形成于绝缘层上延伸至过孔内；
在所述过孔内的像素电极上以及位于所述薄膜晶体管正上方的绝缘层上形成黑矩阵，其中，所述黑矩阵与所述开口区域相邻设置。
本发明提供一种薄膜晶体管阵列基板的制造方法，所述制造方法包括：
提供一基板，并设置薄膜晶体管区域、开口区域及过孔；
在所述基板的上薄膜晶体管区域形成第一金属层，图案化第一金属层形成包括栅极的图形；
在形成所述第一金属层的基板的表面及所述第一金属层上形成栅极绝缘层、半导体层及第二金属层，所述栅极绝缘层、所述半导体层及所述第二金属层依次层叠设置，
图案化半导体层及第二金属层形成源极、漏极、源过渡层、漏过渡层及沟道区图形；
在薄膜晶体管区域及开口区域内形成第一绝缘保护层、在第一绝缘保护层上依次形成彩膜层、第二绝缘保护层、像素电极、绝缘层及公共电极；其中，所述绝缘层形成于所述像素电极上，所述像素电极及绝缘层均延伸至过孔内。
在所述过孔内的绝缘层上以及位于所述薄膜晶体管正上方的绝缘层上形成黑矩阵，其中，所述黑矩阵与所述开口区域相邻设置。
其中，在形成所述绝缘层的步骤中，还包括在对应着漏极的区域形成所述过孔的步骤。
其中，在形成所述第二绝缘保护层的步骤中，还包括在对应着漏极的区域形成所述过孔的步骤。
本发明的薄膜晶体管阵列基板的黑矩阵设置于所述薄膜晶体管及过孔的正上方区域，并形成于所述像素电极上或者像素电极与绝缘层上，有效遮挡了过孔处的源极、漏极对环境的光线产生的反射光，避免了对显示装置的显示效果的影响，保证了画面的显示质量。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明一较佳实施方式的薄膜晶体管的剖面图。
图2为本发明另一较佳实施方式的薄膜晶体管的剖面图。
图3是图1所示的薄膜晶体管的制造方法流程图。
图4是图2所示的薄膜晶体管的制造方法流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明保护一种薄膜晶体管阵列基板及具有所述薄膜晶体管阵列基板的显示装置。所述薄膜晶体管阵列基板包括基板以及在基板1上交叉设置的多条数据线和多条栅线(图中未具体示出数据线与栅线)，数据线与栅线将基板划分为栅格排列的多个薄膜晶体管区域与多个开口区域，每个薄膜晶体管区域内设置有一个薄膜晶体管。所述开口区域及为显示装置的透光区。本实施例中一一个薄膜晶体管及开口区域为例进行说明。
请参阅图1，所述薄膜晶体管阵列基板还包括设于基板10上的第一绝缘保护层11、彩膜层12、像素电极13、公共电极14、第二绝缘保护层15、过孔16、绝缘层17及黑矩阵18，所述第一绝缘保护层11形成于多个薄膜晶体管20及多个开口区域30上方。所述彩膜层12采用彩色光阻材料形成，彩色光阻材料具有滤光功能，具有色饱和度高、透光率好等特点。所述第一绝缘保护层与所述第二绝缘保护层为氮化硅材料制成。
所述薄膜晶体管20包括依次层叠设置的栅极21及栅绝缘层22、有源层23、源极24和漏极25，所述像素电极13通过过孔16与漏极22连接，所述黑矩阵18位于所述绝缘层17上方或者像素电极13与绝缘层17上方，用于遮挡所述薄膜晶体管20及过孔16。本实施例中，该薄膜晶体管10为底栅型，栅极2 1设置于源极24与漏极25的下方。所述源极24与所述漏极25分居在所述栅极21的两侧且在正投影方向上分别与所述栅极21部分重叠，所述源极24与所述漏极25之间开设有沟槽26。
彩膜层12通常包括多个颜色的光阻材料，例如：彩膜层12可以包括红色光阻材料、绿色光阻材料和蓝色光阻材料，也可以包括红色光阻材料、绿色光阻材料、蓝色光阻材料和黄色光阻材料，甚至可以包括透明色光阻材料、酒红色光阻材料等，具体颜色可以根据设计要求进行调整，在此不做限定。
在本发明第一实施例中，所述彩膜层12、第二绝缘保护层15、公共电极14、绝缘层17及像素电极13依次层叠的形成于第一绝缘保护层11上并覆盖所述薄膜晶体管20及开口区域30，所述过孔16设于彩膜层12对应漏极25的区域，所述像素电极13延伸至过孔16内，所述黑矩阵18位于所述过孔16内的像素电极13上以及位于所述薄膜晶体管正上方的绝缘层17上。本实施例中，所述黑矩阵18位于所述源极24、漏极25及沟槽26的上方并覆盖所述源极24、漏极25及沟槽26以及过孔16。
具体的，本实施例的薄膜晶体管的栅极21设置于基板10上；栅绝缘层22设置于栅极21的上方；有源层23设置于栅绝缘层22的上方；源极24与漏极25设置于有源层23的上方，源极24与漏极25分居在栅极21的两侧且在正投影方向上分别与栅极21部分重叠，源极24与漏极25之间开设有沟槽26，其中：栅极21与所述栅线连接，源极524与数据线连接，栅线与数据线交叉设置。第一绝缘保护层11设置于源极24与漏极25的上方，并完全覆盖沟槽26，同时覆盖所述开口区域30；彩膜层112设置于第一绝缘保护层11的上方，第二绝缘保护层15覆盖所述彩膜层12。公共电极14及绝缘层17依次形成于第二绝缘保护层15上，然后像素电极13覆盖所述绝缘层17并延伸至过孔16内。最后形成所述黑矩阵，所述黑矩阵18位于所述源极24、漏极25及沟槽26的上方并覆盖所述源极24、漏极25及沟槽26以及过孔16。
如图2所示，在另一实施例中，所述彩膜层12、第二绝缘保护层15、像素电极13、绝缘层17及公共电极14依次形层叠的成于第一绝缘保护层11上并覆盖所述薄膜晶体管20及开口区域30，所述过孔16设于彩膜层12对应漏极25的区域，所述绝缘层17形成于所述像素电极13上，所述像素电极13及绝缘层17均延伸至过孔16内，所述黑矩阵18位于所述过孔16内的绝缘层17上以及位于所述薄膜晶体管20正上方的绝缘层17上。
本发明的薄膜晶体管阵列基板的黑矩阵设置于所述薄膜晶体管及过孔的正上方区域，并形成于所述像素电极13上或者像素电极13与绝缘层17上，有效遮挡了过孔16处的源极24、漏极25对环境的光线产生的反射光，避免了对显示装置的显示效果的影响，保证了画面的显示质量。
本发明还包括具有上述的阵列基板的显示装置。其中，显示装置还包括封装基板，封装基板与阵列基板对盒封装，封装基板与阵列基板之间设置有隔垫物、并填充有液晶。本实施例中的显示装置可以为：液晶面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本发明针对上述两种实施例还提供了薄膜晶体管阵列基板的制造方法，在阐述具体制备方法之前，应该理解，在本发明中，构图工艺，可只包括光刻工艺，或，包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图形的工艺；光刻工艺，是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。可根据本发明中所形成的结构选择相应的构图工艺。
请参阅图3，当所述黑矩阵18位于所述过孔16内的像素电极13上以及位于所述薄膜晶体管正上方的绝缘层17上时。具体形成方法如下步骤：
步骤S1，提供一基板，并设置薄膜晶体管区域及开口区域；
步骤S2，在所述基板的上薄膜晶体管区域形成薄膜晶体管，主要是，在基板上形成第一金属层，图案化第一金属层形成包括栅极的图形；
步骤S3，在形成所述第一金属层的基板的表面及所述第一金属层上形成栅极绝缘层、半导体层及第二金属层，所述栅极绝缘层、所述半导体层及所述第二金属层依次层叠设置，
步骤S4，图案化半导体层及第二金属层形成包括源极、漏极、源过渡层、漏过渡层及沟道区图形；
在上述步骤中，均根据现有技术的薄膜晶体管制作方法形成所述薄膜晶体管20的依次层叠设置的栅极21及栅绝缘层22、有源层23、源极24和漏极25。在本实施例中，所述源极与所述漏极采用a-Si材料或金属氧化物(Oxide)材料，通过构图工艺形成；或者，所述源极与所述漏极采用多晶硅(LTPS)材料，通过晶化、离子注入的方式形成，这里不做限定。
步骤S5，在薄膜晶体管上及开口区域内形成第一绝缘保护层11、在第一绝缘保护层11上依次形成彩膜层12、第二绝缘保护层15、公共电极14、绝缘层17、过孔16及像素电极13；其中，所述像素电极13形成于绝缘层17上延伸至过孔16内。
在该步骤中包括步骤S51，在所述薄膜晶体管20及开口区域30内形成第一绝缘保护层11。
步骤S52，在第一绝缘保护层11上形成彩膜层12，所述彩膜层12正投影于所述源极24和漏极25上方及开口区域内。
具体的，采用构图工艺形成彩膜层12。可采用刮涂方式,或旋涂方式,或刮涂与旋涂结合的方式，先在薄膜晶体管的上表面形成一种颜色的光阻材料层，然后采用光刻工艺(包括曝光、显影等步骤)形成对应颜色的光阻材料图形；接着，重复上述过程，直到所有颜色的光阻材料图形都形成，即形成了彩膜层12。
步骤S53，通过现有技术在彩膜层12上形成第二绝缘保护层15及公共电极14；
步骤S54，在公共电极14上形成绝缘层17，在该步骤中，在公共电极14的上方形成绝缘层17，所述绝缘层17完全覆盖处于下方的各层。
此外，在绝缘层17的形成过程中，还在对应着漏极25的区域形成过孔16，该步骤主要是通过现有技术实现，容易理解的是，通过曝光工艺，采用的掩模板在对应着漏极25的区域为绝缘材料完全去除区，以使得对应区域的绝缘材料在显影工艺后被完全去除，从而形成绝缘层17中的过孔16。
步骤S55，在绝缘层17上方形成像素电极13；在该步骤中，在绝缘层17上方采用构图工艺形成包括像素电极13的图案。像素电极13采用采用氧化铟锡(Indium Tin Oxide，简称ITO)形成，像素电极13覆盖所述过孔16的内壁并与漏极25连接。
步骤S6，在所述过孔16内的像素电极13上以及位于所述薄膜晶体管正上方的绝缘层17上形成黑矩阵18，其中，所述黑矩阵18与所述开口区域30相邻设置。在步骤中，通过构图工艺形成所述黑矩阵18，所述黑矩阵18正投影于所述源极24、漏极25及栅线。
本实施例中，所述第一金属层的材质选自铜、钨、铬、铝及其组合的其中之一。
所述栅极绝缘层的材质选择氧化硅、氮化硅层，氮氧化硅层及其组合的其中之一。所述第二金属层的材质选自铜、钨、铬、铝及其组合的其中之一。其中所述半导体层用于形成所述薄膜晶体管的源极和漏极之间导通或者断开的通道。
请参阅图4，当所述黑矩阵18位于所述过孔16内的绝缘层17上以及位于所述薄膜晶体管20正上方的绝缘层17上时。制造方法的步骤除了步骤5与步骤6有不同之外其他步骤均相同，具体区别如下：
步骤S5中的步骤S53是先形成像素电极13再形成公共电极14。具体为步骤S43，通过现有技术在彩膜层12上形成第二绝缘保护层15及像素电极13；
此外，在第二绝缘保护层15的形成过程中，还在对应着漏极25的区域形成过孔16，该步骤主要是通过现有技术实现，容易理解的是，通过曝光工艺，采用的掩模板在对应着漏极25的区域为绝缘材料完全去除区，以使得对应区域的绝缘材料在显影工艺后被完全去除，从而形成第二绝缘保护层15中的过孔16。
步骤S54，在第二绝缘保护层15上采用用构图工艺形成包括像素电极13的图案。所述像素电极13覆盖所述过孔16内壁。
步骤S55，在像素电极13上形成绝缘层17，在该步骤中，绝缘层17在像素电极13的上方形成，所述绝缘层17完全覆盖处于下方的各层以及所述过孔16。
步骤S56，在绝缘层17上方形成公共电极14；在该步骤中，在绝缘层17上方采用构图工艺形成包括公共电极14的图案。公共电极14采用采用氧化铟锡(Indium Tin Oxide，简称ITO)形成。
步骤S6，在所述过孔16上方以及位于所述薄膜晶体管正上方的绝缘层17上形成黑矩阵18，其中，所述黑矩阵18与所述开口区域30相邻设置。在步骤中，通过构图工艺形成所述黑矩阵18，所述黑矩阵18正投影于所述源极24、漏极25及过孔16。
以上所揭露的仅为本发明一种较佳实施例而已，当然不能以此来限定本发明之权利范围，本领域普通技术人员可以理解实现上述实施例的全部或部分流程，并依本发明权利要求所作的等同变化，仍属于发明所涵盖的范围。

Claims (10)

1.一种薄膜晶体管阵列基板，所述薄膜晶体管阵列基板包括基板，形成在基板的栅格排列的多个薄膜晶体管与多个开口区域，还包括设于基板上的第一绝缘保护层、彩膜层、像素电极、公共电极、第二绝缘保护层、过孔、绝缘层及黑矩阵，所述第一绝缘保护层形成于多个薄膜晶体管及多个开口区域上方，所述薄膜晶体管包括栅极及漏极，所述像素电极通过过孔与漏极连接，其特征在于，所述黑矩阵位于所述绝缘层上方或者像素电极与绝缘层上方，用于遮挡所述薄膜晶体管及过孔。
2.如权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述彩膜层、第二绝缘保护层、公共电极、绝缘层及像素电极依次层叠的形成于第一绝缘保护层上并覆盖所述薄膜晶体管及开口区域，所述过孔设于彩膜层对应漏极的区域，所述像素电极延伸至过孔内，所述黑矩阵位于所述过孔内的像素电极上以及位于所述薄膜晶体管正上方的绝缘层上。
3.如权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述彩膜层、第二绝缘保护层、像素电极、绝缘层及公共电极依次形层叠的成于第一绝缘保护层上并覆盖所述薄膜晶体管及开口区域，所述过孔设于彩膜层对应漏极的区域，所述绝缘层形成于所述像素电极上，所述像素电极及绝缘层均延伸至过孔内，所述黑矩阵位于所述过孔内的绝缘层上以及位于所述薄膜晶体管正上方的绝缘层上。
4.如权利要求2或3任一项所述的薄膜晶体管阵列基板，其特征在于，所述薄膜晶体管包括源极，所述栅极设置于所述源极与所述漏极的下方，所述源极与所述漏极分居在所述栅极的两侧且在正投影方向上分别与所述栅极部分重叠，所述源极与所述漏极之间开设有沟槽，所述黑矩阵位于所述源极、漏极及沟槽的上方并覆盖所述源极、漏极及沟槽。
5.如权利要求2或3任一项所述的薄膜晶体管阵列基板，其特征在于，所述基板上还设有交叉设置的数据线和栅线，所述数据线与栅线在所述基板上定义出设置所述薄膜晶体管的薄膜晶体管区域及开口区域。
6.一种显示装置，包括权利要求1-5任一项所述的薄膜晶体管阵列基板。
7.一种薄膜晶体管阵列基板的制造方法，其特征在于，所述制造方法包括：
提供一基板，并设置薄膜晶体管区域、开口区域及过孔区域；
在所述基板的上薄膜晶体管区域形成第一金属层，图案化第一金属层形成包括栅极的图形；
在形成所述第一金属层的基板的表面及所述第一金属层上形成栅极绝缘层、半导体层及第二金属层，所述栅极绝缘层、所述半导体层及所述第二金属层依次层叠设置；
图案化半导体层及第二金属层形成包括源极、漏极、源过渡层、漏过渡层及沟道区图形；
在薄膜晶体管上及开口区域内形成第一绝缘保护层、在第一绝缘保护层上依次形成彩膜层、第二绝缘保护层、公共电极、绝缘层及像素电极；其中，在形成绝缘层时形成过孔，所述像素电极形成于绝缘层上延伸至过孔内；
在所述过孔内的像素电极上以及位于所述薄膜晶体管正上方的绝缘层上形成黑矩阵，其中，所述黑矩阵与所述开口区域相邻设置。
8.一种薄膜晶体管阵列基板的制造方法，其特征在于，所述制造方法包括：
提供一基板，并设置薄膜晶体管区域、开口区域及过孔区域；
在所述基板的上薄膜晶体管区域形成第一金属层，图案化第一金属层形成包括栅极的图形；
在形成所述第一金属层的基板的表面及所述第一金属层上形成栅极绝缘层、半导体层及第二金属层，所述栅极绝缘层、所述半导体层及所述第二金属层依次层叠设置，
图案化半导体层及第二金属层形成源极、漏极、源过渡层、漏过渡层及沟道区图形；
在薄膜晶体管区域及开口区域内形成第一绝缘保护层、在第一绝缘保护层上依次形成彩膜层、第二绝缘保护层、像素电极、绝缘层及公共电极；其中，形成第二绝缘保护层是形成所述过孔，所述绝缘层形成于所述像素电极上，所述像素电极及绝缘层均延伸至过孔内。
在所述过孔内的绝缘层上以及位于所述薄膜晶体管正上方的绝缘层上形成黑矩阵，其中，所述黑矩阵与所述开口区域相邻设置。
9.如权利要求7所述的薄膜晶体管阵列基板的制造方法，其特征在于，在形成所述绝缘层的步骤中，还包括在对应着漏极的区域形成所述过孔的步骤。
10.如权利要求8所述的薄膜晶体管阵列基板的制造方法，其特征在于，在形成所述第二绝缘保护层的步骤中，还包括在对应着漏极的区域形成所述过孔的步骤。
CN201410667245.XA 2014-11-20 2014-11-20 薄膜晶体管阵列基板、制造方法及显示装置 Active CN104460147B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201410667245.XA CN104460147B (zh) 2014-11-20 2014-11-20 薄膜晶体管阵列基板、制造方法及显示装置
PCT/CN2014/093462 WO2016078170A1 (zh) 2014-11-20 2014-12-10 薄膜晶体管阵列基板、制造方法及显示装置
US14/416,634 US20160148950A1 (en) 2014-11-20 2014-12-10 Thin-film transistor array substrate, manufacturing method, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410667245.XA CN104460147B (zh) 2014-11-20 2014-11-20 薄膜晶体管阵列基板、制造方法及显示装置

Publications (2)

Publication Number Publication Date
CN104460147A CN104460147A (zh) 2015-03-25
CN104460147B true CN104460147B (zh) 2018-01-09

Family

ID=52906439

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410667245.XA Active CN104460147B (zh) 2014-11-20 2014-11-20 薄膜晶体管阵列基板、制造方法及显示装置

Country Status (2)

Country Link
CN (1) CN104460147B (zh)
WO (1) WO2016078170A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105185786B (zh) * 2015-07-24 2018-11-27 深圳市华星光电技术有限公司 一种阵列基板及其制作方法
CN104991376A (zh) * 2015-07-29 2015-10-21 深圳市华星光电技术有限公司 液晶显示器及其液晶面板
CN105372889A (zh) * 2015-10-23 2016-03-02 深圳市华星光电技术有限公司 显示装置、coa基板及其制造方法
CN105931986A (zh) * 2016-05-18 2016-09-07 京东方科技集团股份有限公司 阵列基板的制造方法、阵列基板和显示装置
CN106094378A (zh) * 2016-08-16 2016-11-09 深圳市华星光电技术有限公司 Coa型液晶显示面板及其制作方法
CN106842744B (zh) * 2017-02-14 2019-10-25 深圳市华星光电技术有限公司 一种阵列基板及其制作方法
CN107015410B (zh) * 2017-05-26 2020-04-21 厦门天马微电子有限公司 一种阵列基板、显示面板和显示装置
CN108717246B (zh) * 2018-05-16 2020-09-01 深圳市华星光电技术有限公司 Coa型阵列基板及量测色阻层上过孔尺寸的方法
US20230101638A1 (en) * 2019-10-12 2023-03-30 Boe Technology Group Co., Ltd. Display substrate, display device and method for manufacturing a display substrate
CN111522181B (zh) * 2020-04-27 2023-05-05 深圳市华星光电半导体显示技术有限公司 一种阵列基板、显示面板及其制备方法
CN113820893B (zh) * 2020-06-18 2022-12-20 京东方科技集团股份有限公司 显示面板和显示装置
CN113687549A (zh) * 2021-09-23 2021-11-23 合肥京东方显示技术有限公司 显示面板及显示面板的制作方法、显示装置
CN115373173A (zh) * 2022-08-25 2022-11-22 厦门天马微电子有限公司 显示面板和显示装置
CN115407546A (zh) * 2022-09-29 2022-11-29 惠科股份有限公司 显示面板及其制备方法、显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101149542A (zh) * 2006-09-22 2008-03-26 北京京东方光电科技有限公司 一种彩膜在薄膜晶体管之上的液晶显示器件及其制造方法
CN103353699A (zh) * 2013-06-24 2013-10-16 京东方科技集团股份有限公司 一种阵列基板、其制备方法及显示装置
CN103353683A (zh) * 2013-06-26 2013-10-16 京东方科技集团股份有限公司 一种阵列基板以及包括该阵列基板的显示装置
CN203299499U (zh) * 2013-06-24 2013-11-20 京东方科技集团股份有限公司 一种阵列基板及显示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100803566B1 (ko) * 2001-07-25 2008-02-15 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판 및 그의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101149542A (zh) * 2006-09-22 2008-03-26 北京京东方光电科技有限公司 一种彩膜在薄膜晶体管之上的液晶显示器件及其制造方法
CN103353699A (zh) * 2013-06-24 2013-10-16 京东方科技集团股份有限公司 一种阵列基板、其制备方法及显示装置
CN203299499U (zh) * 2013-06-24 2013-11-20 京东方科技集团股份有限公司 一种阵列基板及显示装置
CN103353683A (zh) * 2013-06-26 2013-10-16 京东方科技集团股份有限公司 一种阵列基板以及包括该阵列基板的显示装置

Also Published As

Publication number Publication date
CN104460147A (zh) 2015-03-25
WO2016078170A1 (zh) 2016-05-26

Similar Documents

Publication Publication Date Title
CN104460147B (zh) 薄膜晶体管阵列基板、制造方法及显示装置
CN105607368B (zh) 阵列基板及其制备方法、显示装置
JP5599988B2 (ja) 薄膜トランジスタ基板及びその製造方法
KR102377404B1 (ko) 액정 표시 장치 및 그 제조 방법
CN103353683B (zh) 一种阵列基板以及包括该阵列基板的显示装置
KR101253497B1 (ko) 액정표시장치용 어레이 기판의 제조방법
CN102593126B (zh) 面板及其制法
CN104007574B (zh) 一种阵列基板、显示装置及其制造方法
CN108351572B (zh) 阵列基板及其修复方法
CN107170758A (zh) 柔性显示基板及其制作方法、显示装置
CN104049430B (zh) 一种阵列基板、显示装置及其制造方法
US8023088B2 (en) Liquid crystal display device and manufacturing method of the liquid crystal display device
CN104201152A (zh) 制作显示面板的方法
CN109117016A (zh) 显示面板与其制造方法
CN106409845A (zh) 开关元件及其制备方法、阵列基板以及显示装置
CN102709238A (zh) 阵列基板及其制作方法
CN108288620A (zh) 像素结构基板及其显示面板
CN103033997B (zh) 显示装置及其制造方法
CN102722056A (zh) 彩色滤光阵列基板及其制造方法和液晶显示面板
CN105932025A (zh) 一种阵列基板及其制作方法、显示面板和显示装置
US20160148950A1 (en) Thin-film transistor array substrate, manufacturing method, and display device
CN106486494A (zh) 显示装置
CN104460154A (zh) 阵列基板及其制备方法、显示装置
CN106249495B (zh) 显示面板及其阵列基板
KR20180119718A (ko) 다중층의 패드부를 포함하는 기판, 기판을 포함하는 표시패널 및 이를 제조하는 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant