CN111584555A - 阵列基板的制作方法及阵列基板、显示装置 - Google Patents

Abstract

本申请公开了一种阵列基板的制作方法及阵列基板、显示装置，所述方法通过采用半色调掩膜板在光阻层上刻蚀出厚薄不一的区域，并在不同的区域制作不同尺寸的孔结构，仅需一道光罩工艺便可制作多个不同尺寸的孔结构，将现有技术中的四道光罩工艺优化为一道光罩工艺，减少了设备和材料的投入，降低了生产成本，简化了工艺工序，提高了产品竞争力。

Description

阵列基板的制作方法及阵列基板、显示装置

技术领域

本申请涉及显示技术领域，尤其涉及一种阵列基板的制作方法及阵列基板、具有该阵列基板的显示装置。

背景技术

有机发光二极管(Organic Light Emitting Diode，OLED)显示技术采用有机材料涂层，具有自发光的特性，OLED显示屏可视角度大，节省电能，得到了广泛应用，而OLED显示屏最大的特点在于可以实现柔性显示，可折叠的OLED显示屏是目前的重要发展方向。

但是折叠屏终端的价格居高不下，成为折叠屏应用的一个重要阻碍因素，目前，在折叠屏的生产过程中，通常有多道光罩工艺以形成图案，且现有工艺均无法较好的改善OLED折叠屏生产技术中光罩数量繁多的弊端。

发明内容

本申请实施例提供一种阵列基板的制作方法及阵列基板、显示装置，能够通过一道光罩工艺代替四道光罩工艺，以解决现有技术中光罩数量繁多、成本高、工艺复杂的技术问题。

为解决上述技术问题，本申请提供一种阵列基板的制作方法，所述方法包括：

S10、制备间隔层以及包覆于所述间隔层内并位于所述阵列基板的主动区内的电晶体器件于基底上，以及制备光阻层于所述间隔层上；

S20、采用半色调掩膜板对所述光阻层进行刻蚀，且去除位于所述阵列基板的非主动区的第三位置的全部所述光阻层，以及在位于所述主动区的第一位置和第二位置形成厚薄不一的所述光阻层；

S30、去除所述第三位置的部分所述间隔层，使所述第三位置的所述间隔层的厚度减少第一距离；

S40、去除所述第二位置的全部所述光阻层，以及去除所述第一位置的部分所述光阻层，使所述第一位置的所述光阻层所减少的厚度与所述第二位置的所述光阻层所减少的厚度相同；

S50、去除所述第二位置的部分所述间隔层，使所述第二位置的所述间隔层的厚度减少第二距离、以及去除所述第三位置的部分所述间隔层，使所述第三位置的所述间隔层的厚度减少第三距离；

S60、去除所述第一位置的全部所述光阻层；

S70、去除所述第一位置的部分所述间隔层，使所述第一位置的所述间隔层的厚度减少第四距离以形成第一孔结构、去除所述第二位置的部分所述间隔层，使所述第二位置的所述间隔层的厚度减少第五距离以形成第二孔结构、以及去除所述第三位置的部分所述间隔层，使所述第三位置的所述间隔层的厚度减少第六距离以形成第三孔结构；以及

S80、制备电极器件以及钝化层于所述间隔层上，以形成所述阵列基板。

在本申请的一种实施例中，所述步骤S20中，所述第一位置的所述光阻层的厚度大于所述第二位置的所述光阻层的厚度。

在本申请的一种实施例中，所述步骤S30中还包括去除所述第一位置和所述第二位置的部分所述光阻层，所述步骤S50中还包括去除所述第一位置的部分所述光阻层。

在本申请的一种实施例中，所述间隔层包括依次制备于所述基底上的阻挡层、缓冲层、第一绝缘层、第二绝缘层以及栅绝缘层，所述电晶体器件包括制备于所述缓冲层上的有源层、制备于所述第一绝缘层上的第一栅极以及制备于所述第二绝缘层上的第二栅极，且所述栅绝缘层覆盖所述第二栅极。

在本申请的一种实施例中，所述第四距离大于所述第二绝缘层以及所述栅绝缘层的厚度之和，所述第二距离与所述第五距离之和大于所述缓冲层、所述第一绝缘层、所述第二绝缘层以及所述栅绝缘层的厚度之和，所述第一距离、所述第三距离以及所述第六距离之和大于所述阻挡层、所述缓冲层、所述第一绝缘层、所述第二绝缘层以及所述栅绝缘层的厚度之和。

在本申请的一种实施例中，在步骤S70中，形成所述第一孔结构所去除的膜层还包括部分所述第一绝缘层以及部分所述有源层，且所述第一孔结构包括位于所述有源层两侧的第一孔腔和第二孔腔，并分别制备源极和漏极于所述第一孔腔以及所述第二孔腔内。

在本申请的一种实施例中，所述非主动区包括弯折区，所述第三孔结构位于所述弯折区内，且在所述阵列基板的制作方法中，随着所述间隔层的厚度减少，所述第一孔结构、所述第二孔结构以及所述第三孔结构的内径也跟着缩减。

在本申请的一种实施例中，所述半色调掩膜板包括半透区以及全透区，其中，所述半透区与所述第一位置、所述第二位置相对位，所述全透区与所述第三位置相对位。

根据本申请的上述目的，提供一种阵列基板，所述阵列基板包括主动区以及非主动区；

且所述阵列基板包括：

基底；

电晶体阵列层，设置于所述基底上，且所述电晶体阵列层包括间隔层，以及包覆于所述间隔层内并位于所述主动区内的有源层、栅极、源极以及漏极；

第一孔结构，设置于所述主动区内，包括位于所述有源层两侧的第一孔腔以及第二孔腔，且所述源极和所述漏极分别通过所述第一孔腔以及所述第二孔腔与所述有源层搭接；

第二孔结构，设置于所述主动区内，且所述第二孔结构的深度小于所述电晶体阵列层的厚度，所述第二孔结构靠近顶端一侧的孔壁具有弧形坡度；以及

第三孔结构，设置于所述非主动区内，且所述第三孔结构的深度大于所述电晶体阵列层的厚度，所述第三孔结构靠近顶端一侧的孔壁具有弧形坡度。

根据本申请的上述目的，提供一种显示装置，所述显示装置包括所述阵列基板，以及与所述阵列基板相对设置的彩膜基板。

本申请的有益效果：本申请通过在阵列基板的制作过程中，采用半调色掩膜板进行开孔设置，仅需一道光罩工艺便可制作多个不同尺寸的孔结构，将现有技术中的四道光罩工艺优化为一道光罩工艺，减少了设备和材料的投入，降低了生产成本，简化了工艺工序，提高了产品竞争力。

附图说明

下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。

图1为本申请实施例提供的阵列基板的制作方法流程图。

图2为本申请实施例提供的阵列基板制作过程结构示意图。

图3为本申请实施例提供的阵列基板制作过程结构示意图。

图4为本申请实施例提供的阵列基板制作过程结构示意图。

图5为本申请实施例提供的阵列基板制作过程结构示意图。

图6为本申请实施例提供的阵列基板制作过程结构示意图。

图7为本申请实施例提供的阵列基板制作过程结构示意图。

图8为本申请实施例提供的阵列基板制作过程结构示意图。

图9为本申请实施例提供的阵列基板制作过程结构示意图。

图10为本申请实施例提供的阵列基板结构示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。

在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。

下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。

本申请针对现有的阵列基板的制作方法中，因开孔数量较多，导致光罩数量繁多、成本高、工艺复杂的技术问题，为解决上述技术问题，本申请实施例提供一种阵列基板的制作方法，请参照图1所示，所述方法包括：

S10、制备间隔层以及包覆于所述间隔层内并位于所述阵列基板的主动区内的电晶体器件于基底上，以及制备光阻层于所述间隔层上；

S20、采用半色调掩膜板对所述光阻层进行刻蚀，且去除位于所述阵列基板的非主动区的第三位置的全部所述光阻层，以及在位于所述主动区的第一位置和第二位置形成厚薄不一的所述光阻层；

S30、去除所述第三位置的部分所述间隔层，使所述第三位置的所述间隔层的厚度减少第一距离；

S40、去除所述第二位置的全部所述光阻层，以及去除所述第一位置的部分所述光阻层，使所述第一位置的所述光阻层所减少的厚度与所述第二位置的所述光阻层所减少的厚度相同；

S50、去除所述第二位置的部分所述间隔层，使所述第二位置的所述间隔层的厚度减少第二距离、以及去除所述第三位置的部分所述间隔层，使所述第三位置的所述间隔层的厚度减少第三距离；

S60、去除所述第一位置的全部所述光阻层；

S70、去除所述第一位置的部分所述间隔层，使所述第一位置的所述间隔层的厚度减少第四距离以形成第一孔结构、去除所述第二位置的部分所述间隔层，使所述第二位置的所述间隔层的厚度减少第五距离以形成第二孔结构、以及去除所述第三位置的部分所述间隔层，使所述第三位置的所述间隔层的厚度减少第六距离以形成第三孔结构；以及

S80、制备电极器件以及钝化层于所述间隔层上，以形成所述阵列基板。

在实施应用过程中，现有的阵列基板由于需要进行多位置开孔，导致光罩数量繁多，从而导致成本提高，使得工艺变得复杂，而本申请实施例中通过使用半色调掩膜板进行开孔的刻蚀，能够在一道光罩工艺中制作多个不同尺寸开孔，使得现有技术中的多道光罩工艺减少为一道光罩工艺，减少了成本，简化了工艺，从而提高了生产效率。

更进一步地，请参照图1至图10所示，下面对本申请实施例提供的阵列基板的制作方法进行详细的描述。

S10、制备间隔层105以及包覆于所述间隔层105内并位于所述阵列基板的主动区109内的电晶体器件106于基底104上，以及制备光阻层107于所述间隔层105上。

首先，提供基底104，并在所述基底104上制备间隔层105，以及包覆于所述间隔层105内的电晶体器件106，所述阵列基板包括主动区109以及非主动区110，且所述电晶体器件106位于所述主动区109内，并在所述间隔层105上制备光阻层107，即所述光阻层107制备于所述间隔层105远离所述基底104的一侧。

其中，所述基底104的材质可以为聚酰亚胺或聚对苯二甲酸类塑料，所述间隔层105包括依次层叠设置的阻挡层1051、缓冲层1052、第一绝缘层1053、第二绝缘层1054以及栅绝缘层1055，其中，上述膜层均可以通过化学气相沉积法进行制备，且所述阻挡层1051、所述缓冲层1052、所述第一绝缘层1053、所述第二绝缘层1054以及所述栅绝缘层1055的材料均可以为SiNx、SiO₂或上述材料的组合，所述电晶体器件106包括设置于所述缓冲层1052上的有源层1061、设置于所述第一绝缘层1053上的第一栅极1062以及设置于所述第二绝缘层1054上的第二栅极1063，且所述栅绝缘层1055覆盖所述第二栅极1063，其中，所述有源层1061、第一栅极1062以及第二栅极1063可以通过物理气相沉积法进行制备，且所述有源层1061的材料可以为铟镓锌氧化物、非晶硅或低温多晶硅，所述第一栅极1062和所述第二栅极1063的材料可以为铜、铝、钼或上述材料的组合。

需要说明的是，上述双栅结构仅为本申请实施例提供的一种结构，且所述阵列基板还可以为单栅结构，且不限于顶栅结构或底栅结构。

S20、采用半色调掩膜板108对所述光阻层107进行刻蚀，且去除位于所述阵列基板的非主动区110的第三位置的全部所述光阻层107，以及在位于所述主动区109的第一位置和第二位置形成厚薄不一的所述光阻层107。

具体如图3所示，所述光阻层107被全部去除的位置为所述第三位置，所述光阻层107被去除厚度较多但未完全去除的位置为所述第二位置，所述光阻层107被去除厚度最少的位置为所述第一位置，且所述第一位置包括位于所述有源层1061上方的两处位置，后续实施例再进行详细说明。

其中，所述半色调掩膜板108包括全透区1083以及半透区，其中，所述半透区包括第一半透区1081以及第二半透区1082，且所述全透区1083与所述第三位置相对位，所述第一半透区1081与所述第一位置相对位，所述第二半透区1082与所述第二位置相对位。

需要说明的是，在刻蚀完成后，所述第一位置的所述光阻层107的厚度大于所述第二位置的所述光阻层107的厚度。

S30、去除所述第三位置的部分所述间隔层105，使所述第三位置的所述间隔层105的厚度减少第一距离C11。

对所述第三位置采用干法刻蚀，刻蚀气体可以为CxFy、SFx、CxHyFz、O2、H2、Ar等气体，且刻蚀深度为所述第一距离C11，同时，所述第一位置和所述第二位置的所述光阻层107也将被刻蚀掉一部分，且所述第三位置周围的所述光阻层107会出现光刻胶后退的现象。

S40、去除所述第二位置的全部所述光阻层107，以及去除所述第一位置的部分所述光阻层107，使所述第一位置的所述光阻层107所减少的厚度与所述第二位置的所述光阻层107所减少的厚度相同。

采用灰化工艺去除所述第二位置的全部所述光阻层107，且灰化气体可以为氧气或含氧气的混合气体，且所述第一位置在灰化工艺中被去除的所述光阻层107的厚度与所述第二位置中被去除的所述光阻层107的厚度相同，且所述第三位置周围的所述光阻层107会出现光刻胶后退的现象。

S50、去除所述第二位置的部分所述间隔层105，使所述第二位置的所述间隔层105的厚度减少第二距离B1、以及去除所述第三位置的部分所述间隔层105，使所述第三位置的所述间隔层的厚度减少第三距离C12。

采用干法刻蚀对所述第二位置以及所述第三位置进行刻蚀，其中，所述第二位置处的所述间隔层105被去除的厚度为所述第二距离B1，所述第三位置处的所述间隔层105被去除的厚度为所述第三距离C12，且刻蚀气体可以为CxFy、SFx、CxHyFz、O2、H2、Ar等气体，另外，所述第一位置的所述光阻层107也会被刻蚀掉一部分，且所述第三位置周围的所述光阻层107会出现光刻胶后退的现象。

S60、去除所述第一位置的全部所述光阻层107。

采用灰化工艺去除所述第一位置的全部所述光阻层107，且灰化气体可以采用氧气或含氧气的混合气体，且所述第二位置和所述第三位置周围的所述光阻层107会出现光刻胶后退的现象。

S70、去除所述第一位置的部分所述间隔层105，使所述第一位置的所述间隔层105的厚度减少第四距离A以形成第一孔结构101、去除所述第二位置的部分所述间隔层105，使所述第二位置的所述间隔层105的厚度减少第五距离B2以形成第二孔结构102、以及去除所述第三位置的部分所述间隔层105，使所述第三位置的所述间隔层105的厚度减少第六距离C2以形成第三孔结构103。

需要说明的是，由于制备过程中在所述第二位置以及所述第三位置均有光刻胶后退的现象，因此，所述第二孔结构102靠近顶端一侧的孔壁以及所述第三孔结构103靠近顶端一侧的孔壁均具有弧形坡度。

可以采用干法刻蚀，对所述第一位置、所述第二位置以及所述第三位置同时进行刻蚀，且所述第一位置处的所述间隔层105减少的厚度为第四距离A，所述第二位置处的所述间隔层105减少的厚度为第五距离B2，所述第三位置处的所述间隔层105减少的厚度为第六距离C2，并在所述第一位置形成所述第一孔结构101，在所述第二位置形成所述第二孔结构102，以及在所述第三位置形成所述第三孔结构103，则所述第一孔结构101的深度等于所述第四距离A(后续说明中也可以所述第一孔结构101的深度A进行说明)，所述第二孔结构的深度B等于所述第二距离B1以及所述第五距离B2之和，所述第三孔结构的深度C等于所述第一距离C11、所述第三距离C12以及所述第六距离C2之和。

在本申请实施例中，所述第四距离A大于所述第二绝缘层1054以及所述栅绝缘层1055的厚度之和，所述第二距离B1与所述第五距离B2之和大于所述缓冲层1052、所述第一绝缘层1053、所述第二绝缘层1054以及所述栅绝缘层1055的厚度之和，所述第一距离C11、所述第三距离C12以及所述第六距离C2之和大于所述阻挡层1051、所述缓冲层1052、所述第一绝缘层1053、所述第二绝缘层1054以及所述栅绝缘层1055的厚度之和。

需要说明的是，在步骤S70中，形成所述第一孔结构101所去除的膜层还包括部分所述第一绝缘层1053以及部分所述有源层1061，且所述第一孔结构101包括位于所述有源层1061两侧的第一孔腔1011和第二孔腔1012，并在后续制程中分别制备漏极1065和源极1064于所述第一孔腔1011以及所述第二孔腔1012内。

形成所述第二孔结构102所去除的还可以包括部分所述阻挡层1051，且去除所述缓冲层1052、所述第一绝缘层1053、所述第二绝缘层1054以及所述栅绝缘层1055，所述阵列基板可以通过设置所述第二孔结构102以去除上述无机膜层，以降低所述阵列基板中无机膜层的应力作用，防止所述阵列基板在极限弯折时(指弯折次数、弯折半径)出现膜层裂纹，从而延伸，导致金属线出现断裂，且所述第二孔结构102内还保留有部分所述阻挡层102，可起到阻挡水氧的作用，防止水氧侵入面内从而损坏面内器件。

所述阵列基板的所述非主动区110内还包括有弯折区，且所述第三孔结构103位于所述弯折区内，步骤S70的刻蚀过程中还包括过刻蚀，使得去除的膜层还包括部分所述基底104，以保证所述第三孔结构103内的无机膜层被完全去除，以提高所述阵列基板的弯折性，提高产品的弯折性。

S80、制备电极器件以及钝化层于所述间隔层105上，以形成所述阵列基板。

图中并未完全示出所述电极器件以及所述钝化层，且所述电极器件以及所述钝化层可按照常规制程进行制备，在此不再赘述，其中，所述电极器件包括制备于所述第一孔腔1011内的源极以及制备于所述第二孔腔1012内的漏极，以及公共电极和像素电极。

需要说明的是，由于多步刻蚀、刻蚀时间较长、光刻胶后退等因素，将会在所述第二孔结构102以及所述第三孔结构103内形成台阶结构，请参照图10所示，其中，所述第二孔结构102中的台阶结构的结构参数包括台阶宽度D1，上孔壁与膜层平面的夹角为α，下孔壁与膜层平面的夹角β，所述第三孔结构中的台阶结构的结构参数包括台阶宽度D2和D3，上孔壁与膜层平面的夹角为γ1，中孔壁与膜层平面的夹角为γ2，下孔壁与膜层平面的夹角为γ3，且在本申请实施例中，上述结构参数包括以下数值范围，其中：D1小于1μm，D2小于1.5μm，D3小于1.5μm，α介于30°～70°，β介于40°～80°，γ1介于30°～80°，γ2角度在40°～90°。

另外，由于在刻蚀过程中的过刻蚀，使得在形成所述第二孔结构102的过程中，去除的膜层还包括部分所述阻挡层1051，且部分所述阻挡层1051的厚度可以为100nm～300nm(为所述阻挡层1051厚度的30％左右)，使得在形成所述第三孔结构103的过程中，去除的膜层还包括部分所述基底104，且部分所述基底104的厚度可以为100nm～500nm，可以有效的减少缺陷数，并起到增大所述阵列基板弯折性的作用，同时在形成所述第一孔结构101的过程中，去除的膜层还包括部分所述有源层1061，且部分所述有源层1061的厚度可以为20nm～50nm，增加了所述有源层1061与所述源极1064和所述漏极1065的接触面积，更有利于所述源极1064和所述漏极1065与所述有源层1061搭接。

下面结合图2至图10对本申请实施例提供的阵列基板的制作过程中的参数计算原理进行说明。

首先，进行测试计算过程，在所述阵列基板的制作过程中，所述阻挡层1051、所述缓冲层1052、所述第一绝缘层1053、所述第二绝缘层1054、所述栅绝缘层1055以及所述光阻层107的厚度均为已知的，在制备之前均已进行设定，且每个膜层的刻蚀速率可经过事先的刻蚀测试计算得出，所述阵列基板中需要制备的孔结构的深度亦在制备之前均已进行设定，即所述第一孔结构的深度A、所述第二孔结构的深度B以及所述第三孔结构的深度C均为已知。

以所述第一孔结构101(即刻蚀第四距离A)刻蚀完成为刻蚀终点，且刻蚀时间为t2，且在t2时间内，根据所述基底104的刻蚀速率、所述阻挡层1051的刻蚀速率、所述缓冲层1052的刻蚀速率、所述第一绝缘层1053的刻蚀速率、所述第二绝缘层1054的刻蚀速率以及所述栅绝缘层1055的刻蚀速率可以得出所述第六距离C2以及所述第五距离B2。

则可以得出所述第二距离B1(B1＝B-B2)，并通过各膜层的刻蚀速率以及所述第二距离B1，计算得出刻蚀所述第二距离B1所用的时间T1。

在T1时间内，所述第三孔结构103内刻蚀的膜层厚度为所述第三距离C12，则可以根据各膜层的刻蚀速率计算得出所述第三距离C12，且所述第一距离C11和所述第二距离C12之和C1(C1＝C-C2)，则可以得出所述第一距离C11(C11＝C1-C12)，并根据各膜层的刻蚀速率计算得出刻蚀所述第一距离C11的时间t1。

同时，设置在干刻工艺下，所述光阻层107的刻蚀速率为R1。

则在t1、T1时间下，刻蚀所述光阻层107的厚度为：

P(t1)＝R1×t1；

P(T1)＝R1×T1。

且在灰化工艺下，所述光阻层107的灰化速率为R2，在对所述光阻层107进行半色调掩膜板刻蚀后，所述第一位置的所述光阻层107的厚度为P，所述第二位置的所述光阻层107的厚度为P’。

则在步骤S40中，灰化去除所述光阻层107的厚度为P1，其中：

P1＝P’－P(t1)。

则步骤S40中灰化去除所述光阻层107的时间为：

t3＝P1/R2。

在步骤S60中，灰化去除所述光阻层107的厚度为P2，其中：

P2＝P－P1－P(t1)－P(T1)。

则步骤S60中灰化去除所述光阻层107的时间为：

t4＝P2/R2。

且在步骤S70中，刻蚀时间为t5，且t5＝t2+t2×30％，过刻蚀时间为干刻蚀时间的20％至50％，即过刻蚀时间可以为t2的20％至50％。

需要说明的是，前述的测试计算过程中，以刻蚀厚度A的所述间隔层105的时间为t2作为估算，且在步骤S70中，由于过刻蚀，所以还需要加上过刻蚀时间。

在本申请实施例中，根据上述数据，可以得出所述半色调掩膜板108中，所述第一半透区1081的透光率可以为20％～40％，所述第二半透区1082的透光率可以为50％～70％，所述全透区1083的透光率可以为100％。

且在所述阵列基板的制作方法中，由于光刻胶后退以及多步刻蚀的原因，随着所述间隔层105的厚度减少，所述第一孔结构101、所述第二孔结构102以及所述第三孔结构103的内径也跟着缩减。

综上所述，本申请实施例提供的阵列基板的制作方法，通过使用半色调掩膜板进行阵列基板的不同尺寸的开孔设置，以将现有的四道光罩工艺简化为一道光罩工艺，简化了工艺难度，节约的工艺材料，减少了制作成本，且提高了制作效率，并在阵列基板的主动区设置第二孔结构以减小无机膜层的应力，在非主动区设置第三孔结构以增加阵列基板的弯折性，进一步地的提高了产品的性能。

另外，本申请实施例还提供一种阵列基板，请参照图9所示，且所述阵列基板可以为上述实施例中的制作方法制作而得的所述阵列基板。

所述阵列基板包括主动区109以及非主动区110。

且所述阵列基板包括：基底104；电晶体阵列层，设置于所述基底104上，且所述电晶体阵列层包括间隔层105，以及包覆于所述间隔层105内并位于所述主动区109内的有源层1061、栅极、源极1064以及漏极1065；第一孔结构101，设置于所述主动区109内，包括位于所述有源层1061两侧的第一孔腔1011以及第二孔腔1012，且所述源极1064和所述漏极1065分别通过所述第一孔腔1011以及所述第二孔腔1012与所述有源层1061搭接；第二孔结构102，设置于所述主动区109内，且所述第二孔结构102的深度小于所述电晶体阵列层的厚度，所述第二孔结构102靠近顶端一侧的孔壁具有弧形坡度；以及第三孔结构103，设置于所述非主动区110内，且所述第三孔结构103的深度大于所述电晶体阵列层的厚度，所述第三孔结构103靠近顶端一侧的孔壁具有弧形坡度。

在本申请实施例提供的所述阵列基板中，所述栅极包括第一栅极1062和第二栅极1063，需要说明的是，此仅为本申请实施例提供的一种结构，所述电晶体阵列层还可以为单栅结构、底栅结构或顶栅结构，在此不做限定。

且本申请实施例还提供一种显示装置，所述显示装置包括上述实施例所述的阵列基板，以及与所述阵列基板相对设置的彩膜基板。

所述显示装置包括柔性折叠AMOLED显示装置，且进一步地的简化了柔性折叠AMOLED显示装置的制作过程，节省了制作成本，提高了制作效率。

综上所述，本申请实施例提供的阵列基板的制作方法、阵列基板及具有该阵列基板的显示装置，本申请通过在阵列基板的制作过程中，采用半调色掩膜板进行开孔设置，仅需一道光罩工艺便可制作多个不同尺寸的孔结构，将现有技术中的四道光罩工艺优化为一道光罩工艺，减少了设备和材料的投入，降低了生产成本，简化了工艺工序，提高了产品竞争力，并通过在主动区和非主动区分别设置第二孔结构以及第三孔结构，减小了阵列基板中无机膜层的应力，以及提高了产品的弯折性。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

以上对本申请实施例所提供的一种阵列基板的制作方法及阵列基板、显示装置进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (10)

1.一种阵列基板的制作方法，其特征在于，所述方法包括：

S10、制备间隔层以及包覆于所述间隔层内并位于所述阵列基板的主动区内的电晶体器件于基底上，以及制备光阻层于所述间隔层上；

S20、采用半色调掩膜板对所述光阻层进行刻蚀，且去除位于所述阵列基板的非主动区的第三位置的全部所述光阻层，以及在位于所述主动区的第一位置和第二位置形成厚薄不一的所述光阻层；

S30、去除所述第三位置的部分所述间隔层，使所述第三位置的所述间隔层的厚度减少第一距离；

S40、去除所述第二位置的全部所述光阻层，以及去除所述第一位置的部分所述光阻层，使所述第一位置的所述光阻层所减少的厚度与所述第二位置的所述光阻层所减少的厚度相同；

S50、去除所述第二位置的部分所述间隔层，使所述第二位置的所述间隔层的厚度减少第二距离、以及去除所述第三位置的部分所述间隔层，使所述第三位置的所述间隔层的厚度减少第三距离；

S60、去除所述第一位置的全部所述光阻层；

S70、去除所述第一位置的部分所述间隔层，使所述第一位置的所述间隔层的厚度减少第四距离以形成第一孔结构、去除所述第二位置的部分所述间隔层，使所述第二位置的所述间隔层的厚度减少第五距离以形成第二孔结构、以及去除所述第三位置的部分所述间隔层，使所述第三位置的所述间隔层的厚度减少第六距离以形成第三孔结构；以及

S80、制备电极器件以及钝化层于所述间隔层上，以形成所述阵列基板。

2.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述步骤S20中，所述第一位置的所述光阻层的厚度大于所述第二位置的所述光阻层的厚度。

3.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述步骤S30中还包括去除所述第一位置和所述第二位置的部分所述光阻层，所述步骤S50中还包括去除所述第一位置的部分所述光阻层。

4.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述间隔层包括依次制备于所述基底上的阻挡层、缓冲层、第一绝缘层、第二绝缘层以及栅绝缘层，所述电晶体器件包括制备于所述缓冲层上的有源层、制备于所述第一绝缘层上的第一栅极以及制备于所述第二绝缘层上的第二栅极，且所述栅绝缘层覆盖所述第二栅极。

5.根据权利要求4所述的阵列基板的制作方法，其特征在于，所述第四距离大于所述第二绝缘层以及所述栅绝缘层的厚度之和，所述第二距离与所述第五距离之和大于所述缓冲层、所述第一绝缘层、所述第二绝缘层以及所述栅绝缘层的厚度之和，所述第一距离、所述第三距离以及所述第六距离之和大于所述阻挡层、所述缓冲层、所述第一绝缘层、所述第二绝缘层以及所述栅绝缘层的厚度之和。

6.根据权利要求5所述的阵列基板的制作方法，其特征在于，在步骤S70中，形成所述第一孔结构所去除的膜层还包括部分所述第一绝缘层以及部分所述有源层，且所述第一孔结构包括位于所述有源层两侧的第一孔腔和第二孔腔，并分别制备源极和漏极于所述第一孔腔以及所述第二孔腔内。

7.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述非主动区包括弯折区，所述第三孔结构位于所述弯折区内，且在所述阵列基板的制作方法中，随着所述间隔层的厚度减少，所述第一孔结构、所述第二孔结构以及所述第三孔结构的内径也跟着缩减。

8.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述半色调掩膜板包括半透区以及全透区，其中，所述半透区与所述第一位置、所述第二位置相对位，所述全透区与所述第三位置相对位。

9.一种阵列基板，其特征在于，所述阵列基板包括主动区以及非主动区；

且所述阵列基板包括：

基底；

电晶体阵列层，设置于所述基底上，且所述电晶体阵列层包括间隔层，以及包覆于所述间隔层内并位于所述主动区内的有源层、栅极、源极以及漏极；

第一孔结构，设置于所述主动区内，包括位于所述有源层两侧的第一孔腔以及第二孔腔，且所述源极和所述漏极分别通过所述第一孔腔以及所述第二孔腔与所述有源层搭接；

第二孔结构，设置于所述主动区内，且所述第二孔结构的深度小于所述电晶体阵列层的厚度，所述第二孔结构靠近顶端一侧的孔壁具有弧形坡度；以及

第三孔结构，设置于所述非主动区内，且所述第三孔结构的深度大于所述电晶体阵列层的厚度，所述第三孔结构靠近顶端一侧的孔壁具有弧形坡度。

10.一种显示装置，其特征在于，所述显示装置包括如权利要求9所述的阵列基板，以及与所述阵列基板相对设置的彩膜基板。

Images