CN107170787A - 一种用于显示装置的过孔成形方法 - Google Patents
一种用于显示装置的过孔成形方法 Download PDFInfo
- Publication number
- CN107170787A CN107170787A CN201710417095.0A CN201710417095A CN107170787A CN 107170787 A CN107170787 A CN 107170787A CN 201710417095 A CN201710417095 A CN 201710417095A CN 107170787 A CN107170787 A CN 107170787A
- Authority
- CN
- China
- Prior art keywords
- display device
- manufacturing process
- vias
- depth
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Thin Film Transistor (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明公开一种用于显示装置的过孔成形方法,将几种不同深度尺寸的过孔成形整合在同一道成膜与光刻工艺中,从而避免每一个深度尺寸的过孔都要进行一道成膜与光刻工艺,使得总成膜与光刻工艺次数小于等于不同深度尺寸的过孔数量。本发明的用于显示装置的过孔成形方法通过减少成膜与光刻工艺次数的方式简化生产制程,降低生产成本。由于根据产品中过孔深度尺寸对过孔的成形次序进行了排列组合,使得该方法下过孔成形总工艺过程所耗时间远远小于传统过孔成形工艺中的过孔成形时间,极大程度上缩短了过孔成形生产周期。使得该工艺特别适用于柔性OLED等过孔数量、过孔深度尺寸要求严格的平板显示装置的加工生产。
Description
技术领域
本发明涉及显示技术领域,特别涉及一种用于显示装置的过孔成形方法。
背景技术
平板显示装置,如OLED(有机发光二极管,Organic Light-Emitting Diode)和LCD(Liquid Crystal Display)等,其中部分部件为层状结构,为配合其相互之间的连接关系或与他功能性或结构性部件连接,须在层状结构上成形过孔。由于过孔的使用目的不同,众多过孔的尺寸也不尽相同。现有技术中,当层状结构上需制作两种或两种以上不同深度尺寸的过孔时,有几种深度尺寸的过孔就需要对应几道成膜与光刻工艺(Mask)。而每一道成膜与光刻工艺至少包括以下工艺过程:涂布光阻层、光阻层曝光、光阻层显影(以上三步统称Photo)、过孔刻蚀(Etch)、光阻层剥离(Stripper)。该工艺过程下,总成膜与光刻工艺次数等于不同深度尺寸的过孔数量,制造流程较为复杂。且总的过孔成形工艺耗费的时间为单独成形各过孔所耗费时间的总和,生产周期过长。特别是在柔性OLED(Flexible OrganicLight-Emitting Diode)的生产过程中,需要设置额外的过孔释放弯折过程中产生的应力,且平板结构中非显示区要弯折到平板的背面,使得其结构中过孔数量更多。采用现有技术中的成形方法时,工艺过程也更复杂,生产成本也更高。
发明内容
本发明介绍一种用于显示装置的过孔成形方法,通过将几种不同深度尺寸的过孔成形整合在同一道成膜与光刻工艺中,使得总成膜与光刻工艺次数小于等于不同深度尺寸的过孔数量,从而简化生产制程,降低生产成本。
一种用于显示装置的过孔成形方法,所述方法包括以下步骤:
1)对需成形的至少两个过孔的预计成形位置进行一次加工;
2)对未成形的至少一个过孔的预计成形位置进行一次加工,完全成形至少一个过孔;
3)重复步骤2),直至所有过孔都完全成形;
其中,深度相同的过孔视为一个过孔。在一个实施例中,所述的用于显示装置的过孔成形方法,其特征在于,多个所述预计形成过孔的位置的待加工宽度不同。
在一个实施例中,所述的用于显示装置的过孔成形方法,其特征在于,所述预计形成过孔的位置中,其中一个位置的待加工深度等于至少两个剩余位置的待加工深度度之和,则加工该位置的步骤与加工所述剩余位置的步骤同时进行。
在一个实施例中,所述的用于显示装置的过孔成形方法,其特征在于,所述预计形成过孔的位置中最深的待加工深度等于剩余位置的待加工深度之和,则所述涂布-曝光-显影-刻蚀-剥离工艺过程的加工深度等于剩余位置中的其中一个位置的待加工深度。
在一个实施例中,所述的用于显示装置的过孔成形方法,其特征在于,所述方法应用于薄膜晶体管层的过孔成形。
在一个实施例中,所述的用于显示装置的过孔成形方法,其特征在于,所述方法在步骤1之前还包括沉膜无机层步骤。
在一个实施例中,所述的用于显示装置的过孔成形方法,其特征在于,所述方法在步骤3之后还包括有机层成形步骤。
在一个实施例中,所述的用于显示装置的过孔成形方法,其特征在于,所述方法应用于柔性有机发光二极管平板的生产中。
在一个实施例中,所述的用于显示装置的过孔成形方法,其特征在于,所述方法的实施对象为薄膜晶体管层上的绝缘层、像素电极层和/或低温多晶硅层。
在一个实施例中,所述的用于显示装置的过孔成形方法,其特征在于,所述绝缘层包括无机绝缘层、有机绝缘层和/或栅极绝缘层。
通过上述工艺步骤进行平板显示装置的过孔成形时,将几种不同深度尺寸的过孔成形整合在同一道成膜与光刻工艺中,从而避免每一个深度尺寸的过孔都要进行一道成膜与光刻工艺,使得总成膜与光刻工艺次数小于等于不同深度尺寸的过孔数量。本发明的用于显示装置的过孔成形方法一方面通过减少成膜与光刻工艺次数的方式简化生产制程,降低生产成本;另一方面,由于根据产品中过孔深度尺寸对过孔的成形次序进行了排列组合,使得该方法下过孔成形总工艺过程所耗时间远远小于传统过孔成形工艺中总工艺过程所耗时间为每一个过孔成形时间的加和,极大程度上缩短了过孔成形生产周期。使得该工艺特别适用于柔性OLED(Flexible Organic Light-Emitting Diode)等过孔数量、过孔深度尺寸要求严格的平板显示装置的加工生产。
附图说明
在下文中将基于实施例并参考附图来对本发明进行更详细的描述。其中:
图1是一个实施例II1中涂布光阻层步骤后的薄膜晶体管层结构示意图。
图2是一个实施例II1中光阻层显影步骤后的薄膜晶体管层结构示意图。
图3是一个实施例II1中光阻层剥离步骤后的薄膜晶体管层结构示意图。
图4是一个实施例II2中光阻层显影步骤后的薄膜晶体管层结构示意图。
图5是一个实施例II2中光阻层剥离步骤后的薄膜晶体管层结构示意图。
图6是一个实施例III中有机层成形步骤后的薄膜晶体管层结构示意图。
图7是一个实施例中步骤III结束后,在孔形结构中布置相应的功能原件后的薄膜晶体管层结构示意图。
图中:11、A过孔,12、B过孔,13、C过孔,13’、部分C过孔,11”、A光阻未保留区域,12”、B光阻未保留区域,13”、C光阻未保留区域,2、光阻层,311、无机层,312、无机绝缘层,321、有机层,322、有机绝缘层,33、栅极绝缘层,4、源/漏极,5、半导体,6、栅极。
在附图中,相同的部件使用相同的附图标记。附图并未按照实际的比例。
具体实施方式
下面将结合附图对本发明作进一步说明。
以现有技术中要获得如图7所示的TFT层(薄膜晶体管层)的工艺方法作为对比例。该TFT层由上向下依次分布有机层321、无机层311、栅极绝缘层33、无机绝缘层312和有机绝缘层322。部分层结构中还包括TFT中的某些功能性部件,如栅极6和半导体5。该TFT层上需要制作三种深度尺寸的过孔,按过孔深度尺寸由小到大依次为:A过孔11、B过孔12和C过孔13,其中A过孔11为两条且深度相同。则加工时,步骤顺序为:1)沉膜无机层311;2)涂布光阻层2;3)光阻层2曝光,形成对应于A过孔11的图案;4)光阻层2显影,去除对应于A过孔11的光阻部分;5)过孔刻蚀,该步骤一次刻蚀成形A过孔11。重复上述步骤2)至步骤5)两次,分别成形B过孔12和C过孔13。
即,采用现有技术进行如图7所示TFT的过孔成形时,需进行三次成膜与光刻工艺,每次工艺过程刻蚀深度对应每个过孔的深度尺寸。
本发明所述的用于显示装置的过孔成形方法,整体遵循以下步骤流程:
II1→……→IIj,1……j≥1,且为互不相等的连续整数,步骤II1至IIj各为一次成形工艺,该成形工艺可为成膜与光刻工艺,步骤II1至IIj可以以任意次序排列。
当该用于显示装置的过孔成形方法应用于薄膜晶体管层过孔成形时,可在步骤II1至IIj前增加其他工艺步骤,如沉膜无机层步骤;亦可在步骤II1至IIj后添加其他工艺步骤,如有机层成形步骤。此时的方法表达式为(此处省略TFT基板中其他结构及其成形过程的描述):
(I→)II1→……→IIj(→III),1……j≥1,且为互不相等的连续整数,括号表示:可以根据工艺要求确定其有无。
在一个实施例中,要获得如图7所示的TFT层。A过孔11、B过孔12和C过孔13之间存在C过孔13深度尺寸=A过孔11深度尺寸+B过孔12深度尺寸的关系。即,满足“其中任一个过孔的深度尺寸可通过其他过孔的深度尺寸的加和计算获得”这一条件,在过孔制作时,则遵循以下工艺步骤:
步骤I:
1)沉膜无机层311。
在栅极绝缘层33上通过沉膜的方法形成无机层311。
步骤II1:
1)涂布光阻层2。
在无机层311上涂布光阻层2,最终获得如图1所示的结构。
2)光阻层2曝光。
通过具有图案的掩膜板对光阻层2进行曝光,掩膜板上对应形成B过孔12和C过孔13的遮挡区域,其他区域为镂空区域。曝光使掩膜板上的图案印在光阻层2上。在光阻层2上形成对应B过孔12和C过孔13的B光阻未保留区域12”和C光阻未保留区域13”,其他区域为光阻保留区域。
3)光阻层2显影。
对光阻层2进行显影处理,使B光阻未保留区域12”和C光阻未保留区域13”的光阻层完全去除,光阻保留区域的光阻层厚度不变,形成如图2所示结构。
4)B过孔12和C过孔13刻蚀。
通过B光阻未保留区域12”和C光阻未保留区域13”对TFT层进行刻蚀,该工艺下刻蚀深度为B过孔12的深度尺寸,刻蚀的层为无机层311、栅极绝缘层33和无机绝缘层312。此时,B过孔12已完全成形,C过孔13仅部分成形,记为:部分C过孔13’。
5)光阻层2剥离。
将无机层311上剩余的光阻保留区域去除,形成如图3所示结构。
步骤II2:
1)涂布光阻层2。
在无机层311上涂布光阻层2。
2)光阻层2曝光。
通过具有图案的掩膜板对光阻层2进行曝光,掩膜板上对应形成A过孔11和C过孔13的遮挡区域,其他区域为镂空区域。曝光使掩膜板上的图案印在光阻层2上。在光阻层2上形成对应A过孔11和C过孔13的A光阻未保留区域11”和C光阻未保留区域13”,其他区域为光阻保留区域。
3)光阻层2显影。
对光阻层2进行显影处理,使A光阻未保留区域11”和C光阻未保留区域13”的光阻层完全去除,光阻保留区域的光阻层厚度不变,形成如图4所示结构。
4)A过孔11和C过孔13刻蚀。
通过A光阻未保留区域11”和C光阻未保留区域13”对TFT层进行刻蚀,该工艺下刻蚀深度为A过孔11的深度尺寸,刻蚀的层为无机层311、栅极绝缘层33和无机绝缘层312的下半部分。此时,A过孔11已完全成形,C过孔13亦完全成形。
5)光阻层2剥离。
将无机层311上剩余的光阻保留区域去除,形成如图5所示结构。
步骤III:
有机层成形。在无机层311上涂布有机层321,再在有机层321上涂布光阻2,同样,通过如上述工艺中的曝光、显影、剥离步骤,在有机层321上形成具有特定图案的过孔,如图6所示的与过孔A11相通的孔形结构。然后,在孔形结构中布置相应的功能原件,例如图7中的源/漏极4。在此,仅以该结构的TFT为例,实际中,可以应用本发明所述技术方案的TFT可以具有其他结构。
即,本实施例中,方法表达式为I→II1→II2→III。以本发明中所述的步骤流程进行过孔加工时,仅需两步成膜与光刻工艺(II1、II2)就可将具有三种不同尺寸的四个过孔成形完成。该方法下,所需刻蚀工艺的加工时间可以近似等于C过孔13的加工时间。而对比例中,相应工艺过程所需刻蚀工艺的加工时间近似为三种不同尺寸的过孔单独加工的时间之和。可见,以本发明中所述的工艺方法进行过孔加工时,不仅可以减少成膜与光刻工艺次数,还能大幅度减少刻蚀工艺的加工时间。
在另一个实施例中,要获得如图7所示的TFT层,方法表达式为I→II2→II1→III。以本发明中所述的步骤流程进行过孔加工,可以依据加工环境、工艺条件灵活调整工艺步骤之间的顺序关系。
在又一个实施例中,要获得如图7所示的TFT层,方法表达式为I-II1-II2-II3-III。其中,步骤II1成形A过孔、加工部分B过孔和部分C过孔,刻蚀深度为A过孔的深度尺寸。步骤II2成形B过孔并进一步加工部分C过孔,刻蚀深度为B过孔与A过孔的深度尺寸的差值。步骤II3成形C过孔,刻蚀深度为C过孔与B过孔的深度尺寸的差值。本实施例中的步骤流程需三步成膜与光刻工艺成形具有三种不同尺寸的四个过孔。虽然在成膜与光刻工艺与现有技术相同,但其所需刻蚀工艺的加工时间可以近似等于C过孔13的加工时间。而对比例中,相应工艺过程所需刻蚀工艺的加工时间近似为三种不同尺寸的过孔单独加工的时间之和。可见,本实施例中所述方法可以大幅度减少刻蚀工艺的加工时间。
在另一个实施例中,要获得如图7所示的TFT层,方法表达式为I-II2-II3-II1-III。
在又一个实施例中,TFT层中各过孔尺寸不完全满足“其中任一个过孔的深度尺寸可通过其他过孔的深度尺寸的加和计算获得”这一条件时,则存在某个过孔通过其他过孔的深度尺寸的加和计算后存在余数的情况,该余数为刻蚀校正值。此时仍然可根据上述方法表达式进行过孔成形,仅需在步骤II中添加校正过孔刻蚀深度步骤即可,该工艺过程与步骤II中任意一道流程工艺相同,仅刻蚀深度为刻蚀校正值。本实施例中的工艺方法所需成膜与光刻工艺成形次数与现有技术相同,但其所需刻蚀工艺的加工时间可以近似等于过孔深度尺寸最大的过孔的加工时间。与现有技术中过孔成形工艺方法相比,可以大幅度减少刻蚀工艺的加工时间
在另一个实施例中,TFT层上过孔深度尺寸≥4种,则可将两种或者更多种深度尺寸的过孔成形过程整合到一道成膜与光刻工艺中,过孔之间的可视其各自的深度尺寸进行组合。
其中,步骤I与步骤III可为其他工艺过程,不仅仅局限于沉膜无机层与有机层成形。
其中,步骤II的实施对象可为TFT层中的绝缘层、像素电极层、低温多晶硅层等。
综上所述,通过本发明所述工艺步骤进行平板显示装置的过孔成形时,将几种不同深度尺寸的过孔成形整合在同一道成膜与光刻工艺中,从而避免每一个深度尺寸的过孔都要进行一道成膜与光刻工艺,使得总成膜与光刻工艺次数小于等于不同深度尺寸的过孔数量。本用于显示装置的过孔成形方法一方面通过减少成膜与光刻工艺次数的方式简化生产制程,降低生产成本;另一方面,由于根据产品中过孔深度尺寸对过孔的成形次序进行了排列组合,使得该方法下过孔成形总工艺过程所耗时间远远小于传统过孔成形工艺中总工艺过程所耗时间为每一个过孔成形时间的加和,极大程度上缩短了过孔成形生产周期。使得该工艺特别适用于柔性OLED等过孔数量、过孔深度尺寸要求严格的平板显示装置的加工生产。
虽然已经参考优选实施例对本发明进行了描述,但在不脱离本发明的范围的情况下,可以对其进行各种改进并且可以用等效物替换其中的部件。尤其是,只要不存在结构冲突,各个实施例中所提到的各项技术特征均可以任意方式组合起来。本发明并不局限于文中公开的特定实施例,而是包括落入权利要求的范围内的所有技术方案。
Claims (10)
1.一种用于显示装置的过孔成形方法,所述方法包括以下步骤:
1)对需成形的至少两个过孔的预计成形位置进行一次加工;
2)对未成形的至少一个过孔的预计成形位置进行一次加工,完全成形至少一个过孔;
3)重复步骤2),直至所有过孔都完全成形;
其中,深度相同的过孔视为一个过孔。
2.根据权利要求1所述的用于显示装置的过孔成形方法,其特征在于,所述成形工艺为成膜与光刻工艺。
3.根据权利要求1所述的用于显示装置的过孔成形方法,其特征在于,在预计形成过孔的位置中,其中一个位置的待加工深度等于至少两个剩余位置的待加工深度之和,则加工该位置的步骤与加工所述剩余位置的步骤同时进行。
4.根据权利要求1所述的用于显示装置的过孔成形方法,其特征在于,在预计形成过孔的位置中最深的待加工深度等于剩余位置的待加工深度之和,则在剩余加工过程中,每一次的加工深度等于剩余位置中的其中一个位置的待加工深度。
5.根据权利要求1至4任一项所述的用于显示装置的过孔成形方法,其特征在于,所述方法应用于薄膜晶体管层的过孔成形。
6.根据权利要求5所述的用于显示装置的过孔成形方法,其特征在于,所述方法在步骤1)之前还包括沉膜无机层步骤。
7.根据权利要求5所述的用于显示装置的过孔成形方法,其特征在于,所述方法在步骤3)之后还包括有机层成形步骤。
8.根据权利要求6所述的用于显示装置的过孔成形方法,其特征在于,所述方法应用于柔性有机发光二极管平板的生产中。
9.根据权利要求6所述的用于显示装置的过孔成形方法,其特征在于,所述方法的实施对象为薄膜晶体管层上的绝缘层、像素电极层和/或低温多晶硅层。
10.根据权利要求9所述的用于显示装置的过孔成形方法,其特征在于,所述绝缘层包括无机绝缘层、有机绝缘层和/或栅极绝缘层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710417095.0A CN107170787B (zh) | 2017-06-06 | 2017-06-06 | 一种用于显示装置的过孔成形方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710417095.0A CN107170787B (zh) | 2017-06-06 | 2017-06-06 | 一种用于显示装置的过孔成形方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107170787A true CN107170787A (zh) | 2017-09-15 |
CN107170787B CN107170787B (zh) | 2020-05-19 |
Family
ID=59824467
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710417095.0A Active CN107170787B (zh) | 2017-06-06 | 2017-06-06 | 一种用于显示装置的过孔成形方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107170787B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108899342A (zh) * | 2018-06-29 | 2018-11-27 | 武汉华星光电半导体显示技术有限公司 | 一种阵列基板、显示面板及其制造方法、显示器及电子装置 |
CN111192974A (zh) * | 2020-01-07 | 2020-05-22 | 武汉华星光电半导体显示技术有限公司 | 阵列基板及其制备方法 |
CN111584555A (zh) * | 2020-05-06 | 2020-08-25 | 武汉华星光电半导体显示技术有限公司 | 阵列基板的制作方法及阵列基板、显示装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1630062A (zh) * | 2003-12-18 | 2005-06-22 | 松下电器产业株式会社 | 半导体集成电路的制备方法 |
CN104915052A (zh) * | 2015-04-24 | 2015-09-16 | 武汉华星光电技术有限公司 | 触控显示装置及其制备方法、电子设备 |
CN105789115A (zh) * | 2016-04-26 | 2016-07-20 | 京东方科技集团股份有限公司 | 过孔的制作方法、阵列基板及其制作方法、显示装置 |
CN106783894A (zh) * | 2017-03-09 | 2017-05-31 | 合肥京东方光电科技有限公司 | 一种阵列基板及其制备方法 |
-
2017
- 2017-06-06 CN CN201710417095.0A patent/CN107170787B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1630062A (zh) * | 2003-12-18 | 2005-06-22 | 松下电器产业株式会社 | 半导体集成电路的制备方法 |
CN104915052A (zh) * | 2015-04-24 | 2015-09-16 | 武汉华星光电技术有限公司 | 触控显示装置及其制备方法、电子设备 |
CN105789115A (zh) * | 2016-04-26 | 2016-07-20 | 京东方科技集团股份有限公司 | 过孔的制作方法、阵列基板及其制作方法、显示装置 |
CN106783894A (zh) * | 2017-03-09 | 2017-05-31 | 合肥京东方光电科技有限公司 | 一种阵列基板及其制备方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108899342A (zh) * | 2018-06-29 | 2018-11-27 | 武汉华星光电半导体显示技术有限公司 | 一种阵列基板、显示面板及其制造方法、显示器及电子装置 |
WO2020000593A1 (zh) * | 2018-06-29 | 2020-01-02 | 武汉华星光电半导体显示技术有限公司 | 一种阵列基板及显示面板 |
CN108899342B (zh) * | 2018-06-29 | 2021-07-06 | 武汉华星光电半导体显示技术有限公司 | 一种阵列基板、显示面板及其制造方法、显示器及电子装置 |
CN111192974A (zh) * | 2020-01-07 | 2020-05-22 | 武汉华星光电半导体显示技术有限公司 | 阵列基板及其制备方法 |
CN111192974B (zh) * | 2020-01-07 | 2022-07-12 | 武汉华星光电半导体显示技术有限公司 | 阵列基板及其制备方法 |
CN111584555A (zh) * | 2020-05-06 | 2020-08-25 | 武汉华星光电半导体显示技术有限公司 | 阵列基板的制作方法及阵列基板、显示装置 |
Also Published As
Publication number | Publication date |
---|---|
CN107170787B (zh) | 2020-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107546247B (zh) | 一种有源矩阵有机发光二极管显示器及其制作方法 | |
CN107170787A (zh) | 一种用于显示装置的过孔成形方法 | |
CN109935621A (zh) | 阵列基板及其制造方法、显示装置 | |
CN107946247A (zh) | 一种柔性阵列基板及其制作方法 | |
US10483129B2 (en) | Method for roughening the surface of a metal layer, thin film transistor, and method for fabricating the same | |
CN108008583B (zh) | 柔性显示器件及其制备方法 | |
CN102709243B (zh) | 有机发光二极管显示面板及其制造方法 | |
US10475821B2 (en) | TFT substrate manufacturing method and TFT substrate | |
CN104716145B (zh) | 一种显示基板及其制造方法、显示装置 | |
CN102608860B (zh) | 光刻蚀方法、光罩组合及曝光系统 | |
CN105489502B (zh) | 薄膜晶体管结构的制造方法 | |
JP2006295121A (ja) | 薄膜トランジスタを用いた液晶表示装置及びその製造方法 | |
CN104795400B (zh) | 阵列基板制造方法、阵列基板和显示装置 | |
US11251382B2 (en) | Organic electroluminescent devices and manufacturing methods thereof | |
CN109212920B (zh) | 显示基板及其对位标记的制作方法、显示面板和显示装置 | |
EP1349216A3 (en) | Manufacturing method for electro-optical device, electro-optical device, manufacturing method for semiconductor device, semiconductor device, projection type display apparatus, and electronic apparatus | |
CN107689208A (zh) | 一种改善oled驱动线信号延迟的结构及其制备方法 | |
CN108470521B (zh) | 一种显示面板、显示装置及其制作方法 | |
CN101009248A (zh) | 薄膜晶体管阵列的制造方法及其结构 | |
CN107564854B (zh) | Oled背板制作方法 | |
JP2017523611A (ja) | 共面型酸化物半導体tft基板の製造方法 | |
CN106409874A (zh) | 阵列基板及其制作方法和有机发光显示器件 | |
US10366636B2 (en) | Manufacturing method of flexible backplate, liquid crystal display panel, and organic light-emitting diodedisplay panel | |
CN106601669A (zh) | 一种薄膜晶体管阵列基板的制造方法 | |
US20080143983A1 (en) | Methods and apparatus for multi-exposure patterning |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |