CN106783894A - 一种阵列基板及其制备方法 - Google Patents

一种阵列基板及其制备方法 Download PDF

Info

Publication number
CN106783894A
CN106783894A CN201710145276.2A CN201710145276A CN106783894A CN 106783894 A CN106783894 A CN 106783894A CN 201710145276 A CN201710145276 A CN 201710145276A CN 106783894 A CN106783894 A CN 106783894A
Authority
CN
China
Prior art keywords
barrier layer
metal wire
etching barrier
substrate
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710145276.2A
Other languages
English (en)
Other versions
CN106783894B (zh
Inventor
宫奎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710145276.2A priority Critical patent/CN106783894B/zh
Publication of CN106783894A publication Critical patent/CN106783894A/zh
Application granted granted Critical
Publication of CN106783894B publication Critical patent/CN106783894B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种阵列基板及其制备方法,涉及显示技术领域,可提高阵列基板的抗腐蚀能力。所述方法包括:在衬底上形成第一金属线、绝缘膜层、第二金属线、第一刻蚀阻挡层和钝化膜层,第一刻蚀阻挡层在衬底上的投影落入第二金属线在衬底上的投影内;通过第一次刻蚀,在钝化膜层上形成第一过孔和第二过孔;第一过孔在衬底上的投影落入第一金属线在衬底上的投影内,并暴露出绝缘膜层的表面;第二过孔在衬底上的正投影落入第一刻蚀阻挡层在衬底上的正投影内,并暴露第一刻蚀阻挡层的表面;通过第二次刻蚀,在绝缘膜层上形成第三过孔,第三过孔与第一过孔在衬底上的正投影重叠,并暴露第一金属线;去除第二过孔下方的第一刻蚀阻挡层露出第二金属线。

Description

一种阵列基板及其制备方法
技术领域
本发明涉及显示技术领域,尤其涉及一种阵列基板及其制备方法。
背景技术
现有的显示装置包括阵列基板,阵列基板上设置有栅线和数据线,IC(integratedcircuit,集成电路)在绑定区与栅线和数据线连接,向栅线和数据线输出控制信号。栅线和数据线与IC连接时,为了对栅线和数据线进行水氧阻隔,本领域技术人员采用栅线透明导电层通过栅线接触孔与栅线连接、数据线透明导电层通过数据线接触孔与数据线连接,IC再与栅线透明导电层和数据线透明导电层进行连接的方式与栅线和数据线进行连接。
现有阵列基板的制作流程中,阵列基板的栅线接触孔和数据线接触孔往往是通过一次构图工艺形成的。具体的,如图1和图2所示,第一金属线20远离衬底10一侧依次设置有绝缘层40和钝化层50;第二金属线30远离衬底10一侧设置有钝化层50。要露出第一金属线20需刻蚀掉其上方待形成第一金属线接触孔位置处的绝缘层40和钝化层50,而要露出第二金属线30只需刻蚀掉其上方待形成第二金属线接触孔位置处的钝化层50。在一次构图工艺中,第一金属线接触孔位置处需要刻蚀的膜层厚度(绝缘层40和钝化层50厚度之和)远大于待形成第二金属线接触孔位置处需要刻蚀的膜层厚度(钝化层50厚度),这样一来,如图3所示,刻蚀过程中第二金属线30露出时,第一金属线20还未露出,刻蚀继续进行,而此时第二金属线30已经裸露在刻蚀环境中。现有技术中刻蚀第一金属线接触孔和第二金属线接触孔时一般采用的是干法刻蚀,而干法刻蚀时工艺气体被电离,产生的等离子体会对金属材料具有较强的轰击作用,使金属材料的金属晶格状态被破坏,造成金属层严重损伤。
如图4所示,继续完成刻蚀形成第一金属线接触孔,并对光刻胶进行剥离后,由于剥离液是碱性液体,在剥离液和空气中的水汽的影响下,第二金属线30的第一刻蚀阻挡层层容易遭到损坏,造成第二金属线30大面积腐蚀。而第二金属线30被腐蚀在后续制备过程中会影响整个阵列基板的抗腐蚀能力。
发明内容
本发明的实施例提供一种阵列基板及其制备方法,可提高阵列基板的抗腐蚀能力。
为达到上述目的,本发明的实施例采用如下技术方案:
第一方面,提供一种阵列基板的制备方法,包括:在衬底上依次形成第一金属线、绝缘膜层、第二金属线、第一刻蚀阻挡层和钝化膜层,所述第一刻蚀阻挡层在所述衬底上的正投影落入所述第二金属线在所述衬底上的正投影内;通过第一次刻蚀,在所述钝化膜层上形成第一过孔和第二过孔;所述第一过孔在所述衬底上的正投影落入所述第一金属线在所述衬底上的正投影内,并暴露出所述绝缘膜层的表面;所述第二过孔在所述衬底上的正投影落入所述第一刻蚀阻挡层在所述衬底上的正投影内,并暴露所述第一刻蚀阻挡层的表面;通过第二次刻蚀,在所述绝缘膜层上形成第三过孔,所述第三过孔与所述第一过孔在衬底上的正投影重叠,并暴露所述第一金属线;去除所述第二过孔下方的所述第一刻蚀阻挡层以露出所述第二金属线。
优选的,所述第一刻蚀阻挡层的材料为金属;所述通过第一次刻蚀,在所述钝化膜层上形成第一过孔和第二过孔;所述第一过孔在所述衬底上的正投影落入所述第一金属线在所述衬底上的正投影内,并暴露出所述绝缘膜层的表面;所述第二过孔在所述衬底上的正投影落入所述第一刻蚀阻挡层在所述衬底上的正投影内,并暴露所述第一刻蚀阻挡层的表面;通过第二次刻蚀,在所述绝缘膜层上形成第三过孔,所述第三过孔与所述第一过孔在衬底上的正投影重叠,并暴露所述第一金属线;去除所述第二过孔下方的所述第一刻蚀阻挡层以露出所述第二金属线,具体包括:在形成有第一金属线、绝缘膜层、第二金属线、第一刻蚀阻挡层和钝化膜层的衬底上形成光刻胶;采用普通掩模板对光刻胶进行曝光,显影后形成光刻胶完全保留部分和光刻胶完全去除部分;其中,所述光刻胶完全去除部分至少与待形成的所述第一过孔和所述第二过孔对应;采用干刻蚀法对所述光刻胶完全去除部分下方的所述钝化膜层进行刻蚀,形成所述第一过孔和所述第二过孔;采用化学反应法对所述第二过孔下方的所述第一刻蚀阻挡层进行氧化,形成第二刻蚀阻挡层;采用干刻蚀法对所述第一过孔下方的所述绝缘膜层进行刻蚀,形成所述第三过孔;采用剥离工艺去除所述光刻胶完全保留部分的光刻胶,并对所述第二过孔下方的所述第二刻蚀阻挡层进行溶解,露出所述第二金属线。
优选的,所述采用干刻蚀法对所述光刻胶完全去除部分下方的所述钝化膜层进行刻蚀,形成所述第一过孔和所述第二过孔;采用化学反应法对所述第二过孔下方的所述第一刻蚀阻挡层进行氧化,形成第二刻蚀阻挡层;采用干刻蚀法对所述第一过孔下方的所述绝缘膜层进行刻蚀,形成所述第三过孔,具体包括:向等离子体刻蚀设备内通入六氟化硫,对所述光刻胶完全去除部分下方的所述钝化膜层进行刻蚀,形成所述第一过孔和所述第二过孔;向所述等离子体刻蚀设备内通入氧气,对所述第二过孔下方的所述第一刻蚀阻挡层进行氧化,形成第二刻蚀阻挡层;向所述等离子体刻蚀设备内通入六氟化硫,对所述第一过孔下方的所述绝缘膜层进行刻蚀,形成所述第三过孔。
优选的,所述第一刻蚀阻挡层的材料为金属氧化物;去除所述第二过孔下方的所述第一刻蚀阻挡层以露出所述第二金属线,具体包括:通过构图工艺在绝缘膜层上形成第三过孔后,采用剥离工艺去除所述光刻胶完全保留部分的光刻胶的同时,对所述第二过孔下方的所述第一刻蚀阻挡层进行溶解,露出所述第二金属线。
优选的,所述第一刻蚀阻挡层在所述衬底上的正投影与所述第二金属线在所述衬底上的正投影重合。
优选的,所述第一金属线为栅线,所述第二金属线为数据线;在所述衬底上形成第二金属线的同时,还形成源电极和漏电极;通过第一次刻蚀,在所述钝化膜层上形成第一过孔和第二过孔的同时,还形成第四过孔;去除所述第二过孔下方的所述第一刻蚀阻挡层以露出所述第二金属线的同时,还对所述第四过孔下方的所述第一刻蚀阻挡层进行去除以露出所述漏电极。
优选的,所述方法还包括:在所述钝化膜层远离所述衬底一侧形成包括第一透明导电结构和第二透明导电结构的透明导电层;所述第一透明导电结构通过所述第一过孔和所述第三过孔与所述第一金属线电连接,所述第二透明导电结构通过所述第二过孔与所述第二金属线电连接。
优选的,所述第一刻蚀阻挡层的材料为Al。
基于上述,优选的,所述第一刻蚀阻挡层的厚度为5~10nm。
第二方面,提供一种阵列基板,所述阵列基板通过第一方面所述的方法制备得到。
本发明实施例提供一种阵列基板及其制备方法,在形成第二金属线后形成一层图案化后的第一刻蚀阻挡层,这样一来,钝化膜层上刻蚀形成第一过孔和第二过孔后,第一刻蚀阻挡层会遮挡住第二过孔下方的第二金属线但露出第一过孔下方的绝缘膜层。此时,继续对绝缘膜层刻蚀形成第三过孔的过程中,刻蚀工艺气体不会对第二过孔下方的第二金属线产生影响。第三过孔形成后,再对第二过孔下方的第一刻蚀阻挡层进行去除,露出第二金属线。通过上述步骤制备形成的阵列基板,第二金属线的金属晶格状态不会遭到破坏,从而可提高整个阵列基板的抗腐蚀能力。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为现有技术提供的一种阵列基板的俯视图;
图2为图1中A-A向的剖视示意图一;
图3为图1中A-A向的剖视示意图二;
图4为图1中A-A向的剖视示意图三;
图5为本发明实施例提供的一种阵列基板的制备方法的流程图一;
图6-9为本发明实施例提供的阵列基板的制备过程示意图一;
图10为本发明实施例提供的一种阵列基板的制备方法的流程图二;
图11(a)-11(f)为实施例提供的阵列基板的制备过程示意图二;
图12为本发明实施例提供的一种阵列基板的制备方法的流程图三;
图13(a)-13(e)为实施例提供的阵列基板的制备过程示意图三;
图14为本发明实施例提供的一种阵列基板的剖视示意图一;
图15为本发明实施例提供的一种阵列基板的剖视示意图二。
附图标记
10-衬底;20-第一金属线;30-第二金属线;31-源电极;32-漏电极;40-绝缘层;41-绝缘膜层;42-第三过孔;50-钝化层;51-钝化膜层;52-第一过孔;53-第二过孔;54-第四过孔;60-第一刻蚀阻挡层;61-第二刻蚀阻挡层;70-透明导电层;71-第一透明导电结构;71-第二透明导电结构。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明实施例提供一种阵列基板的制备方法,如图5所示,所述方法包括:
S10、如图6所示,在衬底10上依次形成第一金属线20、绝缘膜层41、第二金属线30、第一刻蚀阻挡层60和钝化膜层51,第一刻蚀阻挡层60在衬底10上的正投影落入第二金属线30在衬底10上的正投影内。
S20、如图7所示,通过第一次刻蚀,在钝化膜层51上形成第一过孔52和第二过孔53;第一过孔52在衬底10上的正投影落入第一金属线20在衬底10上的正投影内,并暴露出绝缘膜层41的表面;第二过孔53在衬底10上的正投影落入第一刻蚀阻挡层60在衬底10上的正投影内,并暴露第一刻蚀阻挡层60的表面。
S30、如图8所示,通过第二次刻蚀,在绝缘膜层41上形成第三过孔42,第三过孔42与第一过孔52在衬底10上的正投影重叠,并暴露第一金属线20。
S40、如图9所示,去除第二过孔53下方的第一刻蚀阻挡层60以露出第二金属线30。
需要说明的是,第一,不对第一金属线20和第二金属线30进行限定,例如可以但不限于第一金属线20为栅线,第二金属线30为数据线;或者第一金属线20为数据线,第二金属线30为栅线;当然还可以是其他。
第二,在对绝缘膜层41进行刻蚀时,第一刻蚀阻挡层60用于阻止刻蚀时工艺气体对第二金属线30造成破坏,因此本领域技术人员应该明白,第一刻蚀阻挡层60应不与刻蚀时工艺气体发生反应,或者与刻蚀时工艺气体发生反应的速率低于第二金属线30与刻蚀时工艺气体发生反应的速率,这样才能对第二金属线30起到保护作用。第一刻蚀阻挡层60的材料例如但不限于是金属、金属氧化物等。
此外,第一刻蚀阻挡层60在衬底10上的正投影落入第二金属线30在衬底10上的正投影内,因此,对于第一刻蚀阻挡层60的形状,可以如图6和图7所示与第二金属线30的图案重合;也可以如图8和图9所示落入第二金属线30的图案内。但无论是哪种情况,第一刻蚀阻挡层60在衬底10上的正投影必然覆盖第二过孔53在衬底10上的正投影;并且,为了不影响对第一过孔52下方的绝缘膜层41的刻蚀,第一刻蚀阻挡层60在衬底10上的正投影必然与第一过孔52在衬底10上的正投影不交叠。
其中,如图9所示,当第一刻蚀阻挡层60在衬底10上的正投影仅与第二过孔53在衬底10上的正投影重叠,当对第二过孔53下方的第一刻蚀阻挡层60进行去除后,阵列基板上则无余留的第一刻蚀阻挡层60。
第三,本领域技术人员应该明白,第三过孔42与第一过孔52在衬底10上的正投影重叠,且第三过孔42是在第一过孔52形成后通过同一种工艺继续形成的,因此,第一过孔52应暴露出绝缘膜层41的表面,而不能暴露出第二金属线30的表面,即第一过孔51和第三过孔42不会形成在第一金属线20和第二金属线30交叠的位置处。
基于此,如图9所示,最终形成的第一过孔52和第三过孔42暴露出第一金属线20,第二过孔暴露出第二金属线30。
第四,本发明实施例不对第二过孔53下方的第一刻蚀阻挡层60的去除方式进行限定,能够去除第二过孔53下方的第一刻蚀阻挡层60且不影响其他膜层的结构即可。
本发明实施例提供一种阵列基板的制备方法,在形成第二金属线30后形成一层图案化后的第一刻蚀阻挡层60,这样一来,钝化膜层51上刻蚀形成第一过孔52和第二过孔53后,第一刻蚀阻挡层60会遮挡住第二过孔53下方的第二金属线30但露出第一过孔51下方的绝缘膜层20。此时,继续对绝缘膜层20刻蚀形成第三过孔42的过程中,刻蚀工艺气体不会对第二过孔53下方的第二金属线30产生影响。第三过孔42形成后,再对第二过孔53下方的第一刻蚀阻挡层60进行去除,露出第二金属线30。通过上述步骤制备形成的阵列基板,第二金属线30的金属晶格状态不会遭到破坏,从而可提高整个阵列基板的抗腐蚀能力。
以下结合具体的实施例对本发明实施例提供的阵列基板的制备方法进行说明,实施例一和实施例二仅为具体的实施例,实施例中任意步骤之间的组合均属于本发明保护的范围。
实施例一
提供一种阵列基板的制备方法,如图10所示,所述方法包括:
S100、在衬底10上依次形成第一金属线20和绝缘膜层41。
其中,在衬底10上形成第一金属线20例如可以是通过构图工艺形成。绝缘膜层41的材料例如可以为氮化硅、氧化硅等材料。
S110、在形成有绝缘膜层41的衬底10上依次形成第一导电薄膜和第二导电薄膜,并形成光刻胶。
其中,第一刻蚀阻挡层60的材料为金属,对第二导电薄膜图案化后形成第一刻蚀阻挡层60。
S120、利用掩模板对光刻胶进行曝光,显影后形成光刻胶完全保留部分和光刻胶完全去除部分。
S130、采用湿刻蚀法对光刻胶完全去除部分下方的第一导电薄膜和第二导电薄膜进行刻蚀,形成第二金属线30和第一刻蚀阻挡层60,并对光刻胶完全保留部分进行剥离。
其中,第二金属线30和第一刻蚀阻挡层60通过同一次构图工艺形成,如图6所示,两者的图案相同。即第一刻蚀阻挡层60在衬底10上的正投影与第二金属线30在衬底10上的正投影重合。
S140、如图11(a)所示,在形成有第一刻蚀阻挡层的衬底10上形成钝化膜层51,并形成光刻胶。
S150、如图11(b)所示,采用普通掩模板对光刻胶进行曝光,显影后形成光刻胶完全保留部分和光刻胶完全去除部分;其中,光刻胶完全去除部分至少与待形成的第一过孔和第二过孔对应。
S160、如图11(c)所示,采用干刻蚀法对光刻胶完全去除部分下方的钝化膜层51进行刻蚀,形成第一过孔52和第二过孔53。
S170、如图11(d)所示,采用化学反应法对第二过孔53下方的第一刻蚀阻挡层60进行氧化,形成第二刻蚀阻挡层61。
其中,例如可以在氧气环境中对第二过孔53下方的第一刻蚀阻挡层60进行氧化。本领域技术人员应该明白,第二金属线30的材料也为金属,因此在对第一刻蚀阻挡层60进行氧化的过程中应严格控制氧化的时间,待第二过孔53下方的第一刻蚀阻挡层60完全氧化为第二刻蚀阻挡层61后,立刻停止氧化反应。
此时,如图11(d)所示,第二刻蚀阻挡层61为第二过孔53下方被氧化的部分。
S180、如图11(e)所示,采用干刻蚀法对第一过孔52下方的绝缘膜层41进行刻蚀,形成第三过孔42。
S190、如图11(f)所示,采用剥离工艺去除光刻胶完全保留部分的光刻胶,并对第二过孔53下方的第二刻蚀阻挡层61进行溶解,露出第二金属线30。
其中,本领域技术人员应该明白,由于刻蚀剥离液为碱性液体,采用刻蚀剥离液对第二刻蚀阻挡层61进行溶解,则第二刻蚀阻挡层61应为可以与碱性液体发生反应的金属氧化物。
此处,通过将第一刻蚀阻挡层60的材料选择为金属,在对第一过孔52和第二过孔53刻蚀完成后,对第二过孔53下方的第一刻蚀阻挡层60进行氧化形成第二刻蚀阻挡层61,由于刻蚀工艺气体,例如在SF6(六氟化硫)等离子体环境中进行刻蚀,SF6对绝缘膜层41的刻蚀速率与对氧化金属的刻蚀速率之比大约在800:1,因此第二刻蚀阻挡层61可以对第二金属线30起到保护作用。在刻蚀形成第三过孔42后,对光刻胶进行剥离的同时对第二刻蚀阻挡层61进行溶解,工艺简单,制备方便,成本较低。
此外,通过将第二金属线30与第一刻蚀阻挡层60通过同一次构图工艺制备形成,可提高生产效率。
实施例二
提供一种阵列基板的制备方法,采用干刻蚀法对光刻胶完全去除部分下方的钝化膜层51进行刻蚀之前的步骤与实施例一中S100-S150的步骤相同。
S161、向等离子体刻蚀设备内通入六氟化硫,如图11(c)所示,对光刻胶完全去除部分下方的钝化膜层51进行刻蚀,形成第一过孔52和第二过孔53。
当钝化膜层51被刻穿后,如图11(c)所示,第二金属线30上方的第一刻蚀阻挡层60通过第二过孔53暴露出来,而第一金属线20上方仍然有绝缘膜层41遮挡,但绝缘膜层41上方刻蚀出第一过孔52,此时,停止向等离子体刻蚀设备内通入六氟化硫气体,暂停刻蚀步骤,进行S171步。
S171、向等离子体刻蚀设备内通入氧气,如图11(d)所示,对第二过孔53下方的第一刻蚀阻挡层60进行氧化,形成第二刻蚀阻挡层61。
此时,无需更换等离子体刻蚀设备,只需更换工作气体,向其内部通入氧气,并且不给等离子体刻蚀设备加下电极,采用纯化学方法对第二过孔53暴露出来的第一刻蚀阻挡层60进行氧化,形成成分为氧化金属的第二刻蚀阻挡层61。
需要说明的是,由于第一刻蚀阻挡层60下方的材料也为金属,易被氧化,因此,在进行S171步骤时应严格控制氧化时间,当第二过孔53下方的第一刻蚀阻挡层60被完全氧化后,立刻停止S171步骤,进行S181步。
S181、向等离子体刻蚀设备内通入六氟化硫,如图11(e)所示,对第一过孔52下方的绝缘膜层41进行刻蚀,形成第三过孔42。此时,无需更换等离子体刻蚀设备,只需更换工作气体,向其内部通入六氟化硫气体,继续对绝缘膜层41进行刻蚀。由于有第二刻蚀阻挡层61的保护,第二过孔53对应位置处的第二金属线30可避免受到刻蚀气体的损伤。当绝缘膜层41被刻穿,第三过孔42形成后,停止S181步骤,进行S191步。
S191、如图11(f)所示,采用剥离工艺去除光刻胶完全保留部分的光刻胶,并对第二过孔53下方的第二刻蚀阻挡层61进行溶解,露出第二金属线30。
此时,碱性的光刻胶剥离液对第二刻蚀阻挡层61进行溶解后,第二金属线30便完好无损的暴露出来。
此处,形成第一过孔52、第二过孔53、第三过孔42、以及形成第二刻蚀阻挡层61的过程在同一等离子刻蚀腔室中完成,可以减少工序,提高生产效率。
实施例三
提供一种阵列基板的制备方法,如图12所示,所述方法包括:
S200、在衬底10上依次形成第一金属线20和绝缘膜层41。
S210、在形成有绝缘膜层41的衬底10上依次形成第一导电薄膜和第二导电薄膜,并形成光刻胶。
S220、采用半阶掩模板或灰阶掩膜板对形成有光刻胶的基板进行曝光,显影后形成光刻胶完全保留部分、光刻胶半保留部分和光刻胶完全去除部分;其中,光刻胶完全保留部分对应待形成的第一刻蚀阻挡层的区域,光刻胶半保留部分对应待形成的第二金属线中与待形成的第一刻蚀阻挡层不重叠的区域,光刻胶完全去除部分对应其他区域。
S230、采用湿刻蚀法去除光刻胶完全去除部分的第一导电薄膜和第二导电薄膜。
此时,第二导电薄膜的材料为金属氧化物。
S240、采用灰化工艺去除光刻胶半保留部分的光刻胶,并刻蚀形成第二金属线30和第一刻蚀阻挡层60。
此时,如图8所示,形成的第二金属线30和第一刻蚀阻挡层60的图案不相同。即第一刻蚀阻挡层60在衬底10上的正投影与第二金属线30在衬底10上的正投影不重合,仅落在第二金属线30在衬底10上的正投影内。
S250、采用剥离工艺去除光刻胶完全保留部分的光刻胶。
S260、如图13(a)所示,在形成有第一刻蚀阻挡层的衬底10上形成钝化膜层51,并形成光刻胶。
S270、如图13(b)所示,采用普通掩模板对光刻胶进行曝光,显影后形成光刻胶完全保留部分和光刻胶完全去除部分;其中,光刻胶完全去除部分至少与待形成的第一过孔和第二过孔对应。
S280、如图13(c)所示,采用干刻蚀法对光刻胶完全去除部分下方的钝化膜层51进行刻蚀,形成第一过孔52和第二过孔53。
S290、如图13(d)所示,采用干刻蚀法继续对第一过孔52下方的绝缘膜层41进行刻蚀,形成第三过孔42。
S300、如图13(e)所示,采用剥离工艺去除光刻胶完全保留部分的光刻胶,并对第二过孔53下方的第一刻蚀阻挡层60进行溶解,露出第二金属线30。
此处,通过将第一刻蚀阻挡层60的材料直接选择为能与碱性光刻胶剥离液发生反应的金属氧化物,可以节省对金属进行氧化的过程,从而减少工艺次数。
基于上述,本发明实施例优选的,如图14所示,第一金属线20为栅线,第二金属线30为数据线;在衬底10上形成第二金属线30的同时,还形成源电极31和漏电极32;通过第一次刻蚀,在钝化膜层51上形成第一过孔52和第二过孔53的同时,还形成第四过孔54;去除第二过孔42下方的第一刻蚀阻挡层60以露出第二金属线20的同时,还对第四过孔54下方的第一刻蚀阻挡层60进行去除以露出漏电极32。
其中,第四过孔54在衬底10上的正投影必然落入第一刻蚀阻挡层60在衬底10上的正投影内,第一刻蚀阻挡层60在衬底10上的正投影必然落入漏电极32在衬底上的正投影内。
此外,第二金属线30和源电极31以及漏电极32可以由三层子金属层形成,为了避免Al(铝)容易被氧化,本发明实施例将第一子金属层和第二子金属层的材料均选择为Mo(钼),位于第一子金属层和第二子金属之间的第三子金属层的材料选择为Al;三层子金属层的厚度和为300~500nm,例如可以为400nm。
基于上述,所述阵列基板的制备方法还包括:如图15所示,在钝化膜层51远离衬底一侧形成包括第一透明导电结构71和第二透明导电结构72的透明导电层70;第一透明导电结构71通过第一过孔52和第三过孔42与第一金属线20电连接,第二透明导电结构72通过第二过孔53与第二金属线30电连接。
其中,透明导电层70的厚度应大于第一刻蚀阻挡层60的厚度,避免透明导电层70与金属线发生断连的现象。
此外,透明导电膜层例如可以采用磁控溅射的方式形成,然后通过构图工艺形成透明导电层70。
本发明实施例通过采用第一透明导电结构71与第一金属线20连接,对第一金属线20进行水氧阻隔,采用第二透明导电结构72与第二金属线30进行连接,对第二金属线30进行水氧阻隔,可以进一步提高阵列基板的抗腐蚀能力。
由于Al易于被氧化,且氧化铝易于与碱性光刻胶剥离液发生反应,本发明实施例优选的,第一刻蚀阻挡层60的材料为Al。
基于上述,优选的,第一刻蚀阻挡层60的厚度为5~10nm。
透明导电层70的厚度一般为80nm,通过将第一刻蚀阻挡层60的厚度设置为5~10nm,既能对第二金属线30起到保护作用,又能避免透明导电层70与第二金属线20出现断连,还能降低阵列基板的厚度。
本发明实施例还提供一种阵列基板,通过上述制备方法制备得到。
本发明实施例提供的阵列基板是由上述制备方法制备得到的,其有益效果与上述阵列基板的制备方法的有益效果相同,此处不再赘述。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种阵列基板的制备方法,其特征在于,包括:
在衬底上依次形成第一金属线、绝缘膜层、第二金属线、第一刻蚀阻挡层和钝化膜层,所述第一刻蚀阻挡层在所述衬底上的正投影落入所述第二金属线在所述衬底上的正投影内;
通过第一次刻蚀,在所述钝化膜层上形成第一过孔和第二过孔;所述第一过孔在所述衬底上的正投影落入所述第一金属线在所述衬底上的正投影内,并暴露出所述绝缘膜层的表面;所述第二过孔在所述衬底上的正投影落入所述第一刻蚀阻挡层在所述衬底上的正投影内,并暴露所述第一刻蚀阻挡层的表面;
通过第二次刻蚀,在所述绝缘膜层上形成第三过孔,所述第三过孔与所述第一过孔在衬底上的正投影重叠,并暴露所述第一金属线;
去除所述第二过孔下方的所述第一刻蚀阻挡层以露出所述第二金属线。
2.根据权利要求1所述的制备方法,其特征在于,所述第一刻蚀阻挡层的材料为金属;
所述通过第一次刻蚀,在所述钝化膜层上形成第一过孔和第二过孔;所述第一过孔在所述衬底上的正投影落入所述第一金属线在所述衬底上的正投影内,并暴露出所述绝缘膜层的表面;所述第二过孔在所述衬底上的正投影落入所述第一刻蚀阻挡层在所述衬底上的正投影内,并暴露所述第一刻蚀阻挡层的表面;通过第二次刻蚀,在所述绝缘膜层上形成第三过孔,所述第三过孔与所述第一过孔在衬底上的正投影重叠,并暴露所述第一金属线;去除所述第二过孔下方的所述第一刻蚀阻挡层以露出所述第二金属线,具体包括:
在形成有第一金属线、绝缘膜层、第二金属线、第一刻蚀阻挡层和钝化膜层的衬底上形成光刻胶;
采用普通掩模板对光刻胶进行曝光,显影后形成光刻胶完全保留部分和光刻胶完全去除部分;其中,所述光刻胶完全去除部分至少与待形成的所述第一过孔和所述第二过孔对应;
采用干刻蚀法对所述光刻胶完全去除部分下方的所述钝化膜层进行刻蚀,形成所述第一过孔和所述第二过孔;
采用化学反应法对所述第二过孔下方的所述第一刻蚀阻挡层进行氧化,形成第二刻蚀阻挡层;
采用干刻蚀法对所述第一过孔下方的所述绝缘膜层进行刻蚀,形成所述第三过孔;
采用剥离工艺去除所述光刻胶完全保留部分的光刻胶,并对所述第二过孔下方的所述第二刻蚀阻挡层进行溶解,露出所述第二金属线。
3.根据权利要求2所述的制备方法,其特征在于,所述采用干刻蚀法对所述光刻胶完全去除部分下方的所述钝化膜层进行刻蚀,形成所述第一过孔和所述第二过孔;采用化学反应法对所述第二过孔下方的所述第一刻蚀阻挡层进行氧化,形成第二刻蚀阻挡层;采用干刻蚀法对所述第一过孔下方的所述绝缘膜层进行刻蚀,形成所述第三过孔,具体包括:
向等离子体刻蚀设备内通入六氟化硫,对所述光刻胶完全去除部分下方的所述钝化膜层进行刻蚀,形成所述第一过孔和所述第二过孔;
向所述等离子体刻蚀设备内通入氧气,对所述第二过孔下方的所述第一刻蚀阻挡层进行氧化,形成第二刻蚀阻挡层;
向所述等离子体刻蚀设备内通入六氟化硫,对所述第一过孔下方的所述绝缘膜层进行刻蚀,形成所述第三过孔。
4.根据权利要求1所述的制备方法,其特征在于,所述第一刻蚀阻挡层的材料为金属氧化物;
去除所述第二过孔下方的所述第一刻蚀阻挡层以露出所述第二金属线,具体包括:
通过构图工艺在绝缘膜层上形成第三过孔后,采用剥离工艺去除所述光刻胶完全保留部分的光刻胶的同时,对所述第二过孔下方的所述第一刻蚀阻挡层进行溶解,露出所述第二金属线。
5.根据权利要求1所述的制备方法,其特征在于,所述第一刻蚀阻挡层在所述衬底上的正投影与所述第二金属线在所述衬底上的正投影重合。
6.根据权利要求1所述的制备方法,其特征在于,所述第一金属线为栅线,所述第二金属线为数据线;
在所述衬底上形成第二金属线的同时,还形成源电极和漏电极;
通过第一次刻蚀,在所述钝化膜层上形成第一过孔和第二过孔的同时,还形成第四过孔;
去除所述第二过孔下方的所述第一刻蚀阻挡层以露出所述第二金属线的同时,还对所述第四过孔下方的所述第一刻蚀阻挡层进行去除以露出所述漏电极。
7.根据权利要求1所述的制备方法,其特征在于,所述方法还包括:在所述钝化膜层远离所述衬底一侧形成包括第一透明导电结构和第二透明导电结构的透明导电层;
所述第一透明导电结构通过所述第一过孔和所述第三过孔与所述第一金属线电连接,所述第二透明导电结构通过所述第二过孔与所述第二金属线电连接。
8.根据权利要求1所述的制备方法,其特征在于,所述第一刻蚀阻挡层的材料为Al。
9.根据权利要求1-8任一项所述的阵列基板,其特征在于,所述第一刻蚀阻挡层的厚度为5~10nm。
10.一种阵列基板,其特征在于,所述阵列基板通过权利要求1-9任一项所述的方法制备得到。
CN201710145276.2A 2017-03-09 2017-03-09 一种阵列基板及其制备方法 Active CN106783894B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710145276.2A CN106783894B (zh) 2017-03-09 2017-03-09 一种阵列基板及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710145276.2A CN106783894B (zh) 2017-03-09 2017-03-09 一种阵列基板及其制备方法

Publications (2)

Publication Number Publication Date
CN106783894A true CN106783894A (zh) 2017-05-31
CN106783894B CN106783894B (zh) 2021-03-16

Family

ID=58962486

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710145276.2A Active CN106783894B (zh) 2017-03-09 2017-03-09 一种阵列基板及其制备方法

Country Status (1)

Country Link
CN (1) CN106783894B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107170787A (zh) * 2017-06-06 2017-09-15 武汉华星光电技术有限公司 一种用于显示装置的过孔成形方法
CN107808886A (zh) * 2017-11-01 2018-03-16 京东方科技集团股份有限公司 过孔连接结构及制造方法、阵列基板及制造方法、显示装置
CN109659312A (zh) * 2018-10-15 2019-04-19 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法
CN109817531A (zh) * 2019-02-02 2019-05-28 合肥鑫晟光电科技有限公司 一种阵列基板及其制作方法
CN112138972A (zh) * 2020-09-28 2020-12-29 京东方科技集团股份有限公司 一种声波换能单元及其制备方法、声波换能器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030127649A1 (en) * 2001-12-27 2003-07-10 Chae Gee Sung Array substrate for a liquid crystal display device having an improved contact property and fabricating method thereof
CN102792356A (zh) * 2010-04-19 2012-11-21 夏普株式会社 显示装置及其制造方法
CN104393020A (zh) * 2014-11-21 2015-03-04 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030127649A1 (en) * 2001-12-27 2003-07-10 Chae Gee Sung Array substrate for a liquid crystal display device having an improved contact property and fabricating method thereof
CN102792356A (zh) * 2010-04-19 2012-11-21 夏普株式会社 显示装置及其制造方法
CN104393020A (zh) * 2014-11-21 2015-03-04 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107170787A (zh) * 2017-06-06 2017-09-15 武汉华星光电技术有限公司 一种用于显示装置的过孔成形方法
CN107170787B (zh) * 2017-06-06 2020-05-19 武汉华星光电技术有限公司 一种用于显示装置的过孔成形方法
CN107808886A (zh) * 2017-11-01 2018-03-16 京东方科技集团股份有限公司 过孔连接结构及制造方法、阵列基板及制造方法、显示装置
US10644037B2 (en) 2017-11-01 2020-05-05 Boe Technology Group Co., Ltd. Via-hole connection structure and method of manufacturing the same, and array substrate and method of manufacturing the same
CN107808886B (zh) * 2017-11-01 2020-11-06 京东方科技集团股份有限公司 过孔连接结构及制造方法、阵列基板及制造方法、显示装置
CN109659312A (zh) * 2018-10-15 2019-04-19 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法
CN109817531A (zh) * 2019-02-02 2019-05-28 合肥鑫晟光电科技有限公司 一种阵列基板及其制作方法
US11537016B2 (en) 2019-02-02 2022-12-27 Hefei Xinsheng Optoft Fctronics Technology Co., Ltd. Method of manufacturing array substrate, and array substrate
CN112138972A (zh) * 2020-09-28 2020-12-29 京东方科技集团股份有限公司 一种声波换能单元及其制备方法、声波换能器
CN112138972B (zh) * 2020-09-28 2022-09-09 京东方科技集团股份有限公司 一种声波换能单元及其制备方法、声波换能器
US11813641B2 (en) 2020-09-28 2023-11-14 Boe Technology Group Co., Ltd. Acoustic transduction unit, manufacturing method thereof and acoustic transducer

Also Published As

Publication number Publication date
CN106783894B (zh) 2021-03-16

Similar Documents

Publication Publication Date Title
CN106783894A (zh) 一种阵列基板及其制备方法
CN1405849A (zh) 应用于约束等离子体反应室的半导体双镶嵌蚀刻制作过程
CN1323425C (zh) 制造闪存装置的方法
CN105870169A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
JP4075228B2 (ja) 半導体装置の製造方法
CN103887230A (zh) 等离子体刻蚀AlSi的方法
CN103676377B (zh) 阵列基板及其制造方法、显示装置
CN103021930B (zh) 一种金属互连层刻蚀方法
CN112310122A (zh) 显示面板及其制备方法
CN109427736A (zh) 半导体结构及其形成方法
TWI479549B (zh) 去除蝕刻殘留物之方法
CN100485889C (zh) 薄膜晶体管的制造方法
CN104701242A (zh) 接触孔的刻蚀方法
CN112864090B (zh) 一种薄膜晶体管基板的制备方法
CN109817641A (zh) 一种阵列基板及其制造方法
CN117542733B (zh) 半导体结构的制作方法、电路及芯片
KR100281276B1 (ko) 미세콘택 형성방법
CN114188359A (zh) 显示面板及其制作方法
KR100672152B1 (ko) 플래쉬 메모리소자의 제조방법
KR100983432B1 (ko) 반도체 메모리 소자 및 이의 제조 방법
KR100372654B1 (ko) 반도체소자의콘택홀형성방법
KR100976684B1 (ko) 반도체 메모리 소자의 콘택홀 형성 방법
KR950013693B1 (ko) 반구형 그레인을 갖는 폴리실리콘층 패턴 형성 방법
KR20030000626A (ko) 반도체 소자의 콘택홀 제조방법
KR20020017181A (ko) 반도체 소자의 듀얼 다마신 배선을 위한 컨택 홀 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant