CN112864090B - 一种薄膜晶体管基板的制备方法 - Google Patents

一种薄膜晶体管基板的制备方法 Download PDF

Info

Publication number
CN112864090B
CN112864090B CN202110069068.5A CN202110069068A CN112864090B CN 112864090 B CN112864090 B CN 112864090B CN 202110069068 A CN202110069068 A CN 202110069068A CN 112864090 B CN112864090 B CN 112864090B
Authority
CN
China
Prior art keywords
layer
photoresist
forming
metal
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110069068.5A
Other languages
English (en)
Other versions
CN112864090A (zh
Inventor
邵源
唐诗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL Huaxing Photoelectric Technology Co Ltd
Original Assignee
TCL Huaxing Photoelectric Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TCL Huaxing Photoelectric Technology Co Ltd filed Critical TCL Huaxing Photoelectric Technology Co Ltd
Priority to CN202110069068.5A priority Critical patent/CN112864090B/zh
Publication of CN112864090A publication Critical patent/CN112864090A/zh
Application granted granted Critical
Publication of CN112864090B publication Critical patent/CN112864090B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请实施例公开了一种薄膜晶体管基板的制备方法，采用第三光罩在基础钝化层上形成光阻层，所述光阻层上开设有多个开口，所述开口对应于待形成的像素电极；采用混合溶液浸泡所述光阻层以使所述光阻层形成孔洞结构；在所述光阻层上形成电极层；剥离所述光阻层，形成像素电极层，所述像素电极层包括所述像素电极。本申请实施例采用3道光罩的制程工艺制备薄膜晶体管基板，简化的制备工艺且节省了制备成本。

Description

一种薄膜晶体管基板的制备方法
技术领域
本申请涉及显示技术领域，具体涉及一种薄膜晶体管基板的制备方法。
背景技术
在对现有技术的研究和实践过程中，本申请的发明人发现，目前常见的薄膜晶体管基板主要采用非晶硅、低温多晶硅、金属氧化物和有机半导体等材料。就工艺而言，非晶硅半导体工艺最为简单，技术比较成熟，是目前主流的半导体材料；但非晶硅半导体的制造工艺通常采用5道光罩(Mask)或4道光罩工艺。而金属氧化物半导体的制造工艺通常采用刻蚀阻挡形结构，其一般要采用6道光罩工艺。
因此在现有技术中，无论是非晶硅半导体工艺还是金属氧化物半导体工艺，都具有工艺流程复杂和成本高的缺点。
发明内容
本申请实施例提供一种薄膜晶体管基板的制备方法，可以简化制备工艺和节约成本。
本申请实施例提供一种薄膜晶体管基板的制备方法，其包括以下步骤：
采用第一光罩在基底上形成第一金属层，所述第一金属层包括栅极；
采用第二光罩在所述基底上形成有源层和第二金属层，所述第二金属层包括源极和漏极；
在所述基底上形成基础钝化层；
采用第三光罩在所述基础钝化层上形成光阻层，所述光阻层上开设有多个开口，所述开口对应于待形成的像素电极；
采用混合溶液浸泡所述光阻层以使所述光阻层形成孔洞结构；
在所述光阻层上形成电极层；
剥离所述光阻层，形成像素电极层，所述像素电极层包括所述像素电极。
可选的，在本申请的一些实施例中，所述混合溶液包括醇类、去离子水和添加剂，醇类和添加剂的成分比例介于3:1至5:1之间，去离子水和添加剂的成分比例介于3:1至5:1之间。
可选的，在本申请的一些实施例中，浸泡所述光阻层的浸泡温度介于20摄氏度到70摄氏度之间，浸泡时间介于30秒到1000秒之间。
可选的，在本申请的一些实施例中，所述孔洞结构形成在所述光阻层的表面和内部。
可选的，在本申请的一些实施例中，所述电极层覆盖所述光阻层的部分形成有缝隙。
可选的，在本申请的一些实施例中，所述电极层于所述光阻层的边缘处断开设置，以裸露所述光阻层。
可选的，在本申请的一些实施例中，采用第一光罩在基底上形成第一金属层，包括以下步骤：
在所述基底上形成第一金属材料层；
在所述第一金属材料层上形成第一光刻胶材料层；
采用所述第一光罩图案化所述第一光刻材料层，形成第一光阻层；
以所述第一光阻层为掩模蚀刻所述第一金属材料层，形成所述第一金属层；
去除所述第一光阻层。
可选的，在本申请的一些实施例中，采用第二光罩在所述基底上形成有源层和第二金属层，包括以下步骤：
在所述第一金属层上依次形成绝缘层、半导体层和第二金属材料层；
在所述第二金属材料层上形成第二光刻胶材料层；
采用所述第二光罩图案化所述第二光刻胶材料层，形成第二光阻层；
以所述第二光阻层为掩模，蚀刻所述第二金属材料层和所述半导体层，形成所述有源层和所述第二金属层；
去除所述第二光阻层。
可选的，在本申请的一些实施例中，采用第三光罩在所述基础钝化层上形成光阻层，以下步骤：
在所述基础钝化层上形成第三光刻胶材料层；
采用所述第三光罩图案化所述第三光刻胶材料层，形成所述光阻层；
在采用第三光罩在所述基础钝化层上形成光阻层，之后还包括以下步骤：
以所述光阻层为掩模，蚀刻所述基础钝化层形成钝化层。
可选的，在本申请的一些实施例中，所述第二光罩是半色调掩模板或灰色调掩模板。
本申请实施例采用3道光罩的制程工艺制备薄膜晶体管基板，简化的制备工艺且节省了制备成本。具体的，在第三道光罩制程中，在图案化的具有孔洞结构的光阻层上直接形成电极层，利用光阻层的孔洞结构促使在形成电极层的过程中形成缝隙，甚至促使电极层出现截断，进而裸露光阻层；随后采用剥离液剥离光阻层，形成像素电极层；由于光阻层存在孔洞结构，因此在剥离光阻层时可以加快剥离光阻层的效率。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的薄膜晶体管基板的制备方法的流程图；
图2是本申请实施例提供的薄膜晶体管基板的制备方法的步骤B1的结构示意图；
图3是本申请实施例提供的薄膜晶体管基板的制备方法的步骤B2的结构示意图；
图4是本申请实施例提供的薄膜晶体管基板的制备方法的步骤B3的结构示意图；
图5是本申请实施例提供的薄膜晶体管基板的制备方法的步骤B4的结构示意图；
图6是本申请实施例提供的薄膜晶体管基板的制备方法的步骤B5的结构示意图；
图7是本申请实施例提供的薄膜晶体管基板的制备方法的步骤B6的结构示意图；
图8是本申请实施例提供的薄膜晶体管基板的制备方法的步骤B7的结构示意图；
图9是本申请实施例提供的薄膜晶体管基板的制备方法的步骤B8的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本申请，并不用于限制本申请。在本申请中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。
本申请实施例提供一种薄膜晶体管基板的制备方法，下文进行详细说明。
请参照图1，图1是本申请实施例提供的薄膜晶体管基板的制备方法的流程图。本申请实施例提供一种薄膜晶体管基板的制备方法，其包括以下步骤：
步骤B1：采用第一光罩在基底上形成第一金属层，所述第一金属层包括栅极；
步骤B2：采用第二光罩在所述基底上形成有源层和第二金属层，所述第二金属层包括源极和漏极；
步骤B3：在所述基底上形成基础钝化层；
步骤B4：采用第三光罩在所述基础钝化层上形成光阻层，所述光阻层上开设有多个开口，所述开口对应于待形成的像素电极；
步骤B5：以所述光阻层为掩模，蚀刻所述基础钝化层形成钝化层；
步骤B6：采用混合溶液浸泡所述光阻层以使所述光阻层形成孔洞结构；
步骤B7：在所述光阻层上形成电极层；
步骤B8：剥离所述光阻层，形成像素电极层，所述像素电极层包括所述像素电极。
本申请实施例采用3道光罩的制程工艺制备薄膜晶体管基板，简化的制备工艺且节省了制备成本。具体的，在第三道光罩制程中，在图案化的具有孔洞结构的光阻层上直接形成电极层，利用光阻层的孔洞结构促使在形成电极层的过程中形成缝隙，甚至促使电极层出现截断，进而裸露光阻层；随后采用剥离液剥离光阻层，形成像素电极层；由于光阻层存在孔洞结构，因此在剥离光阻层时可以加快剥离光阻层的效率。
下面对本实施例的薄膜晶体管基板的制备方法进行阐述。
请参照图2，步骤B1：采用第一光罩在基底11上形成第一金属层12。第一金属层12包括栅极121。
具体的，步骤B1包括以下步骤：
步骤B11：在基底11上形成第一金属材料层M1。具体的，基底11可以是柔性基板或硬性基板，比如聚酰亚胺基板或玻璃基板。可选的，可采用物理气相沉积法在基底11上形成第一金属材料层M1。
步骤B12：在第一金属材料层M1上形成第一光刻胶材料层P1。具体的，可采用涂布的方式在第一金属材料层M1上形成第一光刻胶材料层P1。
步骤B13：采用第一光罩图案化第一光刻材料层P1，形成第一光阻层R1。具体的，以第一光罩为掩模，曝光、显影和蚀刻第一光刻胶材料层P1形成第一光阻层R1。
步骤B14：以第一光阻层R1为掩模，蚀刻第一金属材料层M1，形成第一金属层12。具体的，以第一光阻层R1为掩模，采用湿法蚀刻的方式蚀刻裸露的第一金属材料层M1后形成第一金属层12。其中第一金属层12包括栅极121和栅极线。
步骤B15：去除第一光阻层R1。具体的，采用剥离液去除第一光阻层R1。随后转入步骤B2。
请参照图3，步骤B2：采用第二光罩在基底11上形成有源层14和第二金属层15。第二金属层15包括源极151和漏极152。
具体的，步骤B2包括以下步骤：
步骤B21：在第一金属层12上依次形成绝缘层13、半导体层T和第二金属材料层M2。可选的，采用化学气相沉积法在第一金属层12上形成绝缘层13。采用物理气相沉积法在半导体层T上形成第二金属材料层M2。
可选的，半导体层T的材质可以是A-Si和金属氧化物中的一种。
步骤B22：在第二金属材料层M2上形成第二光刻胶材料层P2。具体的，可采用涂布的方式在第二金属材料层M2上形成第二光刻胶材料层P2。
步骤B23：采用第二光罩图案化第二光刻胶材料层P2，形成第二光阻层R2。具体的，以第二光罩为掩模，曝光、显影和蚀刻第二光刻胶材料层P2形成第二光阻层R2。
可选的，第二光罩是半色调掩模板或灰色调掩模板。
步骤B24：以第二光阻层R2为掩模，蚀刻第二金属材料层M2和半导体层T，形成有源层14和第二金属层15。具体的，以第二光阻层R2为掩模，采用湿法蚀刻的方式蚀刻裸露的第二金属材料层M2和半导体层T后形成第二金属层15和有源层14。
步骤B25：去除第二光阻层R2。随后转入步骤B3。
请参照图4，步骤B3：在基底11上形成基础钝化层SPV。可选的，采用化学气相沉积法在第二金属层15上形成基础钝化层SPV。基础钝化层SPV的材料可以为SiNx、SiOx等。随后转入步骤B4。
请参照图5，步骤B4：采用第三光罩在基础钝化层SPV上形成光阻层R3。光阻层R3上开设有多个开口H，开口H对应于待形成的像素电极171。
步骤B4包括以下步骤：
步骤B41：在基础钝化层上SPV形成第三光刻胶材料层P3。具体的，可采用涂布的方式在基础钝化层上SPV上形成第三光刻胶材料层P3。可选的，第三光刻胶材料层P3的材料为正性光刻胶。
步骤B42：采用第三光罩图案化第三光刻胶材料层P3，形成光阻层R3。具体的，以第三光罩为掩模，曝光、显影和蚀刻第三光刻胶材料层P3形成光阻层R3。随后转入步骤B5。
请参照图6，步骤B5：以光阻层R3为掩模，蚀刻基础钝化层SPV形成钝化层16。具体的，可采用干法蚀刻工艺蚀刻裸露的基础钝化层SPV形成钝化层16。刻蚀气体可以为SF6、CF4、C4F8、Ar、He、O2中的一种或至少两种的混合。随后转入步骤B6。
请参照图7，步骤B6：采用混合溶液浸泡光阻层R3以使光阻层R3形成孔洞结构R31。
其中，孔洞结构R31形成在光阻层R3的表面和内部。孔洞结构R31形成在光阻层R3的表面便于后续电极层在其上形成缝隙。孔洞结构R31形成在光阻层R3的内部便于后续剥离液迅速进入光阻层R3的内部，实现光阻层R3的快速剥离。
可选的，混合溶液包括醇类、去离子水和添加剂。醇类和添加剂的成分比例介于3:1至5:1之间。去离子水和添加剂的成分比例介于3:1至5:1之间。
在本实施例中，醇类和添加剂的成分比例为5:1之间。去离子水和添加剂的成分比例为4:1。
在一些实施例中，醇类和添加剂的成分比例也可以是3:1、3.5:1、4.5:1或5:1。去离子水和添加剂的成分比例也可以是3:1、3.5:1、4.5:1或5:1。
可选的，醇类可以是异丙醇、乙二醇、丙三醇等醇类溶剂。在本实施例中，醇类为乙二醇。
可选的，添加剂选自酸性添加剂、碱性添加剂、活性剂和抑制剂中的一种或其任意组合。
在本实施例中，浸泡光阻层R3的浸泡温度介于20摄氏度到70摄氏度之间，浸泡时间介于30秒到1000秒之间。
可选的，浸泡温度可以是20摄氏度、25摄氏度、30摄氏度、40摄氏度、50摄氏度、60摄氏度或70摄氏度。浸泡时间可以是30秒、80秒、100秒、200秒、300秒、500秒、700秒或1000秒。
在本实施例中，浸泡温度是25摄氏度。浸泡时间是100秒。
本实施例的制备方法，在其他条件不变情况下，通过调整混合溶液的比例、浸泡温度和浸泡时间之间的配合，在确保光阻层R3具有一定厚度和一定的孔隙率的情况下，提高形成孔洞结构R31的速率、扩大洞孔结构的尺寸。
其中，如果浸泡光阻层R3的浸泡温度小于20摄氏度，则在其他条件不变的情况下，混合溶液对光阻层R3几乎没有腐蚀效果；如果浸泡温度大于70摄氏度，则不利于形成孔洞结构R31。如果浸泡光阻层R3的浸泡时间小于30秒，则在其他条件不变的情况下，混合溶液对光阻层R3几乎没有腐蚀效果；如果浸泡时间大于1000秒，则导致孔洞结构R31过大，影响后续像素电极的制程。随后转入步骤B7。
请参照图8，步骤B7：在光阻层R3上形成电极层PX。具体的，可采用物理气相沉积法在光阻层R3上形成电极层PX。可选的，电极层PX的材质可以是氧化铟锡或其他导电材料。
具体的，电极层PX覆盖光阻层R3的部分形成有缝隙L。电极层PX于光阻层R3的边缘处断开设置，以裸露光阻层R3。其中，缝隙L的形成以及电极层PX的断开处，便于后续剥离液接触光阻层R3。随后转入步骤B8。
请参照图9，步骤B8：剥离光阻层R3，形成像素电极层17。像素电极层17包括像素电极171。像素电极171连接于漏极152。
具体的，采用剥离液对光阻层R3直接进行剥离处理形成像素电极层17。本实施例的制备方法通过把钝化层16和像素电极层17在一道光罩内完成节省了一道光罩。
这样便完成了本实施例的薄膜晶体管基板的制备过程。
本申请实施例采用3道光罩的制程工艺制备薄膜晶体管基板，简化的制备工艺且节省了制备成本。具体的，在第三道光罩制程中，在图案化的具有孔洞结构的光阻层上直接形成电极层，利用光阻层的孔洞结构促使在形成电极层的过程中形成缝隙，甚至促使电极层出现截断，进而裸露光阻层；随后采用剥离液剥离光阻层，形成像素电极层；由于光阻层存在孔洞结构，因此在剥离光阻层时可以加快剥离光阻层的效率。
以上对本申请实施例所提供的一种薄膜晶体管基板的制备方法进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (8)

1.一种薄膜晶体管基板的制备方法，其特征在于，包括以下步骤：
采用第一光罩在基底上形成第一金属层，所述第一金属层包括栅极；
采用第二光罩在所述基底上形成有源层和第二金属层，所述第二金属层包括源极和漏极；
在所述基底上形成基础钝化层；
采用第三光罩在所述基础钝化层上形成光阻层，所述光阻层上开设有多个开口，所述开口对应于待形成的像素电极；
采用混合溶液浸泡所述光阻层以使所述光阻层形成孔洞结构，所述孔洞结构形成在所述光阻层的表面和内部；
在所述光阻层上形成电极层，所述电极层覆盖所述光阻层的部分开设有缝隙，所述缝隙连通所述孔洞结构和所述电极层远离所述光阻层的一面；
剥离所述光阻层，形成像素电极层，所述像素电极层包括所述像素电极。
2.根据权利要求1所述的薄膜晶体管基板的制备方法，其特征在于，所述混合溶液包括醇类、去离子水和添加剂，醇类和添加剂的成分比例介于3:1至5:1之间，去离子水和添加剂的成分比例介于3:1至5:1之间。
3.根据权利要求2所述的薄膜晶体管基板的制备方法，其特征在于，浸泡所述光阻层的浸泡温度介于20摄氏度到70摄氏度之间，浸泡时间介于30秒到1000秒之间。
4.根据权利要求1所述的薄膜晶体管基板的制备方法，其特征在于，所述电极层于所述光阻层的边缘处断开设置，以裸露所述光阻层。
5.根据权利要求1所述的薄膜晶体管基板的制备方法，其特征在于，采用第一光罩在基底上形成第一金属层，包括以下步骤：
在所述基底上形成第一金属材料层；
在所述第一金属材料层上形成第一光刻胶材料层；
采用所述第一光罩图案化所述第一光刻胶 材料层，形成第一光阻层；
以所述第一光阻层为掩模蚀刻所述第一金属材料层，形成所述第一金属层；
去除所述第一光阻层。
6.根据权利要求5所述的薄膜晶体管基板的制备方法，其特征在于，采用第二光罩在所述基底上形成有源层和第二金属层，包括以下步骤：
在所述第一金属层上依次形成绝缘层、半导体层和第二金属材料层；
在所述第二金属材料层上形成第二光刻胶材料层；
采用所述第二光罩图案化所述第二光刻胶材料层，形成第二光阻层；
以所述第二光阻层为掩模，蚀刻所述第二金属材料层和所述半导体层，形成所述有源层和所述第二金属层；
去除所述第二光阻层。
7.根据权利要求6所述的薄膜晶体管基板的制备方法，其特征在于，采用第三光罩在所述基础钝化层上形成光阻层，以下步骤：
在所述基础钝化层上形成第三光刻胶材料层；
采用所述第三光罩图案化所述第三光刻胶材料层，形成所述光阻层；
在采用第三光罩在所述基础钝化层上形成光阻层，之后还包括以下步骤：
以所述光阻层为掩模，蚀刻所述基础钝化层形成钝化层。
8.根据权利要求1所述的薄膜晶体管基板的制备方法，其特征在于，所述第二光罩是半色调掩模板或灰色调掩模板。
CN202110069068.5A 2021-01-19 2021-01-19 一种薄膜晶体管基板的制备方法 Active CN112864090B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110069068.5A CN112864090B (zh) 2021-01-19 2021-01-19 一种薄膜晶体管基板的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110069068.5A CN112864090B (zh) 2021-01-19 2021-01-19 一种薄膜晶体管基板的制备方法

Publications (2)

Publication Number Publication Date
CN112864090A CN112864090A (zh) 2021-05-28
CN112864090B true CN112864090B (zh) 2023-01-24

Family

ID=76007294

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110069068.5A Active CN112864090B (zh) 2021-01-19 2021-01-19 一种薄膜晶体管基板的制备方法

Country Status (1)

Country Link
CN (1) CN112864090B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106783885A (zh) * 2017-01-03 2017-05-31 深圳市华星光电技术有限公司 Tft基板的制作方法
CN110854067A (zh) * 2019-10-22 2020-02-28 深圳市华星光电技术有限公司 一种显示面板的制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1870234B (zh) * 2006-06-15 2011-07-20 友达光电股份有限公司 薄膜晶体管的制作方法
CN106129063B (zh) * 2016-07-05 2019-06-25 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106783885A (zh) * 2017-01-03 2017-05-31 深圳市华星光电技术有限公司 Tft基板的制作方法
CN110854067A (zh) * 2019-10-22 2020-02-28 深圳市华星光电技术有限公司 一种显示面板的制作方法

Also Published As

Publication number Publication date
CN112864090A (zh) 2021-05-28

Similar Documents

Publication Publication Date Title
US9455324B2 (en) Thin film transistor and method of fabricating the same, array substrate and method of fabricating the same, and display device
KR101530459B1 (ko) 어레이 기판의 제조방법, 어레이 기판 및 디스플레이
US20180212062A1 (en) Coplanar double gate electrode oxide thin film transistor and manufacture method thereof
WO2013131380A1 (zh) 阵列基板及其制作方法和显示装置
TWI473273B (zh) 薄膜電晶體、畫素結構及其製造方法
TWI427784B (zh) 畫素結構的製造方法及有機發光元件的製造方法
CN106847704B (zh) 对金属层表面粗糙化处理的方法、薄膜晶体管及制作方法
KR20080036282A (ko) 박막 트랜지스터 기판의 제조 방법
CN108538855B (zh) 一种阵列基板的制作方法
CN108573928B (zh) 一种tft阵列基板的制备方法及tft阵列基板、显示面板
US10211342B2 (en) Thin film transistor and fabrication method thereof, array substrate, and display panel
CN112864090B (zh) 一种薄膜晶体管基板的制备方法
CN104617049A (zh) 一种阵列基板及其制作方法、显示装置
TW201351659A (zh) 薄膜電晶體及其製造方法
KR20190065458A (ko) 어레이 기판 및 어레이 기판의 제조방법
WO2017024718A1 (zh) 薄膜晶体管的制作方法和阵列基板的制作方法
CN110854068A (zh) Tft阵列基板的制备方法及tft阵列基板
CN105097827A (zh) Ltps阵列基板及其制造方法
CN112309970B (zh) 阵列基板的制作方法以及阵列基板
KR101226667B1 (ko) 금속 배선의 제조 방법 및 표시 기판의 제조 방법
CN111710727A (zh) 一种阵列基板及其制备方法以及显示面板
CN111725134A (zh) 一种阵列基板及其制造方法
KR101813719B1 (ko) 박막트랜지스터 어레이 기판의 제조 방법
CN107425077B (zh) 薄膜晶体管及其制作方法、显示装置
CN107146791B (zh) 一种阵列基板的制作方法、阵列基板和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant