CN104393020A - 一种阵列基板及其制备方法、显示装置 - Google Patents

一种阵列基板及其制备方法、显示装置 Download PDF

Info

Publication number
CN104393020A
CN104393020A CN201410678072.1A CN201410678072A CN104393020A CN 104393020 A CN104393020 A CN 104393020A CN 201410678072 A CN201410678072 A CN 201410678072A CN 104393020 A CN104393020 A CN 104393020A
Authority
CN
China
Prior art keywords
via hole
hole
electrode
maximum diameter
etching barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410678072.1A
Other languages
English (en)
Other versions
CN104393020B (zh
Inventor
方金钢
辛龙宝
孙宏达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201410678072.1A priority Critical patent/CN104393020B/zh
Priority to PCT/CN2015/073340 priority patent/WO2016078248A1/zh
Priority to US14/785,830 priority patent/US10090368B2/en
Priority to EP15793663.4A priority patent/EP3223315B1/en
Publication of CN104393020A publication Critical patent/CN104393020A/zh
Application granted granted Critical
Publication of CN104393020B publication Critical patent/CN104393020B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供了一种阵列基板及其制备方法、显示装置，涉及显示领域，解决了现有技术采用一道掩膜刻蚀形成第一过孔和第二过孔导致第一过孔长时间过刻，使薄膜晶体管失效的问题。一种阵列基板，包括形成在衬底上的第一薄膜晶体管和第一电极，第一薄膜晶体管包括栅极、栅绝缘层、有源层、刻蚀阻挡层，刻蚀阻挡层上形成第一过孔，刻蚀阻挡层和栅绝缘层在对应第一电极的位置形成第二过孔，第一过孔的最大孔径不大于第二过孔的最小孔径，在第一过孔的最大孔径小于等于8μm，第二过孔的最小孔径与第一过孔的最大孔径的差不小于2μm；在第一过孔的最大孔径大于8μm且小于等于14μm，第二过孔的最小孔径与第一过孔的最大孔径的比值不小于1.3。

Description

一种阵列基板及其制备方法、显示装置
技术领域
本发明涉及显示领域，尤其涉及一种阵列基板及其制备方法、显示装置。
背景技术
OLED(Organic Light Emitting Diode，有机发光二极管)显示装置因其具有自发光、反应速度快、对比度高、视角广等特点已成为下一代显示技术的主要发展方向。
AMOLED(Active Matrix Organic Light Emitting Diode，有源矩阵有机发光二极管)显示装置是OLED显示装置的一种重要结构形式，AMOLED显示装置包括阵列基板和封装基板，其中，阵列基板上形成有多个显示单元。如图1所示，显示单元包括开关薄膜晶体管3、驱动薄膜晶体管4以及OLED。其中，开关薄膜晶体管3的栅极G与栅线1电连接，漏极D与数据线2电连接，源极S与驱动薄膜晶体管4的栅极G电连接；驱动薄膜晶体管4的漏极D与Vdd线(电源信号线)电连接，源极S与OLED的阳极或阴极电连接。当栅线1、数据线2以及Vdd线同时加载电信号，驱动薄膜晶体管4的源极S驱动OLED发光。
在上述AMOLED显示装置中，如图2所示，有源层13一般采用电子迁移率更高的IGZO(Indium Gallium Zinc Oxide，铟镓锌氧化物)形成，则一般还在有源层13上形成刻蚀阻挡层14，以阻止漏极17和源极18在被酸液湿刻时对有源层13的侵蚀。
具体的，如图2所示，开关薄膜晶体管3的漏极17和源极18通过第一过孔15与有源层13电连接，开关薄膜晶体管3的源极18通过第二过孔16与第一电极20电连接，第一电极20与驱动薄膜晶体管4的栅极11电连接。在制备过程中，第一过孔15和第二过孔16采用一道掩膜同时刻蚀形成，由于形成第一过孔15只需刻蚀一层即刻蚀阻挡层14，即可实现源极和漏极与有源层的电连接；形成第二过孔16需要刻蚀两层即刻蚀阻挡层14和栅极绝缘层12，则在刻蚀形成第二过孔16时，第一过孔15会出现过刻，即第一过孔15贯穿刻蚀阻挡层14以及栅绝缘层12，从而使得源极18和漏极17均与栅极11电连接，导致开关薄膜晶体管失效。
为了避免上述问题，现有技术中采用两道掩膜工序或者采用半色调掩膜和灰色调掩膜形成第一过孔和第二过孔。但采用两道掩膜工序增加了工艺的复杂性，提高了生产成本；采用半色调掩膜和灰色调掩膜虽然仅用了一道掩膜工序，但半色调掩膜板和灰色调掩膜板昂贵，同样提高了生产成本。
发明内容
本发明的实施例提供一种阵列基板及其制备方法、显示装置，解决了现有技术中采用一道掩膜同时刻蚀形成第一过孔和第二过孔而导致第一过孔长时间过刻，使得薄膜晶体管失效的问题。
为达到上述目的，本发明的实施例采用如下技术方案：
一方面，提供了一种阵列基板，包括：衬底以及形成在所述衬底上的开关薄膜晶体管和第一电极，所述开关薄膜晶体管包括栅极、栅绝缘层、有源层、刻蚀阻挡层以及源极和漏极，其中，所述刻蚀阻挡层上形成有第一过孔，所述源极和所述漏极通过所述第一过孔与所述有源层电连接；所述刻蚀阻挡层和所述栅绝缘层覆盖所述第一电极，所述刻蚀阻挡层和所述栅绝缘层在对应第一电极的位置处形成有第二过孔，所述开关薄膜晶体管的源极通过所述第二过孔与所述第一电极电连接，所述第一过孔的最大孔径不大于所述第二过孔的最小孔径，其中，在所述第一过孔的最大孔径小于等于8μm的情况下，所述第二过孔的最小孔径与所述第一过孔的最大孔径的差不小于2μm；在所述第一过孔的最大孔径大于8μm且小于等于14μm的情况下，所述第二过孔的最小孔径与所述第一过孔的最大孔径的比值不小于1.3。
另一方面，提供了一种阵列基板的制备方法，包括：在衬底上形成开关薄膜晶体管和第一电极；其中，形成开关薄膜晶体管和第一电极具体包括：在衬底上形成栅极、第一电极、栅绝缘层、有源层以及刻蚀阻挡层，其中，所述刻蚀阻挡层和所述栅绝缘层覆盖所述第一电极；在衬底上形成第一过孔和第二过孔，其中，所述第一过孔形成在对应有源层的位置处，贯穿刻蚀阻挡层；第二过孔形成在对应第一电极的位置处，贯穿刻蚀阻挡层和栅绝缘层；在衬底上形成源极和漏极，其中，所述源极和所述漏极通过所述第一过孔与所述有源层电连接，所述开关薄膜晶体管的源极通过所述第二过孔与所述第一电极电连接；所述第一过孔的最大孔径不大于所述第二过孔的最小孔径，其中，在所述第一过孔的最大孔径小于等于8μm的情况下，所述第二过孔的最小孔径与所述第一过孔的最大孔径的差不小于2μm；
在所述第一过孔的最大孔径大于8μm且小于等于14μm的情况下，所述第二过孔的最小孔径与所述第一过孔的最大孔径的比值不小于1.3。
再一方面，提供了一种显示装置，包括：上述任一项所述的阵列基板。
本发明的实施例提供了一种阵列基板及其制备方法、显示装置，本发明实施例通过设置第一过孔的最大孔径和第二过孔的最小孔径的尺寸关系，使得第二过孔的孔径大于第一过孔，则在采用一道掩膜同时刻蚀形成第一过孔和第二过孔时，由于第一过孔孔径较小，在曝光过程中，紫外线照射到第一过孔时容易发生衍射导致曝光能量减少，则相同时间内第一过孔的曝光程度小于第二过孔；接着进行显影处理，由于第一过孔孔径较小，则在第一过孔内参与反应的显影液较少导致反应不完全，这样，由于上述两方面原因，使得第一过孔经过显影处理后孔内会残余少量光刻胶，而第二过孔由于孔径较大，经过显影处理后孔内的刻蚀阻挡层完全暴露出来；接着刻蚀第二过孔暴露的刻蚀阻挡层，然后进行灰化处理去除第一过孔孔内残余的光刻胶，再同时刻蚀第一过孔的刻蚀阻挡层和第二过孔的栅绝缘层，从而避免了采用一道掩膜同时刻蚀形成第一过孔和第二过孔而导致第一过孔长时间过刻，使得薄膜晶体管失效的问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中提供的一种AMOLED发光器件的驱动电路原理图；
图2为现有技术中提供的一种AMOLED阵列基板的结构示意图；
图3为本发明实施例提供的一种阵列基板的结构示意图；
图4为本发明实施例提供的一种阵列基板制备方法的流程示意图；
图5为图4步骤S01的示意图；
图6为图4步骤S02的示意图；
图7为图4步骤S03的示意图；
图8为图4步骤S04的示意图；
图9为图4步骤S05的示意图；
图10为图4步骤S06的示意图；
图11为图4步骤S07的示意图；
图12为图4步骤S05的制备方法的流程示意图；
图13为图12步骤S051的示意图；
图14为图12步骤S052的示意图；
图15为图12步骤S053的示意图；
图16为图12步骤S054的示意图。
附图标记：
1-栅线；2-数据线；3-开关薄膜晶体管；4-驱动薄膜晶体管；10-衬底；11-栅极；12-栅极绝缘层；13-有源层；14-刻蚀阻挡层；15-第一过孔；16-第二过孔；17-漏极；18-源极；19-驱动薄膜晶体管栅极；20-第一电极；21-光刻胶；22-掩膜板；23-钝化层；30-第一薄膜晶体管。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，本发明实施例中，所述“上”、“下”以形成基板的薄膜或层结构的顺序为依据，在后形成的薄膜或层结构即在上，在先形成的薄膜或层结构即在下。
本发明实施例提供了一种阵列基板，如图3所示，包括：衬底10以及形成在衬底10上的第一薄膜晶体管30和第一电极20，第一薄膜晶体管30包括栅极11、栅绝缘层12、有源层13、刻蚀阻挡层14、源极18和漏极17，其中，刻蚀阻挡层14上形成有第一过孔15，源极18和漏极17通过第一过孔15与有源层13电连接；刻蚀阻挡层14和栅绝缘层12覆盖第一电极20，刻蚀阻挡层14和栅绝缘层12在对应第一电极20位置处形成有第二过孔16，第一过孔15的最大孔径不大于第二过孔16的最小孔径，在第一过孔15的最大孔径小于等于8μm的情况下，第二过孔16的最小孔径与第一过孔的最大孔径的差不小于2μm；在第一过孔15的最大孔径大于8μm且小于等于14μm的情况下，第二过孔16的最小孔径与第一过孔的最大孔径的比值不小于1.3。
需要说明的是，理论上形成的过孔是圆柱体，即沿过孔的轴线方向的截面是矩形，而在实际中由于工艺等条件限制，形成的过孔可以是梯台，即沿过孔的轴线方向的截面是梯形，或者是其他不规则形状，则实际中形成的过孔孔径存在最大值与最小值。另外，第一过孔和第二过孔在阵列基板的具体位置本发明实施例不作具体限定。例如，第一过孔和第二过孔可以是位于同一像素单元内，或者，第一过孔可以是位于像素单元内，第二过孔可以是位于阵列基板的边缘位置处等。
本发明实施例中，第一过孔的最大孔径不大于第二过孔的最小孔径，在第一过孔的最大孔径小于等于8μm的情况下，第二过孔的最小孔径与第一过孔的最大孔径的差不小于2μm，具体的，例如，第一过孔的最大孔径为3μm，则第二过孔的最小孔径大于或等于5μm；第一过孔的最大孔径为8μm，则第二过孔的最小孔径大于或等于10μm。
在第一过孔的最大孔径大于8μm且小于等于14μm的情况下，第二过孔的最小孔径与第一过孔的最大孔径的比值不小于1.3，具体的，例如第一过孔的最大孔径为10μm，则第二过孔的最小孔径大于或等于13μm。
进一步需要说明的是，第一过孔和第二过孔的孔径范围具体可以根据光刻胶材料的感度、曝光量、显影时间等进行适量调整，只要满足上述范围要求即可，这里不作具体限定。
上述阵列基板可以是液晶显示装置的阵列基板，则第一电极可以是栅线引线，在形成源极和漏极的过程中，源极和漏极通过第一过孔与有源层电连接，第二过孔位置处的栅线引线可以通过形成在第二过孔位置处的金属电极层与信号线电连接。此时，第一过孔位于像素单元内，第二过孔可以是位于阵列基板的边缘位置处等。
或者，阵列基板还包括第二薄膜晶体管，其中，第一薄膜晶体管可以是开关薄膜晶体管，第二薄膜晶体管可以是驱动薄膜晶体管，则第一电极为第二薄膜晶体管的栅极，第一薄膜晶体管的源极可以是与第二薄膜晶体管的栅极电连接，从而实现第一薄膜晶体管控制第二薄膜晶体管的栅极电压，这样形成的阵列基板可应用于AMOLED发光器件，AMOLED发光器件具有反应速度快、对比度高、省电等特点。或者，第一电极为连接电极，第一薄膜晶体管的源极通过第一电极与第二薄膜晶体管的栅极电连接，且本发明实施例及附图以此为例进行详细说明。且在以上情况中，第一过孔和第二过孔可以是位于同一像素单元内。
如图3所示，本发明实施例提供的一种阵列基板通过设置第一过孔15的最大孔径和第二过孔16的最小孔径的尺寸关系，使得第二过孔16的孔径大于第一过孔15，则在采用一道掩膜同时刻蚀形成第一过孔15和第二过孔16时，由于第一过孔15孔径较小，在曝光过程中，紫外线照射到第一过孔15时容易发生衍射导致曝光能量减少，则相同时间内第一过孔15的曝光程度小于第二过孔16；接着进行显影处理，由于第一过孔15孔径较小，则在第一过孔15内参与反应的显影液较少导致反应不完全，这样，由于上述两方面原因，使得第一过孔15经过显影处理后孔内会残余少量光刻胶，而第二过孔16由于孔径较大，经过显影处理后孔内的刻蚀阻挡层14完全暴露出来；接着刻蚀第二过孔16暴露的刻蚀阻挡层14，然后进行灰化处理去除第一过孔15孔内残余的光刻胶，再刻蚀第一过孔15的刻蚀阻挡层14和第二过孔16的栅绝缘层12，从而避免了采用一道掩膜同时刻蚀形成第一过孔15和第二过孔16而导致第一过孔15长时间过刻，使得第一薄膜晶体管30失效的问题。
进一步的，在采用一道掩膜同时刻蚀形成第一过孔15和第二过孔16时，还可以通过精确控制第一过孔15和第二过孔16的曝光时间，使得第一过孔15的曝光程度小于第二过孔16；接着还可以通过精确控制第一过孔15和第二过孔16的显影时间，使得第一过孔15不完全显影，第二过孔16完全显影；这样经过上述两步工艺处理后，第一过孔15孔内会残余少量光刻胶，第二过孔16孔内的光刻胶更进一步清除干净并使得孔内的刻蚀阻挡层14完全暴露出来。
可选的，考虑到实际需要和成本问题，第一过孔的最大孔径的取值范围为3-8μm。且进一步优选的，在第一过孔的最大孔径为3μm的情况下，第二过孔的最小孔径为5μm；在第一过孔的最大孔径为8μm的情况下，第二过孔的最小孔径为10μm。
可选的，阵列基板的有源层可以是氧化物，具体的，可以是In(铟)、Ga(镓)、Zn(锌)、Sn(锡)等单一元素的氧化物，也可以是这几种元素任意组合的氧化物，例如IGZO(铟镓锌氧化物)、ITZO(铟锡锌氧化物)；还可以是氮氧化物，具体的，可以是In、Ga、Zn、Sn等单一元素的氮氧化物，也可以是这几种元素任意组合的氮氧化物，例如ZnON(氮氧化锌)；还可以是磷化物，例如可以是InP(磷化铟)、GaP(磷化镓)或IGZP(铟镓锌磷化物)。
本发明实施例提供了一种阵列基板的制备方法，包括在衬底上形成第一薄膜晶体管和第一电极；其中，形成第一薄膜晶体管和第一电极具体包括；在衬底上形成栅极、第一电极、栅绝缘层、有源层以及刻蚀阻挡层，其中，刻蚀阻挡层和栅绝缘层覆盖第一电极；在衬底上形成第一过孔和第二过孔，其中，第一过孔形成在对应有源层的位置处，贯穿刻蚀阻挡层，第二过孔形成在对应第一电极的位置处，贯穿刻蚀阻挡层和栅绝缘层；在衬底上形成源极和漏极，其中，源极和漏极通过第一过孔与有源层电连接；其中，第一过孔的最大孔径不大于第二过孔的最小孔径，在第一过孔的最大孔径小于等于8μm的情况下，第二过孔的最小孔径与第一过孔的最大孔径的差不小于2μm；在第一过孔的最大孔径大于8μm且小于等于14μm的情况下，第二过孔的最小孔径与第一过孔的最大孔径的比值不小于1.3。
本发明的实施例提供了一种阵列基板的制备方法，本发明实施例通过设置第一过孔的最大孔径和第二过孔的最小孔径的尺寸关系，使得第二过孔的孔径大于第一过孔，则在采用一道掩膜同时刻蚀形成第一过孔和第二过孔时，由于第一过孔孔径较小，在曝光过程中，紫外线照射到第一过孔时容易发生衍射导致曝光能量减少，则相同时间内第一过孔的曝光程度小于第二过孔；接着进行显影处理，由于第一过孔孔径较小，则在第一过孔内参与反应的显影液较少导致反应不完全，这样，由于上述两方面原因，使得第一过孔经过显影处理后孔内会残余少量光刻胶，而第二过孔由于孔径较大，经过显影处理后孔内的刻蚀阻挡层完全暴露出来；接着刻蚀第二过孔暴露的刻蚀阻挡层，然后进行灰化处理去除第一过孔孔内残余的光刻胶，再同时刻蚀第一过孔的刻蚀阻挡层和第二过孔的栅绝缘层，从而避免了采用一道掩膜同时刻蚀形成第一过孔和第二过孔而导致第一过孔长时间过刻，使得薄膜晶体管失效的问题。
进一步的，在采用一道掩膜同时刻蚀形成第一过孔和第二过孔时，还可以通过精确控制第一过孔和第二过孔的曝光时间，使得第一过孔的曝光程度小于第二过孔；接着还可以通过精确控制第一过孔和第二过孔的显影时间，使得第一过孔不完全显影，第二过孔完全显影；这样经过上述两步工艺处理后，第一过孔孔内会残余少量光刻胶，第二过孔孔内的光刻胶更进一步清除干净并使得孔内的刻蚀阻挡层完全暴露出来。
可选的，考虑到实际需要和成本问题，第一过孔的最大孔径的取值范围为3-8μm。优选的，在第一过孔的最大孔径为3μm的情况下，第二过孔的最小孔径为5μm；在第一过孔的最大孔径为8μm的情况下，第二过孔的最小孔径为10μm。本发明实施例中，刻蚀阻挡层和栅绝缘层覆盖第一电极，可以是栅极与第一电极形成在同一层，可以是通过一次构图工艺同时形成在同一层，或者通过不同构图工艺形成在同一层。本发明实施例以栅极与第一电极通过一次构图工艺同时形成在同一层为例进行说明。
下面，以第一薄膜晶体管作为开关薄膜晶体管、第一电极作为连接电极与第一薄膜晶体管的源极电连接为例具体说明该显示面板的制备方法如图4所示，所述方法包括：
步骤S01、如图5所示，通过一次构图工艺在衬底10上形成栅极11和第一电极20。其中，衬底10可以为康宁、旭硝子玻璃、石英玻璃等材质，厚度为50-1000um。栅极11和第一电极20可以是Al(铝)、Mo(钼)、Cr(铬)、Cu(铜)、Ti(钛)等金属，厚度为200-1000nm。
步骤S02、如图6所示，采用CVD(Chemical Vapor Deposition，化学气相沉积)法在衬底10上形成栅绝缘层12，其中，栅绝缘层12可以是SiOx、SiNx的单层或多层薄膜，厚度为100-500nm。且栅绝缘层12覆盖栅极11和第一电极20。
步骤S03、如图7所示，在衬底10上形成有源层13，其中，有源层13可以是IGZO、ITZO或ZnON等氧化物薄膜，厚度为5-150nm的非晶态半导体薄膜，迁移率高于10m2/vs。
步骤S04、如图8所示，在衬底10上形成刻蚀阻挡层14，其中，刻蚀阻挡层14可以是SiOx薄膜，厚度为50-200nm。刻蚀阻挡层14覆盖栅极11和第一电极20。
步骤S05、如图9所示，在衬底10上形成第一过孔15和第二过孔16，其中，第一过孔15形成在对应有源层13的位置处，贯穿刻蚀阻挡层14，第二过孔16形成在对应第一电极20的位置处，贯穿刻蚀阻挡层14和栅绝缘层12。
步骤S06、如图10所示，在衬底上形成源极18和漏极17，源极18和漏极17通过第一过孔15与有源层13电连接，源极18通过第二过孔16与第一电极20电连接，其中，源极18和漏极17可以是Al(铝)、Mo(钼)、Cr(铬)、Cu(铜)、Ti(钛)等金属，厚度为5-250nm。
步骤S07、如图11所示，在衬底上形成覆盖源极18和漏极17的钝化层23，其中，钝化层23可采用氧化硅、氮化硅及有机材料等绝缘材料。
进一步的，上述步骤S05制备方法如图12所示，所述方法包括：
步骤S051、如图13所示，在衬底10上形成覆盖刻蚀阻挡层14的光刻胶21，利用掩膜板22对光刻胶21进行曝光和显影，显影后形成光刻胶去除区域、光刻胶保留区域和光刻胶部分保留区域，其中，光刻胶去除区域对应形成第二过孔15，光刻胶部分保留区域对应形成第一过孔16，光刻胶21可以是厚度为1.5-3um的高感度有机膜。
此时，掩膜板22在对应第一过孔15位置处的透光区的宽度大约可以是10um，掩膜板22在对应第一过孔15位置处的透光区的宽度大约可以是8um，相同时间内第一过孔15总的曝光量小于第二过孔16，经过显影处理后，第一过孔15孔内会残余光刻胶形成光刻胶部分保留，而第二过孔16孔内的刻蚀阻挡层14完全暴露经显影后被完全去除。
步骤S052、如图14所示，刻蚀第二过孔位置处的刻蚀阻挡层14。此时，精确控制刻蚀时间，如图11所示，还可以对第二过孔位置处的栅绝缘层12进行少量过刻。
步骤S053、如图15所示，对光刻胶21进行灰化处理，去除第一过孔位置处的光刻胶21，精确控制灰化时间，完全暴露第一过孔位置处的刻蚀阻挡层14。
步骤S054、如图16所示，刻蚀第一过孔位置处的刻蚀阻挡层14以及第二过孔位置处的栅绝缘层12。
步骤S055、如图9所示，剥离光刻胶21。在衬底10上形成第一过孔15和第二过孔16。
本发明的实施例提供了一种显示装置，该显示装置包括上述任一所述的阵列基板。所述显示装置可以为液晶显示器、电子纸、OLED显示器等显示器件以及包括这些显示器件的电视、数码相机、手机、平板电脑等任何具有显示功能的产品或者部件。
具体的，该显示装置可以是包括衬底基板、封装基板和位于衬底基板和封装基板之间的支撑物，其中，该衬底基板包括依次形成在衬底上的薄膜晶体管、OLED，封装基板包括依次形成在透明衬底上用来防止相邻像素间漏光的黑色矩阵(Black Matrix，BM)和彩色滤光片。该显示装置属于顶发射结构，即OLED光线从封装基板向外发射。
该显示装置还可以是包括衬底基板和封装基板，衬底基板和封装基板不需要对合，直接通过封框胶粘合。其中，该衬底基板包括依次形成在衬底上的薄膜晶体管、采用特殊工艺和材料的低温彩色滤光片、以及OLED，该OLED上还可加入填充物以阻隔水氧的扩散。该显示装置属于底发射结构，即OLED光线从衬底基板向外发射。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (11)

1.一种阵列基板，包括：衬底以及形成在所述衬底上的第一薄膜晶体管和第一电极，所述第一薄膜晶体管包括栅极、栅绝缘层、有源层、刻蚀阻挡层、源极和漏极，其中，所述刻蚀阻挡层上形成有第一过孔，所述源极和所述漏极通过所述第一过孔与所述有源层电连接；所述刻蚀阻挡层和所述栅绝缘层覆盖所述第一电极，所述刻蚀阻挡层和所述栅绝缘层在对应第一电极的位置处形成有第二过孔，其特征在于，所述第一过孔的最大孔径不大于所述第二过孔的最小孔径，其中，
在所述第一过孔的最大孔径小于等于8μm的情况下，所述第二过孔的最小孔径与所述第一过孔的最大孔径的差不小于2μm；
在所述第一过孔的最大孔径大于8μm且小于等于14μm的情况下，所述第二过孔的最小孔径与所述第一过孔的最大孔径的比值不小于1.3。
2.根据权利要求1所述的阵列基板，其特征在于，所述第一过孔的最大孔径的取值范围为3-8μm。
3.根据权利要求2所述的阵列基板，其特征在于，在所述第一过孔的最大孔径为3μm的情况下，所述第二过孔的最小孔径为5μm；
在所述第一过孔的最大孔径为8μm的情况下，所述第二过孔的最小孔径为10μm。
4.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括第二薄膜晶体管，所述第一电极为所述第二薄膜晶体管的栅极，所述第一薄膜晶体管的源极通过所述第二过孔与所述第一电极电连接。
5.根据权利要求1所述的阵列基板，其特征在于，所述有源层是氧化物、氮氧化物或者磷化物。
6.一种阵列基板的制备方法，其特征在于，包括：在衬底上形成第一薄膜晶体管和第一电极；
其中，形成第一薄膜晶体管和第一电极具体包括：
在衬底上形成栅极、第一电极、栅绝缘层、有源层以及刻蚀阻挡层，其中，所述刻蚀阻挡层和所述栅绝缘层覆盖所述第一电极；
在衬底上形成第一过孔和第二过孔，其中，所述第一过孔形成在对应所述有源层的位置处，贯穿所述刻蚀阻挡层；所述第二过孔形成在对应所述第一电极的位置处，贯穿所述刻蚀阻挡层和所述栅绝缘层；
在衬底上形成源极和漏极，其中，所述源极和所述漏极通过所述第一过孔与所述有源层电连接；
所述第一过孔的最大孔径不大于所述第二过孔的最小孔径，其中，在所述第一过孔的最大孔径小于等于8μm的情况下，所述第二过孔的最小孔径与所述第一过孔的最大孔径的差不小于2μm；
在所述第一过孔的最大孔径大于8μm且小于等于14μm的情况下，所述第二过孔的最小孔径与所述第一过孔的最大孔径的比值不小于1.3。
7.根据权利要求6所述的制备方法，其特征在于，所述在衬底上形成第一过孔和第二过孔具体包括：
在衬底上形成覆盖刻蚀阻挡层的光刻胶；
利用掩膜板对所述光刻胶进行曝光和显影，显影后形成光刻胶去除区域、光刻胶保留区域和光刻胶部分保留区域，其中，光刻胶去除区域对应形成第二过孔，光刻胶部分保留区域对应形成第一过孔；
刻蚀第二过孔位置处的刻蚀阻挡层；
对所述光刻胶进行灰化处理，去除第一过孔位置处的光刻胶；
刻蚀第一过孔位置处的刻蚀阻挡层以及第二过孔位置处的栅绝缘层；
剥离光刻胶。
8.根据权利要求6所述的制备方法，其特征在于，所述源极通过所述第二过孔与所述第一电极电连接。
9.根据权利要求6所述的制备方法，其特征在于，所述第一过孔的最大孔径的取值范围为3-8μm。
10.根据权利要求9所述的制备方法，其特征在于，在所述第一过孔的最大孔径为3μm的情况下，所述第二过孔的最小孔径为5μm；
在所述第一过孔的最大孔径为8μm的情况下，所述第二过孔的最小孔径为10μm。
11.一种显示装置，其特征在于，包括：权利要求1-5任一项所述的阵列基板。
CN201410678072.1A 2014-11-21 2014-11-21 一种阵列基板及其制备方法、显示装置 Active CN104393020B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201410678072.1A CN104393020B (zh) 2014-11-21 2014-11-21 一种阵列基板及其制备方法、显示装置
PCT/CN2015/073340 WO2016078248A1 (zh) 2014-11-21 2015-02-27 阵列基板及其制备方法、显示装置
US14/785,830 US10090368B2 (en) 2014-11-21 2015-02-27 Array substrate and manufacturing method thereof, and display apparatus
EP15793663.4A EP3223315B1 (en) 2014-11-21 2015-02-27 Manufacturing method for array substrate and for display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410678072.1A CN104393020B (zh) 2014-11-21 2014-11-21 一种阵列基板及其制备方法、显示装置

Publications (2)

Publication Number Publication Date
CN104393020A true CN104393020A (zh) 2015-03-04
CN104393020B CN104393020B (zh) 2017-07-04

Family

ID=52610893

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410678072.1A Active CN104393020B (zh) 2014-11-21 2014-11-21 一种阵列基板及其制备方法、显示装置

Country Status (4)

Country Link
US (1) US10090368B2 (zh)
EP (1) EP3223315B1 (zh)
CN (1) CN104393020B (zh)
WO (1) WO2016078248A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106653774A (zh) * 2017-01-04 2017-05-10 京东方科技集团股份有限公司 阵列基板及其制造方法、掩膜版、显示装置
CN106783894A (zh) * 2017-03-09 2017-05-31 合肥京东方光电科技有限公司 一种阵列基板及其制备方法
CN107331669A (zh) * 2017-06-19 2017-11-07 深圳市华星光电半导体显示技术有限公司 Tft驱动背板的制作方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220006153A (ko) * 2020-07-07 2022-01-17 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050139918A1 (en) * 2003-12-29 2005-06-30 Lg.Philips Lcd Co., Ltd. Polycrystalline liquid crystal display device having large width channel and method of fabricating the same
CN102237306A (zh) * 2010-05-06 2011-11-09 北京京东方光电科技有限公司 液晶显示基板及其制造方法和液晶显示器
CN103367248A (zh) * 2013-07-01 2013-10-23 京东方科技集团股份有限公司 阵列基板、制备方法以及显示装置
CN103676354A (zh) * 2013-12-06 2014-03-26 合肥京东方光电科技有限公司 电极结构及制备方法、阵列基板及制备方法和显示装置
CN103811499A (zh) * 2012-11-01 2014-05-21 三星显示有限公司 薄膜晶体管阵列面板及其制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11504761A (ja) * 1995-01-19 1999-04-27 リットン システムズ カナダ リミテッド フラットパネル画像素子
KR20070014715A (ko) * 2005-07-29 2007-02-01 삼성전자주식회사 개구율이 향상된 어레이 기판 및 이의 제조방법
JP5143382B2 (ja) * 2006-07-27 2013-02-13 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
CN103489918A (zh) * 2012-06-08 2014-01-01 京东方科技集团股份有限公司 一种薄膜晶体管和阵列基板及其制造方法
CN102983135B (zh) * 2012-12-13 2016-03-16 京东方科技集团股份有限公司 一种阵列基板、显示装置及阵列基板的制备方法
CN103412444B (zh) * 2013-07-23 2015-08-26 北京京东方光电科技有限公司 一种阵列基板及其制作方法和显示面板
CN103456795A (zh) * 2013-09-02 2013-12-18 合肥京东方光电科技有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
CN103715267A (zh) 2013-12-30 2014-04-09 京东方科技集团股份有限公司 薄膜晶体管、tft阵列基板及其制造方法和显示装置
CN104022126B (zh) 2014-05-28 2017-04-12 京东方科技集团股份有限公司 一种阵列基板、其制作方法及显示装置
KR102192473B1 (ko) * 2014-08-01 2020-12-18 엘지디스플레이 주식회사 유기 발광 표시 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050139918A1 (en) * 2003-12-29 2005-06-30 Lg.Philips Lcd Co., Ltd. Polycrystalline liquid crystal display device having large width channel and method of fabricating the same
CN102237306A (zh) * 2010-05-06 2011-11-09 北京京东方光电科技有限公司 液晶显示基板及其制造方法和液晶显示器
CN103811499A (zh) * 2012-11-01 2014-05-21 三星显示有限公司 薄膜晶体管阵列面板及其制造方法
CN103367248A (zh) * 2013-07-01 2013-10-23 京东方科技集团股份有限公司 阵列基板、制备方法以及显示装置
CN103676354A (zh) * 2013-12-06 2014-03-26 合肥京东方光电科技有限公司 电极结构及制备方法、阵列基板及制备方法和显示装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106653774A (zh) * 2017-01-04 2017-05-10 京东方科技集团股份有限公司 阵列基板及其制造方法、掩膜版、显示装置
CN106653774B (zh) * 2017-01-04 2019-12-24 京东方科技集团股份有限公司 阵列基板及其制造方法、掩膜版、显示装置
CN106783894A (zh) * 2017-03-09 2017-05-31 合肥京东方光电科技有限公司 一种阵列基板及其制备方法
CN106783894B (zh) * 2017-03-09 2021-03-16 合肥京东方光电科技有限公司 一种阵列基板及其制备方法
CN107331669A (zh) * 2017-06-19 2017-11-07 深圳市华星光电半导体显示技术有限公司 Tft驱动背板的制作方法
CN107331669B (zh) * 2017-06-19 2020-01-31 深圳市华星光电半导体显示技术有限公司 Tft驱动背板的制作方法

Also Published As

Publication number Publication date
EP3223315B1 (en) 2019-07-24
WO2016078248A1 (zh) 2016-05-26
US10090368B2 (en) 2018-10-02
CN104393020B (zh) 2017-07-04
EP3223315A1 (en) 2017-09-27
EP3223315A4 (en) 2018-07-18
US20160358991A1 (en) 2016-12-08

Similar Documents

Publication Publication Date Title
US9508747B2 (en) Thin film transistor array substrate
CN103219391B (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
US9991295B2 (en) Array substrate manufactured by reduced times of patterning processes manufacturing method thereof and display apparatus
US11315977B2 (en) Photosensitive assembly and method for preparing the same, array substrate, and display device
US10373988B2 (en) Display substrate, manufacturing method thereof, and display panel
CN103187423B (zh) 一种氧化物薄膜晶体管阵列基板及其制作方法、显示面板
CN105161505A (zh) 一种阵列基板及其制作方法、显示面板
CN101907807A (zh) 具有氧化物薄膜晶体管的显示器及其制造方法
EP3168865A1 (en) Array substrate manufacturing method
CN107946368B (zh) 顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管
US9450103B2 (en) Thin film transistor, method for manufacturing the same, display device and electronic product
WO2016206206A1 (zh) 薄膜晶体管及其制备方法、阵列基板、显示装置
WO2017020480A1 (zh) 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置
US11139357B2 (en) Organic light-emitting diode display substrate, manufacturing method thereof, and display device
CN104393020A (zh) 一种阵列基板及其制备方法、显示装置
KR102232539B1 (ko) 박막 트랜지스터, 이를 포함하는 표시 기판 및 박막 트랜지스터의 제조 방법
CN104638016A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN105140239B (zh) 一种薄膜晶体管、其制作方法、阵列基板及其制作方法
WO2017028493A1 (zh) 薄膜晶体管及其制作方法、显示器件
WO2016123979A1 (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
CN104022079A (zh) 薄膜晶体管基板的制造方法
CN101950733B (zh) 像素结构的制造方法及有机发光元件的制造方法
CN113889526B (zh) 薄膜晶体管、显示基板及显示基板的制备方法
US9461066B2 (en) Thin film transistor and method of manufacturing the same, array substrate and display device
CN113066835A (zh) 发光面板及其制备方法、发光装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant