CN106653774A - 阵列基板及其制造方法、掩膜版、显示装置 - Google Patents

阵列基板及其制造方法、掩膜版、显示装置 Download PDF

Info

Publication number
CN106653774A
CN106653774A CN201710005439.7A CN201710005439A CN106653774A CN 106653774 A CN106653774 A CN 106653774A CN 201710005439 A CN201710005439 A CN 201710005439A CN 106653774 A CN106653774 A CN 106653774A
Authority
CN
China
Prior art keywords
layer
photoresist
region
cavernous structure
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710005439.7A
Other languages
English (en)
Other versions
CN106653774B (zh
Inventor
万云海
杨成绍
姜涛
唐新阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710005439.7A priority Critical patent/CN106653774B/zh
Publication of CN106653774A publication Critical patent/CN106653774A/zh
Application granted granted Critical
Publication of CN106653774B publication Critical patent/CN106653774B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Abstract

本发明公开一种阵列基板及其制造方法、掩膜版、显示装置，属于显示技术领域。阵列基板包括：衬底基板以及依次设置在衬底基板上的像素电极、栅极、栅绝缘层、源漏极层、钝化层和像素连接线，源漏极层包括源极和漏极，栅绝缘层上设置有第一孔状结构，钝化层位于第一孔状结构内的部分设置有第二孔状结构，钝化层位于第一孔状结构外的部分设置有漏极过孔，第二孔状结构的侧壁与第一孔状结构的侧壁不接触，像素连接线通过第二孔状结构和漏极过孔将像素电极与漏极连接，本发明解决了显示装置容易出现暗线不良的问题，达到了避免显示装置出现暗线不良的效果。本发明用于显示装置。

Description

阵列基板及其制造方法、掩膜版、显示装置
技术领域
本发明涉及显示技术领域，特别涉及一种阵列基板及其制造方法、掩膜版、显示装置。
背景技术
液晶显示装置(英文：Liquid Crystal Display；简称：LCD)是一种应用广泛的显示装置，其主要部件为液晶面板，液晶面板包括对盒成形的阵列基板和彩膜基板，以及充填在阵列基板和彩膜基板之间的液晶，阵列基板中设置有薄膜晶体管(英文：(Thin FilmTransistor；简称：TFT)，LCD通过公共电极以及与TFT连接的像素电极产生电场来控制液晶偏转，实现图像显示。
请参考图1，其示出了相关技术提供的一种阵列基板0的结构示意图，参见图1，阵列基板0包括：衬底基板01以及依次设置在衬底基板01上的像素电极02、栅极03、栅绝缘层04、有源层05、源漏极层06、钝化层07和像素连接线08，像素电极02与栅极03位于同一层，源漏极层06包括源极061和漏极062，栅绝缘层04上设置有第一过孔(图1中未标出)，钝化层07上设置有漏极过孔(图1中未标出)和第二过孔(图1中未标出)，第二过孔与第一过孔在钝化层07与栅绝缘层04的交界处连通，像素连接线08通过漏极过孔、第二过孔和第一过孔将像素电极02与漏极062连接。其中，第二过孔和第一过孔通过一次构图工艺形成。
在实现本发明的过程中，发明人发现相关技术至少存在以下问题：
钝化层与栅绝缘层的材质不同，使得在形成第二过孔和第一过孔的过程中，钝化层与栅绝缘层的刻蚀速率不同，从而钝化层与栅绝缘层的交界处容易形成缺口，像素连接线在钝化层与栅绝缘层的交界处容易发生断裂，导致相应的子像素无法实现图像显示，显示装置在显示的过程中容易出现暗线不良。
发明内容
为了解决显示装置容易出现暗线不良的问题，本发明提供一种阵列基板及其制造方法、掩膜版、显示装置。所述技术方案如下：
第一方面，提供一种阵列基板，所述阵列基板包括：衬底基板，以及设置在所述衬底基板上的显示单元；
所述显示单元包括：依次设置在所述衬底基板上的像素电极、栅极、栅绝缘层、源漏极层、钝化层和像素连接线，所述源漏极层包括源极和漏极，所述栅绝缘层上设置有第一孔状结构，所述钝化层位于所述第一孔状结构内的部分设置有第二孔状结构，所述钝化层位于所述第一孔状结构外的部分设置有漏极过孔，所述第二孔状结构的侧壁与所述第一孔状结构的侧壁不接触，所述像素连接线通过所述第二孔状结构和所述漏极过孔将所述像素电极与所述漏极连接。
可选地，所述显示单元还包括：设置在所述栅绝缘层上的有源层，所述有源层在所述衬底基板上的正投影与所述栅极在所述衬底基板上的正投影存在重叠区域，所述源极和所述漏极分别与所述有源层接触。
可选地，所述栅极与所述像素电极位于同一层；
所述像素连接线的形成材料与所述像素电极的形成材料相同。
第二方面，提供一种阵列基板的制造方法，所述方法包括：
在衬底基板上形成显示单元，所述显示单元包括：依次形成在所述衬底基板上的像素电极、栅极、栅绝缘层、源漏极层、钝化层和像素连接线，所述源漏极层包括源极和漏极，所述栅绝缘层上形成有第一孔状结构，所述钝化层位于所述第一孔状结构内的部分形成有第二孔状结构，所述钝化层位于所述第一孔状结构外的部分形成有漏极过孔，所述第二孔状结构的侧壁与所述第一孔状结构的侧壁不接触，所述像素连接线通过所述第二孔状结构和所述漏极过孔将所述像素电极与所述漏极连接。
可选地，所述在衬底基板上形成显示单元，包括：
在所述衬底基板上依次形成所述像素电极、所述栅极和所述栅绝缘层；
通过一次构图工艺在所述栅绝缘层上形成所述第一孔状结构；
在形成有所述栅绝缘层的衬底基板上依次形成所述源漏极层和所述钝化层，所述钝化层部分位于所述第一孔状结构内；
通过一次构图工艺在所述钝化层上形成所述第二孔状结构和所述漏极过孔，所述第二孔状结构位于所述第一孔状结构内，所述漏极过孔位于所述第一孔状结构外，且所述第二孔状结构的侧壁与所述第一孔状结构的侧壁不接触；
在形成有所述钝化层的衬底基板上形成所述像素连接线，所述像素连接线通过所述第二孔状结构和所述漏极过孔将所述像素电极与所述漏极连接。
可选地，所述显示单元还包括：设置在所述栅绝缘层上的有源层，在所述衬底基板上依次形成所述像素电极、所述栅极和所述栅绝缘层之后，所述方法还包括：
在形成有所述栅绝缘层的衬底基板上形成所述有源层，所述有源层在所述衬底基板上的正投影与所述栅极在所述衬底基板上的正投影存在重叠区域；
所述在形成有所述栅绝缘层的衬底基板上依次形成所述源漏极层和所述钝化层，包括：
在形成有所述有源层的衬底基板上依次形成所述源漏极层和所述钝化层，所述源极和所述漏极分别与所述有源层接触。
可选地，所述显示单元还包括：设置在所述栅绝缘层上的有源层，所述在衬底基板上形成显示单元，包括：
在所述衬底基板上依次形成所述像素电极、所述栅极、所述栅绝缘层、初始有源层、源漏极材质层和光刻胶层；
采用第一掩膜版对形成有所述光刻胶层的衬底基板依次进行曝光、显影后得到光刻胶图形，所述光刻胶图形包括：第一光刻胶区域、第二光刻胶区域、第三光刻胶区域和光刻胶完全去除区域，所述第三光刻胶区域、所述第二光刻胶区域和所述第一光刻胶区域的光刻胶的厚度依次减小，所述第一掩膜版包括第一半透光区域、第二半透光区域、完全透光区域和遮光区域，所述第一半透光区域的透光率大于所述第二半透光区域的透光率，所述第一光刻胶区域与所述第一半透光区域对应，所述第二光刻胶区域与所述第二半透光区域对应，所述第三光刻胶区域与所述遮光区域对应，所述光刻胶完全去除区域与所述完全透光区域对应；
依次对所述光刻胶完全去除区域在所述源漏极材质层上的对应区域，以及所述光刻胶完全去除区域在所述栅绝缘层上的对应区域进行刻蚀，使所述栅绝缘层上形成所述第一孔状结构；
采用灰化工艺对所述光刻胶图形进行处理，使所述第一光刻胶区域的光刻胶完全去除，所述第二光刻胶区域的光刻胶和所述第三光刻胶区域的光刻胶的厚度减小；
对所述第一光刻胶区域在所述源漏极材质层上的对应区域进行刻蚀，得到初始源漏极层；
采用灰化工艺对灰化后的所述光刻胶图形再次进行处理，使所述第二光刻胶区域的光刻胶完全去除，所述第三光刻胶区域的光刻胶的厚度减小；
依次对所述第二光刻胶区域在所述初始源漏极层上的对应区域，以及所述第二光刻胶区域在所述初始有源层上的对应区域进行刻蚀，得到所述源漏极层和所述有源层；
剥离所述第三光刻胶区域的光刻胶；
在形成有所述源漏极层的衬底基板上形成所述钝化层，所述钝化层部分位于所述第一孔状结构内；
通过一次构图工艺在所述钝化层上形成所述第二孔状结构和所述漏极过孔，所述第二孔状结构位于所述第一孔状结构内，所述漏极过孔位于所述第一孔状结构外，且所述第二孔状结构的侧壁与所述第一孔状结构的侧壁不接触；
在形成有所述钝化层的衬底基板上形成所述像素连接线，所述像素连接线通过所述第二孔状结构和所述漏极过孔，将所述像素电极与所述漏极连接。
可选地，所述栅极与所述像素电极位于同一层；
所述像素连接线的形成材料与所述像素电极的形成材料相同。
第三方面，提供一种掩膜版，所述掩膜版包括：第一半透光区域、第二半透光区域、完全透光区域和遮光区域，所述第一半透光区域的透光率大于所述第二半透光区域的透光率。
第四方面，提供一种显示装置，所述显示装置包括第一方面所提供的阵列基板。
本发明提供的技术方案带来的有益效果是：
本发明提供的阵列基板及其制造方法、掩膜版、显示装置，在阵列基板上，由于第二孔状结构设置在钝化层位于第一孔状结构内的部分上，且第二孔状结构的侧壁与第一孔状结构的侧壁不接触，像素连接线通过第二孔状结构和漏极过孔将像素电极与漏极连接，因此，可以避免像素连接线同时与第一孔状结构的侧壁和第二孔状结构的侧壁接触，从而避免像素连接线发生断裂，解决了显示装置容易出现暗线不良的问题，达到了避免显示装置出现暗线不良的效果。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性的，并不能限制本发明。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是相关技术提供的一种阵列基板的结构示意图；
图2是本发明实施例提供的一种阵列基板的结构示意图；
图3是本发明实施例提供的另一种阵列基板的结构示意图；
图4是本发明实施例提供的一种掩膜版的结构示意图；
图5-1是本发明实施例提供的一种阵列基板的制造方法的方法流程图；
图5-2是图5-1所示实施例提供的一种在衬底基板上形成像素电极后的结构示意图；
图5-3是图5-1所示实施例提供的一种在形成有像素电极的衬底基板上形成栅极后的结构示意图；
图5-4是图5-1所示实施例提供的一种在形成有栅极的衬底基板上形成栅绝缘层后的结构示意图；
图5-5是图5-1所示实施例提供的一种在形成有栅绝缘层的衬底基板上形成初始有源层后的结构示意图；
图5-6是图5-1所示实施例提供的一种在形成有初始有源层的衬底基板上形成源漏极材质层后的结构示意图；
图5-7是图5-1所示实施例提供的一种在形成有源漏极材质层的衬底基板上形成光刻胶层后的结构示意图；
图5-8是图5-1所示实施例提供的一种对形成有光刻胶层的衬底基板依次进行曝光、显影后的结构示意图；
图5-9是图5-1所示实施例提供的一种对光刻胶完全去除区域在源漏极材质层和栅绝缘层上的对应区域进行刻蚀后的结构示意图；
图5-10是图5-1所示实施例提供的一种采用灰化工艺对光刻胶图形进行处理后的结构示意图；
图5-11是图5-1所示实施例提供的一种对第一光刻胶区域在源漏极材质层上的对应区域进行刻蚀后的结构示意图；
图5-12是图5-1所示实施例提供的一种采用灰化工艺对灰化后的光刻胶图形再次进行处理后的结构示意图；
图5-13是图5-1所示实施例提供的一种对第二光刻胶区域在初始源漏极层和初始有源层上的对应区域进行刻蚀后的结构示意图；
图5-14是图5-1所示实施例提供的一种剥离第三光刻胶区域的光刻胶后的结构示意图；
图5-15是图5-1所示实施例提供的一种在形成有源漏极层的衬底基板上形成钝化层后的结构示意图；
图5-16是图5-1所示实施例提供的一种在钝化层上形成第二孔状结构和漏极过孔后的结构示意图；
图6-1是本发明实施例提供的另一种阵列基板的制造方法的方法流程图；
图6-2是图6-1所示实施例提供的一种在栅绝缘层上形成第一孔状结构后的结构示意图；
图6-3是图6-1所示实施例提供的一种在形成有栅绝缘层的衬底基板上形成有源层后的结构示意图。
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
请参考图2，其示出了本发明实施例提供的一种阵列基板1的结构示意图，参见图2，该阵列基板1包括：衬底基板11，以及设置在衬底基板11上的显示单元12。其中，衬底基板11可以为透明基板，其具体可以是采用玻璃、石英、透明树脂等具有一定坚固性的导光且非金属材料制成的基板。
其中，显示单元12包括：依次设置在衬底基板11上的像素电极121、栅极122、栅绝缘层123、源漏极层124、钝化层125和像素连接线126，源漏极层124包括源极1241和漏极1242，栅绝缘层123上设置有第一孔状结构K1，钝化层125位于第一孔状结构K1内的部分设置有第二孔状结构K2，钝化层125位于第一孔状结构K1外的部分设置有漏极过孔K，第二孔状结构K2的侧壁与第一孔状结构K1的侧壁不接触，像素连接线126通过第二孔状结构K2和漏极过孔K，将像素电极121与漏极1242连接。
综上所述，本发明实施例提供的阵列基板，由于第二孔状结构设置在钝化层位于第一孔状结构内的部分上，且第二孔状结构的侧壁与第一孔状结构的侧壁不接触，像素连接线通过第二孔状结构和漏极过孔将像素电极与漏极连接，因此，可以避免像素连接线同时与第一孔状结构的侧壁和第二孔状结构的侧壁接触，从而避免像素连接线发生断裂，解决了显示装置容易出现暗线不良的问题，达到了避免显示装置出现暗线不良的效果。
进一步地，如图2所示，显示单元12还包括：设置在栅绝缘层123上的有源层127，有源层127在衬底基板11上的正投影与栅极122在衬底基板11上的正投影存在重叠区域，源极1241和漏极1242分别与有源层127接触。
进一步地，请参考图3，其示出了本发明实施例提供的另一种阵列基板1的结构示意图，参见图3，在图2的基础上，显示单元12还包括设置在衬底基板11上的公共电极线128以设置在钝化层125上的公共连接线129，栅绝缘层123上设置有第三孔状结构K3，钝化层125位于第三孔状结构K3内的部分设置有第四孔状结构K4，该第四孔状结构K4的内壁与第三孔状结构K3的内壁不接触，公共连接线129通过第四孔状结构K4与公共电极线128连接。其中，如图3所示，公共电极线128与像素电极121、栅极122位于同一层，公共连接线129与像素连接线126位于同一层，本发明实施例对此不作限定。
需要说明的是，本发明实施例中各个膜层以及结构的厚度、各个过孔以及孔状结构的深度都可以根据实际需要设置。其中，在各个膜层中，像素电极121可以采用氧化铟锡(英文：Indium Tin Oxide；简称：ITO)、氧化铟锌(英文：Indium Zinc Oxide；简称：IZO)等金属氧化物通过一次构图工艺形成；栅极122和公共电极线128可以采用金属Mo(中文：钼)、金属Cu(中文：铜)、金属Al(中文：铝)及其合金材料并通过同一次构图工艺形成；栅绝缘层123可以采用氧化硅、SiNx(中文：氮化硅)、氧化铝、SiO2(中文：二氧化硅)或其混合材料等无机材料形成；有源层127可以采用非晶硅(例如，n+非晶硅，英文：n+a-Si)、多晶硅、铟镓锌氧化物(英文：Indium Gallium Zinc Oxide；简称：IGZO)等材料并通过一次构图工艺形成；源漏极层124可以采用金属Mo、金属Cu、金属Al及其合金材料制造而成；钝化层125可以采用SiO2或者SiNx形成；公共连接线129与像素连接线126可以采用ITO、IZO等金属氧化物并通过同一次构图工艺形成。各个膜层以及结构的具体形成过程可以参考相关技术，本发明实施例在此不再赘述。
综上所述，本发明实施例提供的阵列基板，由于第二孔状结构设置在钝化层位于第一孔状结构内的部分上，且第二孔状结构的侧壁与第一孔状结构的侧壁不接触，像素连接线通过第二孔状结构和漏极过孔将像素电极与漏极连接，因此，可以避免像素连接线同时与第一孔状结构的侧壁和第二孔状结构的侧壁接触，从而避免像素连接线发生断裂，解决了显示装置容易出现暗线不良的问题，达到了避免显示装置出现暗线不良的效果。
请参考图4，其示出了本发明实施例提供的一种掩膜版2的结构示意图，参见图4，该掩膜版2包括：第一半透光区域21、第二半透光区域22、完全透光区域23和遮光区域24，第一半透光区域21的透光率大于第二半透光区域22的透光率。其中，第一半透光区域21和第二半透光区域22的具体透光率可以根据实际情况设置。
可选地，掩膜版2可以包括框架，框架中包括多个框，每个框对应掩膜版2上的一个区域，可以先采用具有相应透光率的材料形成相应的板件，然后将板件设置在各自对应的框中，形成掩膜版2。示例地，第一半透光区域21的透光率可以为第一透光率，可以采用具有第一透光率的材料形成具有第一透光率的板件，然后将该具有第一透光率的板件设置在第一半透光区域21对应的框架中，形成掩膜版2的第一半透光区域21，依次类推，可以形成掩膜版2的第二半透光区域22、完全透光区域23和遮光区域24等。
可选地，掩膜版2可以包括掩膜版本体，该掩膜版本体可以采用不透光材料形成，可以通过三次构图工艺对掩膜版本体进行处理得到掩膜版2。具体地，在第一次构图工艺中，可以在掩膜版本体上与完全透光区域23对应的区域形成过孔，该过孔所在区域即为完全透光区域，从而使掩膜版本体上形成完全透光区域；在第二次构图工艺中，可以在掩膜版本体上与第一半透光区域21对应的区域形成凹槽，该凹槽所在区域即为第一半透光区域，从而使掩膜版本体上形成第一半透光区域；在第三次构图工艺中，可以在掩膜版本体上与第二半透光区域22对应的区域形成凹槽，且使该凹槽的深度小于第二次构图工艺中形成的凹槽的深度，该第三次构图工艺中形成的凹槽所在区域即为第二半透光区域，从而使掩膜版本体上形成第二半透光区域；掩膜版本体上剩余的区域即为遮光区域，从而可以得到掩膜版。
需要说明的是，本发明实施例所示的掩膜版2的制造方法仅仅是示例性的，并不能用来限制本发明中所提供的掩膜版的制造工艺，实际应用中，掩膜版2的具体形成方法可以多种多样，本发明实施例在此不再赘述。
本发明实施例提供的阵列基板可以应用于下文的方法，本发明实施例中阵列基板的制造方法和制造原理可以参见下文各实施例中的描述。
本发明实施例还提供了一种阵列基板的制造方法，该阵列基板的制造方法可以用于制造图2或图3所示的阵列基板1，该阵列基板的制造方法可以包括：
在衬底基板上形成显示单元。
其中，显示单元包括：依次形成在衬底基板上的像素电极、栅极、栅绝缘层、源漏极层、钝化层和像素连接线，源漏极层包括源极和漏极，栅绝缘层上形成有第一孔状结构，钝化层位于第一孔状结构内的部分形成有第二孔状结构，钝化层位于第一孔状结构外的部分形成有漏极过孔，第二孔状结构的侧壁与第一孔状结构的侧壁不接触，像素连接线通过第二孔状结构和漏极过孔将像素电极与漏极连接。
综上所述，本发明实施例提供的阵列基板的制造方法，由于第二孔状结构设置在钝化层位于第一孔状结构内的部分上，且第二孔状结构的侧壁与第一孔状结构的侧壁不接触，像素连接线通过第二孔状结构和漏极过孔将像素电极与漏极连接，因此，可以避免像素连接线同时与第一孔状结构的侧壁和第二孔状结构的侧壁接触，从而避免像素连接线发生断裂，解决了显示装置容易出现暗线不良的问题，达到了避免显示装置出现暗线不良的效果。
可选地，在衬底基板上形成显示单元，包括：
在衬底基板上依次形成像素电极、栅极和栅绝缘层；
通过一次构图工艺在栅绝缘层上形成第一孔状结构；
在形成有栅绝缘层的衬底基板上依次形成源漏极层和钝化层，钝化层部分位于第一孔状结构内；
通过一次构图工艺在钝化层上形成第二孔状结构和漏极过孔，第二孔状结构位于第一孔状结构内，漏极过孔位于第一孔状结构外，且第二孔状结构的侧壁与第一孔状结构的侧壁不接触；
在形成有钝化层的衬底基板上形成像素连接线，像素连接线通过第二孔状结构和漏极过孔将像素电极与漏极连接。
可选地，显示单元还包括：设置在栅绝缘层上的有源层，在衬底基板上依次形成像素电极、栅极和栅绝缘层之后，该方法还包括：
在形成有栅绝缘层的衬底基板上形成有源层，有源层在衬底基板上的正投影与栅极在衬底基板上的正投影存在重叠区域；
在形成有栅绝缘层的衬底基板上依次形成源漏极层和钝化层，包括：
在形成有有源层的衬底基板上依次形成源漏极层和钝化层，源极和漏极分别与有源层接触。
可选地，显示单元还包括：设置在栅绝缘层上的有源层，在衬底基板上形成显示单元，包括：
在衬底基板上依次形成像素电极、栅极、栅绝缘层、初始有源层、源漏极材质层和光刻胶层；
采用第一掩膜版对形成有光刻胶层的衬底基板依次进行曝光、显影后得到光刻胶图形，光刻胶图形包括：第一光刻胶区域、第二光刻胶区域、第三光刻胶区域和光刻胶完全去除区域，第三光刻胶区域、第二光刻胶区域和第一光刻胶区域的光刻胶的厚度依次减小，第一掩膜版包括第一半透光区域、第二半透光区域、完全透光区域和遮光区域，第一半透光区域的透光率大于第二半透光区域的透光率，第一光刻胶区域与第一半透光区域对应，第二光刻胶区域与第二半透光区域对应，第三光刻胶区域与遮光区域对应，光刻胶完全去除区域与完全透光区域对应；
依次对光刻胶完全去除区域在源漏极材质层上的对应区域，以及光刻胶完全去除区域在栅绝缘层上的对应区域进行刻蚀，使栅绝缘层上形成第一孔状结构；
采用灰化工艺对光刻胶图形进行处理，使第一光刻胶区域的光刻胶完全去除，第二光刻胶区域的光刻胶和第三光刻胶区域的光刻胶的厚度减小；
对第一光刻胶区域在源漏极材质层上的对应区域进行刻蚀，得到初始源漏极层；
采用灰化工艺对灰化后的光刻胶图形再次进行处理，使第二光刻胶区域的光刻胶完全去除，第三光刻胶区域的光刻胶的厚度减小；
依次对第二光刻胶区域在初始源漏极层上的对应区域，以及第二光刻胶区域在初始有源层上的对应区域进行刻蚀，得到源漏极层和有源层；
剥离第三光刻胶区域的光刻胶；
在形成有源漏极层的衬底基板上形成钝化层，钝化层部分位于第一孔状结构内；
通过一次构图工艺在钝化层上形成第二孔状结构和漏极过孔，第二孔状结构位于第一孔状结构内，漏极过孔位于第一孔状结构外，且第二孔状结构的侧壁与第一孔状结构的侧壁不接触；
在形成有钝化层的衬底基板上形成像素连接线，像素连接线通过第二孔状结构和漏极过孔将像素电极与漏极连接。
可选地，栅极与像素电极位于同一层；
像素连接线的形成材料与像素电极的形成材料相同。
上述所有可选技术方案，可以采用任意结合形成本发明的可选实施例，在此不再赘述。
综上所述，本发明实施例提供的阵列基板的制造方法，由于第二孔状结构设置在钝化层位于第一孔状结构内的部分上，且第二孔状结构的侧壁与第一孔状结构的侧壁不接触，像素连接线通过第二孔状结构和漏极过孔将像素电极与漏极连接，因此，可以避免像素连接线同时与第一孔状结构的侧壁和第二孔状结构的侧壁接触，从而避免像素连接线发生断裂，解决了显示装置容易出现暗线不良的问题，达到了避免显示装置出现暗线不良的效果。
请参考图5-1，其示出了本发明实施例提供的一种阵列基板的制造方法的方法流程图，该阵列基板的制造方法可以用于制造图2或图3所示的阵列基板1，本发明实施例以制造图2所示的阵列基板1为例进行说明。参见图5-1，该阵列基板的制造方法包括：
步骤501、在衬底基板上依次形成像素电极、栅极、栅绝缘层、初始有源层、源漏极材质层和光刻胶层。
其中，在衬底基板上依次形成像素电极、栅极、栅绝缘层、初始有源层、源漏极材质层和光刻胶层可以包括：在衬底基板上形成像素电极；在形成有像素电极的衬底基板上形成栅极；在形成有栅极的衬底基板上形成栅绝缘层；在形成有栅绝缘层的衬底基板上形成初始有源层；在形成有初始有源层的衬底基板上形成源漏极材质层；在形成有源漏极材质层的衬底基板上形成光刻胶层。
示例地，请参考图5-2，其示出的是图5-1所示实施例提供的一种在衬底基板11上形成像素电极121后的结构示意图。其中，衬底基板11可以为透明基板，其具体可以是采用玻璃、石英、透明树脂等具有一定坚固性的导光且非金属材料制成的基板。像素电极121可以采用ITO材料或者IZO材料制造而成，像素电极121的厚度的可以根据实际需要设置，本发明实施例对此不作限定。
示例地，可以采用磁控溅射、热蒸发或者等离子体增强化学气相沉积法(PlasmaEnhanced Chemical Vapor Deposition；简称：PECVD)等方法在衬底基板11上沉积一层具有一定厚度的ITO材料得到ITO材质层，然后通过一次构图工艺对ITO材质层进行处理得到像素电极121。其中，一次构图工艺包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离，因此，通过一次构图工艺对ITO材质层进行处理得到像素电极121可以包括：在ITO材质层上涂覆一层具有一定厚度的光刻胶形成光刻胶层，采用掩膜版(并非图4所示的掩膜版)对光刻胶层进行曝光，使得光刻胶层形成完全曝光区域和非曝光区域，之后采用显影工艺处理，使完全曝光区域的光刻胶被完全去除，非曝光区域的光刻胶全部保留，采用刻蚀工艺对ITO材质层上完全曝光区域对应的区域进行刻蚀，之后剥离非曝光区域的光刻胶，ITO材质层上非曝光区域对应的区域形成像素电极121。
需要说明的是，本发明实施例是以采用正性光刻胶形成像素电极121为例进行说明的，实际应用中，还可以采用负性光刻胶形成像素电极121，本发明实施例对此不作限定。
示例地，请参考图5-3，其示出的是图5-1所示实施例提供的一种在形成有像素电极121的衬底基板11上形成栅极122后的结构示意图。参见图5-3，栅极122与像素电极121位于同一层。在本发明实施例中，栅极122可以采用金属Mo、金属Cu、金属Al及其合金材料制造而成，栅极122的厚度的可以根据实际需要设置，本发明实施例对此不作限定。示例地，在形成栅极122时，可以采用磁控溅射、热蒸发或者PECVD等方法在形成有像素电极121的衬底基板11上形成金属Mo材质层，然后通过一次构图工艺对金属Mo材质层进行处理得到栅极122。其中，通过一次构图工艺对金属Mo材质层进行处理的过程可以参考通过一次构图工艺对ITO材质层进行处理的过程，这里不再赘述。需要说明的是，实际应用中，阵列基板还包括公共电极线(如图3中的公共电极线128)，且公共电极线与栅极122可以位于同一层，因此，还可以在形成栅极122的构图工艺中形成公共电极线，本发明实施例在此不再赘述。
示例地，请参考图5-4，其示出的是图5-1所示实施例提供的一种在形成有栅极122的衬底基板11上形成栅绝缘层123后的结构示意图。其中，栅绝缘层123可以采用氧化硅、氧化铝、SiO2、SiNx、SiO2和SiNx的混合材料或者树脂等绝缘性材料形成，且栅绝缘层123的厚度可以根据实际需要设置，本发明实施例对此不作限定。示例地，可以采用涂覆、磁控溅射、热蒸发或者PECVD等方法在形成有栅极122的衬底基板11上沉积一层具有一定厚度的SiO2，形成SiO2材质层，并进行烘烤处理形成栅绝缘层123。实际应用中，当栅绝缘层123包括图形时，还可以通过一次构图工艺对SiO2材质层进行处理后形成栅绝缘层123，本发明实施例对此不作限定。
示例地，请参考图5-5，其示出的是图5-1所示实施例提供的一种在形成有栅绝缘层123的衬底基板11上形成初始有源层127A后的结构示意图。初始有源层127A可以采用非晶硅、多晶硅、IGZO等材料形成，且初始有源层127A的厚度可以根据实际需要设置，本发明实施例对此不作限定。示例地，可以采用涂覆、磁控溅射、热蒸发或者PECVD等方法在形成有栅绝缘层123的衬底基板11上沉积一层具有一定厚度的非晶硅形成非晶硅材质层，然后通过一次构图工艺对非晶硅材质层进行处理后形成初始有源层127A，本发明实施例对此不作限定。
示例地，请参考图5-6，其示出的是图5-1所示实施例提供的一种在形成有初始有源层127A的衬底基板11上形成源漏极材质层124A后的结构示意图，该源漏极材质层124A可以采用金属Mo、金属Cu、金属Al及其合金材料形成，源漏极材质层124A的厚度可以根据实际需要设置。示例地，可以采用磁控溅射、热蒸发或者PECVD等方法在形成有初始有源层127A的衬底基板11上沉积一层具有一定厚度的金属Cu得到金属Cu材质层，该金属Cu材质层也即是源漏极材质层124A。
示例地，请参考图5-7，其示出的是图5-1所示实施例提供的一种在形成有源漏极材质层124A的衬底基板11上形成光刻胶层G后的结构示意图，该光刻胶层G可以采用正性光刻胶或者负性光刻胶形成，本发明实施例以采用正性光刻胶形成光刻胶层为例。因此，可以采用涂覆工艺在形成有源漏极材质层124A的衬底基板11上涂覆一层正性光刻胶得到光刻胶层G。
步骤502、采用第一掩膜版对形成有光刻胶层的衬底基板依次进行曝光、显影后得到光刻胶图形。
其中，第一掩膜版可以为如图4所示的掩膜版2，该掩膜版2包括第一半透光区域21、第二半透光区域22、完全透光区域23和遮光区域24，第一半透光区域21的透光率大于第二半透光区域22的透光率。在本发明实施例中，可以采用如图4所示的掩膜版2对光刻胶层G依次进行曝光、显影后得到光刻胶图形G1，曝光、显影后的结构示意图可以如图5-8所示，参见图5-8，光刻胶图形G1包括：第一光刻胶区域G11、第二光刻胶区域G12、第三光刻胶区域G13和光刻胶完全去除区域G14，第三光刻胶区域G13、第二光刻胶区域G12和第一光刻胶区域G11的光刻胶的厚度依次减小，第一光刻胶区域G11可以与掩膜版2第一半透光区域21对应，第二光刻胶区域G12可以与掩膜版2的第二半透光区域22对应，第三光刻胶区域G13可以与掩膜版2的遮光区域24对应，光刻胶完全去除区域G14可以与掩膜版2的完全透光区域23对应。
可选地，在采用第一掩膜版对形成有光刻胶层G的衬底基板11依次曝光时，可以将第一掩膜版与形成有光刻胶层G的衬底基板11精准对位，然后进行曝光，由于第一掩膜版不同区域的透光率不同，因此，与第一掩膜版对应的光刻胶层G上不同区域的曝光量不同。在曝光完成之后，可以采用显影液对曝光后的光刻胶层G进行显影，得到如图5-8所示的光刻胶图形G1。其中，具体的曝光及显影过程可以参考相关技术，本发明实施例在此不再赘述。
步骤503、依次对光刻胶完全去除区域在源漏极材质层上的对应区域，以及光刻胶完全去除区域在栅绝缘层上的对应区域进行刻蚀，使栅绝缘层上形成第一孔状结构。
请参考图5-9，其示出了图5-1所示实施例提供的一种依次对光刻胶完全去除区域G14在源漏极材质层124A上的对应区域，以及光刻胶完全去除区域G14在栅绝缘层123上的对应区域进行刻蚀后的结构示意图，参见图5-9，在刻蚀之后，栅绝缘层123上形成第一孔状结构K1。
可选地，可以采用一次刻蚀工艺对光刻胶完全去除区域G14在源漏极材质层124A上的对应区域以及光刻胶完全去除区域G14在栅绝缘层123上的对应区域进行刻蚀，也可以采用两次刻蚀工艺对光刻胶完全去除区域G14在源漏极材质层124A上的对应区域以及光刻胶完全去除区域G14在栅绝缘层123上的对应区域进行刻蚀。在采用一次刻蚀工艺刻蚀时，可以采用干法刻蚀对源漏极材质层124A以及栅绝缘层123进行刻蚀，在采用两次可以工艺时，可以先采用湿法刻蚀对光刻胶完全去除区域G14在源漏极材质层124A上的对应区域进行刻蚀，之后采用干法刻蚀对光刻胶完全去除区域G14在栅绝缘层123上的对应区域进行刻蚀，本发明实施例在此不再赘述。
需要说明的是，本发明实施例中，栅绝缘层123上除第一孔状结构K1外，还可能具有其他孔状结构(例如图3中的第三孔状结构K3)，因此，在形成第一孔状结构K1的同时，还可以形成其他孔状结构，本发明实施例对此不作限定。
步骤504、采用灰化工艺对光刻胶图形进行处理，使第一光刻胶区域的光刻胶完全去除，第二光刻胶区域的光刻胶和第三光刻胶区域的光刻胶的厚度减小。
请参考图5-10，其示出的是图5-1所示实施例提供的一种采用灰化工艺对光刻胶图形G1进行处理后的结构示意图。参见图5-10，采用灰化工艺对光刻胶图形G1进行处理后，第一光刻胶区域G11的光刻胶完全去除，第二光刻胶区域G12的光刻胶和第三光刻胶区域G13的光刻胶的厚度减小。其中，灰化是指利用O2(中文：氧气)以及SF6(中文：六氟化硫气体)等气体在合适的压强以及功率条件下，对光刻胶表面进行轰击，利用O2等和光刻胶反应，将光刻胶较薄的区域去除。可选地，可以采用至少两种气体，在预设灰化功率、预设气体压力、预设灰化速率下，对光刻胶图形G1灰化预设时长，使第一光刻胶区域G11的光刻胶完全去除，第二光刻胶区域G12的光刻胶和第三光刻胶区域G13的光刻胶的厚度减小。其中，至少两种气体、预设灰化功率、预设气体压力、预设灰化速率、预设时长可以根据实际需要设置，本发明实施例对此不作限定。
步骤505、对第一光刻胶区域在源漏极材质层上的对应区域进行刻蚀，得到初始源漏极层。
请参考图5-11，其示出的是图5-1所示实施例提供的一种对第一光刻胶区域G11在源漏极材质层124A上的对应区域进行刻蚀后的结构示意图。参见图5-11，对第一光刻胶区域G11在源漏极材质层124A上的对应区域进行刻蚀后可以得到初始源漏极层124B。可选地，可以采用湿法刻蚀工艺对第一光刻胶区域G11在源漏极材质层124A上的对应区域进行刻蚀，具体的刻蚀过程可以参考相关技术，本发明实施例在此不再赘述。
步骤506、采用灰化工艺对灰化后的光刻胶图形再次进行处理，使第二光刻胶区域的光刻胶完全去除，第三光刻胶区域的光刻胶的厚度减小。
请参考图5-12，其示出的是图5-1所示实施例提供的一种采用灰化工艺对灰化后的光刻胶图形G1再次进行处理后的结构示意图。参见图5-12，对光刻胶图形G1再次灰化之后，第二光刻胶区域G12的光刻胶完全去除，第三光刻胶区域G13的光刻胶的厚度减小。其中，采用灰化工艺对灰化后的光刻胶图形再次进行处理的过程可以参考步骤504，本发明实施例在此不再赘述。
步骤507、依次对第二光刻胶区域在初始源漏极层上的对应区域，以及第二光刻胶区域在初始有源层上的对应区域进行刻蚀，得到源漏极层和有源层。
请参考图5-13，其示出的是图5-1所示实施例提供的一种对第二光刻胶区域G12在初始源漏极层124B上的对应区域，以及第二光刻胶区域G12在初始有源层127A上的对应区域进行刻蚀，得到源漏极层124和有源层127后的结构示意图。参见图5-13，源漏极层124包括源极1241和漏极1242，源极1241和漏极1242不接触，且源极1241和漏极1242分别与有源层127接触。其中，具体的刻蚀过程可以参考相关技术，本发明实施例在此不再赘述。
步骤508、剥离第三光刻胶区域的光刻胶。
请参考图5-14，其示出的是图5-1所示实施例提供的一种剥离第三光刻胶区域G13的光刻胶后的结构示意图。其中，可以采用光刻胶剥离工艺剥离第三光刻胶区域G13的光刻胶，具体的剥离过程可以参考相关技术，这里不再赘述。
步骤509、在形成有源漏极层的衬底基板上形成钝化层，钝化层部分位于第一孔状结构内。
请参考图5-15，其示出的是图5-1所示实施例提供的一种形成有源漏极层124的衬底基板11上形成钝化层125后的结构示意图。其中，该钝化层125可以采用SiO2、SiN3(中文：三氮化硅)、氮化硅或者树脂等材料制造而成，钝化层125的厚度可以根据实际需要设置，本发明实施例对此不作限定。在本发明实施例中，可以采用磁控溅射、热蒸发或者PECVD等方法在形成有源漏极层124的衬底基板11上沉积一层具有一定厚度的SiO2材料得到钝化层125。
步骤510、通过一次构图工艺在钝化层上形成第二孔状结构和漏极过孔，第二孔状结构位于第一孔状结构内，漏极过孔位于第一孔状结构外，且第二孔状结构的侧壁与第一孔状结构的侧壁不接触。
请参考图5-16，其示出的是图5-1所示实施例提供的一种在钝化层125上形成第二孔状结构K2和漏极过孔K后的结构示意图。参见图5-16，第二孔状结构K2位于第一孔状结构(图5-16中未标出)内，且第二孔状结构K2的侧壁与第一孔状结构的侧壁不接触，漏极过孔K位于第一孔状结构外。其中，可以通过一次构图工艺在钝化层125上形成第二孔状结构K2和漏极过孔K，一次构图工艺包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离，因此，通过一次构图工艺在钝化层125上形成第二孔状结构K2和漏极过孔K可以包括：在钝化层125上涂覆一层具有一定厚度的光刻胶形成光刻胶层，采用掩膜版(并未图4所示的掩膜版)对光刻胶层进行曝光，使得光刻胶层形成完全曝光区域和非曝光区域，之后采用显影工艺处理，使完全曝光区域的光刻胶被完全去除，非曝光区域的光刻胶全部保留，采用刻蚀工艺对钝化层125上完全曝光区域对应的区域进行刻蚀，之后剥离非曝光区域的光刻胶，钝化层125上完全曝光区域对应的区域形成第二孔状结构K2和漏极过孔K。
需要说明的是，本发明实施例中，钝化层125上除第二孔状结构K2外，还可能具有其他孔状结构(例如图3中的第四孔状结构K4)，因此，在形成第二孔状结构K2的同时，还可以形成其他孔状结构，本发明实施例对此不作限定。
步骤511、在形成有钝化层的衬底基板上形成像素连接线，像素连接线通过第二孔状结构和漏极过孔，将像素电极与漏极连接。
其中，在形成有钝化层125的衬底基板11上形成像素连接线126后的结构示意图可以参考图2，参见图2，像素连接线126通过第二孔状结构K2和漏极过孔K，将像素电极126与漏极1242连接。其中，像素连接线126可以采用ITO材料或者IZO材料制造而成，像素连接线126的厚度的可以根据实际需要设置，本发明实施例对此不作限定。
示例地，可以采用磁控溅射、热蒸发或者PECVD等方法在形成有钝化层125的衬底基板11上沉积一层具有一定厚度的ITO材料得到ITO材质层，然后通过一次构图工艺对ITO材质层进行处理得到像素连接线126。
需要说明的是，实际应用中，阵列基板上还具有其他连接线(例如图3中的公共连接线129)，该其他连接线与像素连接线126可以位于同一层，且可以采用同样的材料制造，因此，在形成像素连接线126的同时，还可以形成其他连接线，本发明实施例对此不作限定。
需要说明的是，本发明实施例提供的阵列基板的制造方法步骤的先后顺序可以进行适当调整，步骤也可以根据情况进行相应增减，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化的方法，都应涵盖在本发明的保护范围之内，因此不再赘述。
综上所述，本发明实施例提供的阵列基板的制造方法，由于第二孔状结构设置在钝化层位于第一孔状结构内的部分上，且第二孔状结构的侧壁与第一孔状结构的侧壁不接触，像素连接线通过第二孔状结构和漏极过孔将像素电极与漏极连接，因此，可以避免像素连接线同时与第一孔状结构的侧壁和第二孔状结构的侧壁接触，从而避免像素连接线发生断裂，解决了显示装置容易出现暗线不良的问题，达到了避免显示装置出现暗线不良的效果。
本发明实施例提供的阵列基板的制造方法，通过掩膜版的设计以及源漏极层工艺的变动实现在栅绝缘层上进行过孔刻蚀，从而避免像素连接线需要穿过栅绝缘层及钝化层两层的情况，避免显示装置出现暗线不良。
本发明实施例提供的阵列基板的制造方法，由于像素连接线只需要穿过一层孔状结构就可以将像素电极与TFT的漏极连接，避免了双层孔状结构造成的像素连接线断线情况，且孔状结构分成两次形成，可以消除两层过孔的交界处缺口的风险，并且可以保证钝化层过孔刻蚀的均一性，过孔控制可以更加精细。本发明实施例提供的阵列基板的制造方法，无需增加掩膜版数量，不会对生产成本造成影响，且该阵列基板的制造方法简单易行，具有普及性，易运用于实际生产之中。
请参考图6-1，其示出了本发明实施例提供的另一种阵列基板的制造方法的方法流程图，该阵列基板的制造方法可以用于制造图2或图3所示的阵列基板1，本发明实施例以制造图2所示的阵列基板1为例进行说明。参见图6-1，该阵列基板的制造方法包括：
步骤601、在衬底基板上依次形成像素电极、栅极和栅绝缘层。
其中，在衬底基板11上依次形成像素电极121、栅极122和栅绝缘层123后的结构示意图可以参考图5-2至图5-4，像素电极121、栅极122和栅绝缘层123的具体形成过程可以参考图5-1所示实施例中的步骤501，在此不再赘述。
步骤602、通过一次构图工艺在栅绝缘层上形成第一孔状结构。
示例地，请参考图6-2，其示的是图6-1所示实施例提供的一种通过一次构图工艺在栅绝缘层123上形成第一孔状结构K1后的结构示意图。参见图6-2，形成第一孔状结构K1后，像素电极121通过第一孔状结构K1部分裸露。其中，一次构图工艺包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离，因此，通过一次构图工艺在栅绝缘层123上形成第一孔状结构K1可以包括：在栅绝缘层123上涂覆一层具有一定厚度的光刻胶形成光刻胶层，采用掩膜版对光刻胶层进行曝光，使得光刻胶层形成完全曝光区域和非曝光区域，之后采用显影工艺处理，使完全曝光区域的光刻胶被完全去除，非曝光区域的光刻胶全部保留，采用刻蚀工艺对栅绝缘层123上完全曝光区域对应的区域进行刻蚀，之后剥离非曝光区域的光刻胶，栅绝缘层123上完全曝光区域对应的区域形成第一孔状结构K1。需要说明的是，本发明实施例中，栅绝缘层123上除第一孔状结构K1外，还可能具有其他孔状结构(如图3中的第三孔状结构K3)，因此在形成第一孔状结构K1的同时，还可以形成其他孔状结构，本发明实施例对此不作限定。
步骤603、在形成有栅绝缘层的衬底基板上形成有源层，有源层在衬底基板上的正投影与栅极在衬底基板上的正投影存在重叠区域。
示例地，请参考图6-3，其示的是图6-1所示实施例提供的一种在形成有栅绝缘层123的衬底基板11上形成有源层127后的结构示意图。参见图6-3，有源层127在衬底基板11上的正投影与栅极122在衬底基板11上的正投影存在重叠区域。其中，有源层127可以采用非晶硅、多晶硅、IGZO等材料形成，且有源层127的厚度可以根据实际需要设置。示例地，可以采用涂覆、磁控溅射、热蒸发或者PECVD等方法在形成有栅绝缘层123的衬底基板11上沉积一层具有一定厚度的非晶硅形成非晶硅材质层，然后通过一次构图工艺对非晶硅材质层进行处理后形成有源层127，本发明实施例对此不作限定。
步骤604、在形成有有源层的衬底基板上依次形成源漏极层和钝化层，钝化层部分位于第一孔状结构内，源漏极层包括源极和漏极，源极和漏极分别与有源层接触。
其中，在形成有有源层127的衬底基板11上依次形成源漏极层124和钝化层125后的结构示意图可以参考图5-14和图5-15。在本发明实施例中，可以先在形成有有源层127的衬底基板11上形成源漏极材质层，然后通过一次构图工艺对源漏极材质层进行处理得到源漏极层124；之后，在形成有源漏极层124的衬底基板11上形成钝化层125，在形成有源漏极层124的衬底基板11上形成钝化层125的具体实现过程可以参考图5-1所示实施例中的步骤509，这里不再赘述。
步骤605、通过一次构图工艺在钝化层上形成第二孔状结构和漏极过孔，第二孔状结构位于第一孔状结构内，漏极过孔位于第一孔状结构外，且第二孔状结构的侧壁与第一孔状结构的侧壁不接触。
其中，通过一次构图工艺在钝化层125上形成第二孔状结构K2和漏极过孔K后的结构示意图可以如图5-16所示，该步骤605的具体实现过程可以参考图5-1所示实施例中的步骤510，这里不再赘述。
步骤606、在形成有钝化层的衬底基板上形成像素连接线，像素连接线通过第二孔状结构和漏极过孔，将像素电极与漏极连接。
其中，在形成有钝化层125的衬底基板11上形成像素连接线126后的结构示意图可以参考图2，该步骤606的具体实现过程可以参考图5-1所示实施例中的步骤511，这里不再赘述。
综上所述，本发明实施例提供的阵列基板的制造方法，由于第二孔状结构设置在钝化层位于第一孔状结构内的部分上，且第二孔状结构的侧壁与第一孔状结构的侧壁不接触，像素连接线通过第二孔状结构和漏极过孔将像素电极与漏极连接，因此，可以避免像素连接线同时与第一孔状结构的侧壁和第二孔状结构的侧壁接触，从而避免像素连接线发生断裂，解决了显示装置容易出现暗线不良的问题，达到了避免显示装置出现暗线不良的效果。
本发明实施例还提供了一种显示装置，该显示装置包括图2或图3所示的阵列基板1，该显示装置可以为：液晶面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
综上所述，本发明实施例提供的显示装置，由于第二孔状结构设置在钝化层位于第一孔状结构内的部分上，且第二孔状结构的侧壁与第一孔状结构的侧壁不接触，像素连接线通过第二孔状结构和漏极过孔将像素电极与漏极连接，因此，可以避免像素连接线同时与第一孔状结构的侧壁和第二孔状结构的侧壁接触，从而避免像素连接线发生断裂，解决了显示装置容易出现暗线不良的问题，达到了避免显示装置出现暗线不良的效果。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种阵列基板，其特征在于，所述阵列基板包括：
衬底基板，以及设置在所述衬底基板上的显示单元；
所述显示单元包括：依次设置在所述衬底基板上的像素电极、栅极、栅绝缘层、源漏极层、钝化层和像素连接线，所述源漏极层包括源极和漏极，所述栅绝缘层上设置有第一孔状结构，所述钝化层位于所述第一孔状结构内的部分设置有第二孔状结构，所述钝化层位于所述第一孔状结构外的部分设置有漏极过孔，所述第二孔状结构的侧壁与所述第一孔状结构的侧壁不接触，所述像素连接线通过所述第二孔状结构和所述漏极过孔将所述像素电极与所述漏极连接。
2.根据权利要求1所述的阵列基板，其特征在于，所述显示单元还包括：
设置在所述栅绝缘层上的有源层，所述有源层在所述衬底基板上的正投影与所述栅极在所述衬底基板上的正投影存在重叠区域，所述源极和所述漏极分别与所述有源层接触。
3.根据权利要求1或2所述的阵列基板，其特征在于，
所述栅极与所述像素电极位于同一层；
所述像素连接线的形成材料与所述像素电极的形成材料相同。
4.一种阵列基板的制造方法，其特征在于，所述方法包括：
在衬底基板上形成显示单元，所述显示单元包括：依次形成在所述衬底基板上的像素电极、栅极、栅绝缘层、源漏极层、钝化层和像素连接线，所述源漏极层包括源极和漏极，所述栅绝缘层上形成有第一孔状结构，所述钝化层位于所述第一孔状结构内的部分形成有第二孔状结构，所述钝化层位于所述第一孔状结构外的部分形成有漏极过孔，所述第二孔状结构的侧壁与所述第一孔状结构的侧壁不接触，所述像素连接线通过所述第二孔状结构和所述漏极过孔将所述像素电极与所述漏极连接。
5.根据权利要求4所述的方法，其特征在于，所述在衬底基板上形成显示单元，包括：
在所述衬底基板上依次形成所述像素电极、所述栅极和所述栅绝缘层；
通过一次构图工艺在所述栅绝缘层上形成所述第一孔状结构；
在形成有所述栅绝缘层的衬底基板上依次形成所述源漏极层和所述钝化层，所述钝化层部分位于所述第一孔状结构内；
通过一次构图工艺在所述钝化层上形成所述第二孔状结构和所述漏极过孔，所述第二孔状结构位于所述第一孔状结构内，所述漏极过孔位于所述第一孔状结构外，且所述第二孔状结构的侧壁与所述第一孔状结构的侧壁不接触；
在形成有所述钝化层的衬底基板上形成所述像素连接线，所述像素连接线通过所述第二孔状结构和所述漏极过孔将所述像素电极与所述漏极连接。
6.根据权利要求5所述的方法，其特征在于，所述显示单元还包括：设置在所述栅绝缘层上的有源层，在所述衬底基板上依次形成所述像素电极、所述栅极和所述栅绝缘层之后，所述方法还包括：
在形成有所述栅绝缘层的衬底基板上形成所述有源层，所述有源层在所述衬底基板上的正投影与所述栅极在所述衬底基板上的正投影存在重叠区域；
所述在形成有所述栅绝缘层的衬底基板上依次形成所述源漏极层和所述钝化层，包括：
在形成有所述有源层的衬底基板上依次形成所述源漏极层和所述钝化层，所述源极和所述漏极分别与所述有源层接触。
7.根据权要求4所述的方法，其特征在于，所述显示单元还包括：设置在所述栅绝缘层上的有源层，所述在衬底基板上形成显示单元，包括：
在所述衬底基板上依次形成所述像素电极、所述栅极、所述栅绝缘层、初始有源层、源漏极材质层和光刻胶层；
采用第一掩膜版对形成有所述光刻胶层的衬底基板依次进行曝光、显影后得到光刻胶图形，所述光刻胶图形包括：第一光刻胶区域、第二光刻胶区域、第三光刻胶区域和光刻胶完全去除区域，所述第三光刻胶区域、所述第二光刻胶区域和所述第一光刻胶区域的光刻胶的厚度依次减小，所述第一掩膜版包括第一半透光区域、第二半透光区域、完全透光区域和遮光区域，所述第一半透光区域的透光率大于所述第二半透光区域的透光率，所述第一光刻胶区域与所述第一半透光区域对应，所述第二光刻胶区域与所述第二半透光区域对应，所述第三光刻胶区域与所述遮光区域对应，所述光刻胶完全去除区域与所述完全透光区域对应；
依次对所述光刻胶完全去除区域在所述源漏极材质层上的对应区域，以及所述光刻胶完全去除区域在所述栅绝缘层上的对应区域进行刻蚀，使所述栅绝缘层上形成所述第一孔状结构；
采用灰化工艺对所述光刻胶图形进行处理，使所述第一光刻胶区域的光刻胶完全去除，所述第二光刻胶区域的光刻胶和所述第三光刻胶区域的光刻胶的厚度减小；
对所述第一光刻胶区域在所述源漏极材质层上的对应区域进行刻蚀，得到初始源漏极层；
采用灰化工艺对灰化后的所述光刻胶图形再次进行处理，使所述第二光刻胶区域的光刻胶完全去除，所述第三光刻胶区域的光刻胶的厚度减小；
依次对所述第二光刻胶区域在所述初始源漏极层上的对应区域，以及所述第二光刻胶区域在所述初始有源层上的对应区域进行刻蚀，得到所述源漏极层和所述有源层；
剥离所述第三光刻胶区域的光刻胶；
在形成有所述源漏极层的衬底基板上形成所述钝化层，所述钝化层部分位于所述第一孔状结构内；
通过一次构图工艺在所述钝化层上形成所述第二孔状结构和所述漏极过孔，所述第二孔状结构位于所述第一孔状结构内，所述漏极过孔位于所述第一孔状结构外，且所述第二孔状结构的侧壁与所述第一孔状结构的侧壁不接触；
在形成有所述钝化层的衬底基板上形成所述像素连接线，所述像素连接线通过所述第二孔状结构和所述漏极过孔将所述像素电极与所述漏极连接。
8.根据权利要求4至7任一所述的方法，其特征在于，
所述栅极与所述像素电极位于同一层；
所述像素连接线的形成材料与所述像素电极的形成材料相同。
9.一种掩膜版，其特征在于，所述掩膜版包括：第一半透光区域、第二半透光区域、完全透光区域和遮光区域，所述第一半透光区域的透光率大于所述第二半透光区域的透光率。
10.一种显示装置，其特征在于，所述显示装置包括权利要求1至3任一所述的阵列基板。
CN201710005439.7A 2017-01-04 2017-01-04 阵列基板及其制造方法、掩膜版、显示装置 Active CN106653774B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710005439.7A CN106653774B (zh) 2017-01-04 2017-01-04 阵列基板及其制造方法、掩膜版、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710005439.7A CN106653774B (zh) 2017-01-04 2017-01-04 阵列基板及其制造方法、掩膜版、显示装置

Publications (2)

Publication Number Publication Date
CN106653774A true CN106653774A (zh) 2017-05-10
CN106653774B CN106653774B (zh) 2019-12-24

Family

ID=58844115

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710005439.7A Active CN106653774B (zh) 2017-01-04 2017-01-04 阵列基板及其制造方法、掩膜版、显示装置

Country Status (1)

Country Link
CN (1) CN106653774B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107068612A (zh) * 2017-05-12 2017-08-18 京东方科技集团股份有限公司 一种过孔的制作方法及显示基板的制作方法、显示基板
CN108364960A (zh) * 2018-02-22 2018-08-03 京东方科技集团股份有限公司 一种阵列基板、显示面板、显示装置及制备方法
CN109634004A (zh) * 2018-11-12 2019-04-16 惠科股份有限公司 一种显示面板、制作方法和显示装置
WO2021120311A1 (zh) * 2019-12-17 2021-06-24 Tcl华星光电技术有限公司 一种阵列基板、显示面板及阵列基板的制造方法
CN113138527A (zh) * 2020-01-16 2021-07-20 中芯国际集成电路制造(上海)有限公司 掩膜版、存储单元、sram器件
WO2021142870A1 (zh) * 2020-01-17 2021-07-22 深圳市华星光电半导体显示技术有限公司 像素驱动电路及其制作方法
CN115050645A (zh) * 2022-08-11 2022-09-13 广州粤芯半导体技术有限公司 改善晶圆表面胶膜残留的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130020546A (ko) * 2011-08-19 2013-02-27 엘지디스플레이 주식회사 표시장치용 어레이 기판 및 그의 제조방법
CN104393020A (zh) * 2014-11-21 2015-03-04 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN105629615A (zh) * 2016-04-01 2016-06-01 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板和显示装置
CN105742238A (zh) * 2016-03-02 2016-07-06 京东方科技集团股份有限公司 孔结构和阵列基板及其制作方法、探测装置和显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130020546A (ko) * 2011-08-19 2013-02-27 엘지디스플레이 주식회사 표시장치용 어레이 기판 및 그의 제조방법
CN104393020A (zh) * 2014-11-21 2015-03-04 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN105742238A (zh) * 2016-03-02 2016-07-06 京东方科技集团股份有限公司 孔结构和阵列基板及其制作方法、探测装置和显示装置
CN105629615A (zh) * 2016-04-01 2016-06-01 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板和显示装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107068612A (zh) * 2017-05-12 2017-08-18 京东方科技集团股份有限公司 一种过孔的制作方法及显示基板的制作方法、显示基板
CN107068612B (zh) * 2017-05-12 2021-04-13 京东方科技集团股份有限公司 一种过孔的制作方法及显示基板的制作方法、显示基板
CN108364960A (zh) * 2018-02-22 2018-08-03 京东方科技集团股份有限公司 一种阵列基板、显示面板、显示装置及制备方法
CN108364960B (zh) * 2018-02-22 2021-01-22 京东方科技集团股份有限公司 一种阵列基板、显示面板、显示装置及制备方法
CN109634004A (zh) * 2018-11-12 2019-04-16 惠科股份有限公司 一种显示面板、制作方法和显示装置
WO2021120311A1 (zh) * 2019-12-17 2021-06-24 Tcl华星光电技术有限公司 一种阵列基板、显示面板及阵列基板的制造方法
CN113138527A (zh) * 2020-01-16 2021-07-20 中芯国际集成电路制造(上海)有限公司 掩膜版、存储单元、sram器件
CN113138527B (zh) * 2020-01-16 2024-04-02 中芯国际集成电路制造(上海)有限公司 掩膜版、存储单元、sram器件
WO2021142870A1 (zh) * 2020-01-17 2021-07-22 深圳市华星光电半导体显示技术有限公司 像素驱动电路及其制作方法
CN115050645A (zh) * 2022-08-11 2022-09-13 广州粤芯半导体技术有限公司 改善晶圆表面胶膜残留的方法

Also Published As

Publication number Publication date
CN106653774B (zh) 2019-12-24

Similar Documents

Publication Publication Date Title
CN106653774A (zh) 阵列基板及其制造方法、掩膜版、显示装置
CN100580937C (zh) 薄膜晶体管阵列基板及其制造方法
JP5079392B2 (ja) Ｔｆｔ−ｌｃｄアレイ基板構造及びその製造方法
US8735888B2 (en) TFT-LCD array substrate and manufacturing method thereof
JP5804538B2 (ja) フォトレジストの縁部のバリの形成方法とアレイ基板の製造方法
CN104576542B (zh) 阵列基板及其制作方法、显示装置
CN105845737B (zh) 薄膜晶体管及其制造方法、阵列基板、显示装置
CN104576659A (zh) 一种阵列基板及其制作方法、显示装置
CN110429125A (zh) 柔性显示基板及其制作方法、柔性显示装置
CN101661941B (zh) Tft-lcd阵列基板结构及其制备方法
CN109300840A (zh) 显示基板及其制造方法、显示装置
JP2006093656A (ja) 低分子有機半導体物質を利用する液晶表示装置及びその製造方法
CN101825815A (zh) Tft-lcd阵列基板及其制造方法
TWI333279B (en) Method for manufacturing an array substrate
CN109634467A (zh) 一种阵列基板及其制备方法
WO2017185830A1 (zh) 阵列基板母板及其制作方法、显示装置
WO2013026375A1 (zh) 薄膜晶体管阵列基板及其制造方法和电子器件
WO2014131236A1 (zh) 氧化物薄膜晶体管阵列基板及制作方法、显示面板
CN104808408B (zh) 一种coa基板、显示装置以及coa基板的制作方法
CN108511394A (zh) 阵列基板及其制造方法、显示装置
WO2017140058A1 (zh) 阵列基板及其制作方法、显示面板及显示装置
CN102566179A (zh) 液晶显示装置的制造方法
CN109087921A (zh) 阵列基板及其制造方法、显示装置
JP2002258486A (ja) パターン形成方法及びそれを用いた液晶表示装置の製造方法
CN106024705B (zh) Tft基板的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant