CN115050645A - 改善晶圆表面胶膜残留的方法 - Google Patents

改善晶圆表面胶膜残留的方法 Download PDF

Info

Publication number
CN115050645A
CN115050645A CN202210958214.4A CN202210958214A CN115050645A CN 115050645 A CN115050645 A CN 115050645A CN 202210958214 A CN202210958214 A CN 202210958214A CN 115050645 A CN115050645 A CN 115050645A
Authority
CN
China
Prior art keywords
wafer
passivation layer
sealing ring
adhesive film
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210958214.4A
Other languages
English (en)
Inventor
王佳进
刘天福
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Yuexin Semiconductor Technology Co Ltd
Original Assignee
Guangzhou Yuexin Semiconductor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Yuexin Semiconductor Technology Co Ltd filed Critical Guangzhou Yuexin Semiconductor Technology Co Ltd
Priority to CN202210958214.4A priority Critical patent/CN115050645A/zh
Publication of CN115050645A publication Critical patent/CN115050645A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明提供的改善晶圆表面胶膜残留的方法包括：提供晶圆，晶圆的正面形成有金属垫、密封环和切割道，密封环环绕金属垫，切割道位于密封环远离金属垫的一侧，晶圆的正面上形成有钝化层，钝化层保形地覆盖晶圆的正面；在钝化层上形成图形化的光阻层；以图形化的光阻层为掩模，刻蚀钝化层形成通孔，通孔露出金属垫的部分上表面，其中，在刻蚀钝化层形成通孔的过程中，图形化的光阻层始终覆盖密封环的顶面；去除图形化的光阻层，在晶圆的正面上贴附胶膜；对晶圆的背面进行减薄；以及撕掉胶膜。如此，可以避免密封环顶面上的钝化层的上表面在刻蚀过程中变得粗糙，从而不会增大胶膜与密封环顶面上的钝化层的结合力，有助于减小胶膜残留。

Description

改善晶圆表面胶膜残留的方法
技术领域
本发明涉及半导体技术领域，特别涉及一种改善晶圆表面胶膜残留的方法。
背景技术
在半导体制造过程中，形成的管芯通常位于晶圆的正面一侧，为了避免晶圆中的管芯受到周围环境的影响，例如受到颗粒杂质、湿气、离子残留及机械损伤等的影响，通常在晶圆的正面上形成覆盖晶圆正面的钝化层（passivation layer），然后在钝化层中形成通孔（Through hole），以露出钝化层下的金属垫（Pad），接着利用Taiko工艺对晶圆进行背面减薄，再通过引线键合实现管芯与外部电路的连接。
在利用Taiko工艺对晶圆进行背面减薄前，为了保护晶圆正面的各种图形，通常在晶圆的正面上贴附胶膜，在晶圆背面减薄结束后，再撕掉该胶膜。然而，在撕掉胶膜后，晶圆的正面容易产生胶膜残留，影响最终产品的可靠性。
发明内容
本申请中，提供的晶圆正面形成有金属垫（Pad）、密封环（Seal ring）和切割道，密封环环绕金属垫，切割道位于密封环远离金属垫的一侧，金属垫的顶面和密封环的顶面高于切割道，即密封环的两侧均具有凹槽，晶圆的正面上形成有钝化层，该钝化层保形地覆盖晶圆的正面。
发明人研究发现，由于光刻胶具有流动性且密封环的两侧具有凹槽，在晶圆的正面上（即在钝化层上）涂覆光刻胶形成光阻层时，光刻胶会从密封环的顶面流向两侧，特别是容易流向宽度较大的切割道上，使得密封环顶面上的光阻层的厚度较金属垫顶面上的光阻层薄（例如约薄1.4微米），从而在以图形化的光阻层为掩模刻蚀钝化层形成通孔的过程中，密封环顶面上的钝化层会成为weak point，即密封环顶面上的光阻层不足以保护密封环顶面上的钝化层的上表面，使得密封环顶面上的钝化层在刻蚀形成通孔的过程露出，进而使得密封环顶面上的钝化层的上表面变得粗糙，增大了后续胶膜与密封环顶面上的钝化层的结合力，导致晶圆正面的密封环上和切割道上容易产生胶膜残留，胶膜残留容易粘附在刀片上使得刀片变钝，影响后续晶圆的切割，而频繁更换刀片则会影响生产效率且增加耗材成本，此外，胶膜残留在高温下容易挥发，影响最终产品的可靠性。
本发明的目的之一是提供一种改善晶圆表面胶膜残留的方法，可以减少晶圆表面的胶膜残留，提高产品的可靠性。
为了实现上述目的，本发明提供的改善晶圆表面胶膜残留的方法包括：
提供晶圆，所述晶圆具有相对的正面和背面，所述晶圆的正面形成有金属垫、密封环和切割道，所述密封环环绕所述金属垫，所述切割道位于所述密封环远离所述金属垫的一侧，所述金属垫的顶面和所述密封环的顶面高于所述切割道；所述晶圆的正面上形成有钝化层，所述钝化层保形地覆盖所述晶圆的正面；
在所述钝化层上形成图形化的光阻层；
以所述图形化的光阻层为掩模，刻蚀所述钝化层形成通孔，所述通孔露出所述金属垫的部分上表面；
去除所述图形化的光阻层，在所述晶圆的正面上贴附胶膜；
对所述晶圆的背面进行减薄；以及
撕掉所述胶膜；
其中，在刻蚀所述钝化层形成所述通孔的过程中，所述图形化的光阻层始终覆盖所述密封环的顶面。
可选的，在刻蚀所述钝化层形成所述通孔的过程中，所述钝化层的刻蚀速率为所述图形化的光阻层的刻蚀速率的两倍以上。
可选的，在刻蚀所述钝化层形成所述通孔的过程中，使用的刻蚀气体包括三氟甲烷、四氟化碳和氧气；所述氧气的流量范围为390sccm~370sccm；所述四氟化碳的浓度为所述三氟甲烷的浓度的2倍~5倍。
可选的，在刻蚀所述钝化层形成所述通孔的过程中，刻蚀腔体内的压力范围为100mTorr~300mTor。
可选的，在撕掉所述胶膜的步骤中，撕胶膜的方向与所述切割道的伸长方向不平行。
可选的，所述撕胶膜的方向与所述切割道的伸长方向之间的夹角为20°~70°。
可选的，在所述钝化层上形成图形化的光阻层的方法包括：将光刻胶旋涂在所述晶圆的正面上以形成光阻层；对光阻层进行曝光和显影，形成所述图形化的光阻层。
可选的，所述密封环的宽度小于所述金属垫的宽度。
可选的，所述钝化层的材料包括氮化硅、氧化硅和/或氮氧化硅。
可选的，采用Taiko工艺对所述晶圆的背面进行减薄。
本发明的改善晶圆表面胶膜残留的方法中，提供的晶圆具有相对的正面和背面，晶圆的正面形成有金属垫、密封环和切割道，密封环环绕金属垫，切割道位于密封环远离金属垫的一侧，金属垫的顶面和密封环的顶面高于切割道，晶圆的正面上形成有钝化层，钝化层保形地覆盖晶圆的正面，即钝化层覆盖金属垫、密封环和切割道；然后在钝化层上形成图形化的光阻层，以图形化的光阻层为掩模，刻蚀钝化层形成通孔，所述通孔露出所述金属垫的部分上表面，且在刻蚀钝化层形成通孔的过程中，图形化的光阻层始终覆盖密封环的顶面，即密封环顶面上的钝化层在刻蚀形成通孔的过程中不会露出，可以避免密封环顶面上的钝化层的上表面在刻蚀过程中变得粗糙，从而不会增大后续胶膜与密封环顶面上的钝化层的结合力，有助于减小晶圆正面尤其是密封环上和切割道上的胶膜残留（残胶），便于后续对晶圆进行切割且降低耗材成本，提高生产效率，以及提高最终产品的可靠性。
附图说明
图1为本发明一实施例的改善晶圆表面胶膜残留的方法的流程图。
图2为本发明一实施例中提供的晶圆的剖面示意图。
图3为利用现有的方法刻蚀钝化层后钝化层的表面形貌。
图4为利用本发明一实施例的方法刻蚀钝化层后钝化层的表面形貌。
图5为传统撕胶膜的方向示意图。
图6为本发明一实施例撕胶膜的方向示意图。
附图标记说明：10-晶圆；11-衬底；12-金属垫；13-密封环；14-切割道；15-钝化层。
具体实施方式
以下结合附图和具体实施例对本发明提出的改善晶圆表面胶膜残留的方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
为了减小晶圆表面的胶膜残留，提高产品的可靠性，本实施例提供一种改善晶圆表面胶膜残留的方法。图1为本发明一实施例的改善晶圆表面胶膜残留的方法的流程图。如图1所示，所述改善晶圆表面胶膜残留的方法包括：
S1，提供晶圆，所述晶圆具有相对的正面和背面，所述晶圆的正面形成有金属垫、密封环和切割道，所述密封环环绕所述金属垫，所述切割道位于所述密封环远离所述金属垫的一侧，所述金属垫的顶面和所述密封环的顶面高于所述切割道；所述晶圆的正面上形成有钝化层，所述钝化层保形地覆盖所述晶圆的正面；
S2，在所述钝化层上形成图形化的光阻层；
S3，以所述图形化的光阻层为掩模，刻蚀所述钝化层形成通孔，所述通孔露出所述金属垫的部分上表面；其中，在刻蚀所述钝化层形成所述通孔的过程中，所述图形化的光阻层始终覆盖所述密封环的顶面；
S4，去除所述图形化的光阻层，在所述晶圆的正面上贴附胶膜；
S5，对所述晶圆的背面进行减薄；
S6，撕掉所述胶膜。
图2为本发明一实施例中提供的晶圆的剖面示意图。如图2所示，步骤S1提供的晶圆10中，晶圆10具有相对的正面和背面，所述晶圆10的正面形成有各种图形，例如形成有金属垫12、密封环13和切割道14，所述密封环13环绕所述金属垫12，所述切割道14位于所述密封环13远离所述金属垫12的一侧，所述金属垫12的顶面和所述密封环13的顶面高于所述切割道14。但不限于此，所示晶圆10的正面一侧还可以形成多个管芯（图中未示出）。
具体的，晶圆10可以包括衬底11和位于衬底11正面上的金属垫12和密封环13，且金属垫12和密封环13间隔分布在衬底11的正面上；衬底11的正面中，密封环13远离金属垫12一侧的空旷区域可以作为切割道14；金属垫12的顶面和密封环13的顶面高于切割道14和衬底11的上表面，从而金属垫12和密封环13之间具有凹槽，且密封环13的外侧也具有凹槽；管芯可以形成在衬底11中。所述密封环13的宽度可以小于所述金属垫12的宽度。在金属垫12的外围形成密封环13有助于提高产品的性能。
本实施例中，所述衬底11可以为硅衬底。在其它实施例中，衬底11还可以为绝缘体上硅(SOI)衬底、绝缘体上层叠硅(SSOI)衬底、绝缘体上层叠锗化硅(S-SiGeOI)衬底、绝缘体上锗化硅(SiGeOI)衬底以及绝缘体上锗(GeOI)衬底等。
在所述衬底11的正面上形成金属垫12、密封环13和切割道14的方法可以包括：在衬底11的正面上沉积形成金属材料层；刻蚀去除衬底11上部分区域的金属材料层，剩余金属材料层可以作为金属垫12和密封环13。但不限于此，所述金属垫12和密封环13还可以通过其它方法形成于所述衬底11的正面上。
金属垫12和密封环13的材料可以包括铝（Al）。但不限于此，所述金属垫12和所述密封环13的材料还可以铜等其它金属。所述金属垫12和密封环13的材料还可以不同。
为了避免管芯以及晶圆正面的各个图形受到颗粒杂质、湿气、离子残留和机械损伤等的影响，所述晶圆10的正面上形成有钝化层15，所述钝化层15保形地覆盖所述晶圆10的正面。具体的，如图2所示，所述钝化层15覆盖所述金属垫12、密封环13和切割道14。需要说明的是，由于钝化层15为保形的覆盖在晶圆10的正面上，因此在覆盖钝化层15后，所述切割道14还可以辨识，即覆盖钝化层15不影响切割道14的图形，且金属垫12和密封环13的形貌还会保持，即金属垫12和密封环13之间还是具有凹槽；所述金属垫12和密封环13顶面的钝化层还是高于所述切割道14上的钝化层。
所述钝化层15的材料可以包括氮化硅、氧化硅和/或氮氧化硅。本实施例中，所述钝化层15可以包括依次形成在晶圆10正面上的氧化硅层和氮化硅层。
接着执行步骤S2，在所述钝化层15上形成图形化的光阻层。在所述钝化层15上形成图形化的光阻层的方法可以包括：将光刻胶旋涂在所述晶圆10的正面上以形成光阻层；对光阻层进行曝光和显影，形成所述图形化的光阻层。需要说明的是，由于密封环13的一侧为切割道14，另一侧为与金属垫12之间的凹槽，且由于光刻胶具有流动性，使得光刻胶容易从密封环13的顶面流走，从而密封环13顶面上的光阻层比金属垫12顶面上的光阻层薄。所述图形化的光阻层覆盖所述密封环13的顶面，即图形化的光阻层覆盖密封环13顶面上的钝化层。图形化的光阻层还露出金属垫12的顶面上的部分钝化层。
执行步骤S3，以所述图形化的光阻层为掩模，刻蚀所述钝化层15形成通孔，所述通孔露出所述金属垫12的部分上表面。其中，在刻蚀所述钝化层15形成所述通孔的过程中，所述图形化的光阻层始终覆盖所述密封环13的顶面，也就是说，密封环13顶面上的钝化层始终被图形化的光阻层覆盖，图形化的光阻层可以保护密封环13顶面上的钝化层，从而可以避免密封环13顶面上的钝化层的表面在刻蚀形成通孔的过程中变得粗糙。
具体的，在刻蚀所述钝化层15形成所述通孔的过程中，可以提高刻蚀钝化层15时对图形化的光阻层的选择比，例如使得所述钝化层15的刻蚀速率为所述图形化的光阻层的刻蚀速率的两倍以上（钝化层的刻蚀速率：图形化的光阻层的刻蚀速率>2:1），从而图形化的光阻层可以达到保护密封环13上的钝化层的效果。
在刻蚀所述钝化层15形成所述通孔的过程中，刻蚀气体可以包括氧气（O2），为了提高刻蚀钝化层15时对图形化的光阻层的选择比，可以降低氧气的含量。通常刻蚀气体中氧气的流量在400sccm以上，为了提高刻蚀钝化层15时对图形化的光阻层的选择比，本实施例中，所述氧气的流量范围可以设置为390sccm~370sccm，例如为380sccm。但不限于此，所述氧气的流量可以根据实际情况设置。
发明人研究发现，在刻蚀钝化层时，因制程气体配比及制程压力的不同，会导致刻蚀过程中聚合物（polymer）轻重不一样，若刻蚀过程中polymer较重，在刻蚀后容易在钝化层15露出的表面上形成残留颗粒（tiny residual），如图3所示，刻蚀后钝化层的表面具有较多的残留颗粒。本实施例中，可以选择合适的刻蚀气体配比以及制程压力以减少或消除钝化层15露出的表面上形成的残留颗粒，也就是说，即使钝化层不要需要刻蚀的区域（例如密封环13顶面上的钝化层）在刻蚀形成通孔的过程中露出来，刻蚀后钝化层的表面为较为光滑的表面（如图4所示），可以降低后续胶膜与钝化层15的接触面积，有助于降低晶圆表面的胶膜残留。作为示例，在刻蚀所述钝化层15形成所述通孔的过程中，使用的刻蚀气体包括三氟甲烷（CHF3）和四氟化碳（CF4），所述四氟化碳的浓度可以为所述三氟甲烷的浓度的2倍~5倍；刻蚀腔体内的压力范围可以为100mTorr~300mTor。但不限于此，所述四氟化碳的浓度与所述三氟甲烷的浓度的比值可以根据实际情况设置。
接着，执行步骤S4，去除所述图形化的光阻层，在所述晶圆10的正面上贴附胶膜，以在后续的步骤中保护所述晶圆10正面的图形。所述胶膜覆盖剩余的钝化层以及形成在钝化层15中的通孔。本实施例中，可以采用灰化等本领域公知的方法去除钝化层15上的图形化的光阻层。所述胶膜可以直接贴附在晶圆10上，且可以直接从晶圆10上撕掉。
执行步骤S5，对所述晶圆的背面进行减薄。本实施例中，可以采用Taiko工艺对所述晶圆10的背面进行减薄。具体的，采用Taiko工艺对晶圆10的背面进行减薄的步骤可以包括：在晶圆10的正面上贴附胶膜后，翻转所述晶圆10；对晶圆10背面的中心区域进行粗磨（Coarse Grind）；对晶圆10背面的中心区域与进行精磨（Fine Grind）或抛光（MirrorFinish），在晶圆10背面的边缘区域形成凸起的Taiko环；对晶圆10进行DI水旋转漂洗和干燥（DI Spin Rinse Dry）；切割去除Taiko环。但不限于此，还可以利用其它方法硅晶圆的背面进行减薄。
执行步骤S6，撕掉所述胶膜。
图5为传统撕胶膜的方向示意图。如图5所示，在晶圆10的正面中，切割道14沿水平向或竖直向伸长。发明人研究发现，传统撕胶膜的方向与部分切割道14平行，如此容易在切割道14上产生胶膜残留。
图6为本发明一实施例撕胶膜的方向示意图。为了减少切割道14上的胶膜残留，如图6所示，可以沿与切割道14不平行的方向撕胶膜。具体的，撕胶膜的方向与所述切割道14的伸长方向之间的夹角可以在20°~70°的范围内。
本实施例的改善晶圆表面胶膜残留的方法中，提供的晶圆10具有相对的正面和背面，晶圆10的正面形成有金属垫12、密封环13和切割道14，密封环13环绕金属垫12，切割道14位于密封环13远离金属垫12的一侧，金属垫12的顶面和密封环13的顶面高于切割道14，晶圆10的正面上形成有钝化层15，钝化层15保形地覆盖晶圆10的正面，即钝化层15覆盖金属垫12、密封环13和切割道14；然后在钝化层15上形成图形化的光阻层，以图形化的光阻层为掩模，刻蚀钝化层形成通孔，所述通孔露出所述金属垫12的部分上表面，且在刻蚀钝化层15形成通孔的过程中，图形化的光阻层始终覆盖密封环13的顶面，即密封环13顶面上的钝化层在刻蚀形成通孔的过程中不会露出，可以避免密封环13顶面上的钝化层的上表面在刻蚀过程中变得粗糙，从而不会增大后续胶膜与密封环13顶面上的钝化层的结合力，有助于减小晶圆10正面尤其是密封环13上和切割道14上的胶膜残留，便于后续对晶圆10进行切割，提高生产效率，以及提高最终产品的可靠性。
上述描述仅是对本发明较佳实施例的描述，并非对本发明权利范围的任何限定，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (10)

1.一种改善晶圆表面胶膜残留的方法，其特征在于，包括：
提供晶圆，所述晶圆具有相对的正面和背面，所述晶圆的正面形成有金属垫、密封环和切割道，所述密封环环绕所述金属垫，所述切割道位于所述密封环远离所述金属垫的一侧，所述金属垫的顶面和所述密封环的顶面高于所述切割道；所述晶圆的正面上形成有钝化层，所述钝化层保形地覆盖所述晶圆的正面；
在所述钝化层上形成图形化的光阻层；
以所述图形化的光阻层为掩模，刻蚀所述钝化层形成通孔，所述通孔露出所述金属垫的部分上表面；
去除所述图形化的光阻层，在所述晶圆的正面上贴附胶膜；
对所述晶圆的背面进行减薄；以及
撕掉所述胶膜；
其中，在刻蚀所述钝化层形成所述通孔的过程中，所述图形化的光阻层始终覆盖所述密封环的顶面。
2.如权利要求1所述的改善晶圆表面胶膜残留的方法，其特征在于，在刻蚀所述钝化层形成所述通孔的过程中，所述钝化层的刻蚀速率为所述图形化的光阻层的刻蚀速率的两倍以上。
3.如权利要求1所述的改善晶圆表面胶膜残留的方法，其特征在于，在刻蚀所述钝化层形成所述通孔的过程中，使用的刻蚀气体包括三氟甲烷、四氟化碳和氧气；所述氧气的流量范围为390sccm~370sccm；所述四氟化碳的浓度为所述三氟甲烷的浓度的2倍~5倍。
4.如权利要求3所述的改善晶圆表面胶膜残留的方法，其特征在于，在刻蚀所述钝化层形成所述通孔的过程中，刻蚀腔体内的压力范围为100mTorr~300mTor。
5.如权利要求1所述的改善晶圆表面胶膜残留的方法，其特征在于，在撕掉所述胶膜的步骤中，撕胶膜的方向与所述切割道的伸长方向不平行。
6.如权利要求5所述的改善晶圆表面胶膜残留的方法，其特征在于，所述撕胶膜的方向与所述切割道的伸长方向之间的夹角为20°~70°。
7.如权利要求1所述的改善晶圆表面胶膜残留的方法，其特征在于，在所述钝化层上形成图形化的光阻层的方法包括：将光刻胶旋涂在所述晶圆的正面上以形成光阻层；对光阻层进行曝光和显影，形成所述图形化的光阻层。
8.如权利要求1所述的改善晶圆表面胶膜残留的方法，所述密封环的宽度小于所述金属垫的宽度。
9.如权利要求1所述的改善晶圆表面胶膜残留的方法，其特征在于，所述钝化层的材料包括氮化硅、氧化硅和/或氮氧化硅。
10.如权利要求1所述的改善晶圆表面胶膜残留的方法，其特征在于，采用Taiko工艺对所述晶圆的背面进行减薄。
CN202210958214.4A 2022-08-11 2022-08-11 改善晶圆表面胶膜残留的方法 Pending CN115050645A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210958214.4A CN115050645A (zh) 2022-08-11 2022-08-11 改善晶圆表面胶膜残留的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210958214.4A CN115050645A (zh) 2022-08-11 2022-08-11 改善晶圆表面胶膜残留的方法

Publications (1)

Publication Number Publication Date
CN115050645A true CN115050645A (zh) 2022-09-13

Family

ID=83166980

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210958214.4A Pending CN115050645A (zh) 2022-08-11 2022-08-11 改善晶圆表面胶膜残留的方法

Country Status (1)

Country Link
CN (1) CN115050645A (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1701418A (zh) * 2003-04-30 2005-11-23 富士通株式会社 半导体器件的制造方法、半导体晶片及半导体器件
CN101740374A (zh) * 2008-11-11 2010-06-16 上海华虹Nec电子有限公司 一种刻蚀10μm以上介质层的方法
JP2011014604A (ja) * 2009-06-30 2011-01-20 Sanyo Electric Co Ltd 半導体装置及びその製造方法
CN102214618A (zh) * 2010-04-01 2011-10-12 松下电器产业株式会社 半导体装置及其制造方法
CN103247526A (zh) * 2013-05-08 2013-08-14 中国电子科技集团公司第五十五研究所 一种适合于亚微米栅长半导体器件制造的栅介质刻蚀方法
US20150371958A1 (en) * 2014-06-19 2015-12-24 Renesas Electronics Corporation Imaging device and method of manufacturing the same
CN105448866A (zh) * 2014-08-20 2016-03-30 中芯国际集成电路制造(上海)有限公司 半导体器件结构及其制作方法
CN105706215A (zh) * 2013-11-06 2016-06-22 夏普株式会社 半导体元件的制造方法和半导体元件
CN106653774A (zh) * 2017-01-04 2017-05-10 京东方科技集团股份有限公司 阵列基板及其制造方法、掩膜版、显示装置
US10685883B1 (en) * 2019-05-02 2020-06-16 Winbond Electronics Corp. Method of wafer dicing and die
CN111415997A (zh) * 2020-03-05 2020-07-14 江阴新顺微电子有限公司 一种mos结构沟槽二极管器件及其制造方法
CN111489966A (zh) * 2020-06-15 2020-08-04 紫光宏茂微电子(上海)有限公司 晶圆的切割方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1701418A (zh) * 2003-04-30 2005-11-23 富士通株式会社 半导体器件的制造方法、半导体晶片及半导体器件
CN101740374A (zh) * 2008-11-11 2010-06-16 上海华虹Nec电子有限公司 一种刻蚀10μm以上介质层的方法
JP2011014604A (ja) * 2009-06-30 2011-01-20 Sanyo Electric Co Ltd 半導体装置及びその製造方法
CN102214618A (zh) * 2010-04-01 2011-10-12 松下电器产业株式会社 半导体装置及其制造方法
CN103247526A (zh) * 2013-05-08 2013-08-14 中国电子科技集团公司第五十五研究所 一种适合于亚微米栅长半导体器件制造的栅介质刻蚀方法
CN105706215A (zh) * 2013-11-06 2016-06-22 夏普株式会社 半导体元件的制造方法和半导体元件
US20150371958A1 (en) * 2014-06-19 2015-12-24 Renesas Electronics Corporation Imaging device and method of manufacturing the same
CN105448866A (zh) * 2014-08-20 2016-03-30 中芯国际集成电路制造(上海)有限公司 半导体器件结构及其制作方法
CN106653774A (zh) * 2017-01-04 2017-05-10 京东方科技集团股份有限公司 阵列基板及其制造方法、掩膜版、显示装置
US10685883B1 (en) * 2019-05-02 2020-06-16 Winbond Electronics Corp. Method of wafer dicing and die
CN111415997A (zh) * 2020-03-05 2020-07-14 江阴新顺微电子有限公司 一种mos结构沟槽二极管器件及其制造方法
CN111489966A (zh) * 2020-06-15 2020-08-04 紫光宏茂微电子(上海)有限公司 晶圆的切割方法

Similar Documents

Publication Publication Date Title
CN102792438B (zh) 精加工绝缘体上半导体型衬底的方法
US5731243A (en) Method of cleaning residue on a semiconductor wafer bonding pad
US7838424B2 (en) Enhanced reliability of wafer-level chip-scale packaging (WLCSP) die separation using dry etching
US6291315B1 (en) Method for etching trench in manufacturing semiconductor devices
US9919918B2 (en) Wafer-level bonding packaging method and wafer structure
CN104952794B (zh) 用于背面金属化的截口准备
JPH06204280A (ja) 絶縁層により覆われている複数の接合パッドが形成される半導体基板の表面を保護する方法
US6096649A (en) Top metal and passivation procedures for copper damascene structures
US6130149A (en) Approach for aluminum bump process
US9287228B2 (en) Method for etching semiconductor structures and etching composition for use in such a method
JP6299412B2 (ja) 半導体装置および半導体装置の製造方法
JP2006245468A (ja) 半導体装置の製造方法
US7381636B2 (en) Planar bond pad design and method of making the same
CN115050645A (zh) 改善晶圆表面胶膜残留的方法
JP3866710B2 (ja) 半導体ウェーハ及びそのダイシング方法
CN107251201A (zh) 半导体装置的制造方法
US11710661B2 (en) Semiconductor packages and methods of packaging semiconductor devices
US6383936B1 (en) Method for removing black silicon in semiconductor fabrication
US6320269B1 (en) Method for preparing a semiconductor wafer to receive a protective tape
JP2000340544A (ja) 半導体装置の製造方法
JPH10335632A (ja) 電気コンタクトおよびその形成方法
US20230274978A1 (en) Efficient removal of street test devices during wafer dicing
JP2006173153A (ja) 半導体装置の製造方法
US11670549B2 (en) Semiconductor packages without debris
KR100814259B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20220913

RJ01 Rejection of invention patent application after publication