CN104952794B - 用于背面金属化的截口准备 - Google Patents

用于背面金属化的截口准备 Download PDF

Info

Publication number
CN104952794B
CN104952794B CN201510130021.XA CN201510130021A CN104952794B CN 104952794 B CN104952794 B CN 104952794B CN 201510130021 A CN201510130021 A CN 201510130021A CN 104952794 B CN104952794 B CN 104952794B
Authority
CN
China
Prior art keywords
bonding part
groove
substrate
metal layer
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510130021.XA
Other languages
English (en)
Other versions
CN104952794A (zh
Inventor
M·勒斯纳
M·恩格尔哈特
J·施米德
G·斯特兰茨尔
J·希尔施勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN104952794A publication Critical patent/CN104952794A/zh
Application granted granted Critical
Publication of CN104952794B publication Critical patent/CN104952794B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Dicing (AREA)

Abstract

依照本发明的实施例，一种形成半导体器件的方法包括使用粘合部件将衬底附接至载体，并且穿过该衬底形成贯穿沟槽以暴露该粘合部件。该粘合部件的至少一部分被蚀刻，并且金属层被形成在该贯穿沟槽的侧壁之上。

Description

用于背面金属化的截口准备
技术领域
本发明总的涉及半导体器件，并且在特别的实施例中，涉及用于背面金属化的截口(kerf)准备。
背景技术
半导体器件被用于许多电子应用和其他应用中。半导体器件可包括被形成在半导体晶片上的集成电路。可替换地，半导体器件可被形成为单片器件(例如，分立器件)。通过在半导体晶片之上沉积各类材料薄膜、图案化该材料薄膜，对该半导体晶片的选择性的区域进行掺杂等，半导体器件被形成在半导体晶片上。
在常规半导体制造过程中，大量的半导体器件在单个晶片中被制造。在器件级和相互连接级的制造过程完成之后，在该晶片上的半导体器件被分离。例如，该晶片可经历单个化(singulation)。在单个化期间，该晶片被机械地处理，并且半导体器件被物理分离，以形成单个的裸片。与化学过程相比，单纯机械分离空间效率并不高。然而，小尺寸裸片的化学分离需要克服许多困难的过程问题。
发明内容
依照本发明的实施例，一种形成半导体器件的方法包括使用粘合部件将衬底附接至载体，并且穿过该衬底形成贯穿沟槽(through trench)以暴露该粘合部件。该粘合部件的至少一部分被蚀刻，并且金属层被形成在该贯穿沟槽的侧壁之上。
依照本发明的实施例，一种形成半导体器件的方法包括使用粘合部件，将衬底装配至载体，该衬底包括在截口区中的沟槽。该粘合部件至少部分地被布置在该沟槽之内。贯穿沟槽被形成为穿过该衬底以暴露该粘合部件。包括该粘合部件的台面在形成该沟槽沟槽时被形成。该台面使用各向异性蚀刻过程被蚀刻以暴露该载体。金属层被形成在该贯穿沟槽的侧壁之上。
依照本发明的实施例，一种形成半导体器件的方法包括使用粘合部件，将包括在截口区中的沟槽的衬底装配至载体。该粘合部件至少部分地被布置在该沟槽之内。该方法进一步包括穿过该衬底形成贯穿沟槽以暴露该粘合部件。间隔件(spacer)通过蚀刻该粘合部件被形成在该衬底的侧壁上。金属层被形成在该贯穿沟槽的侧壁之上。
附图说明
为了更完整的理解本发明及其优点，现在请参考下面与附图相结合的具体实施方式，其中：
图1示出了依照本发明的实施例将衬底装配在载体上之后，在制造期间的一种半导体器件；
图2示出了依照本发明的实施例在被装配在载体上的衬底之上形成图案化的抗蚀剂层之后，在制造期间的一种半导体器件；
图3示出了依照本发明的实施例在半导体器件的截口区中形成贯穿沟槽之后，在制造期间的一种半导体器件；
图4示出了依照本发明的实施例在平滑过程之后，在制造期间的一种半导体器件；
图5示出了依照本发明的实施例在沉积背面金属化层之后，在制造期间的一种半导体器件；
图6示出了依照本发明的实施例在去除在贯穿沟槽下面的被暴露的粘合部件之后，在制造期间的一种半导体器件；
图7示出了依照本发明的实施例在沉积背面金属化层之后，在制造期间的一种半导体器件；
图8示出了依照本发明的实施例在形成多个沟槽之后，在制造期间的一种半导体器件；
图9示出了依照本发明的实施例在将衬底装配在载体上之后，在制造期间的一种半导体器件；
图10示出了依照本发明的实施例在薄化(thinning)和形成图案化抗蚀剂层之后，在制造期间的一种半导体器件；
图11示出了依照本发明的实施例在蚀刻衬底和下面的粘合部件之后，在制造期间的一种半导体器件；
图12示出了依照本发明的实施例在蚀刻聚合物残留之后，在制造期间的一种半导体器件；
图13示出了依照本发明的实施例在选择性地蚀刻粘合部件之后，在制造期间的一种半导体器件；
图14示出了依照本发明的实施例在形成背面金属化层之后，在制造期间的一种半导体器件；
图15示出了依照本发明的实施例在形成横向底切(undercut)之后，在制造期间的一种半导体器件；
图16示出了依照本发明的实施例在形成背面金属化层之后，在制造期间的一种半导体器件；
图17示出了依照本发明的实施例在从载体去除衬底之后，在制造期间的一种半导体器件；
图18示出了一种包括依照本发明的实施例的被切割(diced)的半导体裸片的半导体封装；
图19示出了依照本发明的实施例在将衬底装配在载体上之后，在制造期间的一种半导体器件；
图20示出了依照本发明的实施例在蚀刻截口区处的衬底之后，在制造期间的一种半导体器件；
图21示出了依照本发明的实施例在蚀刻聚合物残留之后，在制造期间的一种半导体器件；
图22示出了依照本发明的实施例在蚀刻被暴露的粘合部件之后，在制造期间的一种半导体器件；
图23示出了依照本发明的实施例在被暴露的粘合部件的各向同性蚀刻之后，在制造期间的一种半导体器件；
图24示出了依照本发明的实施例在沉积背面金属化层之后，在制造期间的一种半导体器件；
图25示出了依照本发明的实施例在将衬底的背面附接至胶带(tape)之后，在制造期间的一种半导体器件；
图26示出了依照本发明的实施例在将衬底与载体分离之后，在制造期间的一种半导体器件；
图27示出了一种包括依照本发明的实施例的被切割的半导体裸片的半导体封装。
具体实施方式
在半导体组装过程期间，在将裸片附接至裸片焊盘或用于该裸片的支撑平台之前，金属化被形成在该裸片的背面上。使用芯片分离过程(比如，机械切割、干式激光切割、水射流引导激光切割、隐形切割或等离子切割)，该裸片从共同的衬底中被单个化。
一个该种过程包括研磨后的等离子切割(PDAG,plasma dicing aftergrinding)。在PDAG中，半导体晶片通过使用适当的力锁合(force-locked)连接元件(例如，有粘性的丙烯酸胶层)被附接至载体系统。在从背面研磨之后，在背面金属化步骤之前，裸片单个化使用机械切割或等离子切割来执行。相应地，分离沟槽被切割或被蚀刻至该被薄化的半导体晶片的截口之中。该分离沟槽暴露位于下面的有粘性的丙烯酸胶层。由各种各样的不同导电材料层(例如，金属或合金)组成的背面金属堆叠被沉积在位于截口中的该开放的蚀刻的分离沟槽之中。在该金属堆叠的沉积期间，该被暴露的有粘性的丙烯酸胶层将挥发性有机化合物(VOC,volatile organic compound)排气至沉积腔之中。源于该大的开放胶区的该挥发性有机化合物(VOC)的排气改变了沉积腔中的真空压强。因此，该沉积腔中的沉积压强增加了一个数量级，这导致在该金属堆叠之中包括一些杂质。
背面金属化过程能够被用于将金属溅镀至仅具有降低的压强水平的开放的等离子蚀刻沟槽之中。通过使用被降低的压强水平，从该胶层的化学样品的脱气(例如，通过金属腐蚀)在其沉积步骤中被引入至所有的单独的背面金属化层之中，并且导致金属堆叠污染的增加和金属界面的变化/粗化。例如，由于降低的溅射压强水平，从该胶层脱气出的化学品(比如，碳、氯和氧)在其沉积步骤期间被合并至所有的单独的背面金属化层之中，并且导致金属堆叠污染的增加。这降低了该金属界面的电性能和机械性能。作为例证，该金属堆叠的界面可由于这些腐蚀种类的引入(比如，来自该胶的氯和/或包括氯的化合物)随着时间受腐蚀，这增加了可靠性失效。因此，在暴露大面积的该胶的同时，金属被溅射的过程与大量生产不相容。
在各种实施例中，在背面金属化之前的截口准备可通过适当的蚀刻技术被完成。在各种实施例中，一系列的蚀刻技术被采用以将该胶维持在可接受的水平。
图1-5示出了依照本发明的实施例在单个化期间和背面金属化期间的半导体器件。
图1示出了依照本发明的实施例在将衬底装配至载体之上之后，在制造过程中的半导体器件。
参考图1，在前段处理和后段处理完成之后的半导体衬底100被示出。半导体衬底100具有被形成在其中的多个半导体器件(例如，第一芯片110、第二芯片120)。这些芯片中的每个可以是任何类型的芯片。例如，该芯片可以是逻辑芯片、存储芯片、模拟芯片和其他类型的芯片。该芯片可包括形成集成电路的多个器件(比如，晶体管或二极管)，或者可以是分立器件(比如，单个晶体管或单个二极管)。
在一个实施例中，衬底100可包括半导体晶片(比如，硅晶片)。在其他实施例中，例如，衬底100可包括其他的半导体材料，该其他半导体材料包括合金(比如，SiGe、SiC)或化合物半导体材料(比如，GaAs、InP、InAs、GaN、蓝宝石、绝缘体上硅)。在一个或多个实施例中，衬底100可包括外延层。
参考图1，包括第一芯片110和第二芯片120的器件区(device region)被布置在衬底100之内。在各种实施例中，该器件区可包括掺杂区。此外，该器件区中的一些部分可被形成在衬底100之上。该器件区可包括有源区(比如，晶体管的沟道区)。
衬底100包括前侧面101和相对的背面102。在各种实施例中，与背面102相比，该有源器件更接近于衬底100的前侧面101被形成。该有源器件被形成在衬底100的器件区。器件区在深度dDR之上延伸，取决于器件的该深度在约50μm至约500μm，在一个实施例中约200μm。
在各种实施例中，用于器件之间耦接和/或与外部电路耦接的所有必要互相连接、连接、焊盘等被形成在衬底100的前侧面101之上。相应地，金属化层被形成在衬底100之上。该金属化层可包括一层或多层金属化。金属化中的每层可包括埋置在绝缘层之内的金属线或通孔(via)。该金属化层可包括金属线或通孔，以接触器件区并且还在该芯片之内耦接不同的器件。
保护层(比如，钝化层)可在进一步处理之前被形成在该金属化层之上。该保护层可包括氧化物、氮化物或本领域技术人员已知的其他适当材料。该保护层在一个实施例中可包括硬掩模，并且在另一个实施例中可包括抗蚀剂掩模。该保护层有助于在后面的处理期间保护该金属化层以及器件区。
在形成保护层之后，衬底100的背面102被使用粘合部件10附接至载体20。此外，在一些实施例中，涂底剂(primer coating)可在涂覆粘合部件10之前被应用。该涂底剂可被调整至与衬底100的表面起反应，并且可能通过形成涂底层(primer layer)将很高的表面能表面转换成较低表面能的表面。因此，在该实施例中，粘合部件10仅与该涂底层相互作用提升键合。
在一个或多个实施例中，粘合部件10可包括具有粘合层(比如，丙烯酸树脂)的涂层的衬底(例如，聚氯乙烯)。
在替换的实施例中，粘合部件10可包括有机化合物(比如，环氧基化合物)。在各种实施例中，粘合部件10包括丙烯酸基、非光敏的有机胶。在一个实施例中，粘合部件10包括丙烯酰胺。在另一个实施例中，粘合部件10包括SU-8，SU-8是负型环氧基光致抗蚀剂。
在替换的实施例中，粘合部件10可包括模制化合物。在一个实施例中，粘合部件10包括酰亚胺和/或被用于形成聚酰亚胺的成分(比如，聚甲基丙烯酸甲酯)。
在另一个实施例中，粘合部件10包括用于形成环氧基树脂或环氧基共聚体的成分，并且可包括用于固态环氧树脂和液态环氧树脂的成分。本发明的实施例还包括不同类型的粘合部件和非粘合部件的组合，比如丙烯酸基有机胶、SU-8、酰亚胺、环氧基树脂等的组合。
在各种实施例中，粘合部件10包括至少约1％的无机材料，以及在一个实施例中包括约0.1％至约1％的无机材料。无机含量的缺乏提升粘合部件10的去除，而不会在等离子蚀刻之后留有残留。
在一个或多个实施例中，粘合部件10可包括热固树脂，其可在高温下通过退火被固化(cured)。可替换地，在一些实施例中，低温退火或烘烤可被执行以固化粘合部件10，从而载体20和粘合部件10以及粘合部件10和衬底100之间的粘接被形成。一些实施例可不需要任何额外的加热，并且可在室温下被固化。
在使用粘合部件10将衬底100装配至载体20之上后，衬底100经过薄化过程。芯片形成在衬底100中的最终深度将在薄化之后被确定。第一芯片110和第二芯片120的底表面因此被示为虚线，其将在薄化过程之后被暴露。薄化工具在一个实施例中可以是磨削工具，其减少衬底100的厚度。在另一个实施例中，薄化工具可使用化学过程(比如，湿蚀刻或等离子蚀刻)以薄化衬底100。
图2示出了依照本发明的实施例在被装配在载体之上的衬底之上形成图案化的抗蚀剂层之后，在制造过程期间的半导体器件。
参考图2，抗蚀剂层30被沉积在薄化衬底100的背面之上。在各种实施例中，抗蚀剂层30可包括光致抗蚀剂层(比如，负性抗蚀剂)。例如，在抗蚀剂层30是负性抗蚀剂的情况下，抗蚀剂层30被暴露的部分变得不溶于光致抗蚀剂显影剂，而抗蚀剂层30的未暴露部分被该光致抗蚀剂显影剂溶解。在一些实施例中，抗蚀剂层30可包括硬掩模。
图3示出了依照本发明的实施例在半导体器件的截口区中形成贯穿沟槽之后，在制造期间的一种半导体器件。
接下来参考图3，使用图案化的抗蚀剂层30，衬底100可使用等离子过程被蚀刻，以形成切割沟槽(dicing trench)170。在一个实施例中，该等离子过程可包括深反应离子蚀刻过程，比如波希法(Bosch process)，波希法是蚀刻步骤和钝化步骤相继交替地两步过程。例如，对于蚀刻步骤，SF6能够通过生成高频等离子在载气(比如，氩)之内被使用。在钝化步骤期间，C4F8和氩的混合物能够被用作载气。在钝化步骤期间，聚合物材料的钝化层被形成在该被蚀刻的开口的底部和垂直侧壁上。因此，波希法生产扇形的侧壁。使用此蚀刻方法，高达50：1的纵横比(aspect ratio)能够被达到。然而，在等离子蚀刻过程之后，被暴露的粘合部件10具有非常粗糙的表面。换言之，粘合部件10在表面形态上发生改变，例如表面波度、表面粗糙度或微粗糙度(micro)、表面化学成分上的改变。作为例证，该化学成分例如可不同于在约10nm的深度之上的表面，或者灰或易去除的材料可存在于表面处。
在后面的金属化过程期间，粘合部件10的大的表面粗糙度导致脱气以及颗粒污染的增加(例如，粘合部件10的小突起40可折断)。这污染了被沉积的金属堆叠。
图4示出了依照本发明的实施例在平滑过程之后，在制造期间的一种半导体器件。
在一个或多个实施例中，各向同性蚀刻过程可被用于使粘合部件10的表面平滑。在一个或多个实施例中，各向同性蚀刻过程可使用适当的蚀刻剂使用湿蚀刻被执行。
在一个或多个实施例中，该平滑过程可包括清洗过程。该清洗过程可包括RCA清洗，RCA清洗包括过氧化氢(比如，SC-1或SC-2，其是与氢氧化铵或盐酸混合的过氧化氢溶液)。可替换地，在其他实施例中，该清洗过程可包括稀氟氢酸清洗过程或硫酸/过氧化氢溶液。
在各种实施例中，该平滑蚀刻过程可去除粘合部件10的顶层。随着该蚀刻剂从多个方向上侵害粘合部件10的粗糙的被暴露表面，该微粗糙度被去除或被显著提升。然而，该蚀刻通过放大该特征中的一些进行，这导致如图4中所示的表面波度50。虽然该表面是波浪状的，但其比先前在图3中所示的表面具有更好的表面粗糙度。例如，粘合部件10的表面在该平滑过程之后的表面粗糙度可比图3中粘合部件10具有突起40的表面的表面粗糙度好至少5倍。此外，该平滑过程去除在粘合部件10的表面中的所有松动颗粒。
因此在此实施例中，特定的蚀刻顺序(例如，按照特定的干法等离子蚀刻技术)被应用以使在该截口之内粘合部件10平滑，从而避免尖锐的表面形貌。
图5示出了依照本发明的实施例在沉积背面金属化层之后，在制造期间的一种半导体器件。
背面金属化层60被形成在衬底100(例如，第一芯片110和第二芯片120)的被暴露的背部表面和侧壁上。
在各种实施例中，背面金属化层60可包括多于一层金属层。在一个或多个实施例中，背面金属化层60可使用物理气相沉积过程被沉积。在替换的实施例中，背面金属化层60可使用其他气相沉积过程被沉积，该其他气相沉积包括化学气相沉积、原子层沉积、电化学沉积、无电沉积等。
在一个或多个实施例中，背面金属化层60包括铝。在替换的实施例中，背面金属化层60包括铜。在一个实施例中，背面金属化层60包括金属硅化物。在另一个实施例中，背面金属化层60包括金属氮化物(比如，氮化钛、氮化钨、氮化钽)。在另外的替换实施例中，背面金属化层60包括焊料相容性材料，例如，可包括银、锡、金、铂、铅、铟、镉、铋中的一种或多种。
背面金属化层60可被切割或可足够地薄，从而其通过机械压力(例如，弯曲)容易被折断，以便形成多个半导体器件(例如，分离的第一芯片110和第二芯片120)。
图6-7示出了依照本发明的实施例在制造期间的半导体器件的替换实施例。
图6示出了依照本发明的实施例在去除被暴露的粘合部件之后，在制造期间的一种半导体器件。
在此实施例中，粘合部件10被蚀刻，从而后续的金属沉积未被暴露于粘合部件10的大表面区域。在一个或多个实施例中，各向异性蚀刻过程被用于蚀刻穿过粘合部件10。在一个或多个实施例中，该蚀刻过程可以是深反应离子蚀刻过程。在各种实施例中，粘合部件10使用包括氧和/或氟离子和自由基的蚀刻剂被蚀刻。
在各种实施例中，粘合部件10在该截口之内的去除将显著减少被暴露的粘合部件10的区域，并且在背面金属堆叠的溅射沉积期间以提高真空水平一个或两个数量级。该真空水平的提高有利地允许在芯片背面上和在截口之中的无污染金属沉积，用于后段中的无缺陷裸片附接。
在各种实施例中，各向异性蚀刻过程被用于去除粘合部件10以最小化横向底切，以便蚀刻剂去除保护层(比如，酰亚胺)，该保护层覆盖该裸片的前侧面的接触焊盘。
图7示出了依照本发明的实施例在沉积背面金属化层之后，在制造期间的一种半导体器件。
参考图7，背面金属化层60被形成在衬底100(第一芯片110和第二芯片120)的被暴露背面和侧壁上。背面金属化层60还被形成在被暴露的载体20上。在去除粘合部件10之后，第一芯片110与第二芯片120去除通过切割或折断背面金属化层60被分离。
图8-14示出了依照本发明的实施例在制造期间的半导体器件的可替换实施例。
图8示出了依照本发明的实施例在形成多个沟槽之后，在制造期间的一种半导体器件。
如在先前实施例中，衬底100经历所有处理以形成有源区和前面金属化层。多个沟槽70被形成。在各种实施例中，该多个沟槽70使用等离子切割沟槽被形成。该多个沟槽70沿着切割沟道被形成。
如图8中所示，在该局部切割之后，该多个沟槽70的高度H70是约50μm至约500μm，在一个实施例中是约200μm。该切割沟道的临界尺寸CDKERF(或该多个沟槽70的宽度)可以是约10μm至约50μm，在一个实施例中是约20μm。
图9示出了依照本发明的实施例在将该衬底装配至载体上之后，在制造期间的一种半导体器件。
参考图9，衬底100使用粘合部件10被装配在载体20上。该多个沟槽70被粘合部件10填充。在各种实施例中，粘合部件10包围该多个沟槽70的所有侧壁(例如，围绕第一芯片110和第二芯片120)。在各种实施例中，仅在顶表面之上具有粘合层可能不足以提供机械稳定性，因为在衬底100中芯片的巨大数目，例如，尤其是对于更小的芯片几何尺寸可能每个晶片上约200,000至约500,000。因此，衬底100沿着侧壁被机械地支撑，以避免衬底100在后面的薄化过程期间的机械损伤。
在以粘合部件10填充该多个沟槽70之后，过填充层10A被形成在衬底100的前侧101之上。在各种实施例中，过填充层10A具有约1μm至约100μm的厚度。
载体20被放置在粘合部件10的过填充层10A之上。粘合部件10的粘性性质允许其沿着该多个沟槽70的侧壁流动。在各种实施例中，粘合部件10通过选择具有适当的表面张力和粘性的粘合剂被选择，以最大化润湿该多个沟槽70的侧壁。
在将衬底100装配在载体10上之后，衬底100使用薄化工具80被从背面102被薄化，该薄化工具80在一些实施例中可以是研磨轮。可替换地，该薄化可使用蚀刻过程被化学地执行。
图10示出了依照本发明的实施例在形成图案化抗蚀剂层之后，在制造期间的一种半导体器件。
参考图10，在薄化衬底100之后，被暴露的背面被以抗蚀剂层30图案化。在第一示例中，该图案化的抗蚀剂层30的临界尺寸CDMASK大于该切割沟道的临界尺寸CDKERF。
图11示出了依照本发明的实施例在蚀刻衬底和下面的粘合部件之后，处于制造期间的一种半导体器件。
参考图11，在图案化抗蚀剂层30之后被暴露的衬底100被暴露于等离子蚀刻过程。深反应离子蚀刻过程可在一个或多个实施例中被使用。例如，如先前所描述的波希蚀刻过程可在一个或多个实施例中被使用。
由于该蚀刻过程的各向异性性质，粘合部件10沿着衬底100的侧壁被去除，留下台面130。该等离子蚀刻过程在衬底100的侧壁上留下聚合物残留160。
图12示出了依照本发明的实施例在蚀刻该聚合物残留之后，在制造期间的一种半导体器件。
在各种实施例中，聚合物残留160可使用湿蚀刻过程和/或干蚀刻过程被去除。在一个实施例中，聚合物残留160使用湿法化学过程、灰化过程被去除。
图13示出了依照本发明的实施例在选择性地蚀刻该粘合部件之后，在制造期间的一种半导体器件。
如接下来在图13中所示的，粘合部件10使用选择性蚀刻化学过程被去除。该蚀刻被选择以在蚀刻粘合部件10的同时避免蚀刻衬底100和载体20。该蚀刻是各向异性的，以避免在该蚀刻期间衬底100与载体20分离。
图14示出了依照本发明的实施例在形成背面金属化层之后，在制造期间的一种半导体器件。
参考图14，背面金属化层60如先前实施例中所描述的被沉积。背面金属化层60可被连续地形成在衬底100的背面之上、衬底100的侧壁之上以及被暴露的载体10之上。背面金属化层60可在去除载体20和衬底100之间的粘合部件10之后被折断或切割，以便移动多个裸片(比如，第一芯片110和第二芯片120)。
图15-18示出了依照本发明的实施例在制造期间的半导体器件的替换实施例。
图15示出了依照本发明的实施例在形成横向底切之后，在制造期间的一种半导体器件。
在此实施例中，在图13中的蚀刻粘合部件10之后和在图14中的形成背面金属化层之前，另外的横向底切180被形成。相应地，各向同性蚀刻在该各向异性蚀刻之后被执行，以从载体20之上去除被暴露的粘合部件10。该各向同性蚀刻可以是定时蚀刻，以获得一定数量的横向底切180。
图16示出了依照本发明的实施例在形成背面金属化层之后，在制造期间的一种半导体器件。
背面金属化层如图14中所示的先前实施例被形成。然而，由于横向底切180，背面金属化层60未被形成为连续的层。
图17示出了依照本发明的实施例在从载体去除衬底之后，在制造期间的一种半导体器件。
因为背面金属化层60未被连续地形成，去除粘合部件10足以将衬底100分离成为多个裸片。与先前实施例不同的是，有利地，背面金属化层60的切割或折断在此实施例中不是必需的，从而避免在将衬底100从载体20卸下的期间中，背面金属化层60的任何的分层(delamination)、破裂等。
图18示出了一种包括依照本发明的实施例的被切割的半导体裸片的半导体封装。
在单个化之后，该芯片可经历组装过程以形成半导体封装。在图18中，第一芯片110被装配在引线框的裸片焊盘200之上，并且第一芯片110的背面金属化层60被耦接至裸片焊盘200。该前侧接触可使用相互连接230(其可以是导线、片等)被耦接至一个或多个引线210。封装220包围第一芯片110、相互连接230、裸片焊盘200、引线210以保护该部件。
图19-27示出了依照本发明的实施例在制造期间的半导体器件的替换实施例。
图19示出了依照本发明的实施例在将衬底装配在载体上之后，在制造期间的一种半导体器件。
与图10的实施例不同，在此实施例中，图案化的抗蚀剂层30的临界尺寸CDMASK小于切割沟道的临界尺寸CDKERF。
图20示出了依照本发明的实施例在蚀刻截口区处的衬底之后，在制造期间的一种半导体器件。
如先前在图11中所描述的，被暴露的衬底100使用深反应离子蚀刻过程被蚀刻，以暴露粘合部件10。因此被形成的切割沟槽170的侧壁被聚合物残留160包覆。
图21示出了依照本发明的实施例在蚀刻聚合物残留之后，在制造期间的一种半导体器件。
类似于图12中所描述的实施例，聚合物残留160被去除。
图22示出了依照本发明的实施例在蚀刻被暴露的粘合部件之后，在制造期间的一种半导体器件。
类似于图13中所描述的实施例，在切割沟槽170中的被暴露的粘合部件10被去除。然而，与先前实施例不同的是，该被暴露的粘合部件10的蚀刻形成了间隔件130。
图23示出了依照本发明的实施例在被暴露的粘合部件的各向同性蚀刻之后，在制造期间的一种半导体器件。
类似于图15中所描述的实施例，被暴露的粘合部件10使用各向同性蚀刻过程被横向地去除。该各向同性蚀刻去除该间隔件130，从而确保后面的背面金属化层未被连续地形成。
图24示出了依照本发明的实施例在沉积背面金属化层之后，在制造期间的一种半导体器件。
在去除间隔件130之后，背面金属化层60被沉积在衬底100的侧壁和背面之上。由于该方向性沉积过程，该金属层未被沉积在与该侧壁的较上部分间隔开的该侧壁的较下部分中。
图25示出了依照本发明的实施例在将衬底的背面附接至胶带之后，在制造期间的一种半导体器件。
如图25中所示，胶带层310被附接至衬底100。
图26示出了依照本发明的实施例在将衬底与载体分离之后，在制造期间的一种半导体器件。
粘合部件10可被去除，以便将衬底100从载体20卸下。因此，裸片(比如，第一芯片110和第二芯片120)保持被附接至胶带层310，并且可依照常规处理被处理。
图27示出了一种包括依照本发明的实施例的被切割的半导体裸片的半导体封装。
在图26中所描述的单个化之后，该芯片可经历组装过程以形成半导体封装。类似于图18，在图27中，第一芯片110被从胶带310上取下，并且被装配在引线框的裸片焊盘200之上，并且第一芯片110的背面金属化层60被耦接至裸片焊盘200。该前侧接触可使用相互连接230(其可以是导线、片等)被耦接至一个或多个引线210。封装220包围第一芯片110、相互连接230、裸片焊盘200、引线210以保护该部件。
与图18中所描述的实施例不同的是，第一芯片110包括侧壁的两个部分，第一部分被背面金属化层60覆盖，并且第二部分被隔开且未被任何金属层覆盖。
如各种实施例中所描述的，包括金属的材料可以是例如纯金属、金属合金、金属化合物、金属间化合物等等，即，包括金属原子的任何材料。例如，铜可以是纯铜或包括铜的任何材料，比如但不限于，铜合金、铜化合物、铜的金属间化合物、包括铜的绝缘体和包括铜的半导体。
虽然本发明已参考示出的实施例进行了描述，本具体实施方式并不旨在被理解为限制意义。通过参考本具体实施方式，示出实施例的各种修改和结合以及本发明的其他实施例对于本领域的技术人员是显而易见的。图1-27中所描述的作为例证的实施例可彼此结合。因此，所附权利要求旨在包含任何此种修改或实施例。

Claims (15)

1.一种形成半导体器件的方法，所述方法包括：
使用粘合部件将衬底附接至载体；
穿过所述衬底形成贯穿沟槽，以暴露所述粘合部件；
使用各向异性蚀刻过程蚀刻所述粘合部件的至少一部分，以暴露所述载体；
在暴露所述载体之后，使用各向同性蚀刻过程蚀刻在所述衬底之下的所述粘合部件，以在所述衬底之下形成底切；以及
在所述贯穿沟槽的侧壁之上形成金属层。
2.如权利要求1所述的方法，
其中所述粘合部件包括胶。
3.如权利要求1所述的方法，进一步包括：
在所述贯穿沟槽的形成期间，在所述贯穿沟槽的侧壁上形成聚合物残留层；以及
在形成所述金属层之前，去除所述聚合物残留。
4.一种形成半导体器件的方法，所述方法包括：
使用粘合部件，将包括在截口区中沟槽的衬底装配至载体，所述粘合部件至少部分地被布置在所述沟槽之内；
穿过所述衬底形成贯穿沟槽，以暴露所述粘合部件；
在形成所述贯穿沟槽时，形成包括所述粘合部件的台面；
使用各向异性蚀刻过程蚀刻所述台面，以暴露所述载体；以及
在所述贯穿沟槽的侧壁之上形成金属层。
5.如权利要求4所述的方法，进一步包括：
在暴露所述载体之后，使用各向同性蚀刻过程蚀刻位于所述衬底之下的所述粘合部件，以在所述衬底之下形成底切。
6.如权利要求4所述的方法，其中所述粘合部件包括胶。
7.如权利要求4所述的方法，其中所述沟槽包括沿着第一横向方向的第一临界尺寸，并且其中所述贯穿沟槽包括沿着所述第一横向方向的第二临界尺寸，并且其中所述第二临界尺寸大于所述第一临界尺寸。
8.如权利要求4所述的方法，进一步包括：
在所述贯穿沟槽的形成期间，在所述贯穿沟槽的侧壁上形成聚合物残留层；以及
在形成所述金属层之前，去除所述聚合物残留。
9.一种形成半导体器件的方法，所述方法包括：
使用粘合部件，将包括在截口区中沟槽的衬底装配至载体，所述粘合部件至少部分地被布置在所述沟槽之内；
穿过所述衬底形成贯穿沟槽，以暴露所述粘合部件；
通过蚀刻所述粘合部件，在所述衬底的侧壁上形成间隔件；以及
在所述贯穿沟槽的侧壁之上形成金属层。
10.如权利要求9所述的方法，进一步包括：
蚀刻所暴露的粘合部件，以暴露所述载体。
11.如权利要求10所述的方法，进一步包括：
在形成所述金属层之前，去除所述间隔件。
12.如权利要求11所述的方法，其中去除所述间隔件包括：
在暴露所述载体之后，使用各向同性蚀刻过程蚀刻在所述衬底之下的所述粘合部件，以在所述衬底之下形成底切。
13.如权利要求9所述的方法，其中所述粘合部件包括胶。
14.如权利要求9所述的方法，其中所述沟槽包括沿着第一横向方向的第一临界尺寸，并且其中所述贯穿沟槽包括沿着所述第一横向方向的第二临界尺寸，并且其中所述第二临界尺寸小于所述第一临界尺寸。
15.如权利要求9所述的方法，进一步包括：
在所述贯穿沟槽的形成期间，在所述贯穿沟槽的侧壁上形成聚合物残留层；以及
在形成所述金属层之前，去除所述聚合物残留。
CN201510130021.XA 2014-03-26 2015-03-24 用于背面金属化的截口准备 Active CN104952794B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/226,666 2014-03-26
US14/226,666 US9455192B2 (en) 2014-03-26 2014-03-26 Kerf preparation for backside metallization

Publications (2)

Publication Number Publication Date
CN104952794A CN104952794A (zh) 2015-09-30
CN104952794B true CN104952794B (zh) 2018-07-06

Family

ID=54067031

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510130021.XA Active CN104952794B (zh) 2014-03-26 2015-03-24 用于背面金属化的截口准备

Country Status (3)

Country Link
US (1) US9455192B2 (zh)
CN (1) CN104952794B (zh)
DE (1) DE102015104476A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150147850A1 (en) * 2013-11-25 2015-05-28 Infineon Technologies Ag Methods for processing a semiconductor workpiece
US9735028B2 (en) * 2015-03-12 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming semiconductor device structure with fine line pitch and fine end-to-end space
JP2017163070A (ja) * 2016-03-11 2017-09-14 パナソニックＩｐマネジメント株式会社 素子チップおよびその製造方法
US10014262B2 (en) * 2016-06-14 2018-07-03 Nxp Usa, Inc. Method of wafer dicing for backside metallization
CN106098625B (zh) * 2016-08-08 2023-05-02 华天科技（昆山）电子有限公司 等离子划片的芯片包封结构及制作方法
DE102017106854A1 (de) 2017-03-30 2018-10-04 Infineon Technologies Ag Trägeranordnung und Verfahren für die Bearbeitung eines Trägers
CN108346569B (zh) * 2018-01-24 2020-10-02 中芯集成电路（宁波）有限公司 半导体器件的制作方法
US10727216B1 (en) 2019-05-10 2020-07-28 Sandisk Technologies Llc Method for removing a bulk substrate from a bonded assembly of wafers

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101632155A (zh) * 2007-03-14 2010-01-20 三洋电机株式会社 半导体装置及其制造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5442282A (en) 1992-07-02 1995-08-15 Lsi Logic Corporation Testing and exercising individual, unsingulated dies on a wafer
US6498074B2 (en) 1996-10-29 2002-12-24 Tru-Si Technologies, Inc. Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners
JP2000162275A (ja) 1998-12-01 2000-06-16 Fujitsu Ltd 半導体試験方法及び半導体試験装置
US6710284B1 (en) 1999-02-26 2004-03-23 Micron Technology, Inc. Laser marking techniques for bare semiconductor die
US6905891B2 (en) 2002-02-28 2005-06-14 Frrescale Semiconductor, Inc. Method for processing multiple semiconductor devices for test
US6744067B1 (en) 2003-01-17 2004-06-01 Micron Technology, Inc. Wafer-level testing apparatus and method
TWI240965B (en) 2003-02-28 2005-10-01 Toshiba Corp Semiconductor wafer dividing method and apparatus
JP2004288761A (ja) 2003-03-20 2004-10-14 Renesas Technology Corp 半導体素子のテスト方法
US6890836B2 (en) 2003-05-23 2005-05-10 Texas Instruments Incorporated Scribe street width reduction by deep trench and shallow saw cut
US7745927B2 (en) 2004-06-29 2010-06-29 Agere Systems Inc. Heat sink formed of multiple metal layers on backside of integrated circuit die
JP4285455B2 (ja) 2005-07-11 2009-06-24 パナソニック株式会社 半導体チップの製造方法
US20070158807A1 (en) * 2005-12-29 2007-07-12 Daoqiang Lu Edge interconnects for die stacking
US7750441B2 (en) * 2006-06-29 2010-07-06 Intel Corporation Conductive interconnects along the edge of a microelectronic device
US20080213978A1 (en) 2007-03-03 2008-09-04 Dynatex Debris management for wafer singulation
US7585750B2 (en) * 2007-05-04 2009-09-08 Stats Chippac, Ltd. Semiconductor package having through-hole via on saw streets formed with partial saw
US8072079B2 (en) * 2008-03-27 2011-12-06 Stats Chippac, Ltd. Through hole vias at saw streets including protrusions or recesses for interconnection
US8058150B2 (en) * 2008-07-10 2011-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Particle free wafer separation
US20110193200A1 (en) 2010-02-09 2011-08-11 Lyne Kevin P Semiconductor wafer chip scale package test flow and dicing process
US20110291287A1 (en) 2010-05-25 2011-12-01 Xilinx, Inc. Through-silicon vias with low parasitic capacitance
US9099547B2 (en) 2011-10-04 2015-08-04 Infineon Technologies Ag Testing process for semiconductor devices
US8883565B2 (en) 2011-10-04 2014-11-11 Infineon Technologies Ag Separation of semiconductor devices from a wafer carrier
US8890319B2 (en) 2012-09-12 2014-11-18 Infineon Technologies Ag Chip to package interface

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101632155A (zh) * 2007-03-14 2010-01-20 三洋电机株式会社 半导体装置及其制造方法

Also Published As

Publication number Publication date
US9455192B2 (en) 2016-09-27
DE102015104476A1 (de) 2015-10-01
CN104952794A (zh) 2015-09-30
US20150279740A1 (en) 2015-10-01

Similar Documents

Publication Publication Date Title
CN104952794B (zh) 用于背面金属化的截口准备
US7838424B2 (en) Enhanced reliability of wafer-level chip-scale packaging (WLCSP) die separation using dry etching
US7781310B2 (en) Semiconductor die singulation method
US8097955B2 (en) Interconnect structures and methods
US9576875B2 (en) Methods for manufacturing a chip arrangement, methods for manufacturing a chip package, a chip package and chip arrangements
US8586474B2 (en) Method to form a via
US9272899B2 (en) Bonding method using porosified surfaces for making stacked structures
US9805977B1 (en) Integrated circuit structure having through-silicon via and method of forming same
US11713241B2 (en) Packaging method and associated packaging structure
CN103219272B (zh) 形成半导体装置的方法
EP2339614A1 (en) Method for stacking semiconductor chips
JP2007311584A (ja) 半導体装置の製造方法
CN102024685A (zh) 包含侧缘形状和织构的半导体晶片
US20120061794A1 (en) Methods of forming through wafer interconnects in semiconductor structures using sacrificial material, and semiconductor structures formed by such methods
CN105140139B (zh) 厚金属焊盘的处理
US7655539B2 (en) Dice by grind for back surface metallized dies
CN110875268A (zh) 晶圆级封装方法及封装结构
CN109256334B (zh) 用于制造侧向绝缘的集成电路芯片的方法
TW201128691A (en) Electrical coupling of wafer structures
JP2009259876A (ja) 半導体装置および半導体装置の製造方法
JP2013537363A (ja) 犠牲材料を使用して半導体構造体中にウェーハ貫通相互接続部を形成する方法、及びかかる方法により形成される半導体構造体
CN113053806A (zh) 键合结构及其形成方法、晶圆键合结构及晶圆的键合方法
US8212331B1 (en) Method for fabricating a backside through-wafer via in a processed wafer and related structure
US11398442B2 (en) Bonding structure, package structure, and method for manufacturing package structure
US11710661B2 (en) Semiconductor packages and methods of packaging semiconductor devices

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant