DE102017106854A1 - Trägeranordnung und Verfahren für die Bearbeitung eines Trägers - Google Patents

Trägeranordnung und Verfahren für die Bearbeitung eines Trägers Download PDF

Info

Publication number
DE102017106854A1
DE102017106854A1 DE102017106854.6A DE102017106854A DE102017106854A1 DE 102017106854 A1 DE102017106854 A1 DE 102017106854A1 DE 102017106854 A DE102017106854 A DE 102017106854A DE 102017106854 A1 DE102017106854 A1 DE 102017106854A1
Authority
DE
Germany
Prior art keywords
carrier
defects
surface area
array
various embodiments
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102017106854.6A
Other languages
English (en)
Inventor
Markus Brunnbauer
Adolf Koller
Gunther Mackh
Jochen Müller
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102017106854.6A priority Critical patent/DE102017106854A1/de
Priority to US15/939,921 priority patent/US10748801B2/en
Publication of DE102017106854A1 publication Critical patent/DE102017106854A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Dicing (AREA)

Abstract

Gemäß verschiedenen Ausführungsformen kann ein Verfahren (100) für die Bearbeitung eines Trägers (202) Folgendes beinhalten: Ausbilden einer Anordnung von Defekten (206) im Träger (202), wobei ein Oberflächengebiet (204f) des Trägers (202) über der Anordnung von Defekten (206) an einer ersten Oberfläche (202f) des Trägers (202) angeordnet ist, wobei die Anordnung von Defekten (206) konfiguriert ist zum Generieren einer Rissstruktur (208), die sich von der Anordnung von Defekten (206) in das Oberflächengebiet (204f) erstreckt; teilweises Entfernen des Trägers (202), um die Anordnung von Defekten (206) zu entfernen; und Trennen des Oberflächengebiets (204f) des Trägers (202) in mehrere Oberflächengebietsabschnitte (204p) entlang der Rissstruktur (208).

Description

  • ERFINDUNGSGEBIET
  • Verschiedene Ausführungsformen betreffen allgemein einen Träger, eine Trägeranordnung und ein Verfahren für die Bearbeitung eines Trägers.
  • Allgemeiner Stand der Technik
  • Im Allgemeinen können verschiedene Techniken für die Bearbeitung eines Wafers oder irgendeines anderen Trägers verwendet werden. Die Bearbeitung des Wafers kann das Vereinzeln des Wafers in mehrere Dies beinhalten. Die vereinzelten Dies können auch als Chips, ungekapselte Chips oder ungekapselte Dies bezeichnet werden, und der Prozess des Vereinzelns der Dies von dem Wafer kann auch als Dicing oder Chipping bezeichnet werden. Zum Trennen eines Wafers in mehrere Dies können verschiedene Techniken eingesetzt werden, wie etwa beispielsweise mechanisches Dicing, Laserablations-Dicing, Dicing durch Schleifen, Plasma-Dicing und dergleichen. Während der Bearbeitung eines Wafers auf dem Waferlevel, d.h. vor dem Vereinzeln des Wafers in mehrere Dies, können sogenannte Schnittgrabengebiete vorgesehen werden, die aktive Die-Gebiete des Wafers entsprechend umgeben. Dementsprechend kann ein Materialverlust aufgrund des in einem späteren Stadium durchgeführten Dicing-Prozesses bereits während der Bearbeitung des Wafers berücksichtigt werden. Nach dem Vereinzeln des Wafers in mehrere Dies kann ein Kapselungsprozess zum Unterbringen der Dies verwendet werden. Die Dies können individuell gekapselt werden, und mehr als ein Die kann in einem sogenannten Multichip-Package vorgesehen werden. Es kann jedoch Prozesse geben, die einen Kapselungsprozess oder einen Teil eines Kapselungsprozesses auf dem Waferlevel einschließen.
  • Kurze Darstellung der Erfindung
  • Gemäß verschiedenen Ausführungsformen kann ein Verfahren für die Bearbeitung eines Trägers Folgendes beinhalten: Ausbilden einer Anordnung von Defekten im Träger, wobei ein Oberflächengebiet des Trägers über der Anordnung von Defekten an einer ersten Oberfläche des Trägers angeordnet ist, wobei die Anordnung von Defekten konfiguriert ist zum Generieren einer Rissstruktur, die sich von der Anordnung von Defekten in das Oberflächengebiet erstreckt; teilweises Entfernen des Trägers, um die Anordnung von Defekten zu entfernen; und Trennen des Oberflächengebiets des Trägers in mehrere Oberflächengebietsabschnitte entlang der Rissstruktur.
  • Figurenliste
  • In den Zeichnungen beziehen sich gleiche Bezugszeichen allgemein in den verschiedenen Ansichten auf die gleichen Teile. Die Zeichnungen sind nicht notwendigerweise maßstabsgetreu, wobei stattdessen die Betonung allgemein darauf gelegt wird, die Prinzipien der Erfindung zu veranschaulichen. In der folgenden Beschreibung werden verschiedene Ausführungsformen der Erfindung unter Bezugnahme auf die folgenden Zeichnungen beschrieben. In den Zeichnungen zeigen:
    • 1 ein schematisches Flussdiagramm eines Verfahrens für die Bearbeitung eines Trägers gemäß verschiedenen Ausführungsformen;
    • 2A einen Träger in einer schematischen Querschnittsansicht in einem ersten Stadium während der Bearbeitung des Trägers gemäß verschiedenen Ausführungsformen;
    • 2B einen Träger in einer schematischen Draufsicht in einem ersten Stadium während der Bearbeitung des Trägers gemäß verschiedenen Ausführungsformen;
    • 2C ein Oberflächengebiet eines Trägers in einer schematischen Querschnittsansicht in einem zweiten Stadium während der Bearbeitung des Trägers gemäß verschiedenen Ausführungsformen;
    • 2D getrennte Oberflächengebietsabschnitte eines Trägers in einer schematischen Querschnittsansicht in einem dritten Stadium während der Bearbeitung des Trägers gemäß verschiedenen Ausführungsformen;
    • 3A und 3B ein Oberflächengebiet eines Trägers in einer schematischen Querschnittsansicht in verschiedenen Stadien während der Bearbeitung des Trägers gemäß verschiedenen Ausführungsformen;
    • 4A bis 4C ein Oberflächengebiet eines Trägers in einer schematischen Querschnittsansicht in verschiedenen Stadien während der Bearbeitung des Trägers gemäß verschiedenen Ausführungsformen;
    • 5 einen Träger in einer schematischen Querschnittsansicht in einem ersten Stadium während der Bearbeitung des Trägers gemäß verschiedenen Ausführungsformen;
    • 6 einen Träger in einer schematischen Querschnittsansicht in einem ersten Stadium während der Bearbeitung des Trägers gemäß verschiedenen Ausführungsformen;
    • 7A und 7B einen Träger in einer schematischen Querschnittsansicht in verschiedenen Stadien während der Bearbeitung des Trägers gemäß verschiedenen Ausführungsformen;
    • 7C ein Oberflächengebiet eines Trägers in einer schematischen Querschnittsansicht während der Bearbeitung des Trägers gemäß verschiedenen Ausführungsformen; und
    • 8 eine Rasterelektronenmikroskopieaufnahme eines vom Träger getrennten Trägerabschnitts gemäß verschiedenen Ausführungsformen.
  • Beschreibung
  • Die folgende detaillierte Beschreibung bezieht sich auf die beiliegenden Zeichnungen, die als Veranschaulichung spezifische Details und Ausführungsformen zeigen, in denen die Erfindung praktiziert werden kann. Diese Ausführungsformen werden in ausreichendem Detail beschrieben, damit der Fachmann die Erfindung praktizieren kann. Andere Ausführungsformen können genutzt und strukturelle, logische und elektrische Änderungen können vorgenommen werden, ohne von dem Schutzbereich der Erfindung abzuweichen. Die verschiedenen Ausführungsformen schließen einander nicht notwendigerweise aus, da einige Ausführungsformen mit einer oder mehreren anderen Ausführungsformen kombiniert werden können, um neue Ausführungsformen auszubilden. Verschiedene Ausführungsformen werden in Verbindung mit Verfahren beschrieben, und verschiedene Ausführungsformen werden in Verbindung mit Einrichtungen beschrieben. Es versteht sich jedoch, dass in Verbindung mit Verfahren beschriebene Ausführungsformen möglicherweise analog für Einrichtungen gelten und umgekehrt.
  • Die Ausdrücke „mindestens ein(e)“ und „ein(e) oder mehrere“ können so verstanden werden, dass sie eine ganzzahlige Zahl größer oder gleich eins beinhalten, das heißt eins, zwei, drei, vier, [...], usw. Der Ausdruck „mehrere“ kann so verstanden werden, dass er eine beliebige ganzzahlige Zahl größer oder gleich zwei beinhaltet, das heißt zwei, drei, vier, fünf, [...], usw.
  • Die Phrase „mindestens eines von“ bezüglich einer Gruppe von Elementen kann hier verwendet werden, um mindestens ein Element aus der Gruppe, die aus den Elementen besteht, zu bezeichnen. Beispielsweise kann die Phrase „mindestens eines von“ bezüglich einer Gruppe von Elementen hier verwendet werden, um eine Auswahl der Folgenden zu bezeichnen: eines der aufgeführten Elemente, mehrere von einem der aufgeführten Elemente, mehrere von individuellen aufgeführten Elementen oder mehrere eines Vielfachen von aufgeführten Elementen.
  • Das Wort „über“, hierin verwendet, um das Ausbilden eines Merkmals, z.B. eines Gebiets, „über“ einer Seite oder einer Oberfläche zu beschreiben, kann verwendet werden, um zu bezeichnen, dass das Merkmal, z.B. das Gebiet, „direkt auf“, z.B. in direktem Kontakt mit, der implizierten Seite oder Oberfläche ausgebildet werden kann. Das Wort „über“, hierin zum Beschreiben des Ausbildens eines Merkmals, z.B. eines Gebiets, „über“ einer Seite oder Oberfläche verwendet, kann verwendet werden, um zu bezeichnen, dass das Merkmal, z.B. das Gebiet, „indirekt auf“ der implizierten Seite oder Oberfläche ausgebildet werden kann, wobei ein oder mehrere zusätzliche Gebiete zwischen der implizierten Seite oder Oberfläche und dem ausgebildeten Gebiet angeordnet sind.
  • Auf gleiche Weise kann das Wort „bedecken“, hierin verwendet, um ein über einem anderen Merkmal angeordnetes Merkmal, z.B. ein Gebiet, das eine Seite oder Oberfläche „bedeckt“, zu beschreiben, kann verwendet werden, um zu bezeichnen, dass das Merkmal, z.B. das Gebiet, über und in direktem Kontakt mit der implizierten Seite oder Oberfläche angeordnet sein kann. Das Wort „bedecken“, hierin verwendet, um ein über einem anderen Merkmal angeordnetes Merkmal, z.B. ein Gebiet, das eine Seite oder Oberfläche „bedeckt“, zu beschreiben, kann verwendet werden, um zu bezeichnen, dass das Merkmal, z.B. das Gebiet, über und in indirektem Kontakt mit der implizierten Seite oder Oberfläche angeordnet ist, wobei ein oder mehrere zusätzliche Gebiete zwischen der implizierten Seite oder Oberfläche und dem bedeckenden Gebiet angeordnet sind.
  • Der Ausdruck „lateral“, bezüglich der „lateralen“ Erstreckung einer Struktur (oder eines Strukturelements) verwendet, die auf oder in einem Träger (z.B. ein Gebiet, ein Substrat, ein Wafer oder ein Halbleiterwerkstück) oder „lateral“ dabei vorgesehen ist, kann hier verwendet werden, um eine Erstreckung oder eine Positionsbeziehung entlang einer Oberfläche des Trägers zu bezeichnen. Das bedeutet, dass eine Oberfläche eines Trägers (z.B. eine Oberfläche eines Substrats, eine Oberfläche eines Wafers oder eine Oberfläche eines Werkstücks) als Referenz dienen kann, üblicherweise als die Hauptbearbeitungsoberfläche bezeichnet. Weiterhin kann der Ausdruck „Breite“, der bezüglich einer „Breite“ einer Struktur (oder eines Strukturelements) verwendet wird, hier verwendet werden, um die laterale Erstreckung einer Struktur zu bezeichnen. Weiterhin kann der Ausdruck „Höhe“, bezüglich einer Höhe einer Struktur (oder eines Strukturelements) verwendet, hier verwendet werden, um eine Erstreckung einer Struktur entlang einer Richtung senkrecht zu der Oberfläche eines Trägers zu bezeichnen (z.B. senkrecht zu der Hauptbearbeitungsoberfläche eines Trägers). Der Ausdruck „Dicke“, bezüglich einer „Dicke“ eines Gebiets verwendet, kann hierin verwendet werden, um die räumliche Erstreckung des Gebiets senkrecht zur Oberfläche der Stütze (des Materials oder der Materialstruktur) zu bezeichnen, auf der das Gebiet abgeschieden ist. Falls eine Oberfläche der Stütze parallel zur Oberfläche des Trägers verläuft (z.B. parallel zur Hauptbearbeitungsoberfläche), kann die „Dicke“ des auf der Oberfläche der Stütze abgeschiedenen Gebiets die gleiche sein wie die Höhe des Gebiets.
  • Der Ausdruck „Gebiet“, bezüglich eines „dotierten Gebiets“, eines „Oberflächengebiets“, eines „Stützgebiets“, eines „Körpergebiets“ und dergleichen verwendet, kann hierin verwendet werden, um ein kontinuierliches Gebiet zu bezeichnen.
  • Gemäß verschiedenen Ausführungsformen kann ein Halbleitergebiet (z.B. ein Halbleitersubstrat, ein Halbleiterwafer, ein abgeschiedenes Halbleitergebiet, ein epitaxiales Halbleitergebiet und dergleichen) aus Silizium hergestellt sein oder Silizium enthalten. Jedoch können andere Halbleitermaterialien von verschiedenen Typen auf ähnliche Weise verwendet werden, z.B. Germanium, Gruppe-III bis -V (z.B. SiC) oder andere Typen, einschließlich beispielsweise Polymere. Bei einer Ausführungsform ist das Halbleitergebiet ein aus Silizium (z.B. p-dotiert oder n-dotiert) hergestellter Wafer. Bei einer alternativen Ausführungsform ist das Halbleitergebiet ein Silizium-auf-Isolator(SOI)-Wafer.
  • Bei verschiedenen Ausführungsformen wird hier ein Verfahren für die Bearbeitung von ultradünnen Dies (oder ultradünnen Chips) bereitgestellt. Die Dies können eine Dicke von unter etwa 50 µm aufweisen. Die Dies können optional ein Rückseitenmetall enthalten.
  • Weiterhin können die Dies optional eine hochdotierte Oberflächenschicht (z.B. eine hochdotierte Epitaxialschicht) an der Vorderseite enthalten.
  • Die Verarbeitung kann gemäß verschiedenen Ausführungsformen ein kosteneffizientes Dicing-Konzept für solche ultradünnen Dies bereitstellen. Weiterhin gestattet das hier beschriebene Dicing-Konzept das Strukturieren einer Rückseitenmetallisierung auf einer planaren Oberfläche auf dem Waferlevel. Veranschaulichend gestattet das hier beschriebene Dicing-Konzept das Ausbilden einer Rückseitenmetallisierung vor dem Trennen der Dies von dem Wafer. Gemäß verschiedenen Ausführungsformen kann eine Rückseitenmetallisierung eine oder mehrere elektrisch leitfähige Schichten (z.B. Metallschichten) beinhalten. Die eine oder die mehreren Metallschichten der Rückseitenmetallisierung können auf Kupfer oder einer Kupferlegierung, Aluminium oder einer Aluminiumlegierung oder einem beliebigen anderen geeigneten elektrisch leitfähigen Material basieren. Die Rückseitenmetallisierung kann auch eine dicke Metallschicht enthalten, z.B. mit einer Dicke über etwa 2 µm, z.B. über etwa 5 µm. In diesem Fall kann die Rückseitenmetallisierung auch zum mechanischen Stabilisieren des ultradünnen Die konfiguriert sein.
  • Gemäß verschiedenen Ausführungsformen können die Dies auch eine Vorderseitenmetallisierung enthalten. Gemäß verschiedenen Ausführungsformen kann eine Vorderseitenmetallisierung eine oder mehrere Metallschichten enthalten, wie gewünscht, um die jeweiligen elektronischen Strukturen des Die zu kontaktieren. Die Vorderseitenmetallisierung kann auch eine dicke Metallschicht enthalten, z.B. mit einer Dicke über etwa 5 µm, z.B. auf der Basis von Kupfer oder einer Kupferlegierung, Aluminium oder einer Aluminiumlegierung oder einem beliebigen anderen geeigneten elektrisch leitfähigen Material. In diesem Fall kann die Vorderseitenmetallisierung auch zum mechanischen Stabilisieren des ultradünnen Die konfiguriert sein.
  • Gemäß verschiedenen Ausführungsformen kann ein ultradünner Die, wie hierin beschrieben, zum Herstellen eines vertikalen Bauelements, z.B. eines vertikalen Leistungsbauelements, wie etwa beispielsweise einer vertikalen Diode, eines vertikalen Transistors und/oder eines vertikalen Thyristors, verwendet werden. Ein vertikales Bauelement kann konfiguriert sein, um im Wesentlichen einen Stromfluss vertikal durch den Die bereitzustellen, z.B. von einer Vorderseite des Die zu einer Rückseite des Die. Weiterhin können die lateralen Kanten des Die konfiguriert sein, einen elektrischen Kurzschluss zwischen der Vorderseite und der Rückseite zu vermeiden.
  • Gemäß verschiedenen Ausführungsformen kann ein Stealth-Dicing-Prozess verwendet werden, um mehrere Trägerabschnitte von einem Träger zu vereinzeln, z.B. zum Vereinzeln mehrerer Dies von einem Wafer. Während des Stealth-Dicing-Prozesses kann der Träger (z.B. ein Wafer) durch einen Glasträger oder einen beliebigen anderen geeigneten Hilfsträger gestützt werden. Weiterhin kann ein Rückseitenmetallstrukturierungsprozess vor und/oder während des Vereinzelns des Trägers ausgeführt werden.
  • Im Allgemeinen können konkurrierende herkömmlich verwendete Dicing-Konzepte bezüglich der Vereinzelung von ultradünnen Dies einen oder mehrere Nachteile aufweisen. Während des mechanischen Dicing kann eine Seitenwand der Dies durch die Dicing-Blades beschädigt werden. Ein Laserablationsprozess kann die Die-Festigkeit reduzieren und kann zu einer Metallkontamination einer Seitenwand der Dies führen. Standardmäßige DBG-Konzepte (Dicing By Grinding) sind möglicherweise kaum kompatibel mit Prozessflüssen mit Dies mit einer Rückseitenmetallisierung. Plasma-Dicing-Konzepte können einen komplizierten Prozessfluss beinhalten, um zu vermeiden, dass ein Rückseitenmetall die Die-Seitenwände bedeckt, und topologische Stufen auf der Rückseite können eine Rückseitenstrukturierung erschweren.
  • Gemäß verschiedenen Ausführungsformen kann ein effizientes Dicing-Konzept bereitgestellt werden, das eine Metallkontamination der jeweiligen Seitenwände des Die vermeidet.
  • 1 veranschaulicht einen schematischen Prozessfluss eines Verfahrens 100 für das Verarbeiten eines Trägers. Das Verfahren beinhaltet: in 110 das Ausbilden einer Anordnung von Defekten in dem Träger, die konfiguriert ist zum Generieren einer Rissstruktur, die sich von der Anordnung von Defekten in ein Oberflächengebiet des Trägers erstreckt; in 120 das teilweise Entfernen des Trägers, um die Anordnung von Defekten zu entfernen; und in 130 das Trennen des Oberflächengebiets des Trägers in mehrere Oberflächengebietsabschnitte entlang der Rissstruktur. Das Oberflächengebiet des Trägers ist über der Anordnung von Defekten an einer ersten Oberfläche des Trägers angeordnet. Ohne Verlust an Allgemeinheit kann die erste Oberfläche eine Vorderseitenoberfläche an einer Vorderseite des Trägers sein, z.B. eine sogenannte Hauptbearbeitungsoberfläche des Trägers. Gemäß verschiedenen Ausführungsformen kann das teilweise Entfernen des Trägers das Exponieren einer zweiten Oberfläche des Oberflächengebiets gegenüber der ersten Oberfläche beinhalten. Das Verfahren 100 kann weiterhin das Ausbilden einer Metallisierungsstruktur auf der exponierten zweiten Oberfläche des Oberflächengebiets beinhalten. Das Verfahren 100 kann weiterhin das Kleben des Trägers an einen Hilfsträger beinhalten, wobei das Oberflächengebiet des Trägers dem Hilfsträger zugewandt ist und wobei eine Rückseite des Trägers exponiert ist.
  • Die 2A bis 2D zeigen einen Träger in einer schematischen Querschnittsansicht in verschiedenen Stadien während der Verarbeitung, z.B. während das Verfahren 100 ausgeführt wird, gemäß verschiedenen Ausführungsformen.
  • 2A zeigt den Träger in einer schematischen Querschnittsansicht in einem ersten Bearbeitungsstadium, z.B. nachdem der Prozess 110 des Verfahrens 100 ausgeführt wird, gemäß verschiedenen Ausführungsformen. Der Träger 202 kann ein Halbleitermaterial enthalten oder daraus bestehen, z.B. Silizium oder irgendein anderes geeignetes Halbleitermaterial, z.B. Siliziumcarbid, Germanium, GaAs und dergleichen. Der Träger 202 kann ein Wafer sein, z.B. mit einem Durchmesser oder einer Breite (z.B. einer Erstreckung in die laterale Richtung 101 und/oder 103, in den Figuren dargestellt) im Bereich von etwa 10 cm bis etwa 50 cm oder sogar über 50 cm.
  • Der Träger 202 enthält eine Anordnung von Defekten 206. Veranschaulichend kann eine Anordnung von defekten Abschnitten des Trägers 202 im Träger 202 generiert werden. Die Anordnung von Defekten 206 kann in einem Körpergebiet 204b (auch als ein Stützgebiet bezeichnet) des Trägers 202 ausgebildet werden. Das Körpergebiet kann unter einem Oberflächengebiet 204f des Trägers 202 angeordnet sein. Das Oberflächengebiet 204f kann eine erste Oberfläche 202f auf einer ersten Seite des Trägers 202 enthalten. Gemäß verschiedenen Ausführungsformen kann die erste Oberfläche 202f eine Hauptbearbeitungsoberfläche des Trägers 202 an einer Vorderseite des Trägers 202 sein. Der Träger 202 kann eine zweite Oberfläche 202b auf einer zweiten Seite des Trägers 202 gegenüber der ersten Seite enthalten. Gemäß verschiedenen Ausführungsformen kann die zweite Oberfläche 202b eine Rückseitenoberfläche des Trägers 202 auf einer Rückseite des Trägers 202 sein.
  • Gemäß verschiedenen Ausführungsformen kann der Träger 202 eine oder mehrere über und/oder in dem Oberflächengebiet 204f des Trägers 202 angeordnete elektronische Strukturen enthalten. Die eine oder die mehreren elektronischen Strukturen können eine oder mehrere vertikale elektronische Strukturen enthalten, wie etwa beispielsweise eine oder mehrere vertikale Diodenstrukturen, eine oder mehrere vertikale Transistorstrukturen und/oder eine oder mehrere vertikale Thyristorstrukturen. Gemäß verschiedenen Ausführungsformen können die eine oder die mehreren elektronischen Strukturen konfiguriert sein, im Wesentlichen einen Stromfluss vertikal durch den Träger 202, z.B. von einer Vorderseite 202f des Trägers 202 zu einer Rückseite 202b des Trägers 202, bereitzustellen.
  • Gemäß verschiedenen Ausführungsformen kann das Oberflächengebiet 204f ein aktives Gebiet des Trägers 202 für das Herstellen elektronischer Bauelemente sein, z.B. Logikschaltungen, Speicherschaltungen, Sensor, Schaltungen, mikromechanische oder mikroelektromechanische Strukturen usw. Das Oberflächengebiet 204f kann eine Dicke 205 (z.B. eine Erstreckung entlang einer Dicke oder vertikalen Richtung 105) im Bereich von etwa mehreren Mikrometern bis zu etwa mehreren dutzenden Mikrometern, z.B. im Bereich von etwa 5 µm bis etwa 50 µm, aufweisen. Gemäß verschiedenen Ausführungsformen kann mindestens das Oberflächengebiet 204f ein Halbleitermaterial enthalten oder daraus bestehen. Das Körpergebiet 204b kann ein beliebiges anderes geeignetes Material, z.B. ein Stützmaterial, enthalten. In dem Fall jedoch, dass der Träger 202 ein Halbleiterwafer ist, kann der Träger 202, z.B. das Oberflächengebiet 204f und das Körpergebiet 204b, im Wesentlichen aus Halbleitermaterial bestehen.
  • Gemäß verschiedenen Ausführungsformen kann das Oberflächengebiet 204f eine Epitaxialschicht enthalten oder sein. Die Epitaxialschicht kann das gleiche Halbleitermaterial wie der Rest des Trägers 202 oder wie das Körpergebiet 204b enthalten. Als ein Beispiel kann das Körpergebiet 204b des Trägers 202 durch einen Halbleiterwafer (z.B. einen Siliziumwafer) bereitgestellt werden, und das Oberflächengebiet 204f kann eine epitaxiale Halbleiterschicht (z.B. eine epitaxiale Siliziumschicht) sein, die über dem Halbleiterwafer abgeschieden ist.
  • Gemäß verschiedenen Ausführungsformen kann das Halbleitermaterial (z.B. das Silizium) des Oberflächengebiets 204f mit mindestens einem Dotierstoff dotiert sein. Das Oberflächengebiet 204f kann p-dotiert oder n-dotiert sein. Die Dotierstoffkonzentration des mindestens einem Dotierstoffs des Oberflächengebiets 204f des Trägers 202 kann über etwa 1016 cm-3 liegen, z.B. über etwa 1017 cm-3, z.B. über etwa 1018 cm-3. Mit anderen Worten kann das Oberflächengebiet 204f ein hochdotiertes Halbleitermaterial (z.B. hochdotiertes Silizium) enthalten. In diesem Fall ist das Oberflächengebiet 204f möglicherweise nicht ausreichend transparent für Infrarotlicht, um ein Stealth-Dicing durch das Oberflächengebiet 204f durchzuführen. Das Material (z.B. das Halbleitermaterial) des Körpergebiets 204f kann so gewählt werden, dass es ausreichend transparent für Infrarotlicht ist, um ein Stealth-Dicing von der Rückseite, z.B. durch das Körpergebiet 204b, durchzuführen. Falls das Körpergebiet 204b beispielsweise Silizium enthält, kann das Körpergebiet 204b deshalb undotiert oder gering dotiert sein, z.B. mit einer Dotierstoffkonzentration unter etwa 1016 cm-3, z.B. unter etwa 1015 cm-3, z.B. unter etwa 1014 cm-3.
  • Gemäß verschiedenen Ausführungsformen ist die Anordnung von Defekten 206 konfiguriert zum Generieren einer Rissstruktur 208, die sich von der Anordnung von Defekten 206 in das Oberflächengebiet 204f des Trägers 202 erstreckt. Gemäß verschiedenen Ausführungsformen können sich die Risse der Rissstruktur 208 (z.B. im Wesentlichen vertikal) hoch zur ersten Oberfläche 202f des Trägers 202 erstrecken. Wie in 2A dargestellt, ist das Oberflächengebiet 204f möglicherweise frei von der Anordnung von Defekten 206, oder mit anderen Worten wird die Anordnung von Defekten 206 möglicherweise nur im Körpergebiet 204b des Trägers 202 generiert. Das Körpergebiet 204b des Trägers 202 wird hier auch als Stützgebiet bezeichnet, da das Körpergebiet 204b während der Bearbeitung möglicherweise wesentlich entfernt wird, siehe beispielsweise 2C.
  • Wie beispielsweise in 2A dargestellt, kann die Anordnung von Defekten 206 mehrere Defekte 206d beinhalten, die in einem geeigneten Muster angeordnet sind, um die gewünschte Rissstruktur 208 zu generieren. Die mehreren Defekte 206d können in einem oder mehreren Anordnungsleveln 205h angeordnet sein. Gemäß verschiedenen Ausführungsformen können planare Anordnungslevel 205h parallel zur ersten Oberfläche 202f des Trägers 202 angeordnet sein. Die jeweils benachbarten Defekte 206d können voneinander z.B. mit einem Abstand im Bereich von etwa 1 µm bis etwa 100 µm beabstandet sein, z.B. im Bereich von etwa 10 µm bis etwa 80 µm, z.B. im Bereich von etwa 20 µm bis etwa 60 µm.
  • Gemäß verschiedenen Ausführungsformen kann jeder Defekt 206d der Anordnung von Defekten 206 modifiziertes (z.B. amorphisiertes) Material des Trägers 202 enthalten (z.B. des Körpergebiets 204b), durch (ein- oder poly-)kristallines Material des Trägers 202 (z.B. des Körpergebiets 204b) umgeben. Die Defekte 206d können jedoch auch poröse Gebiete oder anderweitig verzerrte Gebiete des Trägers 202 sein. Die Defekte 206d können unter Verwendung eines Fokusinfrarotlaserstrahls durch Stealth-Dicing ausgebildet werden. In diesem Fall können die Defekte 206d auch als Candlesticks oder Modifikationsstellen bezeichnet werden.
  • 2B zeigt den Träger 202 in einer schematischen Draufsicht in einem ersten Bearbeitungsstadium, z.B. nachdem der Prozess 110 des Verfahrens 100 ausgeführt ist, gemäß verschiedenen Ausführungsformen. Der Träger 202 kann mehrere zu trennende, oder, mit anderen Worten, zu vereinzelnde oder zu zersägende, Oberflächengebietsabschnitte 204p enthalten. Die Oberflächengebietsabschnitte 204p können Bauelementgebiete des Trägers 202 sein. Die voneinander zu trennenden jeweiligen benachbarten Oberflächengebietsabschnitte 204p können voneinander beabstandet sein. Zwischen jedem der voneinander zu trennenden jeweils benachbarten Oberflächengebietsabschnitte 204p kann ein Trenngebiet 220 vorgesehen sein, um einen Materialverlust während des Trennprozesses zu kompensieren. Gemäß verschiedenen Ausführungsformen kann der Träger 202 ein oder mehrere Trenngebiete 220 enthalten, entlang denen das Oberflächengebiet 204f des Trägers 202 in mehrere Oberflächengebietsabschnitte 204p getrennt werden soll. Veranschaulichend kann es sich bei den Oberflächengebietsabschnitten 204p um Chip- oder Die-Gebiete eines Wafers handeln, die über ein oder mehrere Ritzliniengebiete voneinander getrennt sind.
  • Gemäß verschiedenen Ausführungsformen kann die Defektanordnung 206 ein vordefiniertes Muster besitzen, das mehrere Trennlinien 111, 113 zum Trennen des Oberflächengebiets des Trägers in die mehreren Oberflächengebietsabschnitte definiert. Die Rissstruktur 208 kann sich im Wesentlichen entlang den Trennlinien 111, 113 erstrecken. Mit anderen Worten kann die Rissstruktur 208 zwischen den zu trennenden jeweils benachbarten Oberflächengebietsabschnitten 204p ausgebildet sein, d.h. innerhalb des einen oder der mehreren Trenngebiete 220. Die Oberflächengebietsabschnitte 204p können hier auch als Trägerabschnitte 204p bezeichnet werden.
  • 2C zeigt das Oberflächengebiet 204f des Trägers 202 in einer schematischen Querschnittsansicht in einem zweiten Bearbeitungsstadium, z.B. nachdem der Prozess 110 und der Prozess 120 des Verfahrens 100 ausgeführt sind, gemäß verschiedenen Ausführungsformen. Die Anordnung von Defekten 206 wird möglicherweise vollständig entfernt. Das Entfernen der Anordnung von Defekten 206 kann gestatten, dass die Oberflächengebietsabschnitte 204 des Oberflächengebiets 204f mit einer ausreichend hohen mechanischen Stabilität versehen werden.
  • Zum Entfernen der Anordnung von Defekten 206 kann der Träger 202 teilweise entfernt werden, z.B. kann das Körpergebiet 204b des Trägers 202 teilweise oder vollständig entfernt werden. Gemäß verschiedenen Ausführungsformen kann die Anordnung von Defekten 206 durch Dünnen des Trägers 202 von der Rückseite 202b aus entfernt werden. Das Dünnen kann über Schleifen durchgeführt werden, auch als Polieren bezeichnet, z.B. chemisch-mechanisches Polieren. Gemäß verschiedenen Ausführungsformen kann der Träger 202 hinsichtlich seiner Dicke reduziert werden oder, in anderen Worten, kann teilweise entfernt werden. Die Dicke des Trägers 202 oder, mit anderen Worten, die Dicke des Oberflächengebiets 204f kann nach dem Ausführen des Prozesses 120 des Verfahrens 100 unter etwa 50 µm liegen.
  • Gemäß verschiedenen Ausführungsformen kann das teilweise Entfernen des Trägers das Exponieren einer zweiten Oberfläche 204b der Oberflächenschicht 204 gegenüber der ersten Oberfläche 202f beinhalten. Ein verbleibender Teil des Trägers 202 kann das Oberflächengebiet 204f sein. Veranschaulichend kann das Oberflächengebiet 204f ein ultradünner Träger 202t sein, der bereits in Chips oder Dies vorgerissen oder gerissen ist. Wie in 2C dargestellt, kann der ultradünne Träger 202t eine Vorderseitenoberfläche 202f (bei denen es sich um die gleichen Oberflächen wie die Vorderseitenoberfläche 202f des Trägers 202 vor dem Dünnen handeln kann) und eine exponierte Rückseitenoberfläche 204b gegenüber der Vorderseitenoberfläche 202f aufweisen.
  • Die Risse der Rissstruktur 208 können sehr dünn sein, z.B. im Bereich von etwa mehreren Nanometern, z.B. können die Risse eine Breite (z.B. eine Erstreckung in der lateralen Richtung 101 oder der lateralen Richtung 103, wie in den Figuren dargestellt) von unter etwa 500 nm aufweisen, z.B. unter etwa 200 nm, z.B. unter etwa 100 nm, z.B. unter etwa 50 nm, z.B. unter etwa 10 nm. Die zweite Oberfläche 204b der Oberflächenschicht 204 kann im Wesentlichen glatt und dicht sein, was das Ausbilden einer Metallisierungsschicht auf der zweiten Oberfläche 204b der Oberflächenschicht 204 gestattet, ohne dass Metall der Metallisierungsschicht in die Risse der Rissstruktur 208 eindringt. Deshalb können die Seitenwände der Oberflächengebietsabschnitte 204p (die sich von der Vorderseite zur Rückseite des Oberflächengebiets 204f erstrecken) von Metallkontamination frei bleiben. In dem Fall, dass das Oberflächengebiet 204f eine Epitaxialschicht enthalten kann, kann das Dünnen so durchgeführt werden, dass nur die Epitaxialschicht verbleibt.
  • 2D zeigt mehrere voneinander getrennte Oberflächengebietsabschnitte 204p in einer schematischen Querschnittsansicht in einem zweiten Bearbeitungsstadium, z.B. nachdem der Prozess 110, der Prozess 120 und der Prozess 130 des Verfahrens 100 ausgeführt sind, gemäß verschiedenen Ausführungsformen. Das Oberflächengebiet 204f des Trägers 202 kann entlang der Rissstruktur 208 in mehrere Oberflächengebietsabschnitte 204p getrennt werden. Die Trennung der Oberflächengebietsabschnitte 204p kann das Bereitstellen eines Spalts 111g zwischen jeweils benachbarten Oberflächengebietsabschnitten 204p beinhalten.
  • 3A zeigt ein Oberflächengebiet 204f des Trägers 202 in einer schematischen Querschnittsansicht in einem zweiten Bearbeitungsstadium, z.B. bevor der Prozess 130 des Verfahrens 100 ausgeführt ist, gemäß verschiedenen Ausführungsformen. Das in 3A dargestellte Oberflächengebiet 204f kann ähnlich wie oben beschrieben, z.B. unter Bezugnahme auf die Figuren 2A bis 2D, bearbeitet werden. Vor dem Trennen des Oberflächengebiets 204f in mehrere Oberflächengebietsabschnitte 204p kann eine Metallisierungsstruktur 310 (z.B. in einem Prozess 120a, der optional im Verfahren 100 enthalten sein kann) auf der exponierten zweiten Oberfläche 204b des Oberflächengebiets 204f ausgebildet werden. Veranschaulichend kann eine Rückseitenmetallisierungsstruktur der Rückseite des Oberflächengebiets 204f ausgebildet werden. Aufgrund der Rissbildung auf der Basis der Anordnung von Defekten 206 tritt elektrisch leitfähiges Material von der Metallisierungsstruktur 310 möglicherweise nicht in die Risse ein und bedeckt möglicherweise nicht die Seitenwände der Oberflächengebietsabschnitte 204p.
  • Gemäß verschiedenen Ausführungsformen kann die Metallisierungsstruktur 310 eine oder mehrere elektrisch leitfähige Schichten (z.B. eine oder mehrere Kontaktierungsschichten, eine oder mehrere Leitweglenkungsschichten usw.), die eine Verdrahtungsstruktur bilden, enthalten, wobei die Verdrahtungsstruktur möglicherweise zumindest teilweise in dielektrisches Material eingebettet ist. Gemäß verschiedenen Ausführungsformen kann die Metallisierungsstruktur 310 eine einzelne Metallschicht sein, z.B. eine Kupferschicht, eine Kupferlegierungsschicht, eine Aluminiumschicht oder eine Aluminiumlegierungsschicht. Das Ausbilden der Metallisierungsstruktur 310 kann beispielsweise einen oder mehrere Schichtbildungsprozesse (z.B. chemische oder physikalische Dampfabscheidungsprozesse) und einen oder mehrere Strukturierungsprozesse (z.B. einschließlich einem oder mehreren lithographischen Prozessen und einem oder mehreren Ätzprozessen, z.B. reaktives Ionenätzen) beinhalten.
  • Das Oberflächengebiet 204f und die Metallisierungsstruktur 310 können in mehrere Oberflächengebietsabschnitte 204f getrennt werden, wobei jeder der Oberflächengebietsabschnitte 204f einen Metallisierungsstrukturabschnitt 310p enthält, wie in 3B in einer schematischen Querschnittsansicht dargestellt, gemäß verschiedenen Ausführungsformen. Die Metallisierungsstruktur 310 kann konfiguriert sein zum Brechen gemäß den Oberflächengebietsabschnitten 204f in die Metallisierungsstrukturabschnitte 310p während der Trennung der Oberflächengebietsabschnitte 204f.
  • 4A zeigt ein Oberflächengebiet 204f des Trägers 202 in einer schematischen Querschnittsansicht in einem zweiten Bearbeitungsstadium, z.B. bevor der Prozess 130 des Verfahrens 100 ausgeführt wird, gemäß verschiedenen Ausführungsformen. Das in 4A dargestellte Oberflächengebiet 204f kann wie hierin beschrieben, z.B. unter Bezugnahme auf die 2A bis 2D, z.B. ähnlich Fig. 3A, bearbeitet werden.
  • Falls die Metallisierungsstruktur 310 dick sein kann, z.B. eine Dicke über etwa 1 µm aufweist, kann die Metallisierungsstruktur 310 strukturiert sein, um ein Brechen der Metallisierungsstruktur 310 in die Metallisierungsstrukturabschnitte 310p während der Trennung der Oberflächengebietsabschnitte 204f zu unterstützen, wie in 4B dargestellt.
  • Die Metallisierungsstruktur 310 kann gemäß der Rissstruktur 208 strukturiert sein. Deshalb kann die Metallisierungsstruktur 310 teilweise entfernt werden, um einen oder mehrere der Oberflächenbereiche 402b der zweiten Oberfläche 204b des Oberflächengebiets 204f bei der Rissstruktur 208 zu exponieren. Der Strukturierungsprozess (z.B. ein Prozess 120b, der optional im Verfahren 100 enthalten sein kann) kann das Ausbilden einer strukturierten Maskenschicht beinhalten, die die zu entfernenden Gebiete der Metallisierungsstruktur 310 exponiert, und einen Ätzprozess, z.B. reaktives Ionenätzen, um die exponierten Gebiete der Metallisierungsstruktur 310 zu entfernen. Veranschaulichend kann die Rissstruktur auf der zweiten Oberfläche 204b des Oberflächengebiets 204f exponiert werden.
  • Das Oberflächengebiet 204f und die Metallisierungsstruktur 310 können zu mehreren Oberflächengebietsabschnitten 204f getrennt werden, wobei jeder der Oberflächengebietsabschnitte 204f einen Metallisierungsstrukturabschnitt 310p enthält, wie in 4C in einer schematischen Querschnittsansicht dargestellt, gemäß verschiedenen Ausführungsformen. Die Metallisierungsstruktur 310 kann in mehrere Metallisierungsstrukturabschnitte 310p getrennt werden, bevor das Oberflächengebiet 204f in mehrere Oberflächengebietsabschnitte 204f getrennt wird.
  • 5 zeigt den Träger 202 in einer schematischen Querschnittsansicht in einem ersten Bearbeitungsstadium, z.B. nachdem der Prozess 110 des Verfahrens 100 ausgeführt ist, gemäß verschiedenen Ausführungsformen. Gemäß verschiedenen Ausführungsformen kann die Anordnung von Defekten 206 wie oben beschrieben über einen fokussierten Laserstrahl generiert werden. Dieser Prozess kann auch als Stealth-Dicing bezeichnet werden.
  • Gemäß verschiedenen Ausführungsformen kann ein Fokusgebiet 502f des fokussierten Laserstrahls 502b innerhalb des Trägers 202 abgetastet werden, z.B. innerhalb des Körpergebiets 204b des Trägers 202 und beispielweise nicht innerhalb des Oberflächengebiets 204f des Trägers 202. Das Fokusgebiet 502f des fokussierten Laserstrahls 502b kann entlang einer oder mehrerer zweidimensionaler Ebenen 205h, 505a, 505b (siehe 2A) abgetastet werden. Der Laser 502 kann in einem gepulsten Modus betrieben werden, so dass mehrere Defekte 206d (z.B. Modifikationsstellen) im Träger 202 in dem gewünschten Muster generiert werden können, um die Anordnung von Defekten 206 und die Rissstruktur 208 bereitzustellen.
  • Zum Generieren der Anordnung von Defekten 206 innerhalb des Trägers 202, d.h. unter dem Oberflächengebiet 204f, kann die Position einer kleinsten Taille (auch als das Fokusgebiet 502f bezeichnet) des fokussierten Laserstrahls 502b gemessen, verstellt und entsprechend geführt werden. Ein Laser 502 oder, mit anderen Worten, eine Laseranordnung kann zum Generieren des fokussierten Laserstrahls 502b verwendet werden. Der Laser 502 kann optische Elemente enthalten (z.B. mindestens eine Linse oder mindestens einen Spiegel), um ein Fokusgebiet 502f des fokussierten Laserstrahls 502b an einer gewünschten z-Position entlang einer z-Richtung und an einer gewünschten Position innerhalb der x-y-Ebene bereitzustellen. Weiterhin kann eine bewegliche Bühne zum Anordnen des Trägers 202 relativ zum Fokusgebiet 502f des fokussierten Laserstrahls 502b und zum Bewegen des Trägers 202 innerhalb der x-y-Ebene (und optional auch in der z-Richtung) senkrecht zur z-Richtung verwendet werden. Die Position des Trägers 202 relativ zur Position des Fokusgebiets 502f des fokussierten Laserstrahls 502b kann derart gesteuert werden, dass der fokussierte Laserstrahl 502b innerhalb des Trägers 202 bereitgestellt wird, um die Anordnung von Defekten 206 zwischen dem Oberflächengebiet 204f und der zweiten Oberfläche 202b des Trägers 202 auszubilden.
  • Der fokussierte Laserstrahl 502b kann derart bereitgestellt werden, dass Energien in den Träger 202 über dem Beschädigungsschwellwert des jeweiligen Trägermaterials (z.B. Silizium) eingebracht werden können. Dies kann eine lokalisierte Schale beschädigten Kristalls im Träger 202 verursachen, z.B. ein lokalisiertes amorphes Gebiet. Das lokal beschädigte Trägermaterial kann die Anordnung von Defekten 206 bereitstellen. Das lokal beschädigte Trägermaterial (z.B. die Anordnung von Defekten 206) kann einen Brechungsindex aufweisen, der von dem Brechungsindex des unbeschädigten Trägermaterials verschieden ist. Deshalb kann die Anordnung von Defekten 206 durch Ausbilden mehrerer Defekte in einem ersten Anordnungslevel 505a und Generieren mehrerer Defekte in einem von dem ersten Anordnungslevel 505a verschiedenen zweiten Anordnungslevel 505b und dergleichen generiert werden, wobei eine erste Distanz zwischen dem ersten Anordnungslevel 505a und der ersten Oberfläche 202f des Trägers 202 kleiner ist als eine zweite Distanz zwischen dem zweiten Anordnungslevel 505b und der ersten Oberfläche 202f des Trägers 202. Um Verzerrungen aufgrund des unterschiedlichen Brechungsindexes des beschädigten Materials zu vermeiden, werden die mehreren Defekte im zweiten Anordnungslevel 505b nach dem Ausbilden der mehreren Defekte im ersten Anordnungslevel 505a ausgebildet.
  • Die Position des Trägers 202 relativ zur Position des Fokusgebiets 502f des fokussierten Laserstrahls 502b kann derart gesteuert werden, dass der fokussierte Laserstrahl 502b innerhalb des Trägers 202 bewegt wird, um die Anordnung von Defekten 206 gemäß einem vordefinierten Muster bereitzustellen.
  • Als ein Beispiel kann ein gepulster und eng fokussierter Laserstrahl zum Generieren der Defekte 206d der Anordnung von Defekten 206 verwendet werden, wie hierin beschrieben. Die Laserimpulse können eine Dauer unter etwa 1 ns aufweisen, eine Leistungsdichte über dem Beschädigungsschwellwert des Materials (z.B. für Silizium über 1 E10 W/cm2, z.B. im Bereich von etwa 1 E10 W/cm2 bis etwa 1 E15 W/cm2), eine Rayleigh-Länge unter etwa 10 µm und eine kleinste Taille unter etwa 10 µm für eine präzise Lokalisierung und Generierung der Defekte 206d.
  • Da Oberflächeneffekte während des Generierens der Defekte 206 vermieden werden sollen, kann für den fokussierten Laserstrahl 502b eine Wellenlänge in einem Bereich gewählt werden, wo das Trägermaterial für den Laserstrahl 502b im Wesentlichen transparent ist. Falls der Träger 202 beispielsweise im Wesentlichen aus Silizium besteht, kann die Wellenlänge im Infrarotbereich liegen, z.B. über etwa 800 nm, z.B. im Bereich von etwa 800 nm bis etwa 1500 nm, z.B. im Bereich von etwa 1000 nm bis etwa 1100 nm.
  • 6 zeigt den Träger 202 in einer schematischen Querschnittsansicht in einem ersten Bearbeitungsstadium, z.B. nachdem der Prozess 110 des Verfahrens 100 ausgeführt ist, gemäß verschiedenen Ausführungsformen. Der Träger 202 kann eine dotierte Schicht 604e enthalten. Die dotierte Schicht 604e kann eine Epitaxialschicht sein, das heißt, die dotierte Schicht 604e kann auf der darunterliegenden Oberfläche 604f z.B. unter Verwendung eines chemischen Dampfabscheidungsprozesses, z.B. plasmaunterstützter chemischer Dampfabscheidung, epitaxial aufgewachsen werden.
  • Da die dotierte Schicht 604e möglicherweise weniger transparent ist als eine undotierte Schicht oder intransparent (veranschaulichend nicht geeignet transparent) für den Laserstrahl 502 mit einer Wellenlänge im Infrarotbereich, kann die Anordnung von Defekten 206 über den Laserstrahl 502b von der Rückseite 202b des Trägers 202 aus generiert werden, wie beispielsweise in 5 dargestellt.
  • Die dotierte Schicht 604e kann das Oberflächengebiet 204f des Trägers 202 oder Teil des Oberflächengebiets 204f des Trägers 202 sein. Gemäß verschiedenen Ausführungsformen kann das Oberflächengebiet 204f oder die dotierte Schicht 604e des Oberflächengebiet 204f ohne Weiteres bearbeitet werden, z.B. mit einem oder mehreren elektronischen Strukturelementen. Gemäß verschiedenen Ausführungsformen kann der Träger 202 auch eine auf und/oder über der ersten Oberfläche 202f des Trägers 202 angeordnete Vorderseitenmetallisierung enthalten.
  • 7A zeigt den Träger 202 in einer schematischen Querschnittsansicht in einem ersten Bearbeitungsstadium, z.B. während oder nachdem der Prozess 110 des Verfahrens 100 ausgeführt ist, gemäß verschiedenen Ausführungsformen. Der Träger 202 kann an einen Hilfsträger 702 geklebt werden, z.B. an einen Glasträger oder einen beliebigen anderen geeigneten Hilfsträger. Das Oberflächengebiet 204f des Trägers 202 kann dem Hilfsträger 702 zugewandt sein. In diesem Fall wird die Rückseite 202b des Trägers 202 für die Bearbeitung der Rückseite 202b exponiert. Der Träger 202 kann an dem Hilfsträger 702 ebenfalls während anderer Prozesse des Verfahrens 100, z.B. während des Prozesses 120 oder während der Ausbildung der Rückseitenmetallisierungsstruktur 310, wie in 7B in einer schematischen Querschnittsansicht dargestellt, montiert werden. Über den Hilfsträger 702 kann ein Dünnen des Trägers 202 von der Rückseite aus ausgeführt werden, wie oben beschrieben, z.B. für das Entfernen der Anordnung von Defekten 206.
  • Das Ausbilden der Anordnung von Defekten 206 über einen fokussierten Laserstrahl kann in dem Fall effizienter sein, in dem der Träger 202 eine Dicke von unter etwa 300 µm aufweist. Deshalb kann gemäß verschiedenen Ausführungsformen der Träger 202 auf eine Dicke unter etwa 300 µm gedünnt werden, z.B. eine Dicke im Bereich von etwa 70 µm bis etwa 300 µm, bevor die Anordnung von Defekten 206 im Träger 202 ausgebildet wird. Dies kann durch Dünnen des Trägers 202 von der Rückseite 202b aus über Schleifen oder einen beliebigen anderen geeigneten Prozess erreicht werden.
  • 7C zeigt das Oberflächengebiet 204f des Trägers 202 in einer schematischen Querschnittsansicht während eines Trennprozesses gemäß verschiedenen Ausführungsformen. Das Trennen des Oberflächengebiets 204f des Trägers 202 kann das Montieren (z.B. das Festkleben mit Band) des Oberflächengebiets an einem Quellband 710 und das Expandieren des Quellbands 710 zum lateralen Trennen der mehreren Oberflächengebietsabschnitte 204p voneinander entlang der Rissstruktur 208 beinhalten.
  • Das Quellband 710 kann an einem Außenrahmen 714 montiert, expandiert und an einem Innenrahmen 712 montiert werden. Nachdem das Quellband 710 expandiert ist, kann ein Bandschneider 716 zum Schneiden des Quellbands 710 verwendet werden. Das Quellband 710 kann auch als Dicing-Band bezeichnet werden. Jedoch kann auch ein beliebiger anderer geeigneter Prozess zum Trennen der Oberflächengebietsabschnitte 204p voneinander verwendet werden. Als ein Beispiel kann das Quellband 710 radial gedehnt und danach zwischen zwei Außenrahmen eingeklemmt werden.
  • Als ein Beispiel kann ein Oberflächengebietsabschnitt 204p (z.B. jeder einzelne ultradünne Chip) von mehreren Oberflächengebietsabschnitten 204p (z.B. der mehreren ultradünnen Chips) separat von dem vorbearbeiteten Oberflächengebiet 204f (z.B. von dem ultradünnen Träger oder Wafer) über einen sogenannten Pick, Crack & Place™-Prozess entfernt werden.
  • Gemäß verschiedenen Ausführungsformen können nach dem Trennen der Oberflächengebietsabschnitte 204p voneinander die getrennten Oberflächengebietsabschnitte 204p weiterbearbeitet werden, z.B. kann ein Kapselungsprozess ausgeführt werden. Zudem können gemäß verschiedenen Ausführungsformen die Oberflächengebietsabschnitte 204p zumindest teilweise mit einem Kapselungsmaterial bedeckt werden, bevor sie voneinander getrennt werden, z.B. veranschaulichend auf dem Waferlevel.
  • 8 zeigt eine Rasterelektronenmikroskopieaufnahme eines 15 µm dicken Die (d.h. Oberflächengebietsabschnitts) 204p nach der Trennung, z.B. nachdem der Prozess 130 des Verfahrens 100 ausgeführt ist. Unter Verwendung des hier beschriebenen Trennungsprozesses können glatte Kanten 804e an der gebrochenen Oberfläche 704f (z.B. den Seitenwänden) des Oberflächengebietsabschnitts 204p gemäß verschiedenen Ausführungsformen generiert werden. Weiterhin kann die gebrochene Oberfläche 704f von elektrisch leitfähigem Material, z.B. einem Metall, frei sein, wohingegen die Metallisierungsstruktur 310 über der Rückseite 204b des Oberflächengebiets 204f ausgebildet sein kann.
  • Die Anordnung von Defekten 206 kann konfiguriert sein zum Bereitstellen einer vordefinierten Bruchstruktur 208, so dass das Oberflächengebiet 204f in Stücke 204p zerbricht, wohingegen die Stücke 204p glatte Kanten bzw. eine glatte gebrochene Oberfläche (die Seitenwände der Stücke 204p) besitzen, wie in 8 dargestellt.
  • Gemäß verschiedenen Ausführungsformen kann das Oberflächengebiet 204f oder mit anderen Worten der ultradünne Wafer 202t durch Ausbilden der Anordnung von Defekten 206 im Träger 202 vor dem Dünnen des Trägers 202 und danach Dünnen des Trägers 202 auf eine Zieldicke unter 50 µm zerlegt werden, so dass der ultradünne Wafer 202t bereitgestellt wird. Die Anordnung von Defekten 206 kann in dem Träger 202 eine mechanische Beanspruchung und/oder Verformung bewirken, so dass die Rissstruktur durch das Oberflächengebiet 204f ausgebildet wird.
  • Gemäß verschiedenen Ausführungsformen kann der Träger 202 wie folgt bearbeitet werden: Montieren des Trägers 202 mit einer Vorderseite an einem Glasträger, Schleifen des Trägers 202 auf eine erste Dicke, z.B. im Bereich von etwa 70 µm bis etwa 300 µm, danach Ausbilden der Defekte 206 über Stealth-Dicing, z.B. unter Verwendung von zwei oder mehr Scans, und Schleifen des Trägers 202 auf eine Zieldicke, z.B. unter etwa 50 µm.
  • Gemäß verschiedenen Ausführungsformen kann in dem Fall, dass der Träger 202 eine Epitaxialschicht als das Oberflächengebiet 204f enthält, die Zieldicke gleich der Dicke der Epitaxialschicht sein.
  • Gemäß verschiedenen Ausführungsformen kann das Schleifen des Trägers 202 auf die Zieldicke die Stealth-Dicing-Beschädigung vollständig beseitigen.
  • Gemäß verschiedenen Ausführungsformen kann die Stealth-Lasertrennung von der Rückseite 202b des Trägers 202 aus durchgeführt werden, um Trimmrisse durch den Träger 202 einschließlich dem Oberflächengebiet 204f zu verursachen. Das Oberflächengebiet 204f kann eine hochdotierte Epitaxialschicht enthalten oder sein. Die hochdotierte Epitaxialschicht gestattet möglicherweise kein Eindringen des Laserstrahls von der Vorderseite des Trägers 202 aufgrund von Infrarotlichtabsorption.
  • Die getrennten Dies (d.h. die Oberflächengebietsabschnitte 204p) können auf dem Glasträger ausgebildet werden, wobei die Seitenwände selbst bei einer Die-Dicke unter etwa 50 µm möglicherweise nicht beschädigt werden. Der Träger 202 kann über einen Kleber oder ein Montageband an dem Hilfsträger 702 (z.B. einem Glasträger) montiert werden.
  • Gemäß verschiedenen Ausführungsformen kann der gedünnte Träger 202t oder das Oberflächengebiet 204f, der oder das am Hilfsträger 702 montiert ist, einer Rückseitenbearbeitung unterzogen werden, nachdem der Träger 202 auf die Zieldicke gedünnt ist. Daher ist eine flache Oberfläche 204b für die Rückseitenbearbeitung bereitgestellt. Die Rückseitenbearbeitung kann eine Metallabscheidung und einen lithographischen Prozess zum Strukturieren des abgeschiedenen Metalls und dergleichen beinhalten. Der Trennabstand (z.B. die Risse der Rissstruktur 208) 111g zwischen den Dies 204p kann sehr klein sein (z.B. im Nanometerbereich), so dass die Prozesse der Rückseitenbearbeitung (z.B. Nassätzen, Plasmaätzen, Lithographie, Sputterabscheidung usw.) möglicherweise nicht durch die kleinen Risse beeinflusst (oder vernachlässigbar bewirkt) werden.
  • Um die Dies 204p voneinander zu trennen, wie in 8 dargestellt, kann der gedünnte Träger 202t (oder mit anderen Worten das Oberflächengebiet 204f) auf einem Quellband 710 montiert werden (z.B. kann das Band auf die Rückseitenmetallisierung 310, 310p des gedünnten Trägers 202t laminiert sein). Das Quellband 710 kann am Außenrahmen 714 fixiert werden. Der Hilfsträger 702 (z.B. der Glasträger) kann (z.B. über Veraschung des Klebers durch den Glasträger über einen Laserstrahl) von der Vorderseite abgenommen werden. Bei einem Expansionsprozess wird ein Abstand zwischen den Dies 204p generiert und der Innenrahmen 712 kann an dem Quellband 710 fixiert werden. Danach kann das Quellband 710 über Ultraviolettlicht gehärtet werden, und das Quellband 710 mit den angebrachten Dies 204p kann für Versand und Empfang bereit sein.
  • Gemäß verschiedenen Ausführungsformen können die mit dem hier beschriebenen Prozessfluss ausgebildeten Dies 204 aufgrund des Entfernens der Laserbeschädigung 206 eine hohe Bruchfestigkeit aufweisen. Der hier beschriebene Prozessfluss kann mit einer Rückseitenmetallabscheidung und einer Rückseitenmetallstrukturierung kompatibel sein. Der hier beschriebene Prozessfluss kann einen von einer topologischen Stufe freien Rückseitenstrukturierungsprozess bereitstellen. Der hierin beschriebene Prozessfluss kann Metallabscheidung auf den Die-Seitenwänden während der Rückseitenbearbeitung leicht verhindern. Der hier beschriebene Prozessfluss bewirkt möglicherweise keine Ausbreitung von Kantenrissen in den Wafer (oder mit anderen Worten in den Trägere). Der hier beschriebene Prozessfluss kann ultradünne Ritzlinien beispielsweise mit einer Breite von unter etwa 20 µm bereitstellen.
  • Gemäß verschiedenen Ausführungsformen können die Dies 204p eine beliebige geeignete Struktur für eine gewünschte Anwendung enthalten. Die Dies 204p können als ultradünne MOSFETs konfiguriert sein, z.B. mit einem Kupferrückseitenmetall. Die Dies 204p können als ein RF-ID-Bauelement für RF-ID-Anwendungen, Tagging usw. konfiguriert sein. Die Identifikationschips können in Dokumente, Papiere, Nachrichten usw. (beispielsweise ohne Rückseitenmetallisierung) laminiert werden. Die Dies 204p können als ultradünne IGBTs konfiguriert sein, z.B. mit einem Kupferrückseitenmetall.
  • Gemäß verschiedenen Ausführungsformen kann in dem Fall, dass das Oberflächengebiet 204f des Trägers 202 nicht hochdotiert ist oder mit anderen Worten für Infrarotlicht ausreichend transparent ist, ein ähnlicher Prozessfluss durch Stealth-Dicing von der Vorderseite (z.B. hinunter auf 150 µm) realisiert werden, bevor der Träger 202 auf einem Hilfsträger 710 montiert wird. In diesem Fall wird möglicherweise nur ein Schleifprozess für das Entfernen der Laserbeschädigung verwendet.
  • Nachfolgend werden verschiedene Beispiele unter Bezugnahme auf die oben beschriebenen Figuren bereitgestellt.
  • Beispiel 1 ist ein Verfahren 100 für das Bearbeiten eines Trägers 202, wobei das Verfahren Folgendes beinhaltet: Ausbilden einer Anordnung von Defekten 206 im Träger 202, wobei ein Oberflächengebiet 204f des Trägers 202 über der Anordnung von Defekten 206 an einer ersten Oberfläche 202f des Trägers 202 angeordnet ist, wobei die Anordnung von Defekten 206 konfiguriert ist zum Generieren einer Rissstruktur 208, die sich von der Anordnung von Defekten 206 in das Oberflächengebiet 204f erstreckt; teilweises Entfernen des Trägers 202, um die Anordnung von Defekten 206 zu entfernen; und (z.B. danach) Trennen des Oberflächengebiets 204f des Trägers 202 in mehrere Oberflächengebietsabschnitte 204p entlang der Rissstruktur 208. Das Oberflächengebiet 204f des Trägers 202 (nach dem teilweisen Entfernen des Trägers 202, um die Anordnung von Defekten 206 zu entfernen) kann als ein dünner oder ultradünner Träger 202t angesehen werden, z.B. mit einer geringeren Dicke als der Träger 202, bevor die Anordnung von Defekten 206 entfernt wird, z.B. unter etwa 50 µm. Der dünne oder ultradünne Träger 202t enthält die mehreren Oberflächengebietsabschnitte 204p, wobei die Risse der Rissstruktur 208 zwischen jeweiligen benachbarten Oberflächengebietsabschnitten 204p angeordnet sind. Für den Fall, dass der Träger 202 ein Wafer ist, kann das Oberflächengebiet 204f des Trägers 202 (nach dem teilweisen Entfernen des Trägers 202, um die Anordnung von Defekten 206 zu entfernen) als ein dünner oder ultradünner Wafer 202t angesehen werden, z.B. mit einer geringeren Dicke als der Träger 202, bevor die Anordnung von Defekten 206 entfernt wird, z.B. unter etwa 50 µm. In diesem Fall können die Oberflächengebietsabschnitte 204p üblicherweise als Chips oder Dies angesehen werden. Veranschaulichend kann das Verfahren 100 ein Trennprozess (auch als ein Vereinzelungs- oder Dicing-Prozess bezeichnet) zum Trennen der Oberflächengebietsabschnitte 204p voneinander angesehen werden (oder mit anderen Worten Vereinzeln der Oberflächengebietsabschnitte 204p oder zum Zerlegen des Oberflächengebiets 204f in die Oberflächengebietsabschnitte 204p).
  • In Beispiel 2 kann das Verfahren von Beispiel 1 optional beinhalten, dass der Träger 202 Halbleitermaterial enthält oder daraus besteht.
  • In Beispiel 3 kann das Verfahren von Beispiel 1 oder 2 optional beinhalten, dass das Oberflächengebiet 204f Halbleitermaterial enthält oder daraus besteht.
  • In Beispiel 4 kann das Verfahren von Beispiel 3 optional beinhalten, dass das Oberflächengebiet 204f eine Epitaxialschicht aus Halbleitermaterial enthält oder daraus besteht.
  • In Beispiel 5 kann das Verfahren von Beispiel 3 oder 4 optional beinhalten, dass das Halbleitermaterial des Oberflächengebiets 204f mit einer Dotierstoffkonzentration über 1016 cm-3 (Dotierstoffatome pro Kubikzentimeter) dotiert ist.
  • In Beispiel 6 kann das Verfahren nach einem der Beispiele 2 bis 5 optional beinhalten, dass das Halbleitermaterial Silizium enthält oder daraus besteht.
  • In Beispiel 7 kann das Verfahren nach einem der Beispiele 1 bis 6 optional beinhalten, dass das Ausbilden einer Anordnung von Defekten 206 das Generieren mehrerer Defekte 206d im Träger 202 über einen fokussierten Laserstrahl 502b beinhaltet. Die mehreren Defekte 206d können über Stealth-Dicing generiert werden.
  • In Beispiel 8 kann das Verfahren nach einem der Beispiele 1 bis 7 optional beinhalten, dass das Ausbilden einer Anordnung von Defekten 206 das Generieren mehrerer Defekte 206d in einem ersten Anordnungslevel 505a und das Generieren mehrerer Defekte in einem von dem ersten Anordnungslevel 505a verschiedenen zweiten Anordnungslevel 505b umfasst. Die mehreren Defekte 206d können über Stealth-Dicing generiert werden.
  • In Beispiel 9 kann das Verfahren von Beispiel 8 optional beinhalten, dass eine erste Distanz zwischen dem ersten Anordnungslevel 505a und der ersten Oberfläche 202f des Trägers 202 kleiner ist als eine zweite Distanz zwischen dem zweiten Anordnungslevel 505b und der ersten Oberfläche 202f des Trägers 202, und dass die mehreren Defekte 206d im zweiten Anordnungslevel 505b nach dem Ausbilden der mehreren Defekte 206d im ersten Anordnungslevel 505a ausgebildet werden.
  • In Beispiel 10 kann das Verfahren nach einem der Beispiele 1 bis 9 optional beinhalten, dass jeder Defekt 206d der Anordnung von Defekten 206 amorphisiertes Material (z.B. amorphes Silizium) des Trägers 202 umfasst, von kristallinem Material (z.B. kristallinem Silizium) des Trägers 202 umgeben. Gemäß verschiedenen Ausführungsformen kann der Träger 202 ein einkristalliner Träger sein, so dass die Anordnung von Defekten 206 amorphisiertes Material (z.B. amorphes Silizium) des Trägers 202 enthält, von einkristallinem Material (z.B. einkristallinem Silizium) des Trägers 202 umgeben.
  • In Beispiel 11 kann das Verfahren nach einem der Beispiele 1 bis 10 optional beinhalten, dass die Anordnung von Defekten 206 ein vordefiniertes Muster aufweist, das mehrere Trennlinien 111, 113 definiert, zum Trennen des Oberflächengebiets 204f des Trägers 202 in die mehreren Oberflächengebietsabschnitte 204p. Die Trennlinien 111, 113 können auch als Ritzlinien bezeichnet werden.
  • In Beispiel 12 kann das Verfahren nach einem der Beispiele 1 bis 11 optional beinhalten, dass das teilweise Entfernen des Trägers 202 das Exponieren einer zweiten Oberfläche 204b des Oberflächengebiets 204f gegenüber der ersten Oberfläche 202f beinhaltet.
  • In Beispiel 13 kann das Verfahren von Beispiel 12 optional (z.B. vor dem Trennen des Oberflächengebiets 204f in mehrere Oberflächengebietsabschnitte 204p) weiterhin das Ausbilden einer Metallisierungsstruktur 310, 310p auf der exponierten zweiten Oberfläche 204b des Oberflächengebiets 204f beinhalten.
  • In Beispiel 14 kann das Verfahren von Beispiel 13 optional beinhalten, dass das Ausbilden einer Metallisierungsstruktur 310, 310p das Ausbilden mindestens einer Metallisierungsschicht 310 und das Strukturieren der mindestens einen Metallisierungsschicht 310p gemäß der Rissstruktur 208 beinhaltet.
  • In Beispiel 15 kann das Verfahren von Beispiel 14 optional beinhalten, dass das Strukturieren der Metallisierungsschicht 310p gemäß der Rissstruktur 208 das teilweise Entfernen der Metallisierungsschicht 310 umfasst, um einen oder mehrere Oberflächenbereiche 402b der zweiten Oberfläche 204b des Oberflächengebiets 204f bei der Rissstruktur 208 zu exponieren.
  • In Beispiel 16 kann das Verfahren nach einem der Beispiele 1 bis 15 optional weiterhin das Kleben des Trägers 202 an einen Hilfsträger 702 beinhaltet, wobei das Oberflächengebiet 204f des Trägers 202 dem Hilfsträger 710 zugewandt ist und wobei eine Rückseite 202b des Trägers 202 exponiert ist.
  • In Beispiel 17 kann das Verfahren von Beispiel 16 optional beinhalten, dass das teilweise Entfernen des Trägers 202 das Dünnen des Trägers 202 von der Rückseite 202b aus beinhaltet.
  • In Beispiel 18 kann das Verfahren von Beispiel 17 optional beinhalten, dass das Dünnen des Trägers 202 das Schleifen des Trägers 202 beinhaltet. Das Schleifen des Trägers 202 kann über Polieren, z.B. chemisch-mechanisches Polieren oder irgendeinen anderen geeigneten Schleifprozess, durchgeführt werden. Der Träger 202 kann von der Rückseite 202b des Trägers 202 aus gedünnt werden. Gemäß verschiedenen Ausführungsformen können die Vorderseite 202f des Trägers 202 und/oder das Oberflächengebiet 204f ohne Weiteres bearbeitet werden, z.B. einschließlich einer oder mehrerer elektronischer Strukturen.
  • In Beispiel 19 kann das Verfahren von Beispiel 17 oder 18 optional beinhalten, dass das Dünnen des Trägers 202 das Reduzieren einer Dicke des Trägers 202 auf unter 50 µm beinhaltet.
  • In Beispiel 20 kann das Verfahren nach einem der Beispiele 1 bis 19 optional weiterhin vor dem Ausbilden einer Anordnung von Defekten 206 im Träger 202 das Dünnen des Trägers auf eine Dicke von unter 300 µm beinhalten.
  • In Beispiel 21 kann das Verfahren von einem der Beispiele 1 bis 20 optional beinhalten, dass das Trennen des Oberflächengebiets 204f des Trägers das Anbringen des Oberflächengebiets 204f an einem Quellband 710 und das Expandieren des Quellbands 710 umfasst, um die mehreren Oberflächengebietsabschnitte 204p lateral voneinander zu trennen.
  • Beispiel 22 ist ein Verfahren 100 für das Bearbeiten eines Trägers 202, wobei das Verfahren Folgendes beinhaltet: Ausbilden einer Anordnung von Defekten 206 in einem Stützgebiet 204b des Trägers 202, wobei die Anordnung von Defekten 206 konfiguriert ist zum Generieren einer Rissstruktur 208, die sich in ein an einer Vorderseite 202f des Trägers 202 über dem Stützgebiet 204b angeordnetes Oberflächengebiet 204f des Trägers 202 erstreckt, wobei die Rissstruktur 208 mehrere Trennlinien 111, 113 zum Trennen des Oberflächengebiets 204f des Trägers 202 in mehrere Oberflächengebietsabschnitte 204p definiert; Dünnen des Trägers 202 von einer Rückseite 202b des Trägers 202 gegenüber der Vorderseite 202f, um die Anordnung von Defekten 206 zu entfernen; und Trennen der mehreren Oberflächengebietsabschnitte 204p des Oberflächengebiets 204f voneinander entlang der Trennlinien 111, 113.
  • Beispiel 23 ist ein Träger 202, der Folgendes enthält: ein Stützgebiet 204b und ein über dem Stützgebiet 204b angeordnetes Oberflächengebiet 204f, wobei das Oberflächengebiet 204f eine obere Oberfläche 202f des Trägers 202 bereitstellt; eine Anordnung von Defekten 206, die in dem Stützgebiet 204b des Trägers 202 angeordnet ist; und eine Rissstruktur 208, die sich von der Anordnung von Defekten 206 in das Oberflächengebiet 204f erstreckt.
  • In Beispiel 24 kann der Träger 202 von Beispiel 23 optional beinhalten, dass das Oberflächengebiet 204f eine Dicke von unter 50 µm aufweist.
  • In Beispiel 25 kann der Träger 202 von Beispiel 23 oder 24 optional beinhalten, dass das Oberflächengebiet 204f dotiertes Halbleitermaterial enthält. Das Halbleitermaterial kann Silizium enthalten oder sein.
  • In Beispiel 26 kann der Träger 202 von einem der Beispiele 23 bis 25 optional beinhalten, dass die Anordnung von Defekten 206 mehrere in einem ersten Anordnungslevel 505a und in einem von dem ersten Anordnungslevel 505a verschiedenen zweiten Anordnungslevel 505b angeordnete Defekte 206d umfasst.
  • In Beispiel 27 kann der Träger 202 von Beispiel 26 optional beinhalten, dass eine erste Distanz zwischen dem ersten Anordnungslevel 505a und der Oberfläche 202f des Trägers 202 kleiner ist als eine zweite Distanz zwischen dem zweiten Anordnungslevel 505b und der Oberfläche 202f des Trägers 202.
  • In Beispiel 28 kann der Träger 202 von Beispiel 26 oder 27 optional beinhalten, dass die Defekte 206d der Anordnung von Defekten 206 in einem vordefinierten Muster angeordnet sind, das mehrere Trennlinien 111, 113 zum Trennen des Oberflächengebiets 204f des Trägers 202 in die mehreren Oberflächengebietsabschnitte 204p definiert.
  • In Beispiel 29 kann der Träger 202 von einem der Beispiele 23 bis 28 optional beinhalten, dass jeder Defekt 206d der Anordnung von Defekten 206 amorphes Material des Körpergebiets 204b des Trägers 202 enthält, von einem einkristallinen Material des Körpergebiets 204b des Trägers 202 umgeben.
  • Das Beispiel 30 ist eine Trägeranordnung einschließlich eines Hilfsträgers 702 und eines Trägers 202 von einem der Beispiele 23 bis 29, auf dem Hilfsträger 702 montiert.
  • Das Beispiel 31 ist ein Verfahren 100 für das Bearbeiten eines Trägers 202, wobei das Verfahren Folgendes beinhaltet: Ausbilden einer Anordnung von Defekten 206 in einer Stützschicht 204b des Trägers 202, wobei eine Oberflächenschicht 204f des Trägers 202 über der Stützschicht 204b angeordnet ist, wobei die Anordnung von Defekten 206 konfiguriert ist zum Generieren einer Rissstruktur 208, die sich von der Stützschicht 204b in die Oberflächenschicht 204f des Trägers 202 erstreckt; Entfernen der Stützschicht 204b, um die Anordnung von Defekten 206 zu entfernen und die Oberflächenschicht 204f zu exponieren; und Trennen der Oberflächenschicht 204f des Trägers 202 in mehrere Oberflächenschichtabschnitte 204p entlang der Rissstruktur 208.
  • Das Beispiel 32 ist ein Verfahren 100 für das Bearbeiten eines Trägers 202, wobei das Verfahren Folgendes beinhaltet: Ausbilden einer Anordnung von Defekten 206 in einem Stützgebiet 204b des Trägers 202, wobei ein Oberflächengebiet 204f des Trägers 202 über dem Stützgebiet 204b angeordnet ist, wobei die Anordnung von Defekten 206 konfiguriert ist zum Generieren einer Rissstruktur 208, die sich von dem Stützgebiet 204b in das Oberflächengebiet 204a des Trägers 202 erstreckt; Entfernen des Stützgebiets 204b, um die Anordnung von Defekten 206 zu entfernen; und Trennen des Oberflächengebiets 204f des Trägers 202 in mehrere Oberflächengebietsabschnitte 204p entlang der Rissstruktur 208.
  • Das Beispiel 33 ist ein Träger 202t, der Folgendes enthält: eine Rissstruktur 208, die sich von einer Vorderseite 202f des Trägers 202t durch den Träger 202t zu einer Rückseite 204b des Trägers 202t erstreckt, wobei die Rissstruktur 208 mehrere Abschnitte 204p des Trägers 202t voneinander trennt; wobei der Träger 202t eine Dicke von unter 50 µm aufweist und eine an der Rückseite 204b des Trägers 202t angeordnete Metallisierungsstruktur 310, 310p enthält.
  • Das Beispiel 34 ist eine Trägeranordnung, die Folgendes enthält: ein Quellband 710; einen Träger 202t, der auf dem Quellband 710 angeordnet ist, wobei der Träger 202t eine Dicke unter 50 µm aufweist, wobei der Träger 202t eine Rissstruktur 208 enthält, die sich von einer Vorderseite 202f des Trägers 202t durch den Träger 202t zu einer Rückseite 204b des Trägers 202t erstreckt, wobei die Rissstruktur 208 mehrere Trägerabschnitte 204p des Trägers 202t voneinander trennt; und wobei der Träger 202t eine an der Rückseite 204b des Trägers 202t angeordnete Metallisierungsstruktur 310, 310p umfasst.
  • Wenngleich die Erfindung unter Bezugnahme auf spezifische Ausführungsformen besonders gezeigt und beschrieben worden ist, versteht der Fachmann, dass daran verschiedene Änderungen hinsichtlich Form und Detail vorgenommen werden können, ohne von dem Gedanken und Schutzbereich der Erfindung, wie durch die beigefügten Ansprüche definiert, abzuweichen. Der Schutzbereich der Erfindung wird somit durch die beigefügten Ansprüche angegeben, und alle Änderungen, die innerhalb der Bedeutung und des Äquivalenzbereichs der Ansprüche liegen, sollen deshalb eingeschlossen sein.

Claims (20)

  1. Verfahren (100) für die Bearbeitung eines Trägers (202), wobei das Verfahren Folgendes umfasst: Ausbilden einer Anordnung von Defekten (206) im Träger (202), wobei ein Oberflächengebiet (204f) des Trägers (202) über der Anordnung von Defekten (206) an einer ersten Oberfläche (202f) des Trägers (202) angeordnet ist, wobei die Anordnung von Defekten (206) konfiguriert ist zum Generieren einer Rissstruktur (208), die sich von der Anordnung von Defekten (206) in das Oberflächengebiet (204f) erstreckt; teilweises Entfernen des Trägers (202), um die Anordnung von Defekten (206) zu entfernen; und Trennen des Oberflächengebiets (204f) des Trägers (202) in mehrere Oberflächengebietsabschnitte (204p) entlang der Rissstruktur (208).
  2. Verfahren nach Anspruch 1, wobei das Oberflächengebiet (204f) Halbleitermaterial umfasst.
  3. Verfahren nach Anspruch 2, wobei das Halbleitermaterial mit einer Dotierstoffkonzentration größer als 1016 cm-3 dotiert ist.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei das Ausbilden einer Anordnung von Defekten (206) das Generieren mehrerer Defekte (206d) in dem Träger (202) über einen fokussierten Laserstrahl (502b) umfasst.
  5. Verfahren nach einem der Ansprüche 1 bis 4, wobei das Ausbilden einer Anordnung von Defekten (206) das Generieren mehrerer Defekte (206d) in einem ersten Anordnungslevel (505a) und das Generieren mehrerer Defekte in einem von dem ersten Anordnungslevel (505a) verschiedenen zweiten Anordnungslevel (505b) umfasst.
  6. Verfahren nach Anspruch 5, wobei eine erste Distanz zwischen dem ersten Anordnungslevel (505a) und der ersten Oberfläche (202f) des Trägers (202) kleiner ist als eine zweite Distanz zwischen dem zweiten Anordnungslevel (505b) und der ersten Oberfläche (202f) des Trägers (202), wobei die mehreren Defekte (206d) im zweiten Anordnungslevel (505b) nach dem Ausbilden der mehreren Defekte (206d) im ersten Anordnungslevel (505a) ausgebildet werden.
  7. Verfahren nach einem der Ansprüche 1 bis 6, wobei jeder Defekt (206d) der Anordnung von Defekten (206) amorphisiertes Material des Trägers (202) umfasst, von kristallinem Material des Trägers (202) umgeben.
  8. Verfahren nach einem der Ansprüche 1 bis 7, wobei das teilweise Entfernen des Trägers (202) das Exponieren einer zweiten Oberfläche (204b) des Oberflächengebiets (204f) gegenüber der ersten Oberfläche (202f) umfasst.
  9. Verfahren nach Anspruch 8, weiterhin umfassend: Ausbilden einer Metallisierungsstruktur (310, 310p) auf der exponierten zweiten Oberfläche (204b) des Oberflächengebiets (204f).
  10. Verfahren nach Anspruch 9, wobei das Ausbilden einer Metallisierungsstruktur (310, 310p) das Ausbilden mindestens einer Metallisierungsschicht (310) und das Strukturieren der mindestens einen Metallisierungsschicht (310p) gemäß der Rissstruktur (208) umfasst.
  11. Verfahren nach einem der Ansprüche 1 bis 10, weiterhin umfassend: Kleben des Trägers (202) an einen Hilfsträger (702), wobei das Oberflächengebiet (204f) des Trägers (202) dem Hilfsträger (710) zugewandt ist und wobei eine Rückseite (202b) des Trägers (202) exponiert ist.
  12. Verfahren nach Anspruch 11, wobei das teilweise Entfernen des Trägers (202) das Dünnen des Trägers (202) von der Rückseite (202b) aus umfasst.
  13. Verfahren nach Anspruch 12, wobei das Dünnen des Trägers (202) das Reduzieren einer Dicke des Trägers (202) auf unter 50 µm umfasst.
  14. Verfahren nach einem der Ansprüche 1 bis 13, weiterhin umfassend: vor dem Ausbilden einer Anordnung von Defekten (206) im Träger (202), Dünnen des Trägers auf eine Dicke unter 300 µm.
  15. Verfahren nach einem der Ansprüche 1 bis 14, wobei das Trennen des Oberflächengebiets (204f) des Trägers das Anbringen des Oberflächengebiets (204f) an einem Quellband (710) und das Expandieren des Quellbands (710) umfasst, um die mehreren Oberflächengebietsabschnitte (204p) voneinander zu trennen.
  16. Trägeranordnung, umfassend einen Hilfsträger (702) und einen auf dem Hilfsträger montierten Träger (202), wobei der Träger Folgendes umfasst: ein Stützgebiet (204b) und ein über dem Stützgebiet (204b) angeordnetes Oberflächengebiet (204f), wobei das Oberflächengebiet (204f) eine obere Oberfläche (202f) des Trägers (202) bereitstellt; eine Anordnung von Defekten (206) die in dem Stützgebiet (204b) des Trägers (202) angeordnet ist; und eine Rissstruktur (208), die sich von der Anordnung von Defekten (206) in das Oberflächengebiet (204f) erstreckt.
  17. Trägeranordnung nach Anspruch 16, wobei das Oberflächengebiet (204f) eine Dicke unter 50 µm aufweist.
  18. Trägeranordnung nach Anspruch 16 oder 17, wobei die Anordnung von Defekten (206) mehrere in einem ersten Anordnungslevel (505a) und in einem von dem ersten Anordnungslevel (505a) verschiedenen zweiten Anordnungslevel (505b) angeordnete Defekte (206d) umfasst.
  19. Träger nach einem der Ansprüche 16 bis 18, wobei jeder Defekt (206d) der Anordnung von Defekten (206) amorphes Material des Körpergebiets (204b) des Trägers (202) umfasst, von einkristallinem Material des Körpergebiets (204b) des Trägers (202) umgeben.
  20. Trägeranordnung, umfassend: ein Quellband (710); einen Träger (202t), der auf dem Quellband (710) angeordnet ist, wobei der Träger (202t) eine Dicke unter 50 µm aufweist, wobei der Träger (202t) eine Rissstruktur (208) umfasst, die sich von einer Vorderseite (202f) des Trägers (202t) durch den Träger (202t) zu einer Rückseite (204b) des Trägers (202t) erstreckt, wobei die Rissstruktur (208) mehrere Abschnitte (204p) des Trägers (202t) voneinander trennt; und wobei der Träger (202t) eine an der Rückseite (204b) des Trägers (202t) angeordnete Metallisierungsstruktur (310, 310p) umfasst.
DE102017106854.6A 2017-03-30 2017-03-30 Trägeranordnung und Verfahren für die Bearbeitung eines Trägers Pending DE102017106854A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102017106854.6A DE102017106854A1 (de) 2017-03-30 2017-03-30 Trägeranordnung und Verfahren für die Bearbeitung eines Trägers
US15/939,921 US10748801B2 (en) 2017-03-30 2018-03-29 Carrier arrangement and method for processing a carrier by generating a crack structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102017106854.6A DE102017106854A1 (de) 2017-03-30 2017-03-30 Trägeranordnung und Verfahren für die Bearbeitung eines Trägers

Publications (1)

Publication Number Publication Date
DE102017106854A1 true DE102017106854A1 (de) 2018-10-04

Family

ID=63525636

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017106854.6A Pending DE102017106854A1 (de) 2017-03-30 2017-03-30 Trägeranordnung und Verfahren für die Bearbeitung eines Trägers

Country Status (2)

Country Link
US (1) US10748801B2 (de)
DE (1) DE102017106854A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10615075B2 (en) * 2018-06-13 2020-04-07 Texas Instruments Incorporated Dicing a wafer
US20210305095A1 (en) * 2020-03-24 2021-09-30 Nxp B.V. Method for forming a packaged semiconductor device
US20230037117A1 (en) * 2021-07-30 2023-02-02 Advanced Semiconductor Engineering, Inc. Method of manufacturing semiconductor structure

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100012632A1 (en) * 2006-09-19 2010-01-21 Hamamatsu Photonics K.K. Laser processing method
US20120100694A1 (en) * 2010-10-21 2012-04-26 Disco Corporation Dividing method for wafer having die bonding film attached to the back side thereof
US20150279740A1 (en) * 2014-03-26 2015-10-01 Infineon Technologies Ag Kerf Preparation for Backside Metallization
JP2017034129A (ja) * 2015-08-03 2017-02-09 株式会社ディスコ 被加工物の加工方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3490060B2 (ja) * 2000-11-17 2004-01-26 山形日本電気株式会社 半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100012632A1 (en) * 2006-09-19 2010-01-21 Hamamatsu Photonics K.K. Laser processing method
US20120100694A1 (en) * 2010-10-21 2012-04-26 Disco Corporation Dividing method for wafer having die bonding film attached to the back side thereof
US20150279740A1 (en) * 2014-03-26 2015-10-01 Infineon Technologies Ag Kerf Preparation for Backside Metallization
JP2017034129A (ja) * 2015-08-03 2017-02-09 株式会社ディスコ 被加工物の加工方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP 2017- 34 129 A (Maschinenübersetzung) *

Also Published As

Publication number Publication date
US10748801B2 (en) 2020-08-18
US20180286735A1 (en) 2018-10-04

Similar Documents

Publication Publication Date Title
DE102014114932B4 (de) Verfahren zum Ausbilden einer gedünnten, gekapselten Chip- oder Halbleiterstruktur mit Dünnung nach Häusung unter Verwendung von Trennstruktur als Stopp
DE102008045747B4 (de) Verfahren zum Herstellen einer integrierten Schaltung einschliesslich dem Vereinzeln eines Halbleiter-Wafers und vereinzelter Halbleiter-Wafer
DE102009006580B4 (de) Verfahren zur Herstellung integrierter Schaltungen und Verfahren zum Vereinzeln eines Halbleiterwafers
DE102014114683B4 (de) Verfahren zur herstellung eines halbleiter-wafers mit einer niedrigen konzentration von interstitiellem sauerstoff
DE69835505T2 (de) Verfahren zur bereitstellung eines getters bei der herstellung von integrierten silizium-auf-isolator-schaltungen
DE102007041885A1 (de) Verfahren zum Zerteilen eines Halbleitersubstrats und Verfahren zum Herstellen einer Halbleiterschaltungsanordnung
DE102013105870A1 (de) Optoelektronischer Halbleiterchip
DE112013006103T5 (de) Metallfolienunterstützte Herstellung von Dünnsilizium-Solarzellen
DE112016000533T5 (de) Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
DE102016224033B4 (de) Bearbeitungsverfahren für einen Wafer
DE102017106854A1 (de) Trägeranordnung und Verfahren für die Bearbeitung eines Trägers
DE102013221822A1 (de) Chip mit Rückseitenmetall und Verfahren zu seiner Herstellung
DE102014111977A1 (de) Trennen von Chips auf einem Substrat
DE102015100671B4 (de) Bauelement mit einem Halbleiterchip, der eine Dicing-Kante und eine Schutzstruktur umfasst
DE102012110603B4 (de) Verfahren zum Trennen von Halbleiter-Dies mittels einer Materialmodifikation
DE102014101283A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102020103732A1 (de) Verfahren mit mechanischem Dicing-Prozess zur Herstellung von MEMS-Bauelementen
DE112018003840T5 (de) Schichtelement-herstellungsverfahren
DE112018003841T5 (de) Schichtelement-herstellungsverfahren
DE102012107409B4 (de) Verfahren zur Herstellung eines Halbleiter-Laserelements
WO2016008805A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauteils und optoelektronisches halbleiterbauteil
DE19840508A1 (de) Verfahren zum Vereinzeln von Halbleiter-Bauelementen
DE102022206411A1 (de) Halbleitervorrichtung und verfahren zur herstellung einer halbleitervorrichtung unter verwendung von mehreren cmp-prozessen
DE102016116241A1 (de) Verfahren zum bearbeiten eines wafers und verfahren zum bearbeiten eines trägers
DE212021000192U1 (de) Halbleiterbauteil-Herstellungsverfahren und Waferstruktur

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021322000

Ipc: H01L0021301000

R016 Response to examination communication
R016 Response to examination communication