JP2006295121A - 薄膜トランジスタを用いた液晶表示装置及びその製造方法 - Google Patents

薄膜トランジスタを用いた液晶表示装置及びその製造方法 Download PDF

Info

Publication number
JP2006295121A
JP2006295121A JP2005360166A JP2005360166A JP2006295121A JP 2006295121 A JP2006295121 A JP 2006295121A JP 2005360166 A JP2005360166 A JP 2005360166A JP 2005360166 A JP2005360166 A JP 2005360166A JP 2006295121 A JP2006295121 A JP 2006295121A
Authority
JP
Japan
Prior art keywords
wiring
gate
electrode
source
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005360166A
Other languages
English (en)
Other versions
JP4516518B2 (ja
Inventor
Yoshikazu Yoshimoto
芳和 好本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Future Vision Inc
Original Assignee
Future Vision Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Future Vision Inc filed Critical Future Vision Inc
Priority to JP2005360166A priority Critical patent/JP4516518B2/ja
Priority to KR1020060012391A priority patent/KR100738168B1/ko
Priority to CN2009100044475A priority patent/CN101499478B/zh
Priority to CN2006100739432A priority patent/CN1835242B/zh
Priority to TW095105781A priority patent/TW200644256A/zh
Priority to US11/375,072 priority patent/US7821604B2/en
Publication of JP2006295121A publication Critical patent/JP2006295121A/ja
Application granted granted Critical
Publication of JP4516518B2 publication Critical patent/JP4516518B2/ja
Priority to US12/886,635 priority patent/US7995180B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B26—HAND CUTTING TOOLS; CUTTING; SEVERING
    • B26B—HAND-HELD CUTTING TOOLS NOT OTHERWISE PROVIDED FOR
    • B26B19/00—Clippers or shavers operating with a plurality of cutting edges, e.g. hair clippers, dry shavers
    • B26B19/02—Clippers or shavers operating with a plurality of cutting edges, e.g. hair clippers, dry shavers of the reciprocating-cutter type
    • B26B19/04—Cutting heads therefor; Cutters therefor; Securing equipment thereof
    • B26B19/044—Manufacture and assembly of cutter blocks
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B26—HAND CUTTING TOOLS; CUTTING; SEVERING
    • B26B—HAND-HELD CUTTING TOOLS NOT OTHERWISE PROVIDED FOR
    • B26B19/00—Clippers or shavers operating with a plurality of cutting edges, e.g. hair clippers, dry shavers
    • B26B19/02—Clippers or shavers operating with a plurality of cutting edges, e.g. hair clippers, dry shavers of the reciprocating-cutter type
    • B26B19/04—Cutting heads therefor; Cutters therefor; Securing equipment thereof
    • B26B19/06—Cutting heads therefor; Cutters therefor; Securing equipment thereof involving co-operating cutting elements both of which have shearing teeth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Forests & Forestry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Mathematical Physics (AREA)
  • Mechanical Engineering (AREA)
  • Optics & Photonics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】薄膜トランジスタを用いた液晶表示装置及びその製造方法において、生産工程を簡素化すると共に、ソース配線とゲート配線の配線抵抗の増加を防ぐ。
【解決手段】絶縁基板１１上に形成された第１の光透過型感光性樹脂１２の開口部に、ゲート電極１３とソース配線２０１’と画素コンタクト層２１’とを形成する。これらの上にゲート絶縁膜１４と半導体層１５とオーミックコンタクト層（ｎ＋半導体層）１６と保護膜１７を形成する。さらに、第２の光透過型感光性樹脂１２’の開口部に、ソース電極１９とドレイン電極１９’と画素電極２１とを形成する。また、第２の光透過型感光性樹脂の開口部に形成されるクロス部接続配線は、ソース配線又はゲート配線と同じく、インクジェット塗布された銀微粒子を含有するインクが焼成されてできた焼成銀である。
【選択図】図２

Description

本発明は、インクジェット塗布により形成されたゲート電極及びソース・ドレイン電極を有する薄膜トランジスタを用いた液晶表示装置及びその製造方法に関する。
アクティブマトリクス型の液晶表示装置に用いられる薄膜トランジスタ（ＴＦＴ）の構成は、基板上に、クロム等の金属膜からなるゲート電極と、ＳｉＮｘからなるゲート絶縁膜と、アモルファスシリコンからなる半導体層と、リン等の不純物をドープしたオーミックコンタクト層と、クロム等の金属膜からなるソース電極及びドレイン電極と、保護膜とが、この順で積層されている。
上記薄膜トランジスタは、多数の薄膜をガラス基板に形成し、その薄膜にフォトリソグラフィ工程を実施することによって製造されている。しかし、薄膜の形成及びパターニングには、スパッタ装置、ＣＶＤ装置及びエッチング装置等の高価かつ低スループットで複雑な真空装置を使用しなければならず、これは工程を非常に複雑にすると共に製造原価を増加させる結果を招く。
そこで、可及的に大気圧雰囲気中で薄膜トランジスタを製造することが下記特許文献１に記載されている。この特許文献１には、薄膜トランジスタのゲート電極膜を、導電材料を含有する液体材料を用いて、インクジェット法によって形成し、また、薄膜トランジスタのソース領域及びドレイン領域を、半導体材料を含有する液体材料を用いて、インクジェット法によって形成することが記載されている。
また、下記特許文献２には、フォトリソ工程を削減し、生産工程を簡略化する手段として、ゲートバスラインとソースバスラインを同層に形成し、画素電極形成時に、画素電極の層にてクロス部にて切断されているソースバスラインを架橋する方法が記載されている。に開示されている。
特開２００３−３１８１９３号公報 特開平９−２６５１１３号公報
上記特許文献１に記載の薄膜トランジスタの製造において、インクジョット法により真空装置の数を減らし生産工程を削減しているが、依然として、その生産工程数が多く、薄膜トランジスタを低廉かつ高スループットで製造することができない。
また、上記特許文献２に記載の方法では、画素電極には、酸化インジウム錫（ＩＴＯ）等の高比抵抗（比抵抗＝１００〜１０００μΩ・ｃｍ）の透明電極材料を用いているため、ソースバスラインを接続する架橋部で大きな抵抗が発生する。
通常、バスラインには、比抵抗＜３μΩ・ｃｍ程度のメタルを用いるが、架橋部の長さをバスラインの長さの５％〜１％程度に設計しても、バスラインの抵抗値は１．３倍〜３倍になる。また、架橋部の長さを５％以下に設計するのは実際問題として不可能である。さらに、比抵抗の低いバスラインのメタルと比抵抗の高いＩＴＯとの間に接触抵抗（コンタクト抵抗）が発生し、架橋部での接触抵抗を更に大きくする。
今後のＬＣＤ−ＴＶの主流となる１００インチクラスも視野に入れた大型、高精細パネルでは、配線抵抗が１％でも増加する方法は使えない。
そこで、本発明は、薄膜トランジスタを用いた液晶表示装置及びその製造方法において、生産工程を簡略化すると共に、ソース配線とゲート配線の配線抵抗を増加させずに、配線抵抗を小さくすることを目的とする。
第１の光透過型感光性樹脂の開口部に、金属微粒子を含有するインクを用いたインクジェット法により、薄膜トランジスタのソース配線及びゲート配線と画素コンタクト層及びクロス部接続配線を除く補助容量配線を同時に形成する。
第２の光透過型感光性樹脂の開口部に、薄膜トランジスタのソース電極及びドレイン電極と画素電極及びクロス部接続配線を、インクジェット法により同時に、夫々別々のインクで形成する。
特に、クロス部接続配線には、ソース配線又はゲート配線と同種の金属微粒子を含有するインクを用いてソース配線又はゲート配線を接続する。
インクジェット配線プロセスを使っているので高価な真空装置（スパッタ装置、メタルエッチング装置）が不要で、製造費用を節減することができる。かつ、製造工程数を大幅に削減しているので、更に大幅に製造費用を削減することができる。また、手順の大幅な短縮により、在庫不要のオンデマンド方式の生産も可能になる。
また、１枚のフォトマスクで、同時に多種類の配線パターンをインクジェット塗布できるように光透過型感光性樹脂を用いてパターニングし、パターニングされた光透過型感光性樹脂は、インクジェット配線用であると共に、エッチングマスクとしても使用できる。
特に、第２の光透過型感光性樹脂の開口部に形成するクロス部接続配線には、ソース配線又はゲート配線と同種の金属微粒子を含有するインクを用いるので、少ないマスク数でも配線抵抗を増加させることがない。
さらに、これまで、配線抵抗を増加させずに、配線抵抗を小さくし、マスク枚数を減らした薄膜トランジスタ（ＴＦＴ）アレイとその製造方法は知られていない。
以下、図面を用いて、本発明の実施例を説明する。
図１は、本発明に係る薄膜トランジスタを用いたアクティブマトリクス型の液晶表示装置の概略図であって、走査線駆動回路１００によって選択された走査線１０１に対応して、データ線駆動回路２００からデータ線２０１を介して薄膜トランジスタ１０にデータ(電圧)が供給される。
薄膜トランジスタ１０は、走査線１０１とデータ線２０１との交差部に設けられ、薄膜トランジスタ１０のゲート電極１３には、走査線１０１が接続され、薄膜トランジスタ１０のソース電極１９には、データ線２０１が接続されている。
薄膜トランジスタ１０のドレイン電極１９’は、液晶素子２０の画素電極２１に接続され、液晶素子２０は、画素電極２１と共通電極２２との間にあって、画素電極２１に供給されるデータ(電圧)により駆動される。なお、データ(電圧)を一時保持するための補助容量２３が、ドレイン電極１９’と補助容量配線２４との間に接続されている。
図２は、図１に示すマトリクス状に配置された薄膜トランジスタ１０の断面図であって、ソース配線２０１’、ゲート電極１３及び画素コンタクト層２１’は、金属微粒子を含有するインクを用いたインクジェット塗布により、絶縁基板（ガラス基板）１１上に形成した第１の光透過型感光性樹脂１２の開口部に形成される。
また、ソース電極１９、ドレイン電極１９’及び画素電極２１は、最後に形成された第２の光透過型感光性樹脂１２’の開口部に、金属微粒子を含有するインクを用いたインクジェット塗布により形成される。
なお、１４はゲート絶縁膜、１５は半導体層、１６はｎ＋半導体層（オーミックコンタクト層）、１７は保護膜である。
図３は、図２に示す薄膜トランジスタ１０のゲート・ソース配線工程であって、まず、洗浄された絶縁基板１１上に第１の光透過型感光性樹脂１２を塗布し、同図（ａ）に示すように、パターン部（ゲート配線１０１’、ソース配線２０１’、補助容量配線２４’、ゲート電極１３及び画素コンタクト層２１’）を形成した第１のフォトマスクを用いて露光・現像・焼成する。
なお、薄膜トランジスタ部の破線Ａ−Ａ’と、配線のクロス部の破線Ｂ−Ｂ’及びＣ−Ｃ’の断面図を同図（ｂ）、（ｃ）に示す。また、配線のクロス部の破線Ｂ−Ｂ’は、ゲート配線１０１’を連続した配線とし、ソース配線２０１’を断続した配線としたが、ゲート配線１０１’を断続した配線とし、ソース配線２０１’を連続した配線としてもよい。この場合の断面図は、破線Ｃ−Ｃ’の断面図と同じになる。
次に、同図（ｂ）に示すように、パターン部以外を撥水処理し、パターン部を親水処理することで、インクジェット塗布による金属微粒子（銀微粒子）を含有するインクがパターン部に集中するように塗布する。その後、パターン部の金属微粒子を含有するインクを本焼成する。なお、補助容量配線２４’は、透明導電体（ＩＴＯ）をインクジェット塗布する。
最後に、同図（ｃ）に示すように、パターン部にＮｉからなるキャップメタル３０として、同じくインクジェット塗布により、インクを塗布して、本焼成する。
図４は、図３に続く薄膜トランジスタの形成工程であって、同図（ａ）に示すように、順次、ＳｉＮｘからなるゲート絶縁膜１４、ａ−Ｓｉの半導体膜（半導体層）１５、ｎ＋半導体膜（オーミックコンタクト層）１６を成膜する。なお、破線Ａ−Ａ’は、同図（ｂ）に示す薄膜トランジスタ部４０の断面図、破線Ｂ−Ｂ’及びＣ−Ｃ’は、配線のクロス部４１の断面図を示す。
次に、レジストを塗布し、同図（ｂ）に示すように、薄膜トランジスタ部４０と配線のクロス部４１とを島状に形成するためのアイランドパターンマスクを用いて、レジストを露光・現像する。なお、薄膜トランジスタのゲート電極１３上はハーフ露光４２する。同図（ｃ）にレジストの現像後の断面図を示す。なお、薄膜トランジスタ部４０の破線Ａ−Ａ’と、配線のクロス部４１の破線Ｂ−Ｂ’及びＣ−Ｃ’の断面図を同図（ｃ）、（ｄ）に示す。
最後に、同図（ｄ）に示すように、ｎ＋半導体膜１６と半導体膜１５とをドライエッチングする。
さらに、図５は、図４に続く薄膜トランジスタの形成工程であって、同図（ａ）の平面図及び同図（ｂ）の断面図に示すように、島状に形成された薄膜トランジスタ部４０と配線のクロス部４１の周囲にレジスト５０をインクジェット塗布により形成する。なお、薄膜トランジスタ部４０の破線Ａ−Ａ’と、配線のクロス部４１の破線Ｂ−Ｂ’及びＣ−Ｃ’の断面図を同図（ｂ）、（ｃ）、（ｄ）に示す。
次に、同図（ｃ）に示すように、ゲート絶縁膜１４をＣＦ4／Ｏ2によりドライエッチング（キャップアッシ）すると共に、ハーフ露光部４２を除去し、ＳＦ6／Ｃｌ2によりハーフ露光部４２におけるｎ＋半導体膜１６をドライエッチングする。
最後に、同図（ｄ）に示すように、レジスト５０を剥離して、ＳｉＮｘからなる保護膜１７を形成する。
図６は、図５に続く画素形成工程であって、まず、第２の光透過型感光性樹脂１２’を塗布し、同図（ａ）に示すように、パターン部（ゲート配線１０１’、ソース配線２０１’、薄膜トランジスタ部４０、配線のクロス部４１）を形成した第２のフォトマスクを用いて露光・現像・焼成する。なお、薄膜トランジスタ部４０の破線Ａ−Ａ’と、配線のクロス部４１の破線Ｂ−Ｂ’及びＣ−Ｃ’の断面図を同図（ｂ）、（ｃ）、（ｄ）に示す。
次に、同図（ｃ）に示すように、保護膜１７及びキャップメタル３０をエッチングした後に、同図（ｄ）に示すように、インクジェット塗布により、ソース電極１９、ドレイン電極１９’、画素電極２１及びクロス部接続配線６０を形成し、本焼成する。なお、ソース電極１９、ドレイン電極１９’は、低抵抗バリアメタルとし、画素電極２１は、透明導電体（ＩＴＯ）とし、クロス部接続配線６０は、銀微粒子を使用する。この平面図を図７に示す。
図７は、図６（ｄ）の平面図であって、図２に示す薄膜トランジスタ１０が、図１に示すように、マトリクス状に配置された場合の平面図である。第２の光透過型感光性樹脂１２’の開口部に、ソース電極１９、ドレイン電極１９’、画素電極２１及びクロス部接続配線６０が形成されている。
図８は、図１に示す薄膜トランジスタ１０の断面図であって、図２に示す薄膜トランジスタ１０の断面図と異なるのは、オーミックコンタクト層（ｎ＋半導体層）１６と保護層１７の構成である。以下、この薄膜トランジスタの製造工程を説明する。まず、ゲート・ソース配線工程は、図３に示す工程と同じで、次の薄膜トランジスタの形成工程を図９に示す。
図９は、図３のゲート・ソース配線工程に続く薄膜トランジスタの形成工程であって、同図（ａ）に示すように、ゲート絶縁膜１４、ａ−Ｓｉ半導体膜１５及び保護膜１７を順次形成する。なお、破線Ａ−Ａ’は、同図（ｂ）に示す薄膜トランジスタ部４０の断面図であり、また、破線Ｂ−Ｂ’及び破線Ｃ−Ｃ’は、同図（ｂ）に示す配線のクロス部４１の断面図である。
次に、図６（ａ）と同様に、第２の光透過型感光性樹脂１２’を塗布し、図９（ｂ）に示すように、ゲート配線１０１’上と、ソース配線２０１’上と、薄膜トランジスタ部４０及び配線のクロス部４１とを島状に形成するための第２のフォトマスクを用いて、露光・現像・焼成する。なお、薄膜トランジスタ部４０と、配線のクロス部４１と、同図（ｃ）に示すように画素コンタクト層２１’上の一部をハーフ露光４２する。
図１０は、図９に続く薄膜トランジスタの形成工程であって、同図（ａ）に示すように、保護膜１７をＤＨＦウエット又はＣＦ4でエッチングする。次に、同図（ｂ）に示すように、半導体膜１５及びハーフ露光部４２をＳＦ6でドライエッチングする。
次に、レジスト１１０を、同図（ｃ）に示すように、薄膜トランジスタ部４０及び配線のクロス部４１以外の領域にインクジェット塗布する。この断面図を同図（ｄ）に示す。
図１１は、図１０に続く薄膜トランジスタの形成工程であって、同図（ａ）に示すように、ゲート絶縁膜１４及び保護膜１７をＣＦ4又はＣ2Ｆ8でドライエッチングする。次に、同図（ｂ）に示すように、Ｐイオンをドープし、オーミックコンタクト層（ｎ＋半導体層）１６を形成する。次に、同図（ｃ）に示すように、レジスト１１０を剥離した後、同図（ｄ）に示すように、キャップメタル３０をＤＨＦで選択エッチングする。
図１２は、図１１に続く薄膜トランジスタの形成工程及び画素電極形成工程であって、同図（ａ）に示すように、ソース電極１９、ドレイン電極１９’、画素電極２１及びクロス部接続配線６０をインクジェット塗布により形成する。この平面図を同図（ｂ）に示す。
図１３は、図１に示す薄膜トランジスタ１０の断面図であって、図８に示す薄膜トランジスタ１０の断面図と異なるのは、第２の光透過型感光性樹脂１２’を省略したことである。以下、この薄膜トランジスタの製造工程を説明する。まず、ゲート・ソース配線工程は、図３に示す工程と同じである。また、次に続く薄膜トランジスタの形成工程は、図９、図１０、図１１（ｂ）に示す工程までは、同じである。図１１（ｂ）に続く工程を図１４に示す。
図１４において、図１１（ｃ）（ｄ）と異なるのは、まず、同図（ａ）に示すように、キャップメタル３０のエッチングを行い、次に、同図（ｂ）に示すように、第２の光透過型感光性樹脂１２’及びレジスト１１０の剥離を行う点である。
図１５は、図１４に続く薄膜トランジスタの形成工程及び画素電極形成工程であって、同図（ａ）に示すように、ソース電極１９、ドレイン電極１９’、画素電極２１及びクロス部接続配線６０をインクジェット塗布により形成する。この平面図を同図（ｂ）に示す。
先の実施例に基づき３２型ワイド、１９２０×ＲＧＢ×１０８０ピクセルのフルハイビジョン（フルＨＤ）対応ＴＦＴアレイを１例として下記（１）〜（３）の仕様で作製した。また、比較例１として公知例に基づき同様の仕様で３２型ワイドＴＦＴアレイを作製した。
（１）ソース配線長：４００ｍｍ、配線幅：１０μｍ、配線材料：銀（Ａｇ）（比抵抗２．５μΩｃｍ）、膜厚：０．５μｍ
（２）ソース配線のクロス部接続配線長：２０μｍ（計１０８０箇所）、接触面積：１０μｍ×１０μｍ（計２１６０箇所）
（３）クロス部接続配線材料：本発明：銀（Ａｇ）（比抵抗２．５μΩｃｍ）、比較例１：ＩＴＯ（比抵抗１００μΩｃｍ）
なお、ストレート配線の抵抗値は２ｋΩであった。
この結果、本発明によるソース配線抵抗は、クロス部接続配線のないストレートのソース配線抵抗に比して１％未満の増加でしかなかった。このようなソース配線の配線抵抗の内訳及び比コンタクト抵抗を比較例と併せて下記表１、表２に示す。
同じく、先の実施例に基づき３２型ワイド、１９２０×ＲＧＢ×１０８０ピクセルのフルハイビジョン（フルＨＤ）対応ＴＦＴアレイを１例として下記（１）〜（３）の仕様で作製した。また、比較例２として、公知例の架橋部（本発明ではクロス部接続配線という）が、銀（Ａｇ）で接続できるように、画素部用のマスクと架橋部用のマスクを別々に作成して同様の仕様で３２型ワイドＴＦＴアレイを作製した。
（１）ソース配線長：４００ｍｍ、配線幅：１０μｍ、配線材料：銀（Ａｇ）（比抵抗２．５μΩｃｍ）、膜厚：０．５μｍ
（２）ソース配線のクロス部接続配線長：２０μｍ（計１０８０箇所）、接触面積：１０μｍ×１０μｍ（計２１６０箇所）
（３）クロス部接続配線材料：本発明：焼成銀（比抵抗２．５μΩｃｍ）、比較例２：スパッタ銀（Ａｇ）（比抵抗２．５μΩｃｍ）
なお、ストレート配線の抵抗値は２ｋΩであった。
この結果、本発明のソース配線抵抗は、クロス部接続配線のないストレートの配線抵抗に比して１％未満の増加でしかなかったが、スパッタ銀（Ａｇ）による接続では１０％を超えて増加した。このようなソース配線抵抗の内訳及び比コンタクト抵抗を比較例２と併せて下記表３、表４に示す。
本発明に係る液晶表示装置の概略図 本発明に係る薄膜トランジスタの断面図 図２に示す薄膜トランジスタのゲート・ソース配線工程図 図３に続く薄膜トランジスタの形成工程図 図４に続く薄膜トランジスタの形成工程図 図５に続く画素形成工程図 図３ないし図６で形成された薄膜トランジスタの平面図 本発明に係る他の薄膜トランジスタの断面図 図８に示す薄膜トランジスタの形成工程図 図９に続く薄膜トランジスタの形成工程図 図１０に続く薄膜トランジスタの形成工程図 図１１に続く薄膜トランジスタの形成工程図と薄膜トランジスタの平面図 本発明に係るさらに他の薄膜トランジスタの断面図 図１３に示す薄膜トランジスタの形成工程図 図１４に続く薄膜トランジスタの形成工程図と薄膜トランジスタの平面図
符号の説明
１０…薄膜トランジスタ、１１…絶縁基板、１２…第１の光透過型感光性樹脂、１２’…第２の光透過型感光性樹脂、１３…ゲート電極、１４…ゲート絶縁膜、１５…半導体層(アモルファスシリコン)、１６…オーミックコンタクト層(ｎ＋半導体層)、１７…保護膜、１９…ソース電極、１９’…ドレイン電極、２０…液晶素子、２１…画素電極、２１’…画素コンタクト層、２２…共通電極、２３…補助容量、２４…補助容量配線、２４’…補助容量配線、４０…薄膜トランジスタ部、４１…クロス部、４２…ハーフ露光部、５０…レジスト、６０…クロス部接続配線、１００…走査線駆動回路、１０１…走査線、１０１’…ゲート配線、１１０…レジスト、２００…データ線駆動回路、２０１…データ線、２０１’…ソース配線

Claims (12)

  1. 絶縁基板上に、ゲート電極、ゲート絶縁膜、半導体層、オーミックコンタクト層、ソース電極、ドレイン電極、保護膜を順次形成した薄膜トランジスタと、前記薄膜トランジスタをマトリクス状に配置し、ゲート電極が形成されているゲート配線と、ソース電極に接続されるソース配線と、ゲート配線又はソース配線にクロス部接続配線とを備えた液晶表示装置において、
    前記ゲート配線、ソース配線、クロス部接続配線のうち、少なくともゲート配線とソース配線は、光透過型感光性樹脂の開口部に形成されていることを特徴とする液晶表示装置
  2. 前記ゲート配線、ソース配線、クロス部接続配線は、焼成銀であることを特徴とする請求項１に記載の液晶表示装置
  3. 絶縁基板上に、ゲート電極、ゲート絶縁膜、半導体層、オーミックコンタクト層、ソース電極、ドレイン電極、保護膜を順次形成した薄膜トランジスタと、前記薄膜トランジスタをマトリクス状に配置し、ドレイン電極に画素コンタクト層を介して接続される画素電極と、ゲート電極が形成されているゲート配線と、ソース電極に接続されるソース配線と、補助容量に接続される補助容量配線と、ゲート配線とソース配線のいずれか一方の配線と補助容量配線にクロス部接続配線とを備えた液晶表示装置において、
    前記画素コンタクト層、ゲート配線、ソース配線、クロス部接続配線を除く補助容量配線は、光透過型感光性樹脂の開口部に形成されていることを特徴とする液晶表示装置
  4. 前記オーミックコンタクト層は、ｎ＋層であることを特徴とする請求項３に記載の液晶表示装置
  5. 前記オーミックコンタクト層は、半導体層をイオンドープしたｎ＋層であることを特徴とする請求項３に記載の液晶表示装置
  6. 前記画素コンタクト層、ゲート配線、ソース配線、クロス部接続配線を除く補助容量配線は、インクジェット塗布にて、光透過型感光性樹脂の開口部に形成されていることを特徴とする請求項３に記載の液晶表示装置
  7. 前記ソース電極、ドレイン電極、画素電極、クロス部接続配線は、インクジェット塗布にて形成されていることを特徴とする請求項３に記載の液晶表示装置
  8. 前記補助容量配線と画素電極は、透明導電体をインクジェット塗布することにより形成されていることを特徴とする請求項３に記載の液晶表示装置
  9. 絶縁基板上に、ゲート電極、ゲート絶縁膜、半導体層、オーミックコンタクト層、ソース電極、ドレイン電極、保護膜を順次形成した薄膜トランジスタと、前記薄膜トランジスタをマトリクス状に配置し、ドレイン電極に画素コンタクト層を介して接続される画素電極と、ゲート電極が形成されているゲート配線と、ソース電極に接続されるソース配線と、補助容量に接続される補助容量配線と、ゲート配線とソース配線のいずれか一方の配線と補助容量配線にクロス部接続配線とを備えた液晶表示装置の製造方法において、
    前記画素コンタクト層、ゲート配線、ソース配線、クロス部接続配線を除く補助容量配線は、フォトマスクで、これら層及び配線を同時にパターン形成した光透過型感光性樹脂の開口部に、インクジェット塗布にて、同一層に同時に形成されることを特徴とする液晶表示装置の製造方法
  10. 前記画素コンタクト層、ゲート配線、ソース配線、クロス部接続配線を除く補助容量配線は、第１のフォトマスクで、これら層及び配線を同時にパターン形成した第１の光透過型感光性樹脂の開口部に、インクジェット塗布にて、同一層に同時に形成され、
    前記ソース電極、ドレイン電極、画素電極、クロス部接続配線は、第２のフォトマスクで、これら電極及び配線を同時にパターン形成した第２の光透過型感光性樹脂の開口部に、インクジェット塗布にて、同一層に同時に形成されることを特徴とする請求項９に記載の液晶表示装置の製造方法
  11. 前記第２のフォトマスクで形成された第２の光透過型感光性樹脂は、ソース電極、ドレイン電極、画素電極、クロス部接続配線をインクジェット塗布するための開口部として使用されると共に、同時に、薄膜トランジスタ形成のためのエッチングマスクとしても使用されることを特徴とする請求項１０に記載の液晶表示装置の製造方法
  12. 前記画素コンタクト層、ゲート配線、ソース配線及びクロス部接続配線を除く補助容量配線は、第１のフォトマスクで、これら層及び配線を同時にパターン形成した光透過型感光性樹脂の開口部に、インクジェット塗布にて、同一層に同時に形成され、
    前記ソース電極、ドレイン電極、画素電極、クロス部接続配線は、第２のフォトマスクで、これら電極及び配線を同時にパターン形成した保護膜の開口部に、インクジェット塗布にて、同一層に同時に形成されることを特徴とする請求項９に記載の液晶表示装置の製造方法
JP2005360166A 2005-03-15 2005-12-14 薄膜トランジスタを用いた液晶表示装置及びその製造方法 Expired - Fee Related JP4516518B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2005360166A JP4516518B2 (ja) 2005-03-15 2005-12-14 薄膜トランジスタを用いた液晶表示装置及びその製造方法
KR1020060012391A KR100738168B1 (ko) 2005-03-15 2006-02-09 박막 트랜지스터를 이용한 액정 표시 장치 및 그 제조 방법
CN2006100739432A CN1835242B (zh) 2005-03-15 2006-02-10 利用了薄膜晶体管的液晶显示装置及其制造方法
CN2009100044475A CN101499478B (zh) 2005-03-15 2006-02-10 利用了薄膜晶体管的液晶显示装置
TW095105781A TW200644256A (en) 2005-03-15 2006-02-21 Liquid crystal display device using thin-film transistor and method for manufacturing the same
US11/375,072 US7821604B2 (en) 2005-03-15 2006-03-15 Liquid crystal display device comprising a crossing portion connecting line and a light transmission type photosensitive resin having openings
US12/886,635 US7995180B2 (en) 2005-03-15 2010-09-21 Method for manufacturing liquid crystal display device comprising a crossing portion connecting line and a light transmission type photosensitive resin having openings

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005073030 2005-03-15
JP2005360166A JP4516518B2 (ja) 2005-03-15 2005-12-14 薄膜トランジスタを用いた液晶表示装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2006295121A true JP2006295121A (ja) 2006-10-26
JP4516518B2 JP4516518B2 (ja) 2010-08-04

Family

ID=37009582

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005360166A Expired - Fee Related JP4516518B2 (ja) 2005-03-15 2005-12-14 薄膜トランジスタを用いた液晶表示装置及びその製造方法

Country Status (4)

Country Link
US (2) US7821604B2 (ja)
JP (1) JP4516518B2 (ja)
KR (1) KR100738168B1 (ja)
TW (1) TW200644256A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7392129B2 (ja) 2019-10-07 2023-12-05 エイエムエス－オスラム インターナショナル ゲーエムベーハー 表示デバイスおよび表示ユニット

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7868959B2 (en) * 2006-11-21 2011-01-11 Hitachi Displays, Ltd. Liquid crystal display device having common electrodes formed over the main face of an insulating substrate and made of a coating type electroconductive film inside a bank to regulate the edges thereof
TWI616707B (zh) 2008-11-28 2018-03-01 半導體能源研究所股份有限公司 液晶顯示裝置
KR101361925B1 (ko) * 2010-07-07 2014-02-21 엘지디스플레이 주식회사 저저항배선 구조를 갖는 박막 트랜지스터 기판 및 그 제조 방법
KR101899481B1 (ko) 2011-12-23 2018-09-18 삼성전자주식회사 전자 장치의 배선 형성 방법
JP6411063B2 (ja) * 2014-05-07 2018-10-24 キヤノンメディカルシステムズ株式会社 磁気共鳴イメージング装置及びｓａｒ算出方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006251120A (ja) * 2005-03-09 2006-09-21 Seiko Epson Corp 画素構造、アクティブマトリクス基板、アクティブマトリクス基板の製造方法、電気光学装置、並びに電子機器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03249735A (ja) * 1990-02-28 1991-11-07 Sanyo Electric Co Ltd 薄膜トランジスタの製造方法
JPH05119332A (ja) * 1991-10-30 1993-05-18 Sanyo Electric Co Ltd 液晶表示装置
JP2687917B2 (ja) * 1995-02-20 1997-12-08 日本電気株式会社 半導体装置の製造方法
JPH09265113A (ja) 1996-03-28 1997-10-07 Nec Corp アクティブマトリクス型液晶表示装置およびその製造方 法
JP3622934B2 (ja) 1996-07-31 2005-02-23 エルジー フィリップス エルシーディー カンパニー リミテッド 薄膜トランジスタ型液晶表示装置
JP4643774B2 (ja) * 1997-10-18 2011-03-02 三星電子株式会社 液晶表示装置及びその製造方法
JP4674926B2 (ja) * 1999-02-12 2011-04-20 エーユー オプトロニクス コーポレイション 液晶ディスプレイパネル及びその製造方法
JP2000267140A (ja) * 1999-03-16 2000-09-29 Fujitsu Ltd 液晶表示装置の製造方法
JP2003318193A (ja) 2002-04-22 2003-11-07 Seiko Epson Corp デバイス、その製造方法及び電子装置
KR100966420B1 (ko) * 2003-06-30 2010-06-28 엘지디스플레이 주식회사 폴리실리콘 액정표시소자 및 그 제조방법
US7372513B2 (en) * 2003-12-30 2008-05-13 Lg.Philips Lcd Co., Ltd. Liquid crystal display device and method for fabricating the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006251120A (ja) * 2005-03-09 2006-09-21 Seiko Epson Corp 画素構造、アクティブマトリクス基板、アクティブマトリクス基板の製造方法、電気光学装置、並びに電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7392129B2 (ja) 2019-10-07 2023-12-05 エイエムエス－オスラム インターナショナル ゲーエムベーハー 表示デバイスおよび表示ユニット

Also Published As

Publication number Publication date
KR100738168B1 (ko) 2007-07-10
US20110014841A1 (en) 2011-01-20
US7995180B2 (en) 2011-08-09
TWI299212B (ja) 2008-07-21
KR20060101227A (ko) 2006-09-22
US7821604B2 (en) 2010-10-26
TW200644256A (en) 2006-12-16
US20060208624A1 (en) 2006-09-21
JP4516518B2 (ja) 2010-08-04

Similar Documents

Publication Publication Date Title
JP4994014B2 (ja) フラットパネルディスプレイに使用される薄膜トランジスタの製造方法
TWI567800B (zh) 平面顯示設備及製造其之方法
US7507594B2 (en) Contact portion and manufacturing method thereof, thin film transistor array panel and manufacturing method thereof
JP4519759B2 (ja) Ｔｆｔ−ｌｃｄのアレイ基板及びその製造方法
US20080265254A1 (en) Thin film transistor array substrate, method of manufacturing same, and display device
JP2005122182A (ja) 表示素子用の薄膜トランジスタ基板及び製造方法
US11233106B2 (en) Array substrate, display apparatus, and method of fabricating array substrate
US7335538B2 (en) Method for manufacturing bottom substrate of liquid crystal display device
JP2006338008A (ja) 開口率が向上したアレイ基板、その製造方法及びそれを含む表示装置。
US20080157086A1 (en) Method for manufacturing thin film transistor
US6498087B2 (en) Method of increasing the conductivity of a transparent conductive layer
JP4516518B2 (ja) 薄膜トランジスタを用いた液晶表示装置及びその製造方法
JP5679397B2 (ja) 薄膜トランジスタ基板の製造方法
US8153463B2 (en) Method of manufacturing thin film transistor substrate
JP2006269696A (ja) 回路基板の製造方法、回路基板及び電子表示装置
KR101341024B1 (ko) 박막 패턴의 제조 방법과 그를 가지는 평판 표시 소자
US20190043897A1 (en) Method for fabricating array substrate, array substrate and display device
KR20070060827A (ko) 액정표시장치 및 그 제조방법
JP2004157151A (ja) 表示装置用マトリクス基板およびその製造方法
CN102931197B (zh) 阵列基板、其制造方法及显示装置
US7939830B2 (en) Display device
JP2006195142A (ja) 配線パターンを有する基板及びそれを用いた液晶表示装置
KR101848496B1 (ko) 고투과 수평 전계형 액정표시장치 및 그 제조 방법
JP2008065012A (ja) 液晶表示パネル
KR20020027731A (ko) 액정표시장치용 어레이기판과 그 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091006

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100119

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100310

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100511

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100514

R150 Certificate of patent or registration of utility model

Ref document number: 4516518

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130521

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130521

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140521

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees