CN102931197B - 阵列基板、其制造方法及显示装置 - Google Patents

Abstract

本发明公开一种阵列基板、其制造方法及显示装置。该阵列基板包括：一基板具有一导线设于其上；一绝缘层，覆盖于此基板及此导线上；一半导体层，设置于此绝缘层上并与此导线重叠；一金属层，其包含一第一部分及一第二部分，分别覆盖于此半导体层两侧；以及一铜导线，形成于此金属层的此第一部分上，且与此半导体层未重叠。此外，本发明实施例也提供了上述阵列基板的制造方法及包含上述阵列基板的显示装置。

Description

阵列基板、其制造方法及显示装置

技术领域

本发明涉及阵列基板及其制造方法，且特别是涉及一种具有铜导线结构的阵列基板。

背景技术

一般而言，薄模晶体管(thin film transistor，以下皆简称为TFT)为一有源元件，用于阵列基板。阵列基板用于制造显示装置。阵列基板一般包含由多条栅极线及数据线所划分的多个像素，每一个像素皆包含由资与栅极线及数据线连接的TFT。TFT作为一开关，以依照施予至栅极电极的扫瞄栅极电压决定是否要让数据线所传递的信号进入像素中。一般的TFT由栅极电极、有源层及源极/漏极电极形成。

随着显示装置的尺寸越来越大，以及所需的分辨率越来越高，需在短时间内对更多的像素提供信号，以使各像素能在短时间充分呈现所欲的颜色。既然信号是经由栅极线及数据线传递至各个像素，栅极线及数据线也需具有较低的电阻值，以降低信号传递延迟(RC delay)，使信号能足以在短时间内通过栅极线及数据线传递至各个像素且不会变形。因此，传统的铝导线已经无法负荷现今的需求，需以电阻值更低的材料来作取代。例如，铜导线的电阻率仅为铝导线的0.63倍，为目前常用于形成栅极线及数据线的材料。此外，使用铜作为导线也可缩小线宽，有效增加显示区开口率。

图1显示现有的液晶显示装置的TFT阵列基板于一像素结构中的剖视图。TFT、栅极线104、数据线114形成于基板102上，其中TFT由栅极电极104、有源层110及源极/漏极电极112a、112b所形成。如上述，数据线114及栅极线104由铜导线形成，由于铜导线与其他模层的附着性不佳且易于扩散至有源层110中，需形成一额外的阻障/粘着层105、115来增加铜导线的粘着性并阻挡铜导线扩散至有源层中。因此，栅极线104及数据线114各自包含其他的金属层105、115与铜形成复合层，例如铜/钛、铜/钼或铜/钽复合层，一般可称其为双层(double layer)的铜导线结构。

然而，于图1所示的现有的铜导线结构中，为在沉积形成由铜复合层所形成的数据线114之后，再对数据线作蚀刻，以形成暴露出有源层110的开口。铜复合层为双层结构，主要的目的是增加铜导线114的粘着性并阻挡铜导线114扩散至有源层110中。然而，一般铜导线使用湿式蚀刻，易于在进行蚀刻时产生侧蚀120，进而导致TFT的通道尺寸无法有效地缩减。

因此，业界所需的是一种新的用于铜导线结构，以克服上述问题。

发明内容

为解决上述问题，本发明实施例提供一种阵列基板包括：一基板其具有一第一导线设于其上；一绝缘层，覆盖于此基板及此导线上；一半导体层，设置于此绝缘层上并与此导线重叠；一金属层，其包含一第一部分及一第二部分，分别覆盖于此半导体层两侧；以及一铜导线，形成于此金属层的此第一部分上，且与此半导体层未重叠。

本发明实施例也提供一种阵列基板的制造方法，包括：提供一基板；形成一导线于此基板上；形成一绝缘层于此基板及此导线上；形成一半导体层于此绝缘层上，并与此导线重叠；形成一金属层于此半导体层及绝缘层上；形成一铜层于此金属层上；以及图案化此金属层及此铜层，以使该经图案化的金属层具有分别设置于该半导体层的两侧的一第一部分及一第二部分，及使此经图案化的铜层形成一铜导线于此第二金属层的此第一部分上，其中此铜导线与此半导体层未重叠。

为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合所附附图，作详细说明如下：

附图说明

图1显示为现有的液晶显示装置的TFT阵列基板于一像素结构中的剖视图；

图2显示为本发明一实施例的阵列基板；

图3A至图3E显示为依照本发明一实施例的阵列基板的制造方法于各种中间制作工艺的剖视图；

图4A至图4D显示为依照本发明另一实施例的阵列基板的制造方法于各种中间制作工艺的剖视图；

图5A至图5D显示为依照本发明又一实施例的阵列基板的制造方法于各种中间制作工艺的剖视图。

主要元件符号说明

具体实施方式

本发明接下来将会提供许多不同的实施例以实施本发明中不同的特征。各特定实施例中的组成及配置将会在以下作描述以简化本发明。这些为实施例并非用于限定本发明。此外，在本说明书的各种例子中可能会出现重复的元件符号以便简化描述，但这不代表在各个实施例及/或图示之间有何特定的关连。此外，一第一元件形成于一第二元件“上方”、“之上”、“之下”或“上”可包含实施例中的该第一元件与第二元件直接接触，或也可包含该第一元件与第二元件之间更有其他额外元件使该第一元件与第二元件无直接接触。

本发明实施例所提供的铜导线结构，可应用于显示装置的阵列基板中，并可改善传统双层的铜导线结构的材料选择性且易于造成侧蚀的问题。再者，值得注意的是，虽然以下所举的实施例是以应用于液晶显示装置(LCD)的铜导线结构为例，然而，可知的是，本发明所述的铜导线结构也可应用于有机发光二极管显示装置(OLED)、电泳显示装置(EPD)、或其他显示装置。

参见图2，其显示为本发明一实施例的铜导线结构的剖视图。此铜导线结构包含基板202、导线206a及206b、绝缘层208、金属层212a及212b、半导体层210、及铜导线214。基板202可包含用于形成TFT阵列的基板，例如玻璃、聚亚酰胺(PI)、聚2，6-萘二甲酸乙二酯(PEN)、玻纤基板、聚酰胺(PA)、聚碳酸酯(PC)、金属复合板、强化玻璃、石英、钢板、金属箔(metal foil)等基板。在一实施例中，基板202可选择性地包含一附着层204覆盖其表面，以提供金属层206良好的附着性。例如，附着层204可包含氮化硅、二氧化钛、氧化钛、氮化硅、氧化铝、氧化钛、氧化钽、前述的组合或其他透明绝缘材料。导线206a及导线206b相互间隔设置于基板202上。在一实施例中，导线206a及导线206b可为铜。在另一实施例中，导线206a及导线206b可为钼、铝、钛、镁、金、银或前述的合金。值得注意的是，如导线206a及导线206b为铜，由于基板202上已覆盖有附着层204，可无需如现有的铜导线结构般形成双层的铜复合层，导线206a及导线206b仅需单独形成铜导线即可具有良好的附着性而不易剥落。

绝缘层208顺应性地覆盖于整个基板202、导线206a及导线206b上。在一实施例中，绝缘层208可包含无机材料及有机材料，无机材料可例如为氧化硅或氮化硅，有机材料可例如为苯并环丁烯(benzocyclobutane，BCB)、特夫纶(Teflon)、全氟环丁烷(perfiuorocyclobutane，PFBC)或非晶态氟化树脂(cytop)。半导体层210设置于绝缘层208上，并与导线206a重叠。半导体层210可由例如未掺杂、经n型或p型掺杂的无晶相的硅形成。

金属层顺应性覆盖于该半导体层210上，并延伸至导线206a及导线206b之间。该金属层212中具有一开口，该开口暴露出该半导体层210并将该金属层分隔成第一部分212a及第二部分212b。亦即，金属层的第一部分212a及第二部分212b分别设置于半导体层210的两侧。在一实施例中，金属层212a、212b可由不易扩散进入半导体层中或是与其互熔的金属形成，例如钛、钼、钽、铬、钨、氮化钛前述的合金或前述的组合。金属层212a、212b的厚度可为约100nm～4000nm。铜导线214形成于该金属层的第一部分212a上，且与该半导体层210未重叠。在一实施例中，铜导线214的厚度为约100nm～4000nm。由于上述的铜导线214未与半导体层210重叠，铜不会经由开口扩散至半导体层中。因此，本发明实施例所提供的铜导线结构中，铜导线可单独形成，无需形成额外的阻障层来形成现有的铜双层结构。

此外，将一保护层(未绘示)顺应性覆盖于绝缘层208、金属层212a、212b、铜导线214及半导体层210的裸露部分上，可隔绝并保护覆盖的结构层不受水气或化学药剂侵蚀。接着图案化保护层，开孔暴露下方的金属导电层，并顺应性覆盖一透明导电层(未绘示)，其电连接开孔下方暴露的金属导电层，引入控制信号的电压，控制位于其上方的显示单元，例如液晶或电泳显示粒子。透明导电层也可图案化。

如前述，上述铜导线结构可应用于TFT阵列基板中。TFT阵列基板可由导线206a、绝缘层208、半导体层210、金属层212a、212b、保护层及透明导电层形成。在应用于TFT的液晶显示装置的实施例中，导线206a可作为栅极电极、绝缘层208可作为栅极绝缘层；半导体层210可作为有源层；金属层的第一部分212a及第二部分212b可分别作为源极电极及漏极电极。铜导线214可作为与TFT的源极电极电连接的数据线。导线206b可作为与TFT的栅极电极连接的栅极线。通过TFT的开关来控制经由铜导线214传递至像素(透明导电层)的信号，是否可输入至像素中。上述TFT阵列基板搭配彩色滤光片(color filter)阵列基板、液晶层及光学模片可形成一液晶显示单元，再搭配上驱动元件、驱动线路、背光模块及保护结构可形成一液晶显示装置。在上述TFT阵列基板中，由于由铜导线214形成的数据线与TFT之间的距离远小于数据线的总长度，即便数据线214未直接延伸至TFT上方与TFT重叠(例如仅对齐TFT的有源层或与TFT距离至少约0.5um以上)，也不会对数据线至各TFT之间的电阻值有明显影响，且此影响甚至可小至被忽略。

图3A至图3E显示为依照本发明一实施例的阵列基板的制造方法于各种中间制作工艺的剖视图。参见图3A，首先提供一基板202。基板202可包含用于形成TFT阵列的基板，例如玻璃、聚亚酰胺(PI)、聚2，6-萘二甲酸乙二酯(PEN)、玻纤基板、聚酰胺(PA)、聚碳酸酯(PC)、金属复合板、强化玻璃、石英、钢板、金属箔(metal foil)等基板。在一实施例中，基板202可选择性地包含一附着层204覆盖其表面，以提供随后形成的金属层206良好的附着性。

接着，参见图3B，于基板202上形成金属层206并将其图案化，以形成间隔设置的导线206a及导线206b。在一实施例中，金属层206可为铜。在另一实施例中，金属层206可为钼、铝、钛、镁、金、银或前述的合金。金属层206可由为物理气相沉积法(PVD)、化学气相沉积法(CVD)、溅镀、电镀、无电电镀或其他类似方法形成。图案化的步骤可包含光光刻技术或任何其他图案化方法。

接着，参见图3C，形成绝缘层208顺应性地覆盖于整个基板202及金属层206上，以及形成半导体层210于绝缘层208上并与导线206a重叠。

接着，参见图3D，依序形成金属层212及铜层214覆盖半导体层210及一部分的绝缘层204。在本实施例中，如图3D所示，金属层212及铜层214皆可经图案化。图案化的步骤可包含光光刻技术或任何其他图案化方法。在一实施例中，金属层212可由不易扩散进入半导体层中或是与其互熔的金属形成，例如钛、钼、钽、铬、钨、氮化钛、前述的合金或前述的组合。在一实施例中，金属层212的厚度可为约100nm～4000nm。铜层214的厚度可为约100nm～4000nm。

接着，参见图3E，对铜层214作图案化，以使剩余的铜层214仅位在导线206a及导线206b之间，且未与半导体层210重叠。如此，形成铜导线214。图案化的步骤可包含光光刻技术或任何其他图案化方法。在一实施例中，铜层214的侧壁可大致对齐半导体层210的边缘。在另一实施例中，铜层214可与半导体210具有至少约0.5um的间隔距离。上述图案化步骤可包含一湿蚀刻制作工艺。

最后，于金属层212中形成一暴露出半导体层210的开口，此开口将金属层212分隔成第一部分212a及第二部分212b，即形成如图2所示的铜导线结构。相较于现有的铜导线结构，由于半导体层210上方的铜层214已先行去除，因而上述形成暴露半导体层210的开口的步骤仅需以一干蚀刻制作工艺进行，且仅需蚀刻较薄的厚度，因干蚀刻有较佳的方向性，可大幅减少侧蚀的问题，而使所形成的TFT的通道长度得以缩减。此外，由于半导体层上方无任何铜层存在，也不会有铜经由开口扩散进入半导体层的问题。

图4A至图4D显示依照本发明另一实施例的阵列基板的制造方法于各种中间阶段的剖视图。在本实施例中，铜导线214、金属层212的图案化经由多段式调整光掩模(multi-tone mask)完成。首先，参见图4A，进行如图3A至图3C的制造步骤，形成基板202、视需要形成的附着层204、导线206a、导线206b、绝缘层208及半导体层210。

接着，依序形成金属层212及铜层214顺应性覆盖于绝缘层208上。随后，形成光致抗蚀剂层404覆盖铜层214，并以一多段式调整光掩模402对该光致抗蚀剂层404进行曝光显影。多段式调整光掩模可为具有两种以上穿透率的光掩模，例如可为叠层光掩模(Stack layer mask)或灰阶光掩模(Greylevel mask)。在进行曝光显影时，可依照多段式调整光掩模的图案设计，在不同区域对光致抗蚀剂有不同程度的曝光。在本实施例中，可将多段式调整光掩模设计为在铜导线214预定形成的区域402a(参见图2的铜导线214的形成区域，位于导线206a及导线206b之间，但未与半导体层重叠)具有相对较低的穿透率，在其余区域402b具有相对较高的穿透率。因此，经曝光显影后，光致抗蚀剂层404在铜导线214预定形成区域402a中的部分厚度相对较厚，光致抗蚀剂层404的其余部分厚度相对较薄。以此光致抗蚀剂层204作为掩模，蚀刻铜导线214与金属层212，形成如图4B所示的结构。

接着，参见图4C，对该光致抗蚀剂层404进行灰化，以去除光致抗蚀剂层的厚度相对较薄的部分，仅于区域402a仍有剩余的光致抗蚀剂层404覆盖铜层214。此灰化步骤可采用氧气等离子体，其温度介于室温至200℃之间。上述灰化步骤会完全灰化薄层光致抗蚀剂层的厚度相对较薄的部分，并部分灰化光致抗蚀剂层404的厚度相对较薄的部分。

接着，参见图4D，以剩余的光致抗蚀剂层404为掩模，对铜层214进行蚀刻，移除铜层214的未被光致抗蚀剂层404所覆盖的部分，仅在铜导线预定形成的区域402a中形成铜导线214。在一实施例中，铜导线214的侧壁可大致对齐半导体层210的边缘。在另一实施例中，铜导线214可与半导体210具有至少约0.5um的间隔距离。

最后，去除剩余的光致抗蚀剂层404，并于金属层212中形成一暴露出半导体层210的开口，此开口将金属层212分隔成第一部分212a及第二部分212b，即形成如图2所示的铜导线结构。相较于现有的铜导线结构，由于半导体层210上方的铜层214已先行去除，因而上述形成暴露半导体层210的开口的步骤仅需以一干蚀刻制作工艺进行，且仅需蚀刻较薄的厚度，因干蚀刻有较佳的方向性，可大幅减少侧蚀的问题，而使所形成的TFT的通道长度得以缩减。此外，由于半导体层上方无任何铜层存在，也不会有铜经由开口扩散进入半导体层的问题。

图5A至图5D显示依照本发明又一实施例的阵列基板的制造方法于各种中间阶段的剖视图。在本实施例中，为先以多段式调整光掩模形成具有不同厚度的光致抗蚀剂层覆盖铜层214及金属层212，蚀刻出暴露出半导体层的开口，再对铜层214及金属层212作图案化，形成铜导线。

首先，参见图5A，以图3A至图3C的制造步骤形成类似于图3D的结构，包含基板202、视需要形成的附着层204、第一导线206a、第二导线206b、绝缘层208、半导体层210、金属层212及铜层214。

接着，参见图5B，形成光致抗蚀剂层504覆盖铜层214，并以多段式调整光掩模502对光致抗蚀剂层504进行曝光显影，以使光致抗蚀剂层504于不同区域可具有不同厚度。在一实施例中，可将多段式调整光掩模设计为在铜导线214预定形成的区域502a(参见图2的铜导线214的形成区域，位于导线206a及导线206b之间，但未与半导体层重叠)具有相对较低的穿透率，在其余区域502b具有相对较高的穿透率，以使光致抗蚀剂层504在经曝光显影后，于铜导线214预定形成的区域502a具有相对较厚的厚度，并于其他部分具有相对较薄的厚度。在另一实施例中，可直接将多段式调整光掩模设计为在铜导线214预定形成的区域502a具有最低的穿透率，在欲形成暴露出半导体层的开口的区域具有最高的穿透率，在其余区域的穿透率介于两者之间，以利于随后开口的形成。如此，光致抗蚀剂层504在欲形成暴露出半导体层的开口的区域的部分可具有最薄的厚度。

接着，在一实施例中，参见图5C，以光刻制作工艺形成图案化掩模(未显示)覆盖光致抗蚀剂层504，此图案化掩模仅于半导体层210上方具有一开口，以此图案化掩模为阻障层蚀刻依序向下蚀刻铜层214、金属层212及半导体层210，形成暴露出半导体层210的开口，此开口将金属层214分隔成第一部分212a及第二部分212b。在一实施例中，第一部分212a及第二部分212b可用于作为TFT的源极/漏极电极。

接着，对该光致抗蚀剂层504进行灰化，以去除光致抗蚀剂层的厚度相对较薄的部分。随后，蚀刻铜导线214形成图5D所示的结构。在图5D中仅于区域502a中仍有剩余的光致抗蚀剂层504覆盖铜层214。此灰化步骤可采用氧气等离子体，其温度介于室温至200℃之间。上述灰化步骤可完全移除薄层光致抗蚀剂层的厚度相对较薄的部分，并部分移除光致抗蚀剂层的厚度相对较薄的部分。

最后，去除剩余的光致抗蚀剂层504，即形成如图2所示的铜导线结构。在一实施例中，铜导线214的侧壁可大致对齐半导体层210的边缘。在另一实施例中，铜导线214可与半导体210具有至少约0.5um的间隔距离。

综上所述，本发明实施例所提供的新颖的阵列基板及其制造方法，其包含的铜导线结构相较于现有技术的双层结构的铜复合层，由于半导体层上方没有铜导线的存在，不需额外在铜导线下方形成阻障层，因而铜导线可仅使用实质上纯的铜材料，因而可改善选择蚀刻液的复杂度及缩减TFT的通道尺寸。

虽然结合以上数个较佳实施例揭露了本发明，然而其并非用以限定本发明，任何所属技术领域中熟悉此技术者，在不脱离本发明的精神和范围内，可作任意的更动与润饰，因此本发明的保护范围应以附上的权利要求所界定的为准。

Claims (17)

1.一种阵列基板，包括：

基板，具有一导线，设置于其上，该导线为栅极电极；

绝缘层，覆盖于该基板及该导线上；

半导体层，设置于该绝缘层上并与该导线重叠，该半导体层为有源层；

金属层，其包含第一部分及第二部分，分别覆盖于该半导体层的两侧并分别为源极电极和漏极电极；以及

铜导线，形成于该金属层的该第一部分上，且与该半导体层未重叠，该铜导线为数据线。

2.如权利要求1所述的阵列基板，其中该导线及该基板之间还包含一附着层。

3.如权利要求2所述的阵列基板，其中该附着层包含氮化硅、氧化钛、氧化铝、氧化钽或前述的组合。

4.如权利要求1所述的阵列基板，其中该金属层包含钛、钼、钽、铬、钨、氮化钛前述的组合。

5.如权利要求1所述的阵列基板，其中该铜导线与该半导体层具有至少0.5um的水平间隔。

6.一种阵列基板的制造方法，包括：

提供一基板；

形成一导线于该基板上，该导线为栅极电极；

形成一绝缘层于该基板及该导线上；

形成一半导体层于该绝缘层上，并与该导线重叠，该半导体层为有源层；

形成一金属层于该半导体层及绝缘层上；

形成一铜层于该金属层上；以及

图案化该金属层及该铜层，以使该经图案化的金属层具有分别设置于该半导体层的两侧且分别为源极电极和漏极电极的一第一部分及一第二部分，及使该经图案化的铜层形成一铜导线于该金属层的该第一部分上，其中该铜导线与该半导体层未重叠，且该铜导线为数据线。

7.如权利要求6所述的阵列基板的制造方法，还包含形成一附着层于该基板及该导线之间。

8.如权利要求7所述的阵列基板的制造方法，其中该附着层包含氮化硅、二氧化钛、氧化钛或前述的组合。

9.如权利要求6所述的阵列基板的制造方法，其中该图案化该金属层及该铜层的步骤包含：

图案化该铜层，以使该铜层与该半导体层未重叠；及

图案化该金属层，以形成该金属层的该第一部分及该第二部分。

10.如权利要求6所述的阵列基板的制造方法，其中图案化该金属层及该铜层的步骤包含：

形成一光致抗蚀剂层于该铜层上；

以一多段调整式光掩模为掩模对该光致抗蚀剂层进行曝光，以使该光致抗蚀剂层的位于该铜导线预定形成的部分具有相对较厚的厚度及该光致抗蚀剂层的其余部分具有相对较薄的厚度；

灰化该光致抗蚀剂层，移除该光致抗蚀剂层的厚度相对较薄的部分；

以剩余的该光致抗蚀剂层为掩模蚀刻该铜层；

移除该剩余的光致抗蚀剂层；及

图案化该金属层以形成该金属层的该第一部分及该第二部分。

11.如权利要求6所述的阵列基板的制造方法，其中图案化该金属层及该铜层的步骤包含：

形成一光致抗蚀剂层于该铜层上；

以一多段调整式光掩模为掩模对该光致抗蚀剂层进行曝光，以使该光致抗蚀剂层的位于该铜导线预定形成的部分具有相对较厚的厚度及该光致抗蚀剂层的其余部分具有相对较薄的厚度；

形成一图案化掩模于该光致抗蚀剂层上，该图案化掩模仅于该半导体层上方的一部分的光致抗蚀剂层；

以该图案化掩模为掩模，蚀刻该光致抗蚀剂层、该铜层及该金属层，以形成该金属层的该第一部分及该第二部分；

移除该图案化掩模；

灰化该光致抗蚀剂层，移除该光致抗蚀剂层的厚度相对较薄的部分；

以剩余的该光致抗蚀剂层为掩模蚀刻该铜层；及

移除该剩余的该光致抗蚀剂层。

12.如权利要求6所述的阵列基板的制造方法，其中该铜导线与该半导体层具有至少0.5um的水平间隔。

13.一种显示装置，包括：

该如权利要求1所述的阵列基板；

彩色滤光片；以及

液晶层夹于该彩色滤光片及该阵列基板之间。

14.如权利要求13所述的显示装置，其中该导线及该基板之间还包含一附着层。

15.如权利要求14所述的显示装置，其中该附着层包含氮化硅、氧化钛、氧化铝、氧化钽或前述的组合。

16.如权利要求13所述的显示装置，其中该金属层包含钛、钼、钽、铬、钨、氮化钛前述的组合。

17.如权利要求13所述的显示装置，其中该铜导线与该半导体层具有至少0.5um的水平间隔。