JP7392129B2 - 表示デバイスおよび表示ユニット - Google Patents

表示デバイスおよび表示ユニット Download PDF

Info

Publication number
JP7392129B2
JP7392129B2 JP2022520996A JP2022520996A JP7392129B2 JP 7392129 B2 JP7392129 B2 JP 7392129B2 JP 2022520996 A JP2022520996 A JP 2022520996A JP 2022520996 A JP2022520996 A JP 2022520996A JP 7392129 B2 JP7392129 B2 JP 7392129B2
Authority
JP
Japan
Prior art keywords
display device
lines
row
line
column
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022520996A
Other languages
English (en)
Other versions
JP2022551619A (ja
Inventor
ヴィットマン セバスティアン
シュヴァーツ トーマス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Ams Osram International GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ams Osram International GmbH filed Critical Ams Osram International GmbH
Publication of JP2022551619A publication Critical patent/JP2022551619A/ja
Application granted granted Critical
Publication of JP7392129B2 publication Critical patent/JP7392129B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/06—Passive matrix structure, i.e. with direct application of both column and row voltages to the light emitting or modulating elements, other than LCD or OLED
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/2105—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/22—Structure, shape, material or disposition of high density interconnect preforms of a plurality of HDI interconnects
    • H01L2224/221—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Device Packages (AREA)

Description

本願は、表示デバイスと、このような表示装置を有する表示ユニットとに関する。
複数の画素（ピクセル）による表示のためには、例えば、マトリクス配置で発光ダイオードを配置して、行ラインおよび列ラインを介してこの発光ダイオードに電気的にコンタクトすることができる。例えば、行ラインおよび列ラインは、互いに電気的に絶縁された、プリント基板の２つの金属層に形成され、これによってこれらのライン間に短絡が生じないようにされる。
１つの課題は、簡易化された構造が特徴でありかつコスト的に有利に作製可能な表示デバイスを示すことである。
この課題はとりわけ、特許請求の範囲の請求項１の特徴的構成を有する表示デバイスによって解決される。別の実施形態および利点は、従属する請求項の対象である。
本発明では、複数の画素を有する表示デバイスが示される。表示デバイスという用語は一般に、ビームを放射するデバイスであって、ビームを放射する個々の素子を互いに独立して駆動制御することができるデバイスのことをいう。
有利には画素は、マトリクス状に行および列に配置される。例えば画素は、アクティブマトリクス回路またはパッシブマトリクス回路を介して駆動制御可能である。
表示デバイスは、例えば単色である。このことが意味するのは、個々のビーム放射素子から放射されるビームは、そのスペクトル特性が、製造に起因する許容差を除き、ビーム放射素子を越えて同じであることである。例えば、すべての画素は、人間の眼に白色に見えるビームを放射する。このような表示デバイスは、例えば、ピクセル化された投光器における、ピクセル化されたフラッシュライトにおける、または光情報の表示のための光源として適している。
択一的には表示デバイスは、多色である。例えば、それぞれの画像は、例えば、赤色、緑色および青色のスペクトル領域においてビームを放射する３つ一組の副画素を有する。したがって光情報、例えば、静止画または動画は、フルカラーで表示可能である。
表示デバイスの少なくとも１つの実施形態によれば、表示デバイスは、接続支持体を有する。接続支持体には、画素が配置されている。接続支持体は、硬質またはフレキシブルであってよい。
表示デバイスの少なくとも１つの実施形態によれば、画素は、行ラインおよび列ラインを介して駆動制御可能である。行ラインおよび列ラインという呼称は単に、互いに斜めまたは垂直に延在するラインに簡易に言及するために使用され、交換可能である。特に、それぞれの画素には、少なくとも１つの行ラインおよび少なくとも１つの列ラインが対応付けられている。例えば、表示デバイスは、少なくとも１０個の行ラインおよび／または少なくとも１０個の列ラインを有する。
例えば、１つの行のすべての画素は、共通の行ラインに電気的に接続されている。行ラインの個数は、行の個数以上であってよい。これに対応して１つの列のすべての画素は、共通の列ラインに電気的に接続されている。列ラインの個数は、列の個数以上であってよい。
表示デバイスの少なくとも１つの実施形態によれば、行ラインおよび列ラインは、接続支持体に構成されている。表示デバイスの上面図において、特にすべての画素は、接続支持体と重なっている。
行ラインは有利には、少なくとも部分的に互いに平行に延在している。これに対応して列ラインは、少なくとも部分的に互いに平行に延在している。少なくとも１つの行ラインは、少なくとも１つの列ラインに対して、またはすべての列ラインに対しても、斜めまたは垂直に延在している。
表示デバイスの少なくとも１つの実施形態によれば、少なくとも１つの行ラインは、接続支持体における列ラインとの仮想の交点において中断されている。仮に列ラインの領域において行ラインが中断されておらずかつ列ラインを越えて一様に延在した場合に、行ラインと列ラインとが交わり得る箇所のことを仮想の交点と称する。特に、１つの行ラインまたは複数の行ラインは、またはすべての行ラインも、これらの行ラインが１つの列ラインと交わると考えられるすべての箇所で中断している。簡易に言及するために、明示的に別に断らない限り、接続支持体において中断されるラインを行ラインと、これに対して斜めまたは垂直に延在するラインを列ラインと称する。このことには特に、空間において行ラインが水平方向に、かつ空間において列ラインが垂直方向に延在するという趣旨の制限は含意されていない。重要であるのは単に、２つのラインのうちの少なくとも１つが、接続支持体における仮想の交点において中断していることである。
表示デバイスの少なくとも１つの実施形態によれば、接続支持体には、仮想の交点において行ラインを導電的にブリッジするブリッジ素子が配置されている。
言い換えると、行ラインは、互いに切り離されかつ列ラインの両側に設けられている２つの部分領域に分割される。これらの２つの部分領域は、ブリッジ素子を介して互いに導電接続される。したがってブリッジ素子により、行ラインそれ自体は、列ラインとの仮想の交点において中断されているのにもかかわらず、行ラインの部分領域の連続した電気接続が行われる。特に、１つの行ラインに対応付けられているすべての画素は、この行ラインの共通の端子によって電気的にコンタクト可能である。
例えば、表示デバイスの上面図において、ブリッジ素子は、少なくとも１つの列ラインまたは少なくとも１つの別の行ラインと重なっている。
ブリッジ素子は特に、あらかじめ作製された素子として接続支持体に、例えば、接着剤またははんだのような接合手段を介して固定されている。
行ラインおよび列ラインは、例えば、電気的なコンタクトのための、例えば、画素を駆動制御するドライバとのコンタクトのための端子を有する。
表示デバイスの少なくとも１つの実施形態では、表示デバイスは、接続支持体と、行ラインおよび列ラインを介して駆動制御可能な複数の画素とを有する。行ラインおよび列ラインは、接続支持体に構成されており、少なくとも１つの行ラインは、接続支持体における列ラインとの仮想の交点において中断されている。接続支持体には、仮想の交点において行ラインを導電的にブリッジするブリッジ素子が配置されている。
例えば、行ラインおよび列ラインは、画素を駆動制御するドライバとの電気的なコンタクトのための端子を有し、行ラインはそれぞれ、線路を介して複数の端子の１つに接続されており、行ラインと所属の端子との間に設けられている行ラインは、ブリッジ素子によって乗り越えられている。
したがって行ラインと列ラインとの間の交点のない経路が、２つの導電層間の電気絶縁層の形態の電気絶縁部を介さずに達成される。行ラインと列ラインとの間のこのような電気絶縁層は、省略可能である。これにより、行ラインおよび列ラインを有する接続支持体の構造が簡易化される。さらに接続支持体における層の個数が低減される。この関連において、接続支持体の部分層も、接続支持体に被着される層も、接続支持体における層と称される。
行ラインおよび列ラインとの電気的に一続きのコンタクトは、行ラインと列ラインとが互いに交わることなく、接続支持体に配置されているブリッジ素子を介して行うことができる。このブリッジ素子は、接続支持体とは別にあらかじめ作製されることが可能であり、表示デバイスを作製する際にこれに固定可能である。
さらに、重なることなく端子に線路を導くために、１つまたは複数のブリッジ素子を利用することができる。したがってドライバとの接続部は、行ラインおよび列ライン用の導電層に組み込み可能である。
表示デバイスの少なくとも１つの実施形態によれば、行ラインおよび列ラインは、接続支持体の上面図において、互いに重なり合うことなく構成されている。特に行ラインと列ラインとは、どの箇所においても重なり合っていない。表示デバイスを作製する際に、行ラインおよび列ラインは、例えば、接続支持体の導電層、または接続支持体における導電性コーティングの形態で、ただ１つの導電層によって接続支持体に形成されていてよい。
表示デバイスの少なくとも１つの実施形態によれば、ブリッジ素子は、表示デバイスの動作時に同じ電位にありかつ同じ行ラインに導電接続されている２つのコンタクトを有する。特に、複数のコンタクトのそれぞれ１つは、行ラインの複数の部分領域の１つに導電接続されており、行ラインのこれらの部分領域は、ブリッジ素子がなければ互いに導電接続されていないことになる。
ブリッジ素子の２つのコンタクト間では、電圧降下はないか、または少なくとも実質的な電圧降下はない。例えば、２つのコンタクト間ではブリッジ素子にブリッジパスが構成されている。特に、ブリッジパスは、無視できるオーム抵抗を有する電気線路によって形成される。
最も簡単な場合、ブリッジ素子は、ちょうど２つのコンタクトを有する。この場合、ブリッジ素子は、２つのコンタクト間の導電接続の機能だけを有する。
表示デバイスの少なくとも１つの実施形態によれば、ブリッジ素子は、ビームを生成するために設けられている少なくとも１つの活性領域を有する。ビームは、例えば可視、紫外または赤外スペクトル領域内にある。例えば、活性領域は、発光ダイオードの一部である。活性領域は、例えば、表示装置の画像または副画素を形成する。有利には、活性領域は、ブリッジ素子の複数のコンタクトおよび別のコンタクトに導電接続されている。この別のコンタクトは特に、表示デバイスの列ラインに導電接続されている。特に、ブリッジ素子のブリッジパスは、ブリッジ素子の活性領域を通って延在していない。例えば、表示デバイスのすべての画素は、ブリッジ素子によって形成されており、１つのブリッジ素子は、１つまたは複数の画素を形成する。
表示デバイスの少なくとも１つの実施形態によれば、ブリッジ素子は、それぞれ１つの画素または画素の副画素を形成する複数の活性領域を有する。画素の総数が同じ場合、より多くの画素が１つのブリッジ素子を形成するにしたがって、それだけ少ないブリッジ素子が必要になる。
表示デバイスの少なくとも１つの実施形態によれば、ブリッジ素子は、少なくとも１つの電子素子を有する。例えば、電子素子は、トランジスタまたはコンデンサである。特に、電子素子は、ブリッジ素子の少なくとも１つの活性領域を駆動制御するために、例えば、アクティブマトリクス回路によって駆動制御するために構成されている。
表示デバイスの少なくとも１つの実施形態によれば、ブリッジ素子は、少なくとも１つの画素が構成されている中間支持体を有する。例えば、中間支持体は、所属の行ラインとは反対側の面にコンタクトを有する。
表示デバイスの少なくとも１つの実施形態によれば、中間支持体は、複数のビアを有し、少なくとも１つの画素は、接続支持体とは反対側を向いた、中間支持体の面に構成されている。例えば、ブリッジパスも、接続支持体とは反対側を向いた、中間支持体の面に構成されている。例えば、２つのビアは、コンタクトへの導電接続に使用される。さらに、１つまたは複数のビアが、別の１つのコンタクトもしくは別の複数のコンタクトとの電気接続のために設けられていてよい。
表示デバイスの少なくとも１つの実施形態によれば、表示デバイスの断面図において、ブリッジ素子および／または少なくとも１つの画素が、接続支持体と、複数の行ラインの１つとの間に配置されている。例えば、行ラインおよび列ラインは、平坦なコンタクト部によって電気的に画素にコンタクトする。このために、接続支持体にブリッジ素子を前もって固定した後、行ラインおよび列ラインを構成するための導電性コーティングが接続支持体に被着される。表示デバイスの上面図において、少なくとも１つの行ラインは、ブリッジ素子と重なっている。特に、同一の行ラインの２つの部分領域は、ブリッジ素子と重なっている。
表示デバイスの少なくとも１つの実施形態によれば、ブリッジ素子および／または少なくとも１つの画素は、接続支持体とは反対側を向いた、複数の行ラインのうちの１つの行ラインの面に配置されている。この場合、行ラインおよび列ラインは有利には、ブリッジ素子が接続支持体に固定されかつ導電的にコンタクトされる前に、接続支持体にすでに設けられている。
表示デバイスの少なくとも１つの実施形態によれば、接続支持体は、動作時に画素によって放射されるビームに対して透過である。例えば、接続支持体は、ガラス、または例えばポリマーシートの形態の透過性プラスチックを含む。
例えば、接続支持体、特に、画素とは反対側を向いた接続支持体の面は、表示デバイスのビーム出射面を形成する。
表示デバイスの少なくとも１つの実施形態によれば、画素には、行ラインよりも多くの列ラインが対応付けられているか、またはその逆である。例えば、画素は、アクティブマトリクス回路に配置されており、かつそれぞれの画素には、ちょうど１つの行ラインと、複数の列ライン、例えば３つの列ラインとが対応付けられている。
ちょうど１つの行ラインまたはちょうど１つの列ラインを有する配置構成により、仮想の交点の個数が最小化される。これにより、画素の総数が同じままで、またそれぞれのブリッジ素子当たり画素の個数が同じままで、必要なブリッジ素子の個数を最小化することも可能である。
表示デバイスの少なくとも１つの実施形態によれば、表示デバイスは、少なくとも３つの側面において、例えば、ちょうど３つの側面において、またはすべての側面においても、行ラインおよび列ラインの電気的なコンタクトのための端子を有しない。表示デバイスは、大きな表示ユニットを得るために、線路を有しない側面に沿って容易に互いに並べられてよい。
表示デバイスの少なくとも１つの実施形態によれば、行ラインおよび列ラインの電気的なコンタクトのための端子は、表示デバイスのちょうど１つの側面に沿って配置されている。このことが意味するのは、行ラインおよび列ライン用のすべての端子が、表示デバイスの一方の面からアクセス可能であることである。これにより、行ラインおよび列ラインの電気的なコンタクトが簡易化される。例えば、表示デバイスは、３つの側面において、行ラインおよび列ラインの電気的なコンタクトのための端子を有しない。
表示デバイスの少なくとも１つの実施形態によれば、行ラインはそれぞれ、１つの線路を介して複数の端子の１つに接続され、複数の線路は、重なることなく、行ラインへと延在している。例えば、行ラインと、所属の端子との間に設けられている行ラインは、ブリッジ素子によって乗り越えられる。線路は有利には、重なることなく、行ラインへと、また列ラインへと延在している。したがって線路、列ラインおよび行ラインは、接続支持体におけるただ１つの共通の導電層に構成されていてよい。
表示デバイスの少なくとも１つの実施形態によれば、表示デバイスのビーム出射面とは反対側を向いた面に、行ラインおよび列ラインを駆動制御するドライバが配置されており、表示デバイスのすべての側面は、行ラインおよび列ライン用の端子を有しない。これらのような表示デバイスは、互いに垂直な２つの方向に沿って並んで容易に配置可能であり、これにより、表示デバイスのサイズは、これらのような複数の表示デバイスを使用することにより、基本的に画素の個数について制限されることがない。
表示デバイスの少なくとも１つの実施形態によれば、行ラインはそれぞれ、１つの線路を介してドライバに接続されており、複数の線路は、重なることなく、行ラインに、かつ／または列ラインに延在している。したがってドライバとの接続部は、行ラインおよび列ライン用の導電層に組み込み可能である。
表示デバイスの少なくとも１つの実施形態によれば、線路は、コネクタを介してドライバに接続されており、コネクタは、行ラインに対して平行な方向にドライバよりも大きな寸法を有し、コネクタは、表示デバイスの上面図において少なくとも、内側にあるすべての列ラインにわたって延在している。本発明において内側にある列ラインとは、表示デバイスの縁部に位置していない列ラインのことをいう。言い換えると、それぞれ表示デバイスの最初の列ラインおよび最後の列ラインは、内側にある列ラインではない。コネクタにより、列ラインに対して垂直方向の、ドライバの横方向の寸法が、表示デバイスの横方向の寸法よりも小さい場合であっても、列ラインを容易にコンタクトさせることができる。例えば、コネクタは、ドライバのケーシングに組み込まれている。
本発明ではさらに、複数の表示デバイスを有する表示ユニットが示される。これら表示デバイスはそれぞれ、上記の実施形態の１つまたは複数の特徴的構成を有することができる。
複数の表示デバイスをつなぎ合わせることにより、特に、隣接する２つの表示デバイスの隣の行間もしくは列間の比較的大きな間隔が識別されることなく、全体として、１つの方向に沿って、または互いに垂直に延在する２つの方向に沿って、画素の個数を増大させることができる。
本願は特に、行ラインおよび列ラインを構成するために、ただ１つの導電層、例えば金属から成る層を使用すると、表示デバイスが全体としてコスト的に有利に作製可能であるという着想に基づいている。ブリッジ素子内では、互いに絶縁された行ラインと列ラインとの交点に位置する従来の素子の場合よりもブリッジ素子の複雑さそれ自体が高いとしても、実質的により密なパッケージングに起因して、電気的なコンタクト部の交点のないガイドをコスト的に有利な実施可能である。
さらに、必要な層の個数が少なくなることにより、表示デバイスにおける吸収損失を低減することができる。
したがって、直交して延びる導体路を交点なしに案内するという課題は、表示デバイスの寸法を有する、接続支持体の平面において扱われるのではない。その代わりにブリッジは、素子の平面において、接続支持体とは別々に作製されるブリッジ素子おいて行われる。
表示デバイスは特に、ディスプレイ、特に透明ディスプレイまたはビデオウォール用のピクセル化された光源として適している。一般にこの表示デバイスは、ピクセル化された放射が所望されかつマトリクス形で、例えばアクティブマトリクスとして、またはパッシブマトリクスとして駆動制御が行われるすべての装置に適している。
別の実施形態および利点は、図面に関連する実施例の以下の説明から明らかになる。
表示デバイスについての実施例を示す概略上面図である。 表示デバイスの一部分によって表示デバイスについての実施例を示す概略断面図である。 概略断面図の一部分によって表示デバイスの実施例を示す図である。 概略断面図の一部分によって表示デバイスの別の実施例を示す図である。 概略断面図の一部分によって表示デバイスのさらに別の実施例を示す図である。 概略断面図の一部分によって表示デバイスのさらに別の実施例を示す図である。 概略断面図の一部分によって表示デバイスのさらに別の実施例を示す図である。 概略断面図の一部分によって表示デバイスのさらに別の実施例を示す図である。 概略断面図の一部分によって表示デバイスのさらに別の実施例を示す図である。 概略断面図の一部分によって表示デバイスのさらに別の実施例を示す図である。 概略断面図の一部分によって表示デバイスのさらに別の実施例を示す図である。 概略断面図の一部分によって表示デバイスのさらに別の実施例を示す図である。 概略断面図の一部分によって表示デバイスのさらに別の実施例を示す図である。 概略断面図の一部分によって表示デバイスのさらに別の実施例を示す図である。 表示デバイスについての実施例を示す概略上面図である。 表示デバイスについての別の実施例を示す概略上面図である。 表示デバイスにおけるブリッジ素子および所属のコンタクト部についての実施例を示す上面図である。 表示デバイスにおけるブリッジ素子および所属のコンタクト部についての実施例を示すブリッジ素子の背面図である。 ブリッジ素子についての実施例を示す概略断面図である。 ブリッジ素子についての別の実施例を示す概略断面図である。 図６Ｂに示した表示デバイスにおいて所属のコンタクト部を有するブリッジ素子についての実施例を示す背面図である。 ブリッジ素子によって３つの副画素が形成される実施例を示す図である。 ブリッジ素子についての実施例を示す背面図である。 ブリッジ素子についての実施例を示す上面図である。 電気的なコンタクト部を有する表示デバイスについての実施例を示す図である。 図８Ａによる複数の表示デバイスを有する表示ユニットについての実施例を示す図である。 電気的なコンタクト部を有する表示デバイスについての別の実施例を示す図である。 図８Ｃによる複数の表示デバイスを有する表示ユニットについての実施例を示す図である。 表示デバイスについての実施例を示す概略上面図である。 図９Ａの部分９７の拡大図である。 表示デバイスについての別の実施例を示す概略上面図である。 図９Ｃの部分９８の拡大図である。 背面に所属の電気的なコンタクト部を有するブリッジ素子についての実施例を示す図である ドライバを有する表示デバイスについての実施例を示す概略断面図である。 ドライバを有する表示デバイスについての実施例を示す概略上面図である。 ドライバを有する表示デバイスについての別の実施例を示す概略上面図である。 ドライバを有する表示デバイスについての拡大上面図である。
同じ、同種の、または同じ作用の要素には、複数の図面において同じ参照符号が付されている。
図面は、それぞれ略図であり、したがって必ずしも縮尺通りではない。むしろ比較的小さな要素、また特に層厚は、わかりやすくするために誇張されて大きく示されていることがある。
図１Ａおよび図１Ｂに示された表示デバイス１は、複数の行ラインＡ１，Ａ２，…を有する。行ラインＡ１，Ａ２，…に対して垂直方向に列ラインＢ１，Ｂ２，…が延在している。行ラインＡ１，Ａ２，…および列ラインＢ１，Ｂ２，…にはそれぞれ、表示デバイスの縁部から、端子８を介して電気的にコンタクト可能である。行ラインＡ１，Ａ２，…と、列ラインＢ１，Ｂ２，…とが交わり得る箇所では、行ラインＡ１，Ａ１，…も列ラインも一続きに構成され得る場合、行ラインＡ１，Ａ２，…が中断される。
図１Ｂには、行ラインＡ１が第１部分領域Ａ１＿１および第２部分領域Ａ１＿２を有する部分が断面図で示されている。これらの部分領域は、列ライン、例示的には列ラインＢ１の両側に設けられている。行ラインＡ１の部分領域Ａ１＿１とＡ１＿２とは、表示デバイス１のブリッジ素子５によって電気的にブリッジされており、したがってブリッジ素子５を介して互いに導電接続されている。
このためにブリッジ素子５は、複数のコンタクト５１を有し、それぞれのコンタクトは、行ラインＡ１の一方の部分領域と重なっておりかつ導電接続されている。ブリッジ素子５は、コンタクト５１を介して電気的に導通しておりかつ機械的に安定して、接続支持体２の行ラインＡ１に、例示的には接合手段５９、例えばはんだまたは導電性接着剤によって接合されている。
ブリッジ素子５の詳細は図１Ｂでは、図示を簡略化するために示されていない。例えば、ブリッジ素子は、図２Ｂに示されているように構成されている。ブリッジ素子５は、コンタクト５１が互い導電的に接続されているブリッジパス５５を有し、コンタクト５１は、表示デバイスの動作時には同じ電位にある。さらに、ブリッジ素子５は、ビームを生成するためにも設けられる、例えば発光ダイオードの形態の活性領域６を有する。したがってブリッジパス５５により、活性領域６を通過することなく、コンタクト５１が互いに接続される。
ブリッジパス５５は、以下の実施例において、図示を簡略化するために一部では明示的には示されていない。
図１Ａに示された実施例において、行ラインＡ１，Ａ２，…と列ラインＢ１，Ｂ２，…とのそれぞれの仮想の交点４にはこのようなブリッジ素子５が設けられている。本発明では、ブリッジ素子５のそれぞれの活性領域６により、表示デバイスの画素３が形成される。したがってｎ行ｍ列の場合、表示デバイスは、ｎ×ｍ個のブリッジ素子５およびｎ×ｍ個の単色の画素３を有する。画素３の駆動制御は、例えば、パッシブマトリクス駆動制御を介して行われ、これにより、それぞれの個別の画素は、所属の列ラインと所属の行ラインとの間に電圧を印加することにより、他の画素３とは無関係に駆動制御可能である。
したがって行ラインに設けられているすべての画素３には、行ラインそれ自体は、接続支持体２上の列ラインＢ１，Ｂ２，…の領域においてそれぞれ中断されているのにもかかわらず、所属の行ラインを介してコンタクト可能である。ブリッジ素子５はそれぞれ、行ラインＡ１，Ａ２，…と列ラインＢ１，Ｂ２，…との間の仮想の交点４に配置されている。特に、ブリッジ素子５はそれぞれ、行ラインおよび列ラインと重なっており、この行ラインもしくは列ラインと導電接続されている。
別のブリッジ素子５は、端子８への線路に使用されていてよい。以下の実施例に関連して、このことを詳しく説明する。
しかしながら説明される実施例とは異なり、ブリッジ素子の個数は、仮想の交点４の個数よりも、かつ／または画素３の個数よりも小さくてもよい。行ラインＡ１，Ａ２，…の個数および／または列ラインＢ１，Ｂ２，…の個数も、画素３が配置されている行もしくは列の個数に等しくなくてもよい。
図２Ａには、ライン、例示的には列ラインＢ１を乗り越えるためにだけに使用されるブリッジ素子５の実施例が示されている。このブリッジ素子５は、コンタクト５１間のブリッジパス５５だけを有する。したがってこのブリッジ素子５は、行ラインの部分領域の電気的な接続を除けば、好適には無視できる電気抵抗を有するが、別の機能を有しない。
図２Ｂに示された実施例では、ブリッジ素子５は、ブリッジパス５５に加えて、ビームを生成するために設けられた活性領域６を有する。活性領域６は、コンタクト５１および別のコンタクト５２に導電接続されている。したがってブリッジパス５５は、活性領域６を通って延在していない。
ブリッジ素子５は、図２Ｃの実施例に示されているように、複数の活性領域６を有することも可能であり、これらの活性領域は、異なる画素または同じ画素に属していてよい。例えば、１つの活性領域６により、赤色のスペクトル領域のビームを生成するために設けられる副画素３Ｒが形成され、１つの活性領域により、青色のスペクトル領域のビームを生成するために設けられる副画素３Ｂが形成される。活性領域６はそれぞれ、別のコンタクトに５２に導電接続されている。別のコンタクト５２にはそれぞれ１つの列ラインＢ１もしくはＢ２が対応付けられている。ブリッジ素子５は付加的には、例えば、特に電子回路７０の一部分として、コンデンサ７２またはトランジスタ７１の形態の１つまたは複数の電子素子７を有していてもよい（図２Ｄ）。
回路７０は、例えば、集積回路として構成されているか、または集積回路７３を有する。
例えば、ブリッジ素子５は、アクティブマトリクス回路によって１つまたは複数の画素を駆動制御する電子素子７を含んでいる。
図２Ｅに示された実施例では、ブリッジ素子５は、回路７０に加えて中間支持体５８を有する。中間支持体５８は、例えば、再配線層（Redistribution Layer）によって形成される。例えば、中間支持体５８は、例えばポリマー製の絶縁層と、電気めっきされた、例えば銅から成る導体路とを有する再配線部を有する。
このような中間支持体は、エンクロージャ技術において集積回路によく使用され、したがって簡単かつコスト的に有利に利用可能である。中間支持体５８は、特に、ブリッジパス５５を構成するためにも適している。
図２Ｆには、ブリッジ素子５が，ソケット５３１および所属のコネクタ５３２を備えた構成を有するブリッジ素子５の実施例が示されている。図示された実施例では、ブリッジパス５５はソケット５３１内に構成されている。択一的にはブリッジパスは、コネクタ５３２内に構成することも可能である。さらにソケット５３１かまたはコネクタ５３２は、接続支持体に固定可能である。
図３Ａ～図３Ｆには、ブリッジ素子５の電気的なコンタクトの仕方の実施例が示されている。電気的なコンタクトのこれらの仕方は、ブリッジ素子５の実施形態についての上で説明した実施例と組み合わせ可能である。
図３Ａでは接合手段５９が、接合層５９１により、例えばはんだにより、例えばはんだペーストの形態で、または導電性接着剤によって形成されている。このような材料は、印刷または調量供給によって被着可能である。
図３Ｂに示された実施例では、ブリッジ素子５の電気的な接続および機械的な接合は、例えばはんだボールの形態の接合ボール５９２を介して行われる。これらのはんだボールは、表示デバイスを作製する際にあらかじめ、接合ボールから成るマトリクス（Ball Grid Array、ＢＧＡとも称される）の形態でブリッジ素子５に配置可能である。これにより、行ラインＡ１，Ａ２，…と列ラインＢ１，Ｂ２，…との間の特に小さな間隔が実現可能である。
図３Ｃに図示された実施例では、ブリッジ素子５の電気的なコンタクトは、コンタクト５１，５２と、行ラインＡ１，Ａ２，…もしくは列ラインＢ１，Ｂ２，…との間の直接的なコンタクト、例えば、熱圧着を用いた直接的な金・金コンタクトによって行われる。択一的または付加的には、充填材料５９５、例えば非等方性の導電性材料を設けることができる。これにより、コンタクト５１，５２に対し、例えば、ほぼ１０μｍまでの特に小さなサイズが達成可能である。
図３Ｄに示された実施例では、電気的なコンタクトは、先端部５９７を用いて行われる。先端部５９７は、ブリッジ素子５に、または接続支持体２に設けられてよい。
ブリッジ素子５の配置は、例えば並列なチップ取り付けにより、例えばスタンプ、例えばポリジメチルシロキサン（略してＰＤＭＳ）スタンプのいぼ状突起を用いて、またはＬＩＦＴ（Laser Induced Forward Transfer）法を用いてよって行うことができる。これは、特に小さなブリッジ素子５および／または特に多くの個数のブリッジ素子５に適している。
図３Ｅに示された実施例では、行ラインＡ１，Ａ２，…および列ラインＢ１，Ｂ２，…は、平坦なコンタクト部の形態で被着されておりかつブリッジ素子５の対応するコンタクト５１，５２と重なっている。接続支持体２と、行ラインＡ１，Ａ２，…および列ラインＢ１，Ｂ２，…との間には絶縁層２１が配置されている。これにより、ブリッジ素子５のエッジを越えて、行ラインＡ１，Ａ２，…および列ラインＢ１，Ｂ２，…を容易に案内することができる。
したがってこの実施例では、行ラインＡ１，Ａ２，…および列ラインＢ１，Ｂ２，…は、ブリッジ素子５が接続支持体２にあらかじめ配置されて特に固定された後、はじめて接続支持体２に構成される。接続支持体２は、ビーム透過性であってよく、これにより、ブリッジ素子５とは反対側を向いた、接続支持体２の面が、表示デバイス１のビーム出射面１０を形成する。
放射ビームは、図３Ｅでは矢印９９によって示されている。
付加的には図３Ｆに示されているように、別の素子の電気的なコンタクトに対し、例えば、１つもしくは複数の画素を備えた別のブリッジ素子５に対し、または表示デバイスのドライバに対し、被着された導電層が利用可能である。例えば、矢印９９によって示されているように、互いに逆の２つの方向にビームを放射することができる。
ドライバを配置する際には、光出射に使用されない面にドライバを被着することができる。これにより、ドライバは、ブリッジ素子５間に、または縁部に取り付ける必要がなく、その代わりに画素の上に直接に配置可能である。したがってドライバは、画素よりも格段に大きくてよいか、または複数の画素にわたって突出していてよい。さらにドライバは、表示デバイスの縁部に位置付けられる必要がなく、これにより、例えばビデオウォールの形態で、シームレスに互いタイル張りで、大きな１つの表示ユニットに多くの表示デバイスを配置することができる。
図４Ａおよび図４Ｂでは、それぞれ画素３が緑色、青色および赤色のスペクトル領域におけるビームに対する副画素を有する、表示デバイス１の実施例が示されている。図４Ａに示された実施例では、それぞれの画素３は、３つの行ラインに接続されている。行ラインＡ１，Ａ４，Ａ７，…にはそれぞれ給電電圧が印加されている。行ラインＡ２，Ａ５，Ａ８，…はそれぞれ、アース線路である。行ラインＡ３，Ａ６，Ａ９，…はそれぞれ、駆動制御の際に画素３の個々のラインをアクティブ化することができる選択ラインを表している。列ラインＢ１，Ｂ４，Ｂ７，…は、緑色の光を放射する副画素３Ｇ用のデータ線路である。これに対応して、列ラインＢ２，Ｂ５，Ｂ８は、青色の光を放射する副画素３Ｂ用のデータ線路であり、列ラインＢ３，Ｂ６およびＢ９は、赤色の光を放射する副画素３Ｒ用のデータ線路である。したがって色情報は、個々の副画素について並列に伝送される。これにより、それぞれの画素３について全部合わせて、９個の仮想の交点４が生じる。
図４Ｂに示された実施例では、それぞれの画素３は、それぞれ１つの行ラインだけに対応付けられている。列ラインＢ１，Ｂ４，Ｂ７はそれぞれ、緑色の光を放射する副画素、赤色の光を放射する副画素および青色の光を放射する副画素についてデータを順次に供給する。列ラインＢ２，Ｂ５，Ｂ８はそれぞれ給電電圧を供給し、また列ラインＢ３，Ｂ６，Ｂ９はアース線路である。いくつかの行ラインは、画素のそれぞれの行についての選択ラインとして使用される。これにより、画素３当たりの仮想の交点４の個数が３個に減少する。当然のことながら、列ラインの個数が行ラインの個数よりも少ない場合、仮想の交点の減少を同様に行うことができる。
図５Ａおよび図５Ｂに示された実施例では、ブリッジ素子５は、３つの活性領域６を有し、これらの活性領域６はそれぞれ、赤色のスペクトル領域において発光する副画素３Ｒ、緑色のスペクトル領域において発光する副画素３Ｇ、および青色のスペクトル領域において発光する副画素３Ｂを形成する。図５Ｂに示されている、ブリッジ素子５の背面には、行ライン、例えば行ラインＡ１にコンタクトするためのコンタクト５１と、列ライン、例えば列ラインＢ１，Ｂ２およびＢ３にコンタクトするための別のコンタクト５２とが設けられている。これらのコンタクトは、ビアを介し、中間支持体の前面にある活性領域６に導電接続されている。ブリッジパス５５も同様に前面に構成されている。これにより、ブリッジパス５５と列ラインＢ１，Ｂ２，Ｂ３との間の電気的な短絡の危険性が回避される。
図５Ｃおよび図５Ｄには、活性領域６を備えた半導体チップ６５、特にＬＥＤ半導体チップの２つの実施例が示されている。図５Ｃに示された実施例では、半導体チップ６５のコンタクト面６５１は、半導体チップと同じ側に配置されている。コンタクト面６５１にはそれぞれ、ビア５８１を介し、中間支持体５８の背面から中間支持体５８を通ってアクセス可能である。
図５Ｄに示された実施例では、半導体チップ６５のコンタクト面６５１は、この半導体チップの両面に配置されている。半導体チップ６５は、電気絶縁性の分離層６７によって取り囲まれている。中間支持体５８とは反対側を向いた、半導体チップ６５の面に配置されているコンタクト面６５１は、接続線路６６を介してビア５８１に接続されている。接続線路６６は、例えば、平坦なコンタクト部によって形成されている。
図６Ａおよび図６Ｂには、それぞれのブリッジ素子５が副画素３Ｒ，３Ｇ，３Ｂを形成する実施例が示されている。ブリッジ素子５はそれぞれ、コンタクト５１、例えばアノードと、別のコンタクト５２、例えばカソードとを有する。図２Ｂに関連して説明したように、ブリッジパスはコンタクト５１間に延在するのに対し、画素３の活性領域６はそれぞれ、コンタクト５１と別のコンタクト５２との間の電流路に設けられている。
活性領域６によって放射されるビームの波長を除けば、副画素３Ｒ，３Ｇ，３Ｂは、同様に構成可能である。これらのようなブリッジ素子５により、パッシブマトリクス配置構成を有するフルカラー表示デバイスが、容易かつコスト的に有利に実現可能である。
図７Ａおよび図７Ｂには、ブリッジ素子５によって複数の画素３、例えば、それぞれ３つの副画素３Ｒ，３Ｇ，３Ｂを有する２×２画素、すなわち全部合わせて１２個の活性領域を有する複数の画素が提供される実施例が示されている。電気的なコンタクトは、６個の行ラインＡ１～Ａ６と、２つの列ラインＢ１，Ｂ２とを介して行われ、列ラインＢ１およびＢ２は、ブリッジ素子５により、短絡することなく、すべての行ラインＡ１～Ａ６によって乗り越えられており、したがってすべての行ラインＡ１～Ａ６は、導電的にブリッジされている。
このようなブリッジ素子５については、例えば、フリップ・チップ幾何学形状（図５Ｃを参照されたい）において、ガラス・中間支持体に半導体チップを配置することができる。表面実装技術（ＳＭＴ：Surface Mounted Technology）で構成されるブリッジ素子５は、例えば、行ラインおよび列ラインとの電気的なコンタクトのために接続ボールを背面に有していてよい。
図８Ａには表示デバイス１の実施例が示されており、この実施例では、行ラインＡ１，Ａ２，…用の端子８と、列ラインＢ１，Ｂ２，…用の端子８とが、互いに垂直方向に延在する、表示デバイスの２つの側面１５に構成されている。これらの端子８は、例えばフレキシブルプリント基板を介してドライバ９に導電接続される。
それぞれ互いに９０°だけ回転されるこれらのような４つの表示デバイスを使用することにより、図８Ｂに示されているような表示ユニット１００が実現可能である。例えば、表示デバイス１毎の１６×３２個のドライバにより、最大２０４８個のＲＧＢ画素または６１４４個の単色の画素を有する表示ユニット１００が実現可能である。複数の表示デバイス１を使用することによる表示ユニット１００のさらなる拡張は、この実施例では、容易に行うことはできない。
これとは異なり、図８Ｃに示された実施例では、行ラインＡ１，Ａ２，…および列ラインＢ１，Ｂ２，…の端子８は、表示デバイス１の１つの側面においてアクセス可能である。したがって、図８Ｄに示されているような表示デバイス１により、表示デバイスから成る２つの行と任意の個数の列とを有する表示ユニット１００を実現することができる。
図９Ａ～図９Ｅに基づき、行ラインの電気的なコンタクトの仕方を詳しく説明する。図９Ａに示されているように行ラインＡ１，Ａ２，…はそれぞれ、線路Ｚ１，Ｚ２、Ｚ３を介して、所属の端子８に接続されている。線路Ｚ１，Ｚ２，Ｚ３は実質的に、列ラインＢ１，Ｂ２，…に対して平行に延在している。
図９Ｂには、図９Ａの部分９７が拡大されて示されている。この部分９７には、図６に関連して説明したように、副画素３Ｒ，３Ｇ，３Ｂについてのブリッジ素子５が構成されている。付加的には、線路、例示的には線路Ｚ２を乗り越えるブリッジ素子５が設けられている。
したがって線路Ｚ１，Ｚ２，…は、行ラインＡ１，Ａ２，…および列ラインＢ１，Ｂ２，…と重なることなく構成可能である。したがって線路Ｚ１，Ｚ２，…に別の導電層は不要である。
図９Ｃと、図９Ｃの部分９８の拡大図を示す図９Ｄとに示された実施例では、ブリッジ素子５は、実質的に図５Ｂに関連して説明したように構成されている。
図５Ｂとは異なり、図９ではブリッジ素子５の２つのコンタクト間に、例示的には複数のコンタクト５１の１つと、複数の別のコンタクト５２の１つとの間に空きスペース５４が設けられている。空きスペースの領域において線路は、ブリッジ素子５の下を通って案内されている。
このことは、図９Ｅに示されているように、例えば図７Ａに関連して説明したように構成されているブリッジ素子５にも同様に適用される。
図１０Ａ～図１０Ｄには、ビーム出射面１０とは反対側を向いた、接続支持体２の面にドライバ９がそれぞれ配置されている表示デバイスの実施例が示されている。ドライバ９は、例えば、端子コネクタ８５を介し、例えば接続ボール（ＢＧＡボール）の形態で接続支持体２に接続されている。
しかしながら一般に、図１０Ｂに示されているように、このようなドライバの寸法は、接続支持体２の寸法よりも、ひいては表示デバイス１の寸法よりも小さい。これにより、すべての行ラインＡ１，Ａ２，…および列ラインＢ１，Ｂ２，…を直接にドライバに接続することはできない。
図１０Ｃには、ドライバ９が、コネクタ９５を介して接続支持体２に導電接続されている実施例が示されている。コネクタ９５は、例えば、ドライバ９のケーシングに組み込まれている。したがってコネクタは、接続支持体２と、実際のドライバ９と間の再配線層を形成している。この実施例では、コネクタ９５は、接続支持体のほぼ全体幅にわたって延在しており、これにより、すべての列ラインは、端子８を介して電気的にコンタクト可能である。コネクタ９５と重なっていない行ラインは、図１０Ｄに示されているように線路Ｚを介して電気的にコンタクト可能である。ドライバ９の外部給電は、例えばプラグインコネクタ９６、例えばプラグまたはソケットを介して行われる。接続支持体２の上面図において、プラグインコネクタ９６は、接続支持体２と完全に重なっている。このような表示デバイス１は、ドライバ９との電気的なコンタクトのためのスペースを側面に必要とせず、これにより、表示デバイス１は、互いに垂直方向に延在する２つの方向に沿って互いに縁部なしに配置可能である。これにより、表示デバイス１の個数を増やすことによって表示ユニット１００の画素数を実質的に任意に増大させることができる。
本願は、ドイツ国特許出願第１０２０１９１２６８５９．１号明細書の優先権を主張するものであり、その開示内容は、引用によってここに取り込まれるものとする。
本発明は、実施例に基づく説明によって限定されない。むしろ本発明には、あらゆる新たな特徴および特徴のあらゆる組み合わせが含まれるのであり、これには、特に、特許請求の範囲における特徴的構成のあらゆる組み合わせが含まれており、このことは、この特徴または組み合わせそれ自体が、特許請求の範囲または実施例において明示的に示されていない場合であっても当てはまるものである。
１ 表示デバイス
１０ ビーム出射面
１００ 表示ユニット
１５ 側面
２ 接続支持体
２１ 絶縁層
３ 画素
３Ｒ，３Ｇ，３Ｂ 副画素
４ 仮想の交点
５ ブリッジ素子
５１ コンタクト
５２ 別のコンタクト
５４ 空きスペース
５５ ブリッジパス
５８ 中間支持体
５８１ ビア
５９ 接合手段
５９１ 接合層
５９２ 接合ボール
５９５ 充填材料
５９７ 先端部
６ 活性領域
６５ 半導体チップ
６５１ コンタクト面
６６ 接続線路
６７ 分離層
７ 電子素子
７０ 回路
７１ トランジスタ
７２ コンデンサ
７３ 集積回路
８ 端子
８５ 端子コネクタ
９ ドライバ
９５ コネクタ
９６ プラグインコネクタ
９７ 部分
９８ 部分
９９ 矢印
Ａ１，Ａ２，… 行ライン
Ａ１＿１ 部分領域
Ａ１＿２ 部分領域
Ｂ１，Ｂ２，… 列ライン
Ｚ，Ｚ１，Ｚ２，… 線路

Claims (19)

  1. 接続支持体（２）と、行ライン（Ａ１，Ａ２，…）および列ライン（Ｂ１，Ｂ２，…）を介して駆動制御可能な複数の画素（３）とを有する表示デバイス（１）であって、
    前記行ラインおよび前記列ラインは、前記接続支持体に構成されており、
    少なくとも１つの行ラインは、前記接続支持体における列ラインとの仮想の交点（４）において中断されており、
    前記接続支持体には、前記仮想の交点において前記行ラインを導電的にブリッジするブリッジ素子（５）が配置されており、
    前記行ラインおよび前記列ラインは、前記画素を駆動制御するドライバ（９）との電気的なコンタクトのための端子（８）を有し、
    行ラインはそれぞれ、線路（Ｚ１，Ｚ２，…）を介して複数の前記端子の１つに接続されており、
    行ラインと所属の前記端子との間に設けられている行ラインは、ブリッジ素子によって乗り越えられている、表示デバイス（１）。
  2. 前記行ラインおよび前記列ラインは、前記接続支持体の上面図において、互いに重なり合うことなく構成されている、請求項１記載の表示デバイス。
  3. 前記ブリッジ素子は、前記表示デバイスの動作時に同じ電位にありかつ同じ行ラインに導電接続されている２つのコンタクト（５１）を有する、請求項１または２記載の表示デバイス。
  4. 前記ブリッジ素子は、ビームを生成するために設けられている少なくとも１つの活性領域（６）を有し、前記ブリッジ素子には、２つの前記コンタクトの間のブリッジパス（５５）が構成されており、前記ブリッジパスは、前記活性領域を通って延在していない、請求項１から３までのいずれか１項記載の表示デバイス。
  5. 前記ブリッジ素子は、それぞれ１つの前記画素または前記画素の副画素（６Ｒ，６Ｇ，６Ｂ）を形成する複数の活性領域（６）を有する、請求項１から４までのいずれか１項記載の表示デバイス。
  6. 前記ブリッジ素子は、少なくとも１つの電子素子（７）を有する、請求項１から５までのいずれか１項記載の表示デバイス。
  7. 前記ブリッジ素子は、少なくとも１つの画素が構成されている中間支持体（５８）を有する、請求項１から６までのいずれか１項記載の表示デバイス。
  8. 前記中間支持体は、複数のビア（５８１）を有し、少なくとも１つの前記画素は、前記接続支持体とは反対側を向いた、前記中間支持体の面に構成されている、請求項７記載の表示デバイス。
  9. 前記表示デバイスの断面図において、前記ブリッジ素子および／または少なくとも１つの画素が、前記接続支持体と、複数の前記行ラインの１つとの間に配置されている、請求項１から８までのいずれか１項記載の表示デバイス。
  10. 前記表示デバイスの断面図において、前記ブリッジ素子および／または少なくとも１つの画素は、前記接続支持体とは反対側を向いた、複数の前記行ラインのうちの１つの行ラインの面に配置されている、請求項１から９までのいずれか１項記載の表示デバイス。
  11. 前記接続支持体は、動作時に前記画素によって放射される前記ビームに対して透過である、請求項４または請求項４を引用する請求項５から１０までのいずれか１項記載の表示デバイス。
  12. 画素には行ラインよりも多くの列ラインが対応付けられているか、またはその逆である、請求項１から１１までのいずれか１項記載の表示デバイス。
  13. 前記行ラインおよび前記列ラインの電気的なコンタクトのための前記端子（８）は、前記表示デバイスのちょうど１つの側面（１５）に沿って配置されている、請求項１から１２までのいずれか１項記載の表示デバイス。
  14. 複数の前記線路は、重なることなく前記行ラインへと延在している、請求項１３記載の表示デバイス。
  15. 前記表示デバイスのビーム出射面（１０）とは反対側を向いた面に、前記行ラインおよび前記列ラインを駆動制御する前記ドライバ（９）が配置されており、かつ前記ドライバ（９）が端子コネクタ（８５）を介して前記端子（８）と電気的に接続され、前記表示デバイスのすべての側面（１５）は、前記行ラインおよび前記列ライン用の端子を有しない、請求項１から１２までのいずれか１項記載の表示デバイス。
  16. 前記端子コネクタ（８５）は、接続ボールの形態で構成されている、請求項１５記載の表示デバイス。
  17. 前記行ラインはそれぞれ、１つの線路（Ｚ１，Ｚ２，…）を介して前記ドライバに接続されており、複数の前記線路は、重なることなく、前記行ラインに延在している、請求項１５または１６記載の表示デバイス。
  18. 前記線路は、コネクタ（９５）を介して前記ドライバに接続されており、前記コネクタは、前記行ラインに対して平行な方向に前記ドライバよりも大きな寸法を有し、前記コネクタは、前記表示デバイスの上面図において少なくとも、内側にあるすべての列ラインにわたって延在している、請求項１７記載の表示デバイス。
  19. 請求項１から１８までのいずれか１項記載の複数の表示デバイス（１）を有する表示ユニット（１００）。
JP2022520996A 2019-10-07 2020-10-05 表示デバイスおよび表示ユニット Active JP7392129B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102019126859.1 2019-10-07
DE102019126859.1A DE102019126859A1 (de) 2019-10-07 2019-10-07 Anzeigevorrichtung und Anzeigeeinheit
PCT/EP2020/077853 WO2021069378A1 (de) 2019-10-07 2020-10-05 Anzeigevorrichtung und anzeigeeinheit

Publications (2)

Publication Number Publication Date
JP2022551619A JP2022551619A (ja) 2022-12-12
JP7392129B2 true JP7392129B2 (ja) 2023-12-05

Family

ID=72752443

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022520996A Active JP7392129B2 (ja) 2019-10-07 2020-10-05 表示デバイスおよび表示ユニット

Country Status (4)

Country Link
US (1) US20220293577A1 (ja)
JP (1) JP7392129B2 (ja)
DE (2) DE102019126859A1 (ja)
WO (1) WO2021069378A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021119155A1 (de) 2021-07-23 2023-01-26 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum aufbringen eines elektrischen verbindungsmaterials oder flussmittels auf ein bauelement
DE102021119707A1 (de) * 2021-07-29 2023-02-02 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Träger mit eingebetteter elektrischer verbindung, bauelement und verfahren zur herstellung eines trägers

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006295121A (ja) 2005-03-15 2006-10-26 Future Vision:Kk 薄膜トランジスタを用いた液晶表示装置及びその製造方法
WO2011040081A1 (ja) 2009-09-30 2011-04-07 シャープ株式会社 基板モジュールおよびその製造方法
JP2011076808A (ja) 2009-09-30 2011-04-14 Sony Chemical & Information Device Corp 異方性導電フィルム及びその製造方法
US20120126233A1 (en) 2010-11-23 2012-05-24 Chang Chong Sup Thin film transistor array panel and method for manufacturing the same
JP2012518199A (ja) 2009-02-13 2012-08-09 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー ディスプレイデバイス内のチップレット間のピクセルの分割
JP2012531627A (ja) 2009-06-26 2012-12-10 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー ディスプレイのパッシブマトリックスチップレットドライバ
JP2013546012A (ja) 2010-10-15 2013-12-26 グローバル オーエルイーディー テクノロジー リミティド ライアビリティ カンパニー マルチ・パッシブマトリクス・コントローラを有するチップレット・ディスプレイ
JP2017175093A (ja) 2016-03-25 2017-09-28 デクセリアルズ株式会社 電子部品、接続体、電子部品の設計方法
US20180033853A1 (en) 2016-07-26 2018-02-01 X-Celeprint Limited Devices with a single metal layer
US20190027534A1 (en) 2017-07-21 2019-01-24 X-Celeprint Limited Iled displays with substrate holes
US20190267363A1 (en) 2018-02-28 2019-08-29 X-Celeprint Limited Displays with Transparent Bezels

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111261639A (zh) * 2015-09-11 2020-06-09 夏普株式会社 图像显示装置以及图像显示元件的制造方法
US10153257B2 (en) 2016-03-03 2018-12-11 X-Celeprint Limited Micro-printed display

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006295121A (ja) 2005-03-15 2006-10-26 Future Vision:Kk 薄膜トランジスタを用いた液晶表示装置及びその製造方法
JP2012518199A (ja) 2009-02-13 2012-08-09 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー ディスプレイデバイス内のチップレット間のピクセルの分割
JP2012531627A (ja) 2009-06-26 2012-12-10 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー ディスプレイのパッシブマトリックスチップレットドライバ
WO2011040081A1 (ja) 2009-09-30 2011-04-07 シャープ株式会社 基板モジュールおよびその製造方法
JP2011076808A (ja) 2009-09-30 2011-04-14 Sony Chemical & Information Device Corp 異方性導電フィルム及びその製造方法
JP2013546012A (ja) 2010-10-15 2013-12-26 グローバル オーエルイーディー テクノロジー リミティド ライアビリティ カンパニー マルチ・パッシブマトリクス・コントローラを有するチップレット・ディスプレイ
US20120126233A1 (en) 2010-11-23 2012-05-24 Chang Chong Sup Thin film transistor array panel and method for manufacturing the same
JP2017175093A (ja) 2016-03-25 2017-09-28 デクセリアルズ株式会社 電子部品、接続体、電子部品の設計方法
US20180033853A1 (en) 2016-07-26 2018-02-01 X-Celeprint Limited Devices with a single metal layer
US20190027534A1 (en) 2017-07-21 2019-01-24 X-Celeprint Limited Iled displays with substrate holes
US20190267363A1 (en) 2018-02-28 2019-08-29 X-Celeprint Limited Displays with Transparent Bezels

Also Published As

Publication number Publication date
DE102019126859A1 (de) 2021-04-08
WO2021069378A1 (de) 2021-04-15
DE112020004819B4 (de) 2024-05-16
DE112020004819A5 (de) 2022-07-28
US20220293577A1 (en) 2022-09-15
JP2022551619A (ja) 2022-12-12

Similar Documents

Publication Publication Date Title
JP6754410B2 (ja) Ｌｅｄディスプレイ装置
EP3648164B1 (en) Display device using semiconductor light emitting element
CN110416394B (zh) 发光模块
JP6128046B2 (ja) 実装基板および電子機器
JP6653022B2 (ja) ビデオウォールモジュールおよびビデオウォールモジュールの製造方法
US10720413B2 (en) LED package, LED module and method for manufacturing LED package
JP7392129B2 (ja) 表示デバイスおよび表示ユニット
KR20200106039A (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
KR20150095988A (ko) 표시 장치 및 이의 제조 방법
KR102206782B1 (ko) 디스플레이 장치
CN111682017B (zh) 发光模块
KR102205693B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
KR101935329B1 (ko) μLED 어레이 드라이빙 장치
JP2019050298A (ja) 発光パネル
CN116157920A (zh) 显示模块
CN114762027A (zh) 显示装置
TW201909407A (zh) 包含具有彩色發光二極體之發射像素的透明主動矩陣顯示器
US6914379B2 (en) Thermal management in electronic displays
JP6527194B2 (ja) 表示装置
KR20180135335A (ko) 반도체 발광 소자를 이용한 디스플레이 장치
JP2018087928A (ja) Ｌｅｄディスプレイ装置
US20240297284A1 (en) Semiconductor light-emitting device package and display device
KR101092367B1 (ko) 유기 발광 다이오드 표시 소자 및 그 제조 방법
KR20220051782A (ko) 디스플레이 모듈
JP2024092521A (ja) 発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231122

R150 Certificate of patent or registration of utility model

Ref document number: 7392129

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150