背景技术
有源矩阵型液晶显示装置中使用的薄膜晶体管(TFT)的结构是,在基板上依次层叠由铬等的金属膜构成的栅电极、由SiNx构成的栅绝缘膜、由非晶硅构成的半导体层、由掺杂了磷等的杂质的欧姆接触层、由铬等的金属膜构成的源电极和漏电极、以及保护膜。
上述薄膜晶体管是通过在玻璃基板上形成多个薄膜,在该薄膜上实施光刻工序而制造的。但是,在形成薄膜和构图时,必须利用溅射装置、CVD装置以及蚀刻装置等高价且低生产率的复杂的真空装置,这导致使工序非常复杂,同时还增加制造成本的结果。
为此,下述专利文件1中记载了尽量在大气压环境中制造薄膜晶体管的方法。在该专利文献1中记载了,利用含有导电材料的液体材料由喷墨法形成薄膜晶体管的栅电极膜,并且利用含有半导体材料的液体材料由喷墨法形成薄膜晶体管的源区和漏区。
另外,在下述专利文献2中记载了,作为削减光刻工序、简化生产工序的方法,在同一层上形成栅总线和源总线,且在形成象素电极时,在象素电极这一层上桥接被交叉部切断的源总线。
【专利文献1】日本专利申请特开2003-318193号公报
【专利文献2】日本专利申请特开平9-265113号公报
在制造上述专利文献1中记载的薄膜晶体管时,利用喷墨法减少真空装置的数量,削减生产工序,但其生产工序的数量依然很多,不能低廉且高生产率地制造薄膜晶体管。
而且,在上述专利文献2记载的方法中,因为象素电极中利用氧化铟锡(ITO)等高电阻率(电阻率=100~1000μΩ·cm)的透明电极材料,所以在连接源总线的桥接部中产生大电阻。
通常,总线中利用电阻率<3μΩ·cm左右的金属,但即使将桥接部的长度设计为总线长度的5%~1%左右,总线的电阻值也会达到1.3倍~3倍。况且在实际中将桥接部的长度设计为小于等于5%是不可能的。而且,在电阻率低的总线金属和电阻率高的ITO之间产生接触电阻,桥接部中的接触电阻变得更大了。
在涉足将成为今后LCD-TV的主流的100英寸级的大型、高精细显示屏中,即使增加1%布线电阻的方法也不能使用。
因此,本发明的目的在于,在利用薄膜晶体管的液晶显示装置及其制造方法中,在简化生产工序的同时,不增加源布线和栅布线的布线电阻,而是减小布线电阻。
具体实施方式
下面,利用附图对本发明的实施例进行说明。
【实施例1】
图1是利用了本发明的薄膜晶体管的有源矩阵型液晶显示装置的示意图,对应于由扫描线驱动电路100所选择的扫描线101,经数据线201将数据(电压)从数据线驱动电路200供给到薄膜晶体管10。
薄膜晶体管10设置在扫描线101和数据线201的交叉部上,扫描线101连接到薄膜晶体管10的栅电极13,数据线201连接到薄膜晶体管10的源电极19。
薄膜晶体管10的漏电极19′连接到液晶元件20的象素电极21,液晶元件20位于象素电极21和公共电极22之间,由提供给象素电极21的数据(电压)驱动。而且,用于临时保持数据(电压)的辅助电容23连接在漏电极19′和辅助电容布线24之间。
图2是图1所示的矩阵状配置的薄膜晶体管10的截面图,通过利用含有金属微粒的墨的喷墨涂敷,源布线201′、栅电极13和象素接触层21′形成于在绝缘基板(玻璃基板)11上形成的第1透光型感光性树脂12的开口部中。
而且,源电极19、漏电极19′和象素电极21通过利用含有金属微粒的墨的喷墨涂敷,形成在最后形成的第2透光型感光性树脂12′的开口部中。
14是栅绝缘膜,15是半导体层,16是n+半导体层(欧姆接触层),17是保护膜。
图3是图2所示的薄膜晶体管10的栅源布线工序,首先,将第1透光型感光性树脂12涂敷在洗净的绝缘基板11上,如该图(a)所示,利用形成了图案部(栅布线101′、源布线201′、辅助电容布线24′、栅电极13以及象素接触层21′)的第1光刻掩模进行曝光、显影、烧焙。
在该图的(b)、(c)中示出薄膜晶体管部的虚线A-A′、布线的交叉部的虚线B-B′以及C-C′的截面图。布线的交叉部的虚线B-B′是使栅布线101′连续的布线,使源布线201′为断续连接的布线,但也可以是使栅布线101′为断续连接的布线,使源布线201′为连续的布线。此时的截面图和虚线C-C′的截面图相同。
下面,如该图(b)所示,通过对图案部以外的部分执行防水处理,对图案部执行亲水处理,利用喷墨涂敷进行涂敷使得含有金属微粒(银微粒)的墨集中在图案部上。之后,正式烧焙图案部的含有金属微粒的墨。而且,对辅助电容布线24′喷墨涂敷透明导电体(ITO)。
最后,如该图(c)所示,作为由Ni构成的覆盖金属30,同样通过喷墨涂敷在图案部上涂敷墨,总烧结。
图4是接着图3的薄膜晶体管的形成工序图,如该图(a)所示,依次形成由SiNx构成的栅绝缘膜14、a-Si半导体膜(半导体层)15、n+半导体膜(欧姆接触层)16。虚线A-A′是该图(b)所示的薄膜晶体管部40的截面图,虚线B-B′以及C-C′是布线的交叉部41的截面图。
下面,涂敷光刻胶,如该图(b)所示,利用用于岛状地形成薄膜晶体管部40和布线的交叉部41的岛状图案掩模,使光刻胶曝光、显影。在薄膜晶体管的栅电极13上执行半曝光42。该图(c)表示光刻胶显影后的截面图。在该图(c)、(d)中示出薄膜晶体管部40的虚线A-A′、布线的交叉部41的虚线B-B′以及C-C′的截面图。
最后,如该图的(d)所示,对n+半导体膜16和半导体膜15进行干蚀刻。
图5是接着图4的薄膜晶体管的形成工序图,如该图的(a)的平面图和该图(b)的截面图所示,在岛状地形成的薄膜晶体管部40和布线的交叉部41周围利用喷墨涂敷形成光刻胶50。在图(b)、(c)、(d)中示出薄膜晶体管部40的虚线A-A′、布线的交叉部41的虚线B-B′以及C-C′的截面图。
接下来,如图(c)所示,在利用CF4/O2干蚀刻(覆盖灰化,capash)栅绝缘膜14的同时,除去半曝光部42,利用SF6/Cl2干蚀刻半曝光部42中的n+半导体膜16。
最后,如图(d)所示,剥离光刻胶50,形成由SiNx构成的保护膜17。
图6是接着图5的象素形成工序,首先,涂敷第2透光型感光性树脂12′,如该图的(a)所示,利用形成图案部(栅布线101′、源布线201′、薄膜晶体管部40、布线的交叉部41)的第2光刻掩模曝光、显影、烧焙。而且,在该图的(b)、(c)、(d)中示出薄膜晶体管部40的虚线A-A′、布线的交叉部41的虚线B-B′以及C-C′的截面图。
接下来,如该图的(c)所示,蚀刻保护膜17和覆盖金属30之后,如该图的(d)所示,利用喷墨涂敷,形成源电极19、漏电极19′、象素电极21以及交叉部连接布线60并正式烧焙。源电极19、漏电极19′为低电阻势垒金属,象素电极21是透明导电体(ITO),交叉部连接布线60使用银微粒。在图7中示出其平面图。
图7是图6(d)的平面图,是图2所示的薄膜晶体管10配置成如图1所示矩阵状时的平面图。在第2透光型感光性树脂12′的开口部中形成源电极19、漏电极19′、象素电极21以及交叉部连接布线60。
【实施例2】
图8是图1所示薄膜晶体管10的截面图,和图2所示薄膜晶体管10的截面图不同的是欧姆接触层(n+半导体层)16和保护层17的结构。下面说明该薄膜晶体管的制造工序。首先,栅源布线工序和图3所示的工序相同,在图9中示出接下来的薄膜晶体管的形成工序。
图9是接着图3的栅源布线工序的薄膜晶体管的形成工序,如该图的(a)所示,依次形成栅绝缘膜14,a-Si半导体膜15以及保护膜17。虚线A-A′是该图(b)所示的薄膜晶体管部40的截面图,虚线B-B′以及C-C′是该图(b)所示布线的交叉部41的截面图。
下面,和图6(a)相同地,涂敷第2透光型感光性树脂12′,如图9(b)所示,利用用于形成栅布线101′、源布线201′且岛状地形成薄膜晶体管部40和布线的交叉部41的第2光刻掩模,进行曝光、显影、烧焙。而且,对薄膜晶体管部40、布线的交叉部41、以及如该图(c)所示对象素接触层21′上的一部分进行半曝光42。
图10是接着图9的薄膜晶体管的形成工序,如该图的(a)所示,对保护膜17执行DHF润湿或者用CF4蚀刻。然后,如该图的(b)所示,用SF6对半导体膜15和半曝光部42执行干蚀刻。
接下来,如该图的(c)所示,对薄膜晶体管部40和布线的交叉部41以外的区域喷墨涂敷光刻胶110。在该图(d)中示出其截面图。
图11是接着图10的薄膜晶体管的形成工序,如该图(a)所示,用CF4或者C2F8对栅绝缘膜14和保护膜17执行干蚀刻。然后,如该图(b)所示,掺杂P离子,形成欧姆接触层(n+半导体层)16。接下来,如该图(c)所示,剥离光刻胶110之后,如该图(d)所示,用DHF对覆盖金属30执行选择蚀刻。
图12是接着图11的薄膜晶体管的形成工序和象素电极形成工序,如该图(a)所示,通过喷墨涂敷形成源电极19、漏电极19′、象素电极21以及交叉部连接布线60。在该图(b)中示出其平面图。
【实施例3】
图13是图1所示薄膜晶体管10的截面图,和图8所示薄膜晶体管10的截面图不同的是省略了第2透光型感光性树脂12′。下面说明该薄膜晶体管的制造工序。首先,栅源布线工序和图3所示的工序相同。接下来的薄膜晶体管的形成工序与直到图9、图10、图11(b)中所示的工序是相同的。图14示出接着图11(b)的工序。
在图14中,和图11(c)、(d)不同之处在于,首先,如该图(a)所示,执行覆盖金属30的蚀刻,然后,如该图(b)所示,执行第2透光型感光性树脂12′和光刻胶110的剥离。
图15是接着图14的薄膜晶体管的形成工序和象素电极形成工序,如该图(a)所示,通过喷墨涂敷形成源电极19、漏电极19′、象素电极21以及交叉部连接布线60。在该图(b)中示出其平面图。
【实施例4】
作为1个例子,基于之前的实施例,采用下述(1)~(3)的规格制作32型宽、1920×RGB×1080象素的全高清晰度显像(全HD)对应TFT阵列。而且,作为比较例1,基于公知例采用相同的规格制作32型宽TFT阵列。
(1)源布线长:400mm,布线宽:10μm,布线材料:银(Ag)(电阻率2.5μΩcm),膜厚:0.5μm
(2)源布线的交叉部连接布线长:20μm(总计1080处),接触面积:10μm×10μm(总计2160处)。
(3)交叉部连接布线材料:本发明:银(Ag)(电阻率2.5μΩcm),比较例1:ITO(电阻率100μΩcm)
而且,直线布线的电阻值是2kΩ。
其结果是,和没有交叉部连接布线的直线的源布线电阻相比,本发明的源布线电阻仅仅增加了不到1%。在下述的表1、表2中与比较例一起示出这种源布线的布线电阻的细节和接触电阻率。
【表1】
|
本发明 |
比较例1 |
①直线布线电阻 |
1892Ω |
1892Ω |
②交叉部连接布线电阻 |
108Ω |
4320Ω |
③接触电阻 |
10.8Ω |
2160Ω |
源布线电阻(①+②+③) |
2010.8Ω |
8372Ω |
相对于直线布线的电阻增加率 |
0.5% |
320% |
【表2】
|
本发明 |
比较例1 |
接触电阻率 |
0.05×10-8Ωcm2 |
10×10-8Ωcm2 |
【实施例5】
同样,作为1个例子,基于之前的实施例,采用下述(1)~(3)的规格制作32型宽、1920×RGB×1080象素的全高清晰度显像(全HD)对应TFT阵列。而且,作为比较例2,为了可以用银(Ag)连接公知例的桥接部(本发明中称为交叉部连接布线),分别制作象素部用的掩模和桥接部用的掩模,并用同样的规格制作32型宽TFT阵列。
(1)源布线长:400mm,布线宽:10μm,布线材料:银(Ag)(电阻率2.5μΩcm),膜厚:0.5μm
(2)源布线的交叉部连接布线长:20μm(总计1080处),接触面积:10μm×10μm(总计2160处)。
(3)交叉部连接布线材料:本发明:烧焙的银(Ag)(电阻率2.5μΩcm),
比较例2:溅射银(Ag)(电阻率2.5μΩcm)
而且,直线布线的电阻值是2kΩ。
其结果是,和没有交叉部连接布线的直线的布线电阻相比,本发明的源布线电阻仅仅增加了不到1%,而在利用溅射银(Ag)的连接中,增加超过10%。在下述的表3、表4中与比较例2一起示出这种源布线电阻的细节和接触电阻率。
【表3】
|
本发明 |
比较例2 |
①直线布线电阻 |
1892Ω |
1892Ω |
②交叉部连接布线电阻 |
108Ω |
108Ω |
③接触电阻 |
10.8Ω |
216Ω |
源布线电阻(①+②+③) |
2010.8Ω |
2216Ω |
相对于直线布线的电阻增加率 |
0.5% |
10.8% |
【表4】
|
本发明 |
比较例2 |
接触电阻率 |
0.05×10-8Ωcm2 |
1×10-8Ωcm2 |