CN106940507A - 阵列基板及其制备方法、显示面板 - Google Patents

阵列基板及其制备方法、显示面板 Download PDF

Info

Publication number
CN106940507A
CN106940507A CN201710335930.6A CN201710335930A CN106940507A CN 106940507 A CN106940507 A CN 106940507A CN 201710335930 A CN201710335930 A CN 201710335930A CN 106940507 A CN106940507 A CN 106940507A
Authority
CN
China
Prior art keywords
layer
liquid crystal
array base
base palte
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710335930.6A
Other languages
English (en)
Other versions
CN106940507B (zh
Inventor
董水浪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710335930.6A priority Critical patent/CN106940507B/zh
Publication of CN106940507A publication Critical patent/CN106940507A/zh
Application granted granted Critical
Publication of CN106940507B publication Critical patent/CN106940507B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Abstract

本公开涉及一种阵列基板及其制备方法、显示面板。该阵列基板包括衬底基板，依次设置在所述衬底基板上的薄膜晶体管和保护层，设置在所述保护层上方的液晶偏转层，以及设置在所述液晶偏转层上方的透明导电层；其中，所述透明导电层包括间隔设置的多个条状电极，且相邻所述条状电极之间的间隙与所述液晶偏转层中用于滴注液晶的取向凹槽对应。本公开以液晶偏转层中的取向凹槽替代取向层，可简化工艺制程。

Description

阵列基板及其制备方法、显示面板
技术领域
本公开涉及显示技术领域，尤其涉及一种阵列基板及其制备方法、显示面板。
背景技术
随着光学技术和半导体技术的发展，TFT-LCD(Thin Film Transistor-LiquidCrystal Display，薄膜晶体管-液晶显示器)具有轻薄、能耗低、反应速度快、色纯度佳、以及对比度高等特点，在显示领域占据了主导地位。为了进一步的提高TFT-LCD的显示品质，精细化、高PPI(Pixel Per Inch，每英寸像素)化已经成为了客户的主要需求。其中，IPS(In-Plane Switching，平面切换)型液晶面板作为目前的一种主流高端液晶面板，其具有可视角度大、响应速度快、色彩还原准确、以及颜色细腻等优点，且无需额外增加补偿膜，显示效果对比较佳。在IPS型液晶面板中，液晶分子以平面切换的方式来改善视角，具体为利用横向电场驱动液晶分子在平面内进行最大角度的旋转，从而增加视角，其视角的提升可高达178度。
目前，各类液晶面板的制造过程大致如下：首先分别制备阵列基板(Array基板)和彩膜基板(CF基板)，并在阵列基板和彩膜基板的内表面制作取向层，然后在阵列基板的取向层上制作封框胶，并在封框胶内滴注液晶，最后将彩膜基板与阵列基板对盒，从而完成液晶面板的制备。其中，取向层的制作需要经过取向膜即PI(Polyimide，聚酰亚胺)膜的涂覆以及取向的摩擦，以便于为液晶分子提供一初始取向。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种阵列基板及其制备方法、显示面板，进而至少在一定程度上克服由于相关技术的限制和缺陷而导致的一个或者多个问题。
本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本公开的实践而习得。
根据本公开的一个方面，提供一种阵列基板，包括衬底基板、以及依次设置在所述衬底基板上的薄膜晶体管和保护层；还包括：
设置在所述保护层上方的液晶偏转层；以及，
设置在所述液晶偏转层上方的透明导电层；
其中，所述透明导电层包括间隔设置的多个条状电极，且相邻所述条状电极之间的间隙与所述液晶偏转层中用于滴注液晶的取向凹槽对应。
本公开的一种示例性实施例中，所述多个条状电极包括像素电极和公共电极，且所述像素电极和所述公共电极交叉设置。
本公开的一种示例性实施例中，所述像素电极和所述公共电极均为梳状电极。
本公开的一种示例性实施例中，所述薄膜晶体管包括依次设置的栅极、栅绝缘层、半导体有源层、源极和漏极；
所述阵列基板还包括与所述栅极同层设置的公共电极线；
其中，所述像素电极通过贯穿于所述保护层和所述液晶偏转层的第一过孔与所述薄膜晶体管的漏极电连接，所述公共电极通过贯穿于所述栅绝缘层、所述保护层和所述液晶偏转层的第二过孔与所述公共电极线电连接。
本公开的一种示例性实施例中，所述阵列基板还包括填充在所述液晶偏转层中的液晶。
本公开的一种示例性实施例中，所述液晶偏转层的材质包括非晶硅。
根据本公开的一个方面，提供一种显示面板，包括上述的阵列基板。
根据本公开的一个方面，提供一种阵列基板的制备方法，包括在衬底基板上依次形成薄膜晶体管和保护层；还包括：
在所述保护层上方通过一次构图工艺形成包括第一过孔和第二过孔的液晶偏转层图案；
在所述液晶偏转层图案上方通过一次构图工艺形成包括间隔设置的多个条状电极的透明导电层；
以所述透明导电层为掩模，通过干刻工艺在所述液晶偏转层图案中形成用于滴注液晶的取向凹槽，以得到液晶偏转层。
本公开的一种示例性实施例中，所述在衬底基板上依次形成薄膜晶体管和保护层包括：
在所述衬底基板上通过一次构图工艺形成栅极和公共电极线；
在所述栅极和所述公共电极线的上方形成栅绝缘层薄膜，并在所述栅绝缘层薄膜的上方通过一次构图工艺形成半导体有源层；
在所述半导体有源层的上方通过一次构图工艺形成源极和漏极；
在所述源极和所述漏极的上方形成保护层薄膜，并通过一次构图工艺在所述保护层薄膜中形成第一过孔、在所述栅绝缘层薄膜和所述保护层薄膜中形成第二过孔，以得到所述栅绝缘层和所述保护层；
其中，所述第一过孔贯穿于所述保护层和所述液晶偏转层，所述第二过孔贯穿于所述栅绝缘层、所述保护层和所述液晶偏转层。
本公开的一种示例性实施例中，所述通过一次构图工艺形成包括间隔设置的多个条状电极的透明导电层包括：
在所述液晶偏转层图案上方形成透明导电层薄膜，且所述导电层薄膜通过所述第一过孔和所述第二过孔分别与所述薄膜晶体管的漏极和所述公共电极线相接触；
通过一次构图工艺在所述透明导电层薄膜中形成多个间隙，以得到间隔设置的多个条状电极；
其中，所述多个条状电极包括相互交叉的像素电极和公共电极，且与所述薄膜晶体管的漏极相接触的为所述像素电极，与所述公共电极线相接触的为所述公共电极。
本公开的一种示例性实施例中，所述通过一次构图工艺形成包括第一过孔和第二过孔的液晶偏转层图案包括：
在所述保护层上方沉积一层非晶硅薄膜，并通过一次构图工艺在所述非晶硅薄膜中形成所述第一过孔和所述第二过孔。
本公开的一种示例性实施例中，所述方法还包括：
对所述薄膜晶体管以及所述透明导电层进行退火处理。
本公开示例性实施方式所提供的阵列基板及其制备方法、显示面板，通过设置液晶偏转层并在该层内设置取向凹槽，以将液晶填充至该取向凹槽内，便可以替代取向层的功能，从而省略取向层的设置，这样不仅能够简化工艺制程，同时还能节约制造成本。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示意性示出本公开示例性实施例中阵列基板的结构示意图；
图2示意性示出本公开示例性实施例中阵列基板的制备方法流程图；
图3示意性示出本公开示例性实施例中阵列基板的制备过程示意图一；
图4示意性示出本公开示例性实施例中阵列基板的制备过程示意图二；
图5示意性示出本公开示例性实施例中阵列基板的制备过程示意图三；
图6示意性示出本公开示例性实施例中阵列基板的制备过程示意图四；
图7示意性示出本公开示例性实施例中阵列基板的制备过程示意图五；
图8示意性示出本公开示例性实施例中阵列基板的制备过程示意图六。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。
此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。附图中所示的一些方框图是功能实体，不一定必须与物理或逻辑上独立的实体相对应。可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。
本示例实施方式提出了一种阵列基板，如图1所示，包括：
衬底基板10；
依次设置在所述衬底基板10上的薄膜晶体管20和保护层30；
设置在所述保护层30上方的液晶偏转层40；以及，
设置在所述液晶偏转层40上方的透明导电层50；
其中，所述透明导电层50包括间隔设置的多个条状电极，且相邻所述条状电极之间的间隙与所述液晶偏转层40中用于滴注液晶的取向凹槽60对应。
需要说明的是：本示例实施方式在液晶偏转层40中设置取向凹槽60以用于滴注液晶，而液晶需要在电场的作用下进行偏转，因此该阵列基板在工作状态时液晶偏转层40必然处于电场范围内；其中，该液晶偏转层40的材质应当为非导电材质例如非晶硅，从而确保上层电极能够在该层尤其是该取向凹槽60中产生电场以控制液晶偏转。
本公开示例性实施方式所提供的阵列基板，通过设置液晶偏转层40并在该层内设置取向凹槽60，以将液晶填充至该取向凹槽60内，便可以替代取向层的功能，从而省略取向层的设置，这样不仅能够简化工艺制程，同时还能节约制造成本。
在本示例实施方式中，所述衬底基板10可以为玻璃基板或者柔性基板；其中，所述柔性基板的材质可以包括PEN(Polyethylene Naphthalate，聚萘二甲酸乙二醇酯)、PET(Polyethylene Terephthalate，聚对苯二甲酸乙二醇酯)、以及PI(Polyimide，聚酰亚胺)等柔性材料中的任一种。
在本示例实施方式中，参考图1所示，所述薄膜晶体管20可以包括栅极201、栅绝缘层202、半导体有源层203、源极204和漏极205。其中，所述半导体有源层203的材质可以为非晶硅或者多晶硅，也可以为金属氧化物半导体例如IGZO(Indium GalliumZinc Oxide，铟镓锌氧化物)和ITZO((Indium Tin Zinc Oxide，铟锡锌氧化物)等中的一种或多种。所述栅绝缘层202可以为单层结构或者多层结构，其材质可以包括氧化硅SiO2、氮化硅SiNx、以及氮氧化硅SiON中的一种或多种，例如SiO2单层结构、SiNx/SiO2双层结构、SiON/SiO2双层结构、以及SiNx/SiON/SiO2三层结构等。
需要说明的是：所述薄膜晶体管20的结构可以为顶栅结构或者底栅结构，这里对其不作具体限定，但需保证其漏极205与像素电极之间电连接，从而有利于实现薄膜晶体管20的功能。
在本示例实施方式中，所述保护层30的结构及材质可以与所述栅绝缘层202的结构及材质相类似。具体而言，所述保护层30的结构可以为单层结构或者多层结构，其材质可以包括氧化硅SiO2、氮化硅SiNx、以及氮氧化硅SiON中的一种或多种，例如SiO2单层结构、SiNx/SiO2双层结构、SiON/SiO2双层结构、以及SiNx/SiON/SiO2三层结构等。
其中，所述薄膜晶体管20的漏极205与像素电极之间需要保持电连接，则可能需要在保护层30和/或栅绝缘层202中设置过孔，因此所述保护层30和/或所述栅绝缘层202也需要进行图案化设计。
在本示例实施方式中，所述液晶偏转层40的材质可以为非晶硅，但不限于此。在该液晶偏转层40中设置有多个用于填充液晶的取向凹槽60；其中，本实施例中采用的液晶可以为非摩擦液晶取向液晶，进而可以采用非摩擦液晶取向技术例如离子束取向技术来实现液晶分子的取向设置。这里利用非晶硅作为固定液晶的介质层，可有效的降低液晶的驱动电压、提高液晶的响应速度。
需要说明的是：由于液晶填充于取向凹槽60中，而取向凹槽60设置于液晶偏转层40中，因此本实施例中液晶层的厚度可以通过控制该液晶偏转层40的厚度以及该取向凹槽60的深度来实现。
在本示例实施方式中，参考图1所示，所述透明导电层50可以包括间隔设置的多个条状电极，该多个条状电极可以包括像素电极501和公共电极502，且像素电极501和公共电极502交叉设置，即相邻像素电极501之间为公共电极502、相邻公共电极502之间为像素电极501。
其中，所述像素电极501和所述公共电极502可以均为梳状电极，且所述像素电极501的梳状电极端部相连，所述公共电极502的梳状电极端部也相连。
需要说明的是：所述条状电极是指阵列基板的纵向剖面图(即图1)中的电极形状，而所述梳状电极是指阵列基板的平面俯视图中的电极形状，二者并不矛盾。
基于此结构，在相邻像素电极501和公共电极502之间便可以产生横向电场，即IPS显示面板的电场模式，从而达到增大显示视角、改善对比度的效果。
在本示例实施方式中，参考图1所示，所述阵列基板还可以包括与所述薄膜晶体管20的栅极201同层设置的公共电极线70，且该公共电极线70的材质可与所述薄膜晶体管20的栅极201材质相同。
其中，所述像素电极501与薄膜晶体管20的漏极205电连接，以在该薄膜晶体管20导通时接收数据线传输的数据电压信号；所述公共电极502与该公共电极线70电连接，以接收该公共电极线70传输的公共电压信号。这样一来，所述像素电极501和所述公共电极502便可以分别获取各自所需的电压信号，从而产生用于驱动液晶偏转的横向电场。
在此基础上，当薄膜晶体管20为图1所示的底栅结构时，所述像素电极501可以通过贯穿于所述保护层30和所述液晶偏转层40的第一过孔801与所述薄膜晶体管20的漏极205实现电连接，所述公共电极502可以通过贯穿于所述栅绝缘层202、所述保护层30和所述液晶偏转层40的第二过孔802与所述公共电极线70实现电连接。
同理，当薄膜晶体管20为顶栅结构时，只需在像素电极501与薄膜晶体管20的漏极205之间的各层中设置第一过孔801，以及，在公共电极502与公共电极线70之间的各层中设置第二过孔802，即可实现上述的电连接关系，这里不再赘述。
在本示例实施方式中，所述阵列基板还可以包括填充在所述液晶偏转层40中的液晶。由此可知，本实施例在阵列基板的制备过程中已经完成了液晶的填充，进而将液晶封装于阵列基板内部。
这样一来，不仅省略了取向层的制备，同时还省略了封框胶的制备，大大的提高了显示面板的制造效率、并降低了显示面板的制造成本。
本示例实施方式还提出了一种阵列基板的制备方法，如图2所示，所述方法可以包括：
S1、如图3所示，在衬底基板10上依次形成薄膜晶体管20和保护层30；
S2、如图4所示，在所述保护层30上方通过一次构图工艺形成包括第一过孔801和第二过孔802的液晶偏转层图案400；
S3、如图5所示，在所述液晶偏转层图案400上方通过一次构图工艺形成包括间隔设置的多个条状电极的透明导电层50；
S4、如图1所示，以所述透明导电层50为掩模，通过干刻工艺在所述液晶偏转层图案400中形成用于滴注液晶的取向凹槽60，以得到液晶偏转层40。
需要说明的是：所述液晶偏转层图案400并非最终的液晶偏转层40，其仅形成了过孔结构，尚未形成取向凹槽60；即，所述液晶偏转层图案400仅是在液晶偏转层40的形成过程中的中间图案。此外，本实施例在制备薄膜晶体管20以及保护层30的过程中，针对需要形成过孔的步骤已经实现了图案化处理，其具体过程将在后文中详细描述。
本公开示例性实施方式所提供的阵列基板的制备方法，在制备液晶偏转层40内的取向凹槽60时，以其上方的透明导电层50为掩模，无需制作特定的掩模版，同时还省略了光刻胶涂覆、曝光、显影的过程，不仅节约了阵列基板的制造成本，还简化了工艺步骤，从而提高了制造效率。在此基础上，以具有取向凹槽60的液晶偏转层40替代取向层，还能进一步简化工艺制程，节约制造成本。
基于上述步骤，考虑到TFT器件稳定性的提高以及电极电阻率的降低，本示例实施方式优选对薄膜晶体管以及透明导电层进行退火处理，退火温度可以在250℃-300℃之间。其中，所述退火处理可在阵列基板制作完成之后进行，也可分别在薄膜晶体管和透明导电层形成之后进行，这里不做具体限定。
下面结合附图对本示例实施方式中阵列基板的制备过程进行详细的描述。
在所述步骤S1中，在衬底基板10上依次形成薄膜晶体管20和保护层30。
具体而言，所述在衬底基板10上依次形成薄膜晶体管20和保护层30可以包括：
S11、在所述衬底基板10上通过一次构图工艺形成栅极201和公共电极线70，以得到图6所示的图案；
本步骤中，首先在衬底基板10上方沉积一层栅金属层，然后在栅金属层上方涂覆光刻胶并利用掩模版对其曝光，再对曝光后的基板进行显影，以在光刻胶层形成所需的图案，最后利用刻蚀工艺将光刻胶层的图案转移至栅金属层并剥离剩余的光刻胶，从而得到所需要的栅极201和公共电极线70的图案。其中，所述衬底基板10可以为玻璃基板或者柔性基板；所述栅金属层可以采用Cu、铝钕AlNd合金、以及带有缓冲材料的复合层结构，所述缓冲(Buffer)材料例如可以为钼铌MoNb合金、钼钨MoW合金、或者钼钛MoTi合金等材料，所述复合层结构例如可以为MoNb/Cu双层结构或者MoNb/Cu/MoNb三层结构等；所述光刻胶可以为正性光刻胶或者负性光刻胶；所述刻蚀工艺可以为干法刻蚀或者湿法刻蚀。
S12、在所述栅极201和所述公共电极线70的上方形成栅绝缘层薄膜，并在所述栅绝缘层薄膜的上方通过一次构图工艺形成半导体有源层203，以得到图7所示的图案；
本步骤中，首先在形成有栅极201和公共电极线70的基板上利用等离子体增强化学气相沉积PECVD技术制备栅绝缘层薄膜，再在栅绝缘层薄膜上方沉积半导体薄膜，在半导体薄膜上方涂覆光刻胶并利用掩模版对其曝光，再对曝光后的基板进行显影，以在光刻胶层形成所需的图案，最后利用刻蚀工艺将光刻胶层的图案转移至半导体薄膜并剥离剩余的光刻胶，从而得到所需要的半导体有源层203的图案。其中，所述栅绝缘层薄膜可以为SiO2单层结构、SiNx/SiO2双层结构、SiON/SiO2双层结构、以及SiNx/SiON/SiO2三层结构等；所述半导体薄膜的材质可以为非晶硅、多晶硅、金属氧化物半导体例如IGZO、ITZO等。
S13、在所述半导体有源层203的上方通过一次构图工艺形成源极204和漏极205，以得到图8所示的图案；
本步骤中，首先在形成有半导体有源层203的基板上沉积一层源漏金属层，再在源漏金属层涂覆光刻胶并利用掩模版对其曝光，再对曝光后的基板进行显影，以在光刻胶层形成所需的图案，最后利用刻蚀工艺将光刻胶层的图案转移至源漏金属层并剥离剩余的光刻胶，从而得到所需要的源极204和漏极205的图案；其中，所述源漏金属层可以为Ti/Al/Ti复合层结构，其可采用溅射法制备、厚度在400-600nm。
需要说明的是：在制备源极204和漏极205的过程中，还可以通过同一次构图工艺相应的形成其它金属结构，这里对于其它金属结构的制备不做具体描述。
S14、在所述源极204和所述漏极205的上方形成保护层薄膜，并通过一次构图工艺在所述保护层薄膜中形成第一过孔801、在所述栅绝缘层薄膜和所述保护层薄膜中形成第二过孔802，以得到所述栅绝缘层202和所述保护层30，从而得到图3所示的图案。
本步骤中，首先在形成有源极204和漏极205的基板上方沉积保护层薄膜，在保护层薄膜上方涂覆光刻胶并利用掩模版对其曝光，再对曝光后的基板进行显影，以在光刻胶层形成所需的图案，最后利用刻蚀工艺将光刻胶层的图案转移至保护层薄膜以及栅绝缘层薄膜，并剥离剩余的光刻胶，从而得到包括过孔的栅绝缘层202和保护层30的图案。其中，所述保护层薄膜可以为SiON/SiO2双层结构以及SiNx/SiON/SiO2三层结构等；所述第一过孔801仅形成于保护层30中，所述第二过孔802同时形成于保护层30和栅绝缘层202中。
需要说明的是：当需要在栅绝缘层薄膜中形成过孔时，可以在本步骤中同时对栅绝缘层薄膜以及保护层薄膜进行一次构图处理，也可以在形成栅绝缘层薄膜之后单独对栅绝缘层薄膜进行一次构图处理，本实施例优先前者。
在所述步骤S2中，在所述保护层30上方通过一次构图工艺形成包括第一过孔801和第二过孔802的液晶偏转层图案400。
具体而言，所述通过一次构图工艺形成包括第一过孔801和第二过孔802的液晶偏转层图案400可以包括：
在所述保护层30上方沉积一层非晶硅薄膜，并通过一次构图工艺在所述非晶硅薄膜中形成所述第一过孔801和所述第二过孔802，以得到图4所示的图案。
其中，所述非晶硅薄膜的厚度约为1-2μm；所述一次构图工艺是指涂覆光刻胶、利用掩模版进行曝光、显影、刻蚀、剥离剩余光刻胶等。
本实施例为了保证后续工艺中像素电极501与薄膜晶体管20的漏极205、以及公共电极502与公共电极线70之间的电连接效果，在对非晶硅薄膜进行刻蚀形成过孔的过程中，可控制非晶硅薄膜中的过孔尺寸大于保护层30以及栅绝缘层202中的过孔尺寸，以便于实现电极与金属层的搭接。其中，所述第一过孔801贯穿于所述保护层30和所述非晶硅薄膜，所述第二过孔802贯穿于所述栅绝缘层202、所述保护层30和所述所述非晶硅薄膜。
在所述步骤S3中，在所述液晶偏转层图案400上方通过一次构图工艺形成包括间隔设置的多个条状电极的透明导电层50。
具体而言，所述通过一次构图工艺形成包括间隔设置的多个条状电极的透明导电层50可以包括：
S31、在所述液晶偏转层图案400上方形成透明导电层薄膜，且所述导电层薄膜通过所述第一过孔801和所述第二过孔802分别与所述薄膜晶体管20的漏极205和所述公共电极线70相接触；
其中，所述透明导电层薄膜是通过溅射沉积得到的一层厚度在40-100μm之间的ITO(Indium Tin Oxides，氧化铟锡)导电层。
S32、通过一次构图工艺在所述透明导电层薄膜中形成多个间隙，以得到间隔设置的多个条状电极，从而得到图5所示的图案。
其中，所述多个条状电极即为间隔设置的像素电极501和公共电极502，且与所述薄膜晶体管20的漏极205相接触的为所述像素电极501，与所述公共电极线70相接触的为所述公共电极502。
需要说明的是：本步骤在通过一次构图工艺形成多个条状电极时，需要在透明导电层薄膜上方涂覆光刻胶，并进行曝光、显影、刻蚀、以及剥离光刻胶的过程。其中，在经过刻蚀工艺形成多个间隙之后，可以直接去除条状电极上方的光刻胶，然后再进行后续的干刻工艺，但也可以暂时保留条状电极上方的光刻胶，待干刻工艺完成之后再行去除，从而避免干刻工艺对条状电极产生影响。
在所述步骤S4中，以所述透明导电层50为掩模，通过干刻工艺在所述液晶偏转层图案400中形成用于滴注液晶的取向凹槽60，以得到液晶偏转层40，从而得到图1所示的图案。
基于上述步骤可知，所述透明导电层50的多个条状电极之间具有间隙，本步骤可以以透明导电层50作为硬模版刻蚀下层的液晶偏转层图案400即非晶硅薄膜，从而形成条状的取向凹槽60，以用于固定液晶取向。
其中，本实施例中采用的液晶可以为非摩擦液晶取向液晶，进而可以采用非摩擦液晶取向技术例如离子束取向技术来实现液晶分子的取向设置。
这样一来，本示例实施方式不仅可以省略取向层和封框胶的制备，从而提高制造效率、并降低制造成本，还能利用同层的像素电极501和公共电极502在非晶硅材质的液晶偏转层40的取向凹槽60中产生横向电场以控制液晶偏转，从而有效的降低液晶的驱动电压、并提高液晶的响应速度。
本示例实施方式还提出了一种液晶显示面板，包括阵列基板和彩膜基板，且在阵列基板的取向凹槽中填充液晶。本实施例中的液晶显示面板具有驱动电压低、响应速度快等优势。
其中，所述液晶显示面板具体可以应用于包括手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
应当注意，尽管在上文详细描述中提及了用于动作执行的设备的若干模块或者单元，但是这种划分并非强制性的。实际上，根据本公开的实施方式，上文描述的两个或更多模块或者单元的特征和功能可以在一个模块或者单元中具体化。反之，上文描述的一个模块或者单元的特征和功能可以进一步划分为由多个模块或者单元来具体化。
此外，尽管在附图中以特定顺序描述了本公开中方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。

Claims (12)

1.一种阵列基板，包括衬底基板、以及依次设置在所述衬底基板上的薄膜晶体管和保护层；其特征在于，还包括：
设置在所述保护层上方的液晶偏转层；以及，
设置在所述液晶偏转层上方的透明导电层；
其中，所述透明导电层包括间隔设置的多个条状电极，且相邻所述条状电极之间的间隙与所述液晶偏转层中用于滴注液晶的取向凹槽对应。
2.根据权利要求1所述的阵列基板，其特征在于，所述多个条状电极包括像素电极和公共电极，且所述像素电极和所述公共电极交叉设置。
3.根据权利要求2所述的阵列基板，其特征在于，所述像素电极和所述公共电极均为梳状电极。
4.根据权利要求2所述的阵列基板，其特征在于，所述薄膜晶体管包括依次设置的栅极、栅绝缘层、半导体有源层、源极和漏极；
所述阵列基板还包括与所述栅极同层设置的公共电极线；
其中，所述像素电极通过贯穿于所述保护层和所述液晶偏转层的第一过孔与所述薄膜晶体管的漏极电连接，所述公共电极通过贯穿于所述栅绝缘层、所述保护层和所述液晶偏转层的第二过孔与所述公共电极线电连接。
5.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括填充在所述液晶偏转层中的液晶。
6.根据权利要求1-5任一项所述的阵列基板，其特征在于，所述液晶偏转层的材质包括非晶硅。
7.一种显示面板，其特征在于，包括权利要求1-6任一项所述的阵列基板。
8.一种阵列基板的制备方法，包括在衬底基板上依次形成薄膜晶体管和保护层；其特征在于，还包括：
在所述保护层上方通过一次构图工艺形成包括第一过孔和第二过孔的液晶偏转层图案；
在所述液晶偏转层图案上方通过一次构图工艺形成包括间隔设置的多个条状电极的透明导电层；
以所述透明导电层为掩模，通过干刻工艺在所述液晶偏转层图案中形成用于滴注液晶的取向凹槽，以得到液晶偏转层。
9.根据权利要求8所述的制备方法，其特征在于，所述在衬底基板上依次形成薄膜晶体管和保护层包括：
在所述衬底基板上通过一次构图工艺形成栅极和公共电极线；
在所述栅极和所述公共电极线的上方形成栅绝缘层薄膜，并在所述栅绝缘层薄膜的上方通过一次构图工艺形成半导体有源层；
在所述半导体有源层的上方通过一次构图工艺形成源极和漏极；
在所述源极和所述漏极的上方形成保护层薄膜，并通过一次构图工艺在所述保护层薄膜中形成第一过孔、在所述栅绝缘层薄膜和所述保护层薄膜中形成第二过孔，以得到所述栅绝缘层和所述保护层；
其中，所述第一过孔贯穿于所述保护层和所述液晶偏转层，所述第二过孔贯穿于所述栅绝缘层、所述保护层和所述液晶偏转层。
10.根据权利要求9所述的制备方法，其特征在于，所述通过一次构图工艺形成包括间隔设置的多个条状电极的透明导电层包括：
在所述液晶偏转层图案上方形成透明导电层薄膜，且所述导电层薄膜通过所述第一过孔和所述第二过孔分别与所述薄膜晶体管的漏极和所述公共电极线相接触；
通过一次构图工艺在所述透明导电层薄膜中形成多个间隙，以得到间隔设置的多个条状电极；
其中，所述多个条状电极包括相互交叉的像素电极和公共电极，且与所述薄膜晶体管的漏极相接触的为所述像素电极，与所述公共电极线相接触的为所述公共电极。
11.根据权利要求8所述的制备方法，其特征在于，所述通过一次构图工艺形成包括第一过孔和第二过孔的液晶偏转层图案包括：
在所述保护层上方沉积一层非晶硅薄膜，并通过一次构图工艺在所述非晶硅薄膜中形成所述第一过孔和所述第二过孔。
12.根据权利要求8-11任一项所述的制备方法，其特征在于，所述方法还包括：
对所述薄膜晶体管以及所述透明导电层进行退火处理。
CN201710335930.6A 2017-05-12 2017-05-12 阵列基板及其制备方法、显示面板 Expired - Fee Related CN106940507B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710335930.6A CN106940507B (zh) 2017-05-12 2017-05-12 阵列基板及其制备方法、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710335930.6A CN106940507B (zh) 2017-05-12 2017-05-12 阵列基板及其制备方法、显示面板

Publications (2)

Publication Number Publication Date
CN106940507A true CN106940507A (zh) 2017-07-11
CN106940507B CN106940507B (zh) 2020-03-06

Family

ID=59464906

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710335930.6A Expired - Fee Related CN106940507B (zh) 2017-05-12 2017-05-12 阵列基板及其制备方法、显示面板

Country Status (1)

Country Link
CN (1) CN106940507B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107664890A (zh) * 2017-09-20 2018-02-06 京东方科技集团股份有限公司 柔性阵列基板及其制备方法
CN108445666A (zh) * 2018-04-17 2018-08-24 深圳市华星光电技术有限公司 一种显示面板的制作方法及显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04296820A (ja) * 1991-03-27 1992-10-21 Alps Electric Co Ltd 液晶の配向膜
JPH0588177A (ja) * 1991-09-30 1993-04-09 Toshiba Corp 液晶表示素子
US20120162162A1 (en) * 2010-12-28 2012-06-28 Lg Display Co., Ltd. Method for fabricating array substrate for ffs mode liquid crystal display device
CN105161499A (zh) * 2015-08-07 2015-12-16 京东方科技集团股份有限公司 一种显示基板及其制作方法和显示装置
CN105242460A (zh) * 2015-09-18 2016-01-13 京东方科技集团股份有限公司 阵列基板和显示面板及其制作方法、显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04296820A (ja) * 1991-03-27 1992-10-21 Alps Electric Co Ltd 液晶の配向膜
JPH0588177A (ja) * 1991-09-30 1993-04-09 Toshiba Corp 液晶表示素子
US20120162162A1 (en) * 2010-12-28 2012-06-28 Lg Display Co., Ltd. Method for fabricating array substrate for ffs mode liquid crystal display device
CN105161499A (zh) * 2015-08-07 2015-12-16 京东方科技集团股份有限公司 一种显示基板及其制作方法和显示装置
CN105242460A (zh) * 2015-09-18 2016-01-13 京东方科技集团股份有限公司 阵列基板和显示面板及其制作方法、显示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107664890A (zh) * 2017-09-20 2018-02-06 京东方科技集团股份有限公司 柔性阵列基板及其制备方法
CN107664890B (zh) * 2017-09-20 2021-01-26 京东方科技集团股份有限公司 柔性阵列基板及其制备方法
CN108445666A (zh) * 2018-04-17 2018-08-24 深圳市华星光电技术有限公司 一种显示面板的制作方法及显示面板

Also Published As

Publication number Publication date
CN106940507B (zh) 2020-03-06

Similar Documents

Publication Publication Date Title
CN104393000B (zh) 一种阵列基板及其制作方法、显示装置
CN102955312B (zh) 一种阵列基板及其制作方法、显示装置
CN102769040B (zh) 薄膜晶体管、阵列基板及其制作方法、显示装置
CN105573549B (zh) 阵列基板、触控屏和触控显示装置及其制作方法
CN105161505B (zh) 一种阵列基板及其制作方法、显示面板
CN103219391B (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
KR102080065B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
CN103354218B (zh) 阵列基板及其制作方法和显示装置
WO2017166341A1 (zh) Tft基板的制作方法及制得的tft基板
CN108231795A (zh) 阵列基板、制作方法、显示面板及显示装置
US20190051667A1 (en) An array substrate and a manufacturing method thereof, a display panel, as well as a display device
EP2565917A1 (en) Manufacturing method for array substrate with fringe field switching type thin film transistor liquid crystal display
US9741752B1 (en) Method for manufacturing TFT substrate
CN106684155A (zh) 双栅薄膜晶体管及其制备方法、阵列基板及显示装置
CN103872061A (zh) 阵列基板及其制造方法
JP6521534B2 (ja) 薄膜トランジスタとその作製方法、アレイ基板及び表示装置
WO2017012306A1 (zh) 阵列基板的制备方法、阵列基板及显示装置
US9305945B2 (en) TFT array substrate, manufacturing method of the same and display device
CN105161499A (zh) 一种显示基板及其制作方法和显示装置
CN109346482A (zh) 薄膜晶体管阵列基板及其制造方法、显示面板
CN110148601A (zh) 一种阵列基板、其制作方法及显示装置
US9230995B2 (en) Array substrate, manufacturing method thereof and display device
KR20120131120A (ko) 유기 ｔｆｔ 어레이 기판 및 그 제조 방법
CN103915451A (zh) 一种阵列基板及其制造方法、显示装置
WO2016201778A1 (zh) 阵列基板及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200306

CF01 Termination of patent right due to non-payment of annual fee