JP2008003337A - パネル基板、表示装置、及びその製造方法 - Google Patents
パネル基板、表示装置、及びその製造方法 Download PDFInfo
- Publication number
- JP2008003337A JP2008003337A JP2006173242A JP2006173242A JP2008003337A JP 2008003337 A JP2008003337 A JP 2008003337A JP 2006173242 A JP2006173242 A JP 2006173242A JP 2006173242 A JP2006173242 A JP 2006173242A JP 2008003337 A JP2008003337 A JP 2008003337A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- counter
- wiring
- array substrate
- hydrophobic film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133351—Manufacturing of individual cells out of a plurality of cells, e.g. by dicing
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136254—Checking; Testing
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
- G02F1/136272—Auxiliary lines
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/50—Protective arrangements
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【課題】
表示品位の低下を防ぐことができるパネル基板、表示装置、及びその製造方法を提供すること。
【解決手段】
本発明の一態様にかかるパネル基板は、TFTアレイ基板100、対向基板200と、シール材3とで形成される液晶封入領域に設けられた液晶4と、を有する液晶パネル基板であって、TFT基板アレイ上に設けられたゲート配線26と、TFTアレイ基板100の液晶封入領域の外側に形成され、ゲート配線に信号を入力するゲート端子23と、対向基板200上に設けられた対向電極11と、対向基板200上に形成され、ゲート端子23と対向電極11とが対向する端子電極対向領域106に配置された疎水膜8とを、有するものである。
【選択図】 図8
表示品位の低下を防ぐことができるパネル基板、表示装置、及びその製造方法を提供すること。
【解決手段】
本発明の一態様にかかるパネル基板は、TFTアレイ基板100、対向基板200と、シール材3とで形成される液晶封入領域に設けられた液晶4と、を有する液晶パネル基板であって、TFT基板アレイ上に設けられたゲート配線26と、TFTアレイ基板100の液晶封入領域の外側に形成され、ゲート配線に信号を入力するゲート端子23と、対向基板200上に設けられた対向電極11と、対向基板200上に形成され、ゲート端子23と対向電極11とが対向する端子電極対向領域106に配置された疎水膜8とを、有するものである。
【選択図】 図8
Description
本発明はパネル基板、表示装置、及びその製造方法に関する。
一般に、表示装置の代表例である液晶表示装置の液晶パネルには、薄膜トランジスタ(TFT)やTFTと接続された画素電極を有するTFTアレイ基板が設けられている。そして、TFT、及び画素電極がマトリクス状に配置されることによって画素領域が形成される。さらに、TFTアレイ基板には、TFTと接続される走査信号線、及び表示信号線が形成されている。
このようなTFTアレイ基板には、走査信号線、及び表示信号線を複数有する素子区画が1つ形成されている。そして、走査信号線、及び表示信号線に信号を入力するための端子が、TFTアレイ基板の素子区画の端に形成される。
このようなTFTアレイ基板には、走査信号線、及び表示信号線を複数有する素子区画が1つ形成されている。そして、走査信号線、及び表示信号線に信号を入力するための端子が、TFTアレイ基板の素子区画の端に形成される。
さらに、このTFTアレイ基板には対向基板が配置される。この対向基板には、対向電極、及び樹脂膜などが形成されている。そして、TFTアレイ基板と、対向基板とをシール材を用いて貼り合わせる。ここで、シール材は画素領域を囲むように枠状に形成されている。その後、TFTアレイ基板、対向基板、及びシール材で形成される領域に液晶を封入する。
ここで、TFTアレイ基板の端子や配線が腐食してしまうと、表示欠陥が生じてしまう。従って、TFTアレイ基板の各信号線の腐食を防止するため、引き回し配線を腐食防止用撥水膜で覆う技術が開示されている(特許文献1)。この文献では、ACFを介してFPCを取り付け後、引き回し配線の配設部分、及びその近傍に有機溶剤を噴霧している。そして、塗布された有機溶剤が揮発しないうちに腐食防止用撥水膜を形成している。さらに、切断工程の後、配線パターンの断面が露出する部分において、基板端面にUV樹脂を形成して、腐食を防ぐ技術が開示されている(特許文献2参照)。
ところで、液晶パネルの製造工程において、上記のTFTアレイ基板、及び対向基板は、通常、量産性を考慮して、大型のマザー基板から多面取りされる。すなわち、マザー基板上には、縦方向、及び横方向に上記のTFTアレイ基板、又は対向基板が複数配列されている。そして、複数のTFTアレイ基板を有するマザー基板と、複数の対向基板を有するマザー基板とが、シール材を介して貼り合わせられる。そして、シール材によって貼り合わせ後、複数の素子区画が1列に並んだ状態となるように、マザー基板を分割する。すなわち、複数の液晶セルが1列に並んだ状態になるよう、マザー基板が分割される。このように、マザー基板を切断して、スティック基板を形成する。その後、複数の液晶セルに液晶を一度に封入する方法が用いられている(特許文献3参照)。
ところで、上記の対向電極は、通常、対向基板の略全面に形成される。従って、貼り合わせ工程後では、シール材の外側において、対向電極と、TFTアレイ基板の端子とが対向してしまうことがある。ここで、セルギャップは、5μm程度と非常に狭い。また、駆動回路などを接続する前では、TFTアレイ基板の配線の端子が露出している。そして、この端子と対向基板の対向電極とが対向する状態がある。
ここで、液晶表示パネルの点灯検査を行う場合、例えば、検査端子にプローブ針等を接触させる。そして、プローブ針等から検査端子を介して配線に信号を供給する。これにより、対向電極や配線の間に電圧が印加される。そして、正常に点灯することができるか否かの検査を行う。この検査は、生産性を向上するため、スティック基板状態で実施されることがある。
スティック基板状態の際、対向基板とTFTアレイ基板との狭いセルギャップの間には、洗浄工程や結露等によって、水滴が浸入することがある。端子上に水滴が付着した状態で、端子と対向電極の間、又は端子間に異なる電圧を印加すると、端子と対向電極の間、又は端子間で電気化学反応が発生することがある。この電気化学反応の発生により、端子が腐食して、液晶表示装置に表示欠陥をもたらすという問題がある。しかしながら、特許文献1では、液晶パネル形成後に腐食防止用撥水膜などを形成しているため、検査工程での腐食を防ぐことができない。また、特許文献2では、配線の切断部分に保護膜を形成しているものであるため、端子の腐食を防ぐことができない。このように、これらの技術では、検査工程時に印加される電圧によって、端子に腐食が生じてしまうことがある。従って、従来の液晶表示装置では、表示品位が低下してしまうという問題点がある。また、このような問題点は、液晶表示装置に限らず、液晶以外の表示材料を用いた表示装置であっても発生するおそれがある。例えば、TFTアレイ基板と対向基板とが貼り合わせられている電子ペーパ等においても、同様の問題点が生じる。
本発明は上述の問題点に鑑みてなされたものであり、電気腐食による表示品位の低下を防ぐことができるパネル基板、表示装置、及びその製造方法を提供することを目的とする。
本発明の第1の態様にかかるパネル基板は、アレイ基板を複数有する第1のマザー基板と、前記アレイ基板に対向する対向基板を複数有する第2のマザー基板と、前記アレイ基板と、前記対向基板と、を貼り合わせるシール材と、前記アレイ基板、前記対向基板と、前記シール材とで形成される空間に設けられた表示材料と、を有するパネル基板であって、前記第1のマザー基板上に設けられた配線と、前記アレイ基板の前記表示材料が封入された表示材料封入領域の外側に形成され、前記配線に信号を入力する入力端子と、前記第2のマザー基板上に形成され、前記入力端子と前記対向基板とが対向する対向領域に配置された疎水膜とを、有するものである。
本発明の第2の態様にかかる表示装置は、アレイ基板と、前記アレイ基板に対向配置された対向基板と、前記アレイ基板と、前記対向基板とを貼り合わせるシール材と、前記アレイ基板と、前記対向基板と、前記シール材とで形成される空間に設けられた表示材料と、を備える表示装置であって、前記アレイ基板上に設けられた配線と、前記アレイ基板の前記シール材の外側に形成され、前記配線に信号を入力する入力端子と、前記アレイ基板上に形成され、前記入力端子よりも前記アレイ基板端側に設けられた疎水膜と、を備えるものである。
本発明の第3の態様にかかる表示装置の製造方法は、配線及び前記配線に信号を入力するための入力端子が形成されたアレイ基板と、対向基板と、を有する表示装置を、前記アレイ基板を複数有する第1のマザー基板と前記対向基板を複数有する第2のマザー基板とから製造する表示装置の製造方法であって、前記第1のマザー基板上に、前記入力端子の近傍に配置される疎水膜を形成する工程と、前記第1のマザー基板に形成された疎水膜が、前記対向基板と対向するよう、前記第1のマザー基板と前記第2のマザー基板とをシール材を介して貼り合わせる工程と、前記シール材と前記対向基板と前記アレイ基板とで形成される空間に表示材料を封入する工程と、前記表示材料を封入した表示材料封入領域の外側において前記疎水膜、及び前記入力端子が対向した状態で、前記配線に信号を入力して検査する工程と、前記検査工程後、1つの対向基板と1つのアレイ基板とを有するパネルに切断する工程と、を備えるものである。
本発明の第4の態様にかかる表示装置の製造方法は、配線及び前記配線に信号を入力するための入力端子が形成されたアレイ基板と、対向基板と、を有する表示装置を、前記アレイ基板を複数有する第1のマザー基板と前記対向基板を複数有する第2のマザー基板とから製造する表示装置の製造方法であって、前記第2のマザー基板の対向基板上に疎水膜を形成する工程と、前記第2のマザー基板に形成された疎水膜が、前記入力端子と対向するよう、前記第1のマザー基板と前記第2のマザー基板とをシール材を介して貼り合わせる工程と、前記シール材と前記対向基板と前記アレイ基板とで形成される空間に表示材料を封入する工程と、前記表示材料を封入した表示材料封入領域の外側において前記疎水膜、及び前記入力端子が対向した状態で、前記配線とに信号を入力して検査する工程と、前記検査工程後、1つの対向基板と1つのアレイ基板とを有するパネルに切断する工程と、を備えるものである。
本発明によれば、表示品位の低下を防ぐことができるパネル基板、表示装置、及びその製造方法を提供することができる。
以下に、本発明を適用可能な実施の形態を、表示材料が液晶である液晶表示装置を例として説明する。説明の明確化のため以下の記載及び図面は、適宜、省略及び簡略化がなされている。又、各図面において、同一要素には同一の符号が付されており、必要に応じて重複説明は省略されている。
実施の形態1.
本実施の形態にかかる液晶表示装置について説明する。液晶表示装置は、通常、アレイ基板と、対向基板とを備えている。そして、アレイ基板と、対向基板とは、枠状のシール材によって貼り合わせられている。アレイ基板と、対向基板と、シール材とによって形成された領域に液晶が封入されている。なお、本実施の形態では、アレイ基板を、TFTがアレイ状に配列されたTFTアレイ基板として説明する。すなわち、本実施の形態にかかる液晶表示装置は、アクティブマトリクス型の液晶表示装置である。
本実施の形態にかかる液晶表示装置について説明する。液晶表示装置は、通常、アレイ基板と、対向基板とを備えている。そして、アレイ基板と、対向基板とは、枠状のシール材によって貼り合わせられている。アレイ基板と、対向基板と、シール材とによって形成された領域に液晶が封入されている。なお、本実施の形態では、アレイ基板を、TFTがアレイ状に配列されたTFTアレイ基板として説明する。すなわち、本実施の形態にかかる液晶表示装置は、アクティブマトリクス型の液晶表示装置である。
TFTアレイ基板、及び対向基板は、量産性を考慮して、1対のマザー基板から多面取りされる。すなわち、複数のTFTアレイ基板を有するマザー基板と、複数の対向基板を有するマザー基板とを貼り合わせる。そして、貼り合わせた基板を行方向又は列方向に切断して、スティック基板を形成する。さらに、本実施の形態では、複数の液晶パネルが1列に並んで配置されたスティック基板状態で、点灯検査が行われる。そして、点灯検査が実施された後、それぞれの液晶パネルに切断される。
まず、図1を用いて複数のTFTアレイ基板を有するマザー基板について説明する。図1は、TFTアレイ基板用のマザー基板1の構成を示す平面図である。第1のマザー基板であるマザー基板1には、縦3×横4のTFTアレイ基板100が形成されている。すなわち、1枚のマザー基板1は、12枚のTFTアレイ基板100を有している。換言すると、マザー基板1を行方向、及び列方向に切断することによって12枚のTFTアレイ基板100を得ることができる。TFTアレイ基板100は、矩形状に形成されている。もちろん、1枚のマザー基板1におけるTFTアレイ基板100の数は、これに限られるものではない。ここで、1枚の液晶パネルを形成するための領域を素子区画101とする。従って、1素子区画は1枚のTFTアレイ基板100に対応する領域となる。そして、矩形状の素子区画101では、TFTアレイ基板100上に、TFTアレイを形成するための配線、及び端子などが形成される。
それぞれの素子区画101は、所定の間隔を隔てて配列されている。そして、各素子区画101の間に、切断線104が配置される。すなわち、この切断線104によってマザー基板1を切断することによって、それぞれのTFTアレイ基板100に分離される。なお、図1では、4つのTFTアレイ基板100を有するスティック基板を形成するための切断線104のみ示している。すなわち、実際には、図1で示された横方向の切断線104の他、縦方向の切断線も配置される。それぞれのTFTアレイ基板100内には、液晶封入領域102が配置される。この液晶封入領域102は、画素が配列された表示領域に対応している。この液晶封入領域102が後述するシール材で囲まれる。さらに、この液晶封入領域102には、配向膜10が形成される。配向膜10はTFTアレイ基板100の表面に形成される。そして、TFTアレイ基板100の表示領域の外側が額縁領域となる。
次に、図2を用いてTFTアレイ基板100の構成について説明する。図2は、TFTアレイ基板100の構成を模式的に示す平面図である。以下に、TFTアレイ基板100の構成を製造工程順にしたがって説明する。TFTアレイ基板100には、例えば、透明なガラス基板を用いることができる。TFTアレイ基板100に、Al、Crなどの金属からなる複数のゲート配線26、及び複数の蓄積容量配線20を形成する。複数のゲート配線26は平行に形成されている。そして、隣接するゲート配線26の間に蓄積容量配線20が配置される。ゲート配線26、及び蓄積容量配線20の上には、ゲート絶縁膜(図示せず)、及び半導体層(図示せず)が順次形成される。ゲート絶縁膜、及び半導体層は公知のCVDによって成膜することができる。ゲート絶縁膜は、例えば、シリコン酸化膜やシリコン窒化膜などの透明絶縁膜である。半導体層は、例えば、a−Si層やp−Si層である。ゲート絶縁膜は、ゲート配線26を覆うように形成される。半導体層はTFT27となる箇所に形成される。
そして、ゲート絶縁膜、及び半導体層の上には、Al、Crなどの金属からなる複数のソース配線25、ソース電極、及びドレイン電極が形成される。複数のソース配線25は、複数のゲート配線26とゲート絶縁膜を介して直交するように設けられている。複数のソース配線25は平行に形成されている。これにより、ゲート配線26とソース配線25との交差点近傍に、スイッチング素子であるTFT27が形成されている。TFT27のソース電極は、ソース配線25と接続されている。ソース配線25の上には、層間絶縁膜が形成される。そして、層間絶縁膜の上には、画素電極24が形成される。TFT27のドレイン電極は、画素電極24と接続されている。画素電極24とドレイン電極とは、例えば、層間絶縁膜に設けられたコンタクトホールを介して接続される。駆動回路から、ゲート配線26にはTFTをON/OFFするためのゲート信号が入力される。ソース配線25には表示信号電圧に応じたソース信号が入力される。
上記の画素電極24はマトリクス状に配置される。画素電極24には、通常、ITOなどの透明導電膜が用いられる。なお、反射型、あるいは、半透過型の液晶表示装置の場合、画素電極24に、Alなどの光反射率の高い金属材料が用いられる。この画素電極24が設けられている領域が画素となる。この画素がマトリクス状に形成された領域が表示領域となる。また、画素は、液晶封入領域102に形成される。従って、表示領域を囲むように液晶封入領域102が配置される。ここで、画素電極24の下には、蓄積容量配線20が形成される。画素電極24と蓄積容量配線20の間には、ゲート絶縁膜や、層間絶縁膜が形成される。絶縁膜を介して対向配置された画素電極24と蓄積容量配線20とによって、キャパシタが構成される。蓄積容量配線20は対向基板に設けられた対向電極にトランスファ電極を介して接続されている。従って、画素電極24と蓄積容量配線20とが、TFT27の保持特性を向上するための蓄積容量を形成する。これにより、TFT27がオフとなり、駆動電圧が供給されていない状態でも、画素電極に保持される表示信号電圧を維持することができる。すなわち、TFT27がオフとなった後でも、TFT27がオン状態となっていたときに画素電極24に供給された表示信号電圧が保持される。
さらに、TFTアレイ基板100上には、検査用配線16〜19が形成されている。検査用配線17は、複数のゲート配線26と接続される。検査用配線19は、複数のスイッチ素子21と接続されている。検査用配線18は、複数の蓄積容量配線20と接続されている。検査用配線16は、スイッチ素子21を介して複数のソース配線25と接続されている。検査用配線19は、スイッチ素子21の制御端子と接続されている。検査用配線16〜19は、例えば、ゲート配線26やソース配線25と同じ工程で形成することができる。これらの検査用配線16〜19は、表示領域の外側に配置される。
また、ゲート配線26の端部には、ゲート端子23が形成される。ここでは、ゲート端子23がTFTアレイ基板100の右側の端部に配置されている。そして、ゲート配線26に対応する数のゲート端子23が縦一列に並んで配置されている。同様に、ソース配線25の端部には、ソース端子22が形成される。ここでは、ソース端子22が、TFTアレイ基板100の上側の端部に配置されている。そして、ソース配線25に対応する数のソース端子22が横一列に並んで配置されている。さらに、検査用配線16〜19の端部には、検査端子12〜15がそれぞれ形成されている。ここでは、検査端子12〜15は、TFTアレイ基板100の上側の端部に形成されている。さらに、検査端子12〜15は、ソース端子22の左側に配置されている。ソース端子22、ゲート端子23、及び検査端子12〜15の表面には、画素電極24と同じ導電層が表面に形成されている。すなわち、ソース端子22、ゲート端子23、及び検査端子12〜15では、表面に導電層が露出している。これにより、外部から信号を入力することができる。ソース端子22、ゲート端子23、及び検査端子12〜15は液晶封入領域102に外側に形成されている。また、図1において、ソース端子22、及び検査端子12〜15は、TFTアレイ基板100の上側の端部に並んで配置されている。
スイッチ素子21は、ソース配線25のソース端子22側と反対側の端部に形成されている。スイッチ素子21は、薄膜トランジスタであり、TFT27の同じ工程で形成することができる。また、検査用配線17は、ゲート配線26のゲート端子23側と反対側の端部で、ゲート配線26に接続されている。検査用配線18は、蓄積容量配線20の一端で、それぞれの蓄積容量配線20と接続されている。
TFTアレイ基板100上に形成された、ソース端子22、ゲート端子23、及び検査端子12〜15は、信号を入力するための入力端子である。すなわち、ソース端子22には、駆動回路からソース信号が入力される。また、ゲート端子23には、駆動回路からゲート信号が入力される。従って、ソース端子22を介してソース配線25にソース信号が供給され、ゲート端子23を介してゲート配線26にゲート信号が供給される。また、検査端子12〜15には、製造途中において点灯検査を行うための各種検査信号が入力される。
具体的には、検査端子15にスイッチ素子21をオンするための検査信号が入力される。これにより、検査用配線19に入力された点灯検査用の検査信号がスイッチ素子21を介してソース配線25に供給される。さらに、検査端子13、14を介してゲート配線26、及び蓄積容量配線20に検査信号がそれぞれ入力される。これにより、TFT27、及び画素電極24に検査信号が供給される。また、素子区画101の背面側には、面状光源が配置される。よって、点灯検査を行うことができる。なお、点灯検査時以外の通常時では、スイッチ素子21はオフとなっている。すなわち、表示を行なう際には、ソース端子22からソース配線25にソース信号が入力される。
以上のような構成が素子区画101内に形成される。これらの構成要素は、公知の成膜方法、及びリソグラフィ方法等によって形成することができる。そして、TFTアレイ基板100上には、全ての画素電極24を覆うように、上記の配向膜10が形成される。配向膜10としては、ポリイミドなどの樹脂膜を用いることができる。この配向膜の表面には、所定の方向にラビング処理が施される。
次に、複数の対向基板を有するマザー基板の構成について図3を用いて説明する。図3は、対向基板用のマザー基板2の構成を示す平面図である。第2のマザー基板であるマザー基板2は、マザー基板1と略同じ大きさとなっている。そして、マザー基板2には、図1と同様に縦3×横4の対向基板200が形成されている。すなわち、マザー基板2は、12枚の矩形状の対向基板200を有している。従って、マザー基板2にも12個の素子区画101がマトリクス状に配列されている。
それぞれの素子区画101は、所定の間隔を隔てて配列されている。そして、各素子区画101の間には、切断線104が配置される。すなわち、この切断線104によってマザー基板2を切断することによって、それぞれの対向基板200に分離される。なお、図2でも、図1と同様に、4つの対向基板200を有するスティック基板を形成するための切断線104のみ示している。切断線104は、対向基板200がTFTアレイ基板100よりも若干小さくなるように、配置されている。対向基板200は、TFTアレイ基板100よりも若干小さくなるよう切断され、TFTアレイ基板100に設けられたソース端子22、ゲート端子23、及び検査端子12〜15を露出させることができる。また、マザー基板1と同様に、各素子区画101には、液晶封入領域102が形成されている。この液晶封入領域102には、配向膜9が設けられている。配向膜9は、対向基板200の表面に形成されている。
次に、対向基板200の画素構成について図4、及び図5を用いて説明する。図4は、対向基板200の一部の構成を示す平面図である。図5は、図4のX−X断面図である。ここでは、対向基板200が、カラーフィルタ基板であるとして説明する。対向基板200上には、ブラックマトリクス5が格子状に形成されている。ブラックマトリクス5は遮光性の樹脂膜、あるいは金属クロム膜などによって形成される。ブラックマトリクス5の間には、RGBの着色層28が形成される。着色層28は画素電極24に対応して配置される。また、ブラックマトリクス5はソース配線25、及びゲート配線26に対応して配置される。ブラックマトリクス5、及び着色層28の上には、対向電極11が形成される。対向電極11は、例えば、ITOなどの透明導電膜によって形成されている。対向電極11は、ブラックマトリクス5、及び着色層28を覆うように対向基板200の略全面に形成される。なお、対向基板200は、カラーフィルター基板に限られるものではない。
そして、対向電極11の上に、配向膜9が形成される。配向膜9は、液晶封入領域102に形成される。従って、各素子区画の端部では配向膜9が形成されておらず、対向電極11が露出している。これにより、対向基板200の端部で対向電極11が露出する。配向膜9には、TFTアレイ基板100と同様に、ポリイミドなどからなる樹脂膜を用いることができる。そして、配向膜9は、所定の方向にラビングされている。なお、対向電極11の上には、水に対して所定の接触角を有する疎水膜が形成される。この疎水膜の構成については後述する。なお、疎水膜は、対向電極11を形成した後、配向膜9を形成する前に形成することができる。あるいは、配向膜9を形成した後、TFTアレイ基板100と対向基板200とを貼り合わせる前に形成してもよい。
そして、配向膜9、10のラビング処理が完了した後、マザー基板1とマザー基板2を貼り合わせる。このため、まず、マザー基板1又はマザー基板2にシール材を形成する。シール材は、12個の素子区画101毎に形成される。そして、シール材は、液晶封入領域102を囲むよう枠状に配置される。なお、シール材の一部には、液晶注入口が形成されている。そして、マザー基板1、とマザー基板2とを位置合わせして、対向配置する。ここでは、配向膜9、及び配向膜10が対向して配置される。そして、両基板を押圧して、シール材を硬化させる。これにより、マザー基板1、とマザー基板2とがシール材を介して貼り合わせられる。なお、貼り合わせる前に、検査用配線18と対向電極11とが接続されるよう、トランスファ電極等を形成する。トランスファ電極としては、例えば、銀ペーストを用いることができる。さらに、貼り合わせる前に、セルギャップを保持するためのスペーサを配置してもよい。
そして、図1、及び図3に示す横方向の切断線104で、貼り合わせられたマザー基板1、及びマザー基板2を切断すると、スティック基板が形成される。ここでは、4つの素子区画101が1列に並んで配置されたスティック基板が3つ形成される。そして、4つの素子区画101の液晶封入領域102に対して、同時に液晶を注入する。これにより、生産性が向上する。液晶は、例えば、真空注入法によって注入することができる。液晶を注入後、液晶注入口に樹脂を塗布して、封止する。これにより、対向基板200とTFTアレイ基板100とシール材とで形成される空間に液晶が封入される。
このようにして、スティック基板が形成される。ここで、スティック基板とは、マザー基板1とマザー基板2とが貼り合わせられた後、複数の素子区画101が1列に並ぶよう切断・分割された1対の基板の積層体を指す。このスティック基板状態で検査が実行された後、スティック基板が切断される。これにより、各素子区画101に分離され、それぞれの液晶パネルに分割される。
ここで、図6を用いてスティック基板の構成について説明する。図6はスティック基板の構成を示す斜視図である。なお、図6は、スティック基板103の、検査端子12〜15、及びソース端子22が設けられた端部側を示している。スティック基板103はスティック状アレイ基板103aとスティック状対向基板103bとを備えている。ここで、スティック状アレイ基板103aは、その端部がスティック状対向基板103bからはみ出すように配置されている。スティック状アレイ基板103aのはみ出した部分に、ソース端子22、及び検査端子12〜15が配置される。すなわち、ソース端子22、及び検査端子12〜15が、露出している。そして、検査端子12〜15、及び複数のソース端子22が、スティック状アレイ基板103aの端辺に沿って、略一列に並んで配置されている。スティック基板103状態の検査工程では、図6に示す状態で、検査端子12〜15に検査信号が入力される。ここで、4つの素子区画に対して同時に点灯検査を行うことができる。
ここで、上記のスティック基板103における素子区画101の間の構成について図7、及び図8を用いて説明する。図7は、図6のX1−X2におけるTFTアレイ基板100側の構成を模式的に示す図である。図8は、図6のX1−X2における断面図である。なお、X1−X2のラインは、図7に示すようにゲート配線26に沿ったラインである。
スティック基板103の素子区画101の間では、図7に示すように、シール材3が形成されている。このシール材3と交差するように複数のゲート配線26が配置されている。さらに、ゲート配線26の端部には、ゲート端子23が配置される。シール材3の外側では、シール材3が設けられている方向に沿って、複数のゲート端子23が1列に並んで配置されている。なお、図7において、シール材3の下側が素子区画101間の領域であり、上側が液晶封入領域102である。したがって、スティック基板103状態において、ゲート端子23は、外気に曝される状態になっている。なお、液晶封入領域102の外側においても、ゲート配線26は、図8に示すように絶縁膜7によって覆われている。そして、絶縁膜7に設けられたコンタクトホールを介してゲート端子23とゲート配線26とが接続されている。したがって、ゲート端子23のみが表面に露出され、ゲート端子23以外の箇所では、絶縁膜7が露出している。
図8に示すように、スティック状アレイ基板103aとスティック状対向基板103bとがシール材3によって貼り合わせられている。このシール材3の内側が、液晶封入領域102となる。図8では、左側が液晶封入領域102である。液晶封入領域102では、上記のように、スティック状対向基板103b上に対向電極11、及び配向膜9が順次形成されている。また、スティック状アレイ基板103aには、ゲート配線26、絶縁膜7、及び配向膜10が順次積層されている。なお、絶縁膜7は、例えば、上記のゲート絶縁膜や層間絶縁膜である。そして、配向膜9と配向膜10との間に、液晶4が設けられている。
ここで、スティック基板103状態では、素子区画101間において、ゲート端子23上に対向電極11が配置される。ここで、ゲート端子23と対向電極11が対向する領域を端子電極対向領域106とする。さらに、スティック状対向基板103bには、疎水膜8が形成されている。疎水膜8は、端子電極対向領域106に配置されている。すなわち、ゲート端子23に対向電極11が疎水膜8を介して対向した構成となる。この疎水膜8は、水に対して高い接触角を有している。疎水膜8は、例えば、フッ素系シリコーン樹脂を用いることができる。具体的には、東芝シリコーン製の撥水膜形成用のフッ素シリコーン樹脂等の市販の感光性樹脂を用いることができる。したがって、疎水性、撥水性を有する感光性樹脂をマザー基板2上に塗布し、露光、現像することによって、所望のパターンの疎水膜8を簡便に形成することができる。
検査端子13からゲート配線26に検査信号が入力されている。したがって、ゲート配線26と接続されているゲート端子23は、検査信号に応じた電位となる。また、検査端子14にも検査信号が入力されているため、検査用配線18、及びトランスファ電極等を介して対向電極11にも検査信号が入力される。よって、対向電極11も検査信号に応じた電位となる。ここで、検査端子14と検査端子13に入力される検査信号は異なる信号である。そのため、対向電極11とゲート端子23に、検査信号に応じた異なる電圧が印加される。従って、スティック基板103の各素子区画101に対して点灯検査が実施される。
本実施の形態では、上記のように、端子電極対向領域106において、スティック状対向基板103bに疎水膜8を形成している。そのため、検査工程で、対向電極11と表面に露出したゲート端子23に電圧が印加された場合でも、ゲート端子23の腐食を防ぐことができる。これにより、表示欠陥の発生を防ぐことができる。すなわち、洗浄工程や結露等によって水滴29が浸入した場合でも、疎水膜8によって、その水滴29が端子電極対向領域106に浸入するのを防ぐことができる。例えば、素子区画101間、すなわちスティック状アレイ基板103aとスティック状対向基板103bの間に、水滴29が侵入しても、高い接触角を有する疎水膜8を避けて水滴29が移動する。従って、ゲート端子23には水滴29が付着しない。対向電極11とゲート端子23との間、又はゲート端子23間に電位差が生じた場合でも、電気化学反応が発生するのを防ぐことができる。よって、表示欠陥の発生を防ぐことができる。これにより、表示品位の低下を防ぐことができる。
ここで、接触角と毛細管現象による水面の上昇距離の関係の一例を図9に示す。図9によれば、疎水膜8として90°以上の接触角を有していれば、毛細管現象による水の浸入はない。よって、水の浸入による腐食の発生を防ぐことができる。なお、図9は、十分な時間を経たのちの結果であり、実際には、ある程度の接触角の差が疎水膜8とそれ以外の領域とであればよい。例えば、疎水膜8には、対向電極11よりも接触角が大きい材質を用いることができる。
このように、端子電極対向領域106において、スティック状対向基板103bに疎水膜8を設ける。疎水膜8は、複数のゲート端子23の全体に対して形成される。これにより、検査工程で電圧が印加された場合でも、腐食を防ぐことができる。よって、表示品質の劣化を防ぐことができる。このように、マザー基板1とマザー基板2とを貼り合わせた後、洗浄工程を行なった場合でも、水滴29の浸入を防ぐことができる。例えば、スティック基板103の洗浄を行うことができる。そして、毛細管現象によって、スティック基板103状態において、両基板間に水滴29が浸入したとしても、水滴29は疎水膜8を避けて移動する。よって、表面に露出したゲート端子23に水滴29が付着しない。端子電極対向領域106に水滴29が浸入するのを防ぐことができる。よって、電気腐食による表示品位を向上することができる。また、疎水膜8を形成するのみでよいため、簡便に電気化学反応による腐食を防ぐことができる。
そして、検査工程終了後、スティック基板103を分断して、素子区画101に分離する。ここでは、図6に示す切断線105でスティック状対向基板103bを切断する。これにより、TFTアレイ基板100と対向基板200とからなる液晶パネルに分離される。そして、液晶パネルに駆動回路や配線基板等を接続する。さらに、液晶パネルに偏光フィルムや位相差フィルム等を貼り付ける。その後、面状光源装置であるバックライトを液晶パネルの背面側に配置することによって液晶表示装置が完成する。
なお、検査工程後のスティック基板103を切断する切断工程では、図8に示す端子電極対向領域106の対向基板200が除去される。すなわち、ゲート端子23上には対向基板200が設けられていない状態となる。よって、疎水膜8が対向基板200から切り離される。これにより、容易に駆動回路をゲート端子23に接続することができる。
このように、本実施の形態によれば、スティック基板103状態において、ゲート端子23と対向電極11の間に疎水膜8が配置される。従って、スティック基板103状態での検査工程で、ゲート端子23と対向電極11との間、又はゲート端子23間に電位差が生じた場合でも、電気化学反応による腐食を防ぐことができる。さらに、スティック基板103状態での検査を行うことができるため、歩留まりを向上することができる。また、対向電極のパターニング工程が不要となるため、表示品質の高い液晶表示装置を安価に製造することができる。よって、生産性を向上することができる。また、対向基板200に対向電極が不要な横電界方式の液晶表示装置においても本実施の形態にかかる構成は適用可能である。この場合、ゲート端子23間の電位差によるゲート端子23の腐食を防ぐことができる。
なお、疎水膜8は少なくとも端子電極対向領域106に形成されていればよい。従って、疎水膜8の配置は、図8に示すものに限られるものではない。ここで、本実施の形態にかかるスティック基板103の別の構成について図10、及び図11を用いて説明する。図10は、X1−X2の位置におけるスティック基板103の構成を示す断面図である。図11は、図10で示した構成のスティック基板103を模式的に示す平面図である。図10、図11では、図8に示す構成と比べて疎水膜8の位置が異なっている。ここで、疎水膜8以外の構成は既に説明した構成と同じであるため、説明を省略する。
図10に示すように、疎水膜8は、端子電極対向領域106のみでなく、その外側まで設けられている。従って、液晶封入領域102の外側全体に疎水膜8が形成されている。すなわち、隣接する素子区画101に形成されたシール材3の間全体に、疎水膜8が形成されている。従って、素子区画101間の領域では、対向電極11が露出していない。すなわち、シール材3の外側の領域の略全体において、対向電極11の上に疎水膜8が形成されている。
このような疎水膜8は、ゲート配線26に対向する領域にも形成される。すなわち、ゲート配線26と対向電極11の間には、疎水膜8が形成される。従って、シール材3の外側において、ゲート配線26を覆う絶縁膜7にピンホール30のような欠陥が生じた場合でも、水滴29に起因する腐食を防ぐことができる。すなわち、ピンホール30に対向する部分に、疎水膜8が設けられているため、ピンホール30から露出したゲート配線26に水滴29が付着しない。よって、電圧印加時に生じる電気化学反応を防止することができ、ゲート配線26の腐食を防止することができる。なお、疎水膜8は、素子区画101間全体に設けなくてもよく、例えば、ゲート配線26と対向する領域に設ければよい。
実施の形態2.
本実施の形態にかかる液晶表示装置について図12を用いて説明する。図12は、スティック基板103の構成を模式的に示す平面図である。図12では、図11と同様に、素子区画101間の構成が示されている。本実施の形態では、疎水膜8がスティック状対向基板103bではなく、スティック状アレイ基板103aに設けられている。ここで、疎水膜8以外の構成、及び製造工程は、実施の形態1と同様であるため、説明を省略する。
本実施の形態にかかる液晶表示装置について図12を用いて説明する。図12は、スティック基板103の構成を模式的に示す平面図である。図12では、図11と同様に、素子区画101間の構成が示されている。本実施の形態では、疎水膜8がスティック状対向基板103bではなく、スティック状アレイ基板103aに設けられている。ここで、疎水膜8以外の構成、及び製造工程は、実施の形態1と同様であるため、説明を省略する。
疎水膜8は、スティック状アレイ基板103aの表面に設けられている。ここで、複数のゲート端子23が形成されている領域を端子形成領域107とする。この端子形成領域107の近傍には、疎水膜8が形成されている。そして、この端子形成領域107を囲むように、疎水膜8が形成されている。従って、ゲート端子23の外側に疎水膜8が配置される。疎水膜8は、例えば、絶縁膜7の上に設けられ、表面に露出している。従って、基板間に水滴29が浸入された場合でも、端子形成領域107に水滴29が浸入しない。ゲート端子23に水滴29が付着しないため、電気化学反応によるゲート端子23の腐食を防ぐことができる。すなわち、水滴29は疎水膜8の内側まで浸入しないため、検査工程で電圧が印加されても、ゲート端子23の腐食を防ぐことができる。よって、スティック基板103を洗浄した場合でも、腐食の発生を防ぐことができる。
ここで、疎水膜8には、実施の形態1と同様に感光性のフッ素系シリコーン樹脂を用いることができる。疎水膜8は、その周辺よりも接触角が高い材質であればよい。例えば、疎水膜8の接触角は、ゲート配線26を覆う絶縁膜7表面の接触角よりも高くなる。すなわち、ゲート絶縁膜や層間絶縁膜となるシリコン酸化膜やシリコン窒化膜よりも接触角が高い材質であればよい。この疎水膜8は絶縁膜7上に形成されている。
本実施の形態では、スティック状アレイ基板103aに疎水膜8が形成されている。そのため、各素子区画101が分離された後、疎水膜8は、TFTアレイ基板100上に残っている。すなわち、液晶パネル状態では、ゲート端子23の外側に、疎水膜8が配置される。液晶パネルの端子形成領域107を囲むように、疎水膜8が形成されている。これにより、電気化学反応による腐食を防ぐことができる。さらに、ゲート端子23の表面に樹脂などが形成されていないため、駆動回路との接続抵抗を容易に行うことができる。そして、疎水膜8に囲まれたゲート端子23上にACFなどを設け、駆動回路を接続することができる。これにより、容易に駆動回路を実装することができる。
なお、疎水膜8の配置は、端子形成領域107を囲うよう形成するものに限られない。例えば、端子形成領域107の外側に形成されていればよい。ここで、疎水膜8の配置を変更した別の構成について図13を用いて説明する。図13は、スティック基板103の構成を模式的に示す平面図である。図13に示す構成でも、疎水膜8がスティック状アレイ基板103aに形成されている。しかしながら、疎水膜8が端子形成領域107を囲むように形成されていない。
すなわち、疎水膜8は、端子形成領域107の外側、及び両側に形成されている。また、疎水膜8は、シール材3まで延設されている。すなわち、シール材3と疎水膜8とで、端子形成領域107を囲んでいる。これにより、基板間に水滴29が浸入した場合でも、ゲート端子23に水滴29が付着するのを防ぐことができる。よって、電気腐食による表示品位の低下を抑制することができる。
ここで、複数のゲート配線26が形成された配線形成領域108とすると、シール材3と疎水膜8とで、この配線形成領域108が囲まれている。これにより、ゲート配線26上に水滴29が浸入するのを防ぐことができる。すなわち、基板間に侵入した水滴29は疎水膜8、及びシール材3とで形成された領域の外側のみを移動する。配線形成領域108には水滴29が浸入しない。これにより、図10に示したように、ゲート配線26を覆う絶縁膜7にピンホール30があった場合でも、ゲート配線26の腐食を防ぐことができる。これにより、ゲート配線26の電気抵抗の変化を防ぐことができ、電気腐食による表示品位の低下を抑制することができる。よって、表示品位を向上することができる。
このように、TFTアレイ基板100上に疎水膜8を形成する場合、疎水膜8をゲート端子23の近傍に設ければよい。さらに、疎水膜8をゲート端子23の外側、すなわち、TFTアレイ基板100の端側に配置する。この場合、シール材3と疎水膜8との間にゲート端子23が配置される。これにより、外側からの水滴に浸入を防ぐことができる。また、疎水膜8で端子形成領域107を囲むことで、ゲート端子23に対する水滴に付着を確実に防ぐことができる。あるいは、疎水膜8とシール材3とで端子形成領域107を囲むようにしてもよい。これにより、ゲート端子23に対する水滴29に付着を確実に防ぐことができる。この場合、疎水膜8とシール材3とで、シール材3の外側にある配線形成領域108を囲む。これにより、ゲート配線26の腐食を防ぐことができる。
なお、実施の形態1、2では、ゲート端子23の腐食を防止するための疎水膜8について説明したが、本発明はこれに限られるものではない。例えば、ソース端子22や、検査端子12〜15に対して疎水膜8を形成してもよい。すなわち、外部から信号を入力するため、入力端子に疎水膜8を設けることができる。特に、スティック基板103状態において液晶封入領域102の外側で露出し、対向電極11と対向する入力端子に対して疎水膜8を設ければよい。これにより、基板間に水滴が浸入した場合でも、検査工程で腐食が生じるのを防ぐことができる。よって、表示品位の低下を防ぐことができる。また、実施の形態1と実施の形態2とを組み合わせてもよい。すなわち、スティック状アレイ基板103aとスティック状対向基板103bとの両方に、疎水膜を形成してもよい。
また、実施の形態1、2では、TFTアレイ基板を有するアクティブマトリクス型液晶表示装置について説明したが、本発明はこれに限られるものではない。例えば、パッシブマトリクス型液晶表示装置であってもよい。また、例えば、電子ペーパなどの、液晶以外の表示材料を用いた表示装置であってもよい。さらに、上記の説明では、マザー基板1とマザー基板2を切断した後、液晶注入工程、及び検査工程を行ったが、これに限るものではない。例えば、マザー基板1とマザー基板2とに素子区画101が一列に配列される場合は、マザー基板1とマザー基板2を切断する前に、液晶注入工程、及び検査工程を行うことができる。すなわち、各素子区画101に分断して液晶パネルを形成する前の段階で、検査工程が実施するものであればよい。
1 マザー基板、2 マザー基板、3 シール材、4 液晶、5 ブラックマトリクス、
7 絶縁膜、8 疎水膜、9 配向膜、10 配向膜、11 対向電極、
12〜15 検査端子、16〜19 検査用配線、20 蓄積容量配線、
21 スイッチ素子、22 ソース端子、23 ゲート端子、24 画素電極、
25 ソース配線、26 ゲート配線、27 TFT、28 着色層、
29 水滴、30 ピンホール、
100 TFTアレイ基板、101 素子区画、102 液晶封入領域、
103 スティック基板、103a スティック状アレイ基板、
103b スティック状対向基板、104 切断線、105 切断線、
106 端子電極対向領域、107 端子形成領域、108 配線形成領域、
200 対向基板、
7 絶縁膜、8 疎水膜、9 配向膜、10 配向膜、11 対向電極、
12〜15 検査端子、16〜19 検査用配線、20 蓄積容量配線、
21 スイッチ素子、22 ソース端子、23 ゲート端子、24 画素電極、
25 ソース配線、26 ゲート配線、27 TFT、28 着色層、
29 水滴、30 ピンホール、
100 TFTアレイ基板、101 素子区画、102 液晶封入領域、
103 スティック基板、103a スティック状アレイ基板、
103b スティック状対向基板、104 切断線、105 切断線、
106 端子電極対向領域、107 端子形成領域、108 配線形成領域、
200 対向基板、
Claims (10)
- アレイ基板を複数有する第1のマザー基板と、
前記アレイ基板に対向する対向基板を複数有する第2のマザー基板と、
前記アレイ基板と、前記対向基板と、を貼り合わせるシール材と、
前記アレイ基板、前記対向基板と、前記シール材とで形成される空間に設けられた表示材料と、を有するパネル基板であって、
前記第1のマザー基板上に設けられた配線と、
前記アレイ基板の前記表示材料が封入された表示材料封入領域の外側に形成され、前記配線に信号を入力する入力端子と、
前記第2のマザー基板上に形成され、前記入力端子と前記対向基板とが対向する対向領域に配置された疎水膜とを、有するパネル基板。 - 疎水膜が、前記シール材の外側において前記配線が形成された配線形成領域にも形成される請求項1に記載のパネル基板。
- アレイ基板と、
前記アレイ基板に対向配置された対向基板と、
前記アレイ基板と、前記対向基板とを貼り合わせるシール材と、
前記アレイ基板と、前記対向基板と、前記シール材とで形成される空間に設けられた表示材料と、を備える表示装置であって、
前記アレイ基板上に設けられた配線と、
前記アレイ基板の前記シール材の外側に形成され、前記配線に信号を入力する入力端子と、
前記アレイ基板上に形成され、前記入力端子よりも前記アレイ基板端側に設けられた疎水膜と、を備える表示装置。 - 前記入力端子が形成されている端子形成領域を囲むように前記疎水膜が配置されている請求項3に記載の表示装置。
- 前記疎水膜と前記シール材とで、前記入力端子が形成された端子形成領域を囲んでいることを特徴とする請求項3に記載の表示装置。
- 前記シール材の外側において前記配線が形成された配線形成領域が、前記疎水膜と前記シール材とに囲まれている請求項5に記載の表示装置。
- 配線及び前記配線に信号を入力するための入力端子が形成されたアレイ基板と、対向基板と、を有する表示装置を、前記アレイ基板を複数有する第1のマザー基板と前記対向基板を複数有する第2のマザー基板とから製造する表示装置の製造方法であって、
前記第1のマザー基板上に、前記入力端子の近傍に配置される疎水膜を形成する工程と、
前記第1のマザー基板に形成された疎水膜が、前記対向基板と対向するよう、前記第1のマザー基板と前記第2のマザー基板とをシール材を介して貼り合わせる工程と、
前記シール材と前記対向基板と前記アレイ基板とで形成される空間に表示材料を封入する工程と、
前記表示材料を封入した表示材料封入領域の外側において前記疎水膜、及び前記入力端子が対向した状態で、前記配線に信号を入力して検査する工程と、
前記検査工程後、1つの対向基板と1つのアレイ基板とを有する表示パネルに切断する工程と、を備える表示装置の製造方法。 - 配線及び前記配線に信号を入力するための入力端子が形成されたアレイ基板と、対向基板と、を有する表示装置を、前記アレイ基板を複数有する第1のマザー基板と前記対向基板を複数有する第2のマザー基板から製造する表示装置の製造方法であって、
前記第2のマザー基板の対向基板上に疎水膜を形成する工程と、
前記第2のマザー基板に形成された疎水膜が、前記入力端子と対向するよう、前記第1のマザー基板と前記第2のマザー基板とをシール材を介して貼り合わせる工程と、
前記シール材と前記対向基板と前記アレイ基板とで形成される空間に表示材料を封入する工程と、
前記表示材料を封入した表示材料封入領域の外側において前記疎水膜、及び前記入力端子が対向した状態で、前記配線に信号を入力して検査する工程と、
前記検査工程後、1つの対向基板と1つのアレイ基板とを有するパネルに切断する工程と、を備える表示装置の製造方法。 - 前記貼り合わせられた第1のマザー基板と第2のマザー基板とを切断して、前記対向基板、及び前記アレイ基板を複数有するスティック基板を形成する工程をさらに備え、
前記スティック基板に切断された後、前記検査する工程が行われる請求項7又は8に記載の表示装置の製造方法。 - 疎水性を有する感光性樹脂膜によって前記疎水膜を形成することを特徴とする請求項7、8又は9に記載の表示装置の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006173242A JP2008003337A (ja) | 2006-06-23 | 2006-06-23 | パネル基板、表示装置、及びその製造方法 |
TW096120104A TW200809358A (en) | 2006-06-23 | 2007-06-05 | Panel substrate, display apparatus and manufacturing method thereof |
KR1020070059249A KR100834868B1 (ko) | 2006-06-23 | 2007-06-18 | 패널 기판, 표시 장치 및 그 제조 방법 |
US11/765,727 US20080006834A1 (en) | 2006-06-23 | 2007-06-20 | Panel substrate, display apparatus and manufacturing method thereof |
CNA2007101095704A CN101093331A (zh) | 2006-06-23 | 2007-06-25 | 面板基板、显示装置及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006173242A JP2008003337A (ja) | 2006-06-23 | 2006-06-23 | パネル基板、表示装置、及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008003337A true JP2008003337A (ja) | 2008-01-10 |
Family
ID=38918351
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006173242A Pending JP2008003337A (ja) | 2006-06-23 | 2006-06-23 | パネル基板、表示装置、及びその製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20080006834A1 (ja) |
JP (1) | JP2008003337A (ja) |
KR (1) | KR100834868B1 (ja) |
CN (1) | CN101093331A (ja) |
TW (1) | TW200809358A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10042196B2 (en) | 2015-07-01 | 2018-08-07 | Mitsubishi Electric Corporation | Display and method for manufacturing display |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101310382B1 (ko) * | 2009-10-30 | 2013-09-23 | 엘지디스플레이 주식회사 | 액정표시장치의 모기판과 그 제조 방법 |
CN103650183B (zh) * | 2011-06-30 | 2017-02-22 | 松下知识产权经营株式会社 | 发光装置 |
KR20130073200A (ko) * | 2011-12-23 | 2013-07-03 | 삼성전기주식회사 | 스핀들 모터 |
CN102608811A (zh) * | 2012-03-22 | 2012-07-25 | 深圳市华星光电技术有限公司 | 液晶显示装置及其制造方法 |
CN103412430B (zh) * | 2013-08-15 | 2016-04-13 | 深圳市华星光电技术有限公司 | 一种待切割的液晶面板母板及其制造方法 |
KR102418432B1 (ko) * | 2015-01-23 | 2022-07-08 | 삼성디스플레이 주식회사 | 액정표시패널 및 이의 제조방법 |
CN104730742B (zh) * | 2015-02-12 | 2018-10-19 | 中山市瑞福达触控显示技术有限公司 | 液晶屏cog绑定过程中防止污染的方法 |
CN108983519A (zh) * | 2018-08-31 | 2018-12-11 | 重庆惠科金渝光电科技有限公司 | 阵列基板、液晶显示面板及液晶显示器 |
CN109271068A (zh) * | 2018-09-20 | 2019-01-25 | 汕头超声显示器技术有限公司 | 一种柔性电容触摸屏的制造方法 |
TWI706402B (zh) * | 2019-06-13 | 2020-10-01 | 友達光電股份有限公司 | 顯示面板及其製作方法 |
CN111419207B (zh) * | 2020-03-12 | 2021-02-19 | 中山大学 | 一种心脏检测装置及其制作方法 |
CN111679523B (zh) * | 2020-06-10 | 2024-03-01 | Tcl华星光电技术有限公司 | 阵列基板、具有该阵列基板的液晶显示面板及其制作方法 |
US11415854B2 (en) * | 2020-06-29 | 2022-08-16 | Sharp Kabushiki Kaisha | Liquid crystal display device |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61121038A (ja) | 1984-11-16 | 1986-06-09 | Seiko Epson Corp | 液晶装置 |
JPH10187054A (ja) | 1996-12-26 | 1998-07-14 | Matsushita Electric Ind Co Ltd | 液晶表示パネルおよびその液晶表示パネルの製造方法 |
JPH10197891A (ja) | 1997-01-10 | 1998-07-31 | Toshiba Electron Eng Corp | 液晶表示素子 |
JP2000199907A (ja) | 1999-01-05 | 2000-07-18 | Seiko Epson Corp | 液晶装置の製造方法ならびに液晶装置 |
JP2003195336A (ja) | 2001-12-27 | 2003-07-09 | Casio Comput Co Ltd | 液晶表示装置及びその製造方法 |
JP2004272086A (ja) * | 2003-03-11 | 2004-09-30 | Seiko Epson Corp | 電気光学装置の製造装置、電子光学装置及び電子機器 |
-
2006
- 2006-06-23 JP JP2006173242A patent/JP2008003337A/ja active Pending
-
2007
- 2007-06-05 TW TW096120104A patent/TW200809358A/zh unknown
- 2007-06-18 KR KR1020070059249A patent/KR100834868B1/ko not_active IP Right Cessation
- 2007-06-20 US US11/765,727 patent/US20080006834A1/en not_active Abandoned
- 2007-06-25 CN CNA2007101095704A patent/CN101093331A/zh active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10042196B2 (en) | 2015-07-01 | 2018-08-07 | Mitsubishi Electric Corporation | Display and method for manufacturing display |
Also Published As
Publication number | Publication date |
---|---|
CN101093331A (zh) | 2007-12-26 |
KR100834868B1 (ko) | 2008-06-03 |
US20080006834A1 (en) | 2008-01-10 |
KR20070122138A (ko) | 2007-12-28 |
TW200809358A (en) | 2008-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008003337A (ja) | パネル基板、表示装置、及びその製造方法 | |
US9575370B2 (en) | Liquid crystal display device | |
KR101031170B1 (ko) | 액정 표시 장치 및 액정 표시 장치의 제조 방법 | |
US20090237342A1 (en) | Liquid crystal display device | |
US8493540B2 (en) | Display panel and method of manufacturing the same | |
KR20140056489A (ko) | 표시 장치 및 이의 제조 방법 | |
KR20000048089A (ko) | 액정 표시 장치 | |
JP2521752B2 (ja) | 液晶表示装置 | |
KR101189145B1 (ko) | 액정표시장치 및 그 제조방법 | |
KR100397019B1 (ko) | 액정 표시 장치 및 그 검사 방법 | |
US8841679B2 (en) | Thin film transistor array panel | |
US20200012137A1 (en) | Substrate for display device, display device, and method of producing substrate for display device | |
JP2009216963A (ja) | 液晶表示装置 | |
JP3780529B2 (ja) | 液晶表示装置及びその製造方法 | |
KR101102020B1 (ko) | 액정표시패널 및 그 제조방법 | |
JP3119912B2 (ja) | 液晶表示装置 | |
JP2010139962A (ja) | アレイ基板、平面表示装置、マザー基板及びアレイ基板の製造方法 | |
JP2015210414A (ja) | 液晶表示装置 | |
JP2002182242A (ja) | 液晶表示装置の製造方法 | |
KR20040057785A (ko) | 액정표시장치 | |
JP2010066393A (ja) | 電気光学装置の製造方法、電気光学装置及び電子機器 | |
KR101031760B1 (ko) | 액정표시장치용 어레이 기판의 제조 방법 | |
JP2004317885A (ja) | 表示パネル形成板及び表示パネル | |
JP2005091644A (ja) | 電気光学装置の製造方法及び検査方法 | |
JP2022124999A (ja) | 配線基板及び表示装置 |