KR100834868B1

KR100834868B1 - 패널 기판, 표시 장치 및 그 제조 방법

Info

Publication number: KR100834868B1
Application number: KR1020070059249A
Authority: KR
Inventors: 야스오 후지타
Original assignee: 미쓰비시덴키 가부시키가이샤
Priority date: 2006-06-23
Filing date: 2007-06-18
Publication date: 2008-06-03
Also published as: TW200809358A; JP2008003337A; CN101093331A; US20080006834A1; KR20070122138A

Abstract

표시 품위의 저하를 막을 수 있는 패널 기판, 표시 장치 및 그 제조 방법을 제공한다. 본 발명의 일 양태에 따른 패널 기판은, TFT어레이 기판(100), 대향 기판(200)과, 씰재(3)로 형성되는 액정봉입 영역에 설치된 액정(4)을 가지는 액정 패널 기판으로서, TFT기판 어레이 위에 설치된 게이트 배선(26)과, TFT어레이 기판(100)의 액정봉입 영역의 외측에 형성되어, 게이트 배선에 신호를 입력하는 게이트 단자(23)와, 대향 기판(200)위에 설치된 대향 전극(11)과, 대향 기판(200)위에 형성되어, 게이트 단자(23)과 대향 전극(11)이 대향하는 단자전극 대향영역(106)에 배치된 소수막(8)을 가지는 것이다.

패널 기판, TFT어레이 기판, 대향 기판, 씰재

Description

패널 기판, 표시 장치 및 그 제조 방법{PANEL SUBSTRATE, DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF}

도 1은 TFT어레이 기판의 머더 기판의 구성을 나타내는 평면도이다.

도 2는 TFT어레이 기판의 구성을 모식적으로 나타내는 평면도이다.

도 3은 대향 기판의 머더 기판의 구성을 나타내는 평면도이다.

도 4는 대향 기판의 화소 구성을 모식적으로 나타내는 평면도이다.

도 5는 도 4의 X-X단면도이다.

도 6은 스틱 기판의 구성을 나타내는 사시도이다.

도 7은 스틱 형상 어레이 기판의 구성을 모식적으로 나타내는 평면도이다.

도 8은 스틱 기판의 구성을 나타내는 단면도이다.

도 9는 접촉각과 수면의 상승 거리를 나타내는 도면이다.

도 10은 실시예 1에 따른 스틱 기판의 다른 구성을 나타내는 단면도이다.

도 11은 실시예 1에 따른 스틱 기판의 다른 구성을 나타내는 도면이다.

도 12는 실시예 2에 따른 스틱 기판의 소자 구획 사이의 구성을 모식적으로 나타내는 도면이다.

도 13은 실시예 2에 따른 스틱 기판의 소자 구획 사이의 다른 구성을 모식적 으로 나타내는 도면이다.

[도면의 주요부분에 대한 부호의 설명]

1 : 머더 기판 2 : 머더 기판

3 : 씰재 4 : 액정

5 : 블랙 매트릭스 7 : 절연막

8 : 소수(疎水)막 9 : 배향막

10 : 배향막 11 : 대향 전극

12∼15 : 검사 단자 16∼19 : 검사용 배선

20 : 축적 용량배선 21 : 스위치 소자

22 : 소스 단자 23 : 게이트 단자

24 : 화소 전극 25 : 소스 배선

26 : 게이트 배선 27 : TFT

28 : 착색층 29 : 물방울

30 : 핀홀 100 : TFT어레이 기판

101 : 소자 구획 102 : 액정봉입 영역

103 : 스틱 기판 103a : 스틱형상 어레이 기판

103b : 스틱형상 대향기판 104 : 절단선

105 : 절단선 106 : 단자전극 대향 영역

107 : 단자형성 영역 108 : 배선형성 영역

200 : 대향 기판

본 발명은, 액정표시 장치 및 그 제조 방법에 관한 것이다.

일반적으로, 표시 장치의 대표예인 액정표시 장치에는, 액정 패널이 이용되고 있다. 액정 패널에는, 박막트랜지스터(TFT)어레이 기판이 설치되고 있다. TFT어레이 기판은, TFT나 TFT와 접속된 화소 전극을 가진다. 그리고, TFT 및 화소 전극이 매트릭스 모양으로 배치됨으로써 화소 영역이 형성된다. 또한, TFT어레이 기판에는, TFT와 접속되는 주사 신호선 및 표시 신호선이 형성되어 있다.

이러한 TFT어레이 기판에는, 주사 신호선 및 표시 신호선을 복수 가지는 소자 구획이 하나 형성되어 있다. 그리고, 주사 신호선 및 표시 신호선에 신호를 입력하기 위한 단자가, TFT어레이 기판의 소자 구획의 단에 형성된다.

또한, 이 TFT어레이 기판에는 대향 기판이 배치된다. 이 대향 기판에는, 대향 전극 및 수지막 등이 형성되어 있다. 그리고, TFT어레이 기판과, 대향 기판을 씰재를 사용하여 서로 붙인다. 여기에서, 씰재는 화소 영역을 둘러싸도록 틀 모양으로 형성되어 있다. 그 후에 TFT어레이 기판, 대향 기판 및 씰재로 형성되는 영역에 액정을 봉입한다.

여기에서, TFT어레이 기판의 단자나 배선이 부식되면, 표시 결함이 생기게 된다. 따라서, TFT어레이 기판의 각 신호선의 부식을 방지하기 위해, 인회 배선 배선을 부식 방지용 발수막으로 덮는 기술이 개시되고 있다(일본국 공개특허공보 특 개 2003-195336). 이 문헌에서는, ACF를 통해 FPC를 장착 후, 인회 배선의 배치 부분 및 그 근방에 유기용제를 분무하고 있다. 그리고, 도포된 유기용제가 휘발 되지 않을 때 부식 방지용 발수막을 형성하고 있다. 또한, 부식을 막는 별도의 기술이 개시되고 있다(특허문헌 2).이 문헌에서는, 절단 공정 후, 배선 패턴의 단면이 노출하는 부분에 있어서, 기판 단면에 UV수지를 형성하고 있다.

그러나, 액정 패널의 제조 공정에 있어서, 상기의 TFT어레이 기판 및 대향 기판은, 통상, 양산성을 고려하여, 대형의 머더 기판으로부터 많은 면을 취하게 된다. 즉, 머더 기판 위에는, 세로방향 및 가로방향에 상기의 TFT어레이 기판 또는 대향 기판이 복수배열되어 있다. 그리고, 복수의 TFT어레이 기판을 가지는 머더 기판과, 복수의 대향 기판을 가지는 머더 기판이 씰재를 통해 서로 붙여지게 된다. 그리고, 씰재에 의해 서로 붙인 후, 복수의 소자 구획이 일렬로 나열된 상태가 되도록 머더 기판을 분할한다. 즉, 복수의 액정 셀이 일렬로 나열된 상태가 되도록, 머더 기판이 분할된다. 이와 같이, 머더 기판을 절단하여, 스틱 기판을 형성한다. 그 후에 복수의 액정 셀에 액정을 한번에 봉입하는 방법이 개시되고 있다(특허문헌 3).

[특허문헌 1] 일본국 공개특허공보 특개2003-195336호

[특허문헌 2] 일본국 공개특허공보 특개평10-187054호

[특허문헌 3] 일본국 공개특허공보 특개2004-317982호

그러나, 상기의 대향 전극은, 통상, 대향 기판의 대략 전체면에 형성된다. 따라서, 서로 붙인 공정 후에는, 씰재의 외측에 있어서, 대향 전극과, TFT어레이 기판의 단자가 대향되는 경우가 있다. 여기에서, 셀 갭은, 5μm정도로 매우 좁다. 또한 구동회로 등을 접속하기 전에는, TFT어레이 기판의 배선의 단자가 노출하고 있다. 그리고, 이 단자와 대향 기판의 대향 전극이 대향하는 상태에 있다.

여기에서, 액정표시 패널의 점등 검사를 행할 경우, 예를 들면 검사 단자에 프로브 바늘 등을 접촉시킨다. 그리고, 프로브 바늘에서 검사 단자를 통해 배선에 신호를 공급한다. 이에 따라 대향 전극이나 배선 사이에 전압이 인가된다. 그리고, 정상적으로 점등할 수 있는 지 여부의 검사를 행한다. 생산성을 향상시키기 위해, 이 검사를 스틱 기판상태에서 실시하는 경우가 있다.

스틱 기판 상태일 때, 대향 기판과 TFT어레이 기판의 좁은 셀 갭의 사이에는, 세정 공정이나 결로 등에 의해, 물방울이 침입하는 경우가 있다. 단자 위에 물방울이 부착된 상태에서, 단자와 대향 전극 사이 또는 단자와 단자 사이에 다른 전압을 인가하면, 단자와 대향 전극 사이 또는 단자와 단자 사이에서 전기화학반응이 발생하는 경우가 있다. 이 전기화학반응의 발생에 의해, 단자가 부식되어, 액정표시 장치에 표시 결함을 초래한다는 문제가 있다. 그러나, 특허문헌 1에서는, 액정 패널 형성 후에 부식 방지용 발수막 등을 형성하고 있기 때문에, 검사 공정에서의 부식을 막을 수 없다. 또한 특허문헌 2에서는, 배선의 절단 부분에 보호막을 형성하고 있다. 이 때문에, 단자의 부식을 막을 수 없다. 이와 같이, 이들의 기술에서는, 검사 공정시에 인가되는 전압에 의해, 단자에 부식이 생기게 되는 경우가 있 다. 따라서, 종래의 액정표시 장치에서는, 표시 품위가 저하하게 되는 문제점이 있다. 또한 이러한 문제점은, 액정표시 장치에 한정되지 않고, 액정 이외의 표시 재료를 사용한 표시 장치에서도 발생할 우려가 있다. 예를 들면 TFT어레이 기판과 대향 기판이 서로 붙여지고 있는 전자 페이퍼 등에 있어서도, 동일한 문제점이 생긴다.

본 발명은 상기의 문제점을 해결하기 위한 것으로, 전기부식에 의한 표시 품위의 저하를 막을 수 있는 패널 기판, 표시 장치 및 그 제조 방법을 제공하는 것을 목적으로 한다.

본 발명의 제1의 양태에 따른 패널 기판은, 어레이 기판을 복수 가지는 제1의 머더 기판과, 상기 어레이 기판에 대향하는 대향 기판을 복수 가지는 제2의 머더 기판과, 상기 어레이 기판과, 상기 대향 기판을 서로 붙이는 씰재와, 상기 어레이 기판, 상기 대향 기판과, 상기 씰재로 형성되는 공간에 설치된 표시 재료를 가지는 패널 기판이며, 상기 제1의 머더 기판 위에 설치된 배선과, 상기 어레이 기판의 상기 표시 재료가 봉입된 표시재료 봉입영역의 외측에 형성되어, 상기 배선에 신호를 입력하는 입력 단자와, 상기 제2의 머더 기판 위에 형성되어, 상기 입력 단자와 상기 대향 기판이 대향하는 대향 영역에 배치된 소수(疎水)막을 가지는 것이다.

본 발명의 제2의 양태에 따른 표시 장치는, 어레이 기판과, 상기 어레이 기 판에 대향 배치된 대향 기판과, 상기 어레이 기판과, 상기 대향 기판을 서로 붙이는 씰재와, 상기 어레이 기판과, 상기 대향 기판과, 상기 씰재로 형성되는 공간에 설치된 표시 재료를 구비하는 표시 장치로서, 상기 어레이 기판 위에 설치된 배선과, 상기 어레이 기판의 상기 씰재의 외측에 형성되어, 상기 배선에 신호를 입력하는 입력 단자와, 상기 어레이 기판 위에 형성되어, 상기 입력 단자보다도 상기 어레이 기판 단측에 설치된 소수막을 구비하는 것이다.

본 발명의 제3의 양태에 따른 표시 장치의 제조 방법은, 배선 및 상기 배선에 신호를 입력하기 위한 입력 단자가 형성된 어레이 기판과, 대향 기판을 가지는 표시 장치를, 상기 어레이 기판을 복수 가지는 제1의 머더 기판과 상기 대향 기판을 복수 가지는 제2의 머더 기판으로 제조하는 표시 장치의 제조 방법으로서, 상기 제1의 머더 기판 위에, 상기 입력 단자의 근방에 배치되는 소수막을 형성하는 공정과, 상기 제1의 머더 기판에 형성된 소수막이, 상기 대향 기판과 대향하도록, 상기 제1의 머더 기판과 상기 제2의 머더 기판을 씰재를 통해 서로 붙이는 공정과, 상기 씰재와 상기 대향 기판과 상기 어레이 기판으로 형성되는 공간에 표시 재료를 봉입하는 공정과, 상기 표시 재료를 봉입한 표시재료 봉입영역의 외측에 있어서 상기 소수막 및 상기 입력 단자가 대향한 상태에서, 상기 배선에 신호를 입력하여 검사하는 공정과, 상기 검사 공정후, 하나의 대향 기판과 하나의 어레이 기판을 가지는 패널로 절단하는 공정을 구비하는 것이다.

본 발명의 제4의 양태에 따른 표시 장치의 제조 방법은, 배선 및 상기 배선에 신호를 입력하기 위한 입력 단자가 형성된 어레이 기판과, 대향 기판을 가지는 표시 장치를, 상기 어레이 기판을 복수 가지는 제1의 머더 기판과 상기 대향 기판을 복수 가지는 제2의 머더 기판으로 제조하는 표시 장치의 제조 방법으로서, 상기 제2의 머더 기판의 대향 기판 위에 소수막을 형성하는 공정과, 상기 제2의 머더 기판에 형성된 소수막이, 상기 입력 단자와 대향하도록, 상기 제1의 머더 기판과 상기 제2의 머더 기판을 씰재를 통해 서로 붙이는 공정과, 상기 씰재와 상기 대향 기판과 상기 어레이 기판으로 형성되는 공간에 표시 재료를 봉입하는 공정과, 상기 표시 재료를 봉입한 표시재료 봉입영역의 외측에 있어서 상기 소수막 및 상기 입력 단자가 대향한 상태에서, 상기 배선에 신호를 입력하여 검사하는 공정과, 상기 검사 공정 후, 하나의 대향 기판과 하나의 어레이 기판을 가지는 패널로 절단하는 공정을 구비하는 것이다.

이하에, 본 발명을 적용가능한 실시예를, 표시 재료가 액정인 액정표시 장치를 예로서 설명한다. 설명의 명확화를 위해 이하의 기재 및 도면은, 적절히, 생략 및 간략화가 행해지고 있다. 또한, 각 도면에 있어서, 동일 요소에는 동일한 부호가 붙여지고 있으며, 필요에 따라 중복 설명은 생략되고 있다.

실시예 1.

본 실시예에 따른 액정표시 장치에 관하여 설명한다. 액정표시 장치는, 통상, 어레이 기판과, 대향 기판을 구비하고 있다. 그리고, 어레이 기판과, 대향 기판은, 틀 모양의 씰재에 의해 서로 붙여지고 있다. 어레이 기판과, 대향 기판과, 씰재에 의해 형성된 영역에 액정이 봉입되고 있다. 또한, 본 실시예에서는, 어레이 기판을, TFT가 어레이 모양으로 배열된 TFT어레이 기판으로서 설명한다. 즉, 본 실시예에 따른 액정표시 장치는, 액티브 매트릭스형의 액정표시 장치이다.

TFT어레이 기판 및 대향 기판은, 양산성을 고려하여, 한쌍의 머더 기판으로부터 다수면이 취해진다. 즉, 복수의 TFT어레이 기판을 가지는 머더 기판과, 복수의 대향 기판을 가지는 머더 기판을 서로 붙인다. 그리고, 서로 붙인 기판을 행방향 또는 열방향으로 절단하여, 스틱 기판을 형성한다. 또한, 본 실시예에서는, 복수의 액정 패널이 일렬로 나열되어 배치된 스틱 기판상태에서, 점등 검사가 행해진다. 그리고, 점등 검사가 실시된 후, 각각의 액정 패널로 절단된다.

우선, 도 1을 사용하여 복수의 TFT어레이 기판을 가지는 머더 기판에 대하여 설명한다. 도 1은, TFT어레이 기판용의 머더 기판(1)의 구성을 나타내는 평면도이다. 제1의 머더 기판인 머더 기판(1)에는, 세로 3×가로 4의 TFT어레이 기판(100)이 형성되어 있다. 즉, 1장의 머더 기판(1)은, 12장의 TFT어레이 기판(100)을 가지고 있다. 환언하면, 머더 기판(1)을 행방향 및 열방향으로 절단함으로써 12장의 TFT어레이 기판(100)을 얻을 수 있다. TFT 어레이 기판(100)은, 사각형상으로 형성되어 있다. 물론, 1장의 머더 기판(1)에 있어서의 TFT어레이 기판(100)의 수는, 이것에 한정되는 것이 아니다. 여기에서, 1장의 액정 패널을 형성하기 위한 영역을 소자 구획(101)이라고 한다. 따라서, 1소자 구획은 1장의 TFT어레이 기판(100)에 대응하는 영역이 된다. 그리고, 사각형상의 소자 구획(101)에서는, TFT어레이 기판(100)위에, TFT어레이를 형성하기 위한 배선 및 단자 등이 형성된다.

각각의 소자 구획(101)은, 소정의 간격을 두고 배열되어 있다. 그리고, 각 소자 구획(101) 사이에, 절단선(104)이 배치된다. 즉, 이 절단선(104)을 따라 머더 기판(1)을 절단함으로써, 각각의 TFT어레이 기판(100)으로 분리된다. 또한, 도 1에서는, 4개의 TFT어레이 기판(100)을 가지는 스틱 기판을 형성하기 위한 절단선(104)만을 도시하고 있다. 즉, 실제로는, 도 1에서 표시된 가로방향의 절단선(104) 외에, 세로방향의 절단선도 배치된다. 각각의 TFT어레이 기판(100)안에는, 액정봉입 영역(102)이 배치된다. 이 액정봉입 영역(102)은, 화소가 배열된 표시 영역에 대응하고 있다. 이 액정봉입 영역(102)이 후술하는 씰재로 둘러싸인다. 또한, 이 액정봉입 영역(102)에는, 배향막(10)이 형성된다. 배향막(10)은 TFT어레이 기판(100)의 표면에 형성된다. 그리고, TFT어레이 기판(100)의 표시 영역의 외측이 액틀 영역이 된다.

다음에 도 2를 사용하여 TFT어레이 기판(100)의 구성에 대하여 설명한다. 도 2는, TFT어레이 기판(100)의 구성을 모식적으로 나타내는 평면도이다. 이하에, TFT어레이 기판(100)의 구성을 제조 공정순으로 설명한다. TFT 어레이 기판(100)에는, 예를 들면 투명한 유리 기판을 사용할 수 있다. TFT 어레이 기판(100)에, Al, Cr등의 금속으로 이루어지는 복수의 게이트 배선(26) 및 복수의 축적 용량배선(20)을 형성한다. 복수의 게이트 배선(26)은 평행하게 형성되어 있다. 그리고, 인접하는 게이트 배선(26) 사이에 축적 용량배선(20)이 배치된다. 게이트 배선(26) 및 축적 용량배선(20) 위에는, 게이트 절연막(도시 생략) 및 반도체층(도시 생략)이 순차 형성된다. 공지한 CVD에 의해, 게이트 절연막 및 반도체층을 성막할 수 있다. 게이트 절연막은, 예를 들면 실리콘 산화막이나 실리콘 질화막 등의 투명절연막이다. 반도체층은, 예를 들면 a-Si층이나 p-Si층이다. 게이트 절연막은, 게이트 배선(26)을 덮도록 형성된다. 반도체층은 TFT(27)가 형성되는 개소에 형성된다.

그리고, 게이트 절연막 및 반도체층 위에는, Al, Cr등의 금속으로 이루어지는 복수의 소스 배선(25), 소스 전극 및 드레인 전극이 형성된다. 복수의 소스 배선(25)은, 복수의 게이트 배선(26)과 게이트 절연막을 통해 직교하도록 설치되어 있다. 복수의 소스 배선(25)은 평행하게 형성되어 있다. 이에 따라 게이트 배선(26)과 소스 배선(25)과의 교차점 근방에, 스위칭 소자인 TFT(27)가 형성되어 있다. TFT(27)의 소스 전극은, 소스 배선(25)과 접속되어 있다. 소스 배선(25) 위에는, 층간 절연막이 형성된다. 그리고, 층간 절연막 위에는, 화소 전극(24)이 형성된다. TFT(27)의 드레인 전극은, 화소 전극(24)과 접속되어 있다. 화소 전극(24)과 드레인 전극은, 예를 들면 층간 절연막에 설치된 콘택홀을 통해 접속된다. 구동회로로부터, 게이트 배선(26)에는 TFT를 ON/OFF 하기 위한 게이트 신호가 입력된다. 소스 배선(25)에는 표시 신호 전압에 따른 소스 신호가 입력된다.

상기의 화소 전극(24)은 매트릭스 모양으로 배치된다. 화소 전극(24)에는, 통상, ITO등의 투명도전 막이 이용된다. 또한, 반사형 또는 반투과형의 액정표시 장치의 경우, 화소 전극(24)에, Al등의 광반사율이 높은 금속재료가 이용된다. 이 화소 전극(24)이 설치되는 영역이 화소가 된다. 이 화소가 매트릭스 모양으로 형성된 영역이 표시 영역이 된다. 또한 화소는, 액정봉입 영역(102)에 형성된다. 따라서, 표시 영역을 둘러싸도록 액정봉입 영역(102)이 배치된다. 여기에서, 화소 전극(24) 아래에는, 축적 용량배선(20)이 형성된다. 화소 전극(24)과 축적 용량배 선(20) 사이에는, 게이트 절연막이나, 층간 절연막이 형성된다. 화소 전극(24)과 축적 용량배선(20)은, 절연막을 통해 대향 배치되어 있다. 화소 전극(24)과 축적 용량배선(20)에 의해, 커패시터가 구성된다. 축적 용량배선(20)은 대향 기판에 설치된 대향 전극에 트랜스퍼 전극을 통해 접속되어 있다. 따라서, 화소 전극(24)과 축적 용량배선(20)이 TFT(27)의 유지 특성을 향상하기 위한 축적 용량을 형성한다. 이에 따라 TFT(27)가 오프 되어, 구동전압이 공급되지 않는 상태가 되어도, 화소 전극에 유지되는 표시 신호 전압을 유지할 수 있다. 즉, TFT(27)가 오프가 된 후 에도, TFT(27)가 온 상태가 되었을 때 화소 전극(24)에 공급된 표시 신호 전압이 유지된다.

또한, TFT어레이 기판(100)위에는, 검사용 배선(16∼19)이 형성되어 있다. 검사용 배선(17)은, 복수의 게이트 배선(26)과 접속된다. 검사용 배선(19)은, 복수의 스위치 소자(21)와 접속되어 있다. 검사용 배선(18)은, 복수의 축적 용량배선(20)과 접속되어 있다. 검사용 배선(16)은, 스위치 소자(21)를 통해 복수의 소스 배선(25)과 접속되어 있다. 검사용 배선(19)은, 스위치 소자(21)의 제어 단자와 접속되어 있다. 검사용 배선(16∼19)은, 예를 들면 게이트 배선(26)이나 소스 배선(25)과 같은 공정으로 형성할 수 있다. 이들의 검사용 배선(16∼19)은, 표시 영역의 외측에 배치된다.

또한 게이트 배선(26)의 단부에는, 게이트 단자(23)가 형성된다. 여기에서는, 게이트 단자(23)가 TFT어레이 기판(100)의 오른쪽의 단부에 배치되어 있다. 그리고, 게이트 배선(26)에 대응하는 수의 게이트 단자(23)가 세로 일렬로 나란히 배 치되어 있다. 마찬가지로, 소스 배선(25)의 단부에는, 소스 단자(22)가 형성된다. 여기에서는, 소스 단자(22)가 TFT어레이 기판(100)의 상측의 단부에 배치되어 있다. 그리고, 소스 배선(25)에 대응하는 수의 소스 단자(22)가 세로 일렬로 나란히 배치되어 있다. 또한, 검사용 배선(16∼19)의 단부에는, 검사 단자(12∼15)가 각각 형성되어 있다. 여기에서는, 검사 단자(12∼15)는, TFT어레이 기판(100)의 상측의 단부에 형성되어 있다. 또한, 검사 단자(12∼15)는, 소스 단자(22)의 좌측에 배치되어 있다. 소스 단자(22), 게이트 단자(23) 및 검사 단자(12∼15)의 표면에는, 화소 전극(24)과 같은 도전층이 표면에 형성되어 있다. 즉, 소스 단자(22), 게이트 단자(23) 및 검사 단자(12∼15)에서는, 표면에 도전층이 노출하고 있다. 이에 따라 외부로부터 신호를 입력할 수 있다. 소스 단자(22), 게이트 단자(23) 및 검사 단자(12∼15)는 액정봉입 영역(102)의 외측에 형성되어 있다. 또한 도 1에 있어서, 소스 단자(22) 및 검사 단자(12∼15)는, TFT어레이 기판(100)의 상측의 단부에 나란히 배치되고 있다.

스위치 소자(21)는, 소스 배선(25)의 소스 단자(22)측과 반대측의 단부에 형성되어 있다. 스위치 소자(21)는, 박막트랜지스터이며, TFT(17)와 같은 공정으로 형성할 수 있다. 또한 검사용 배선(17)은, 게이트 배선(26)의 게이트 단자(23)측과 반대측의 단부에서, 게이트 배선(26)에 접속되어 있다. 검사용 배선(18)은, 축적 용량배선(20)의 일단에서, 각각의 축적 용량배선(20)과 접속되어 있다.

TFT어레이 기판(100)위에 형성된, 소스 단자(22), 게이트 단자(23) 및 검사 단자(12∼15)는, 신호를 입력하기 위한 입력 단자이다. 즉, 소스 단자(22)에는, 구 동회로로부터 소스 신호가 입력된다. 또한 게이트 단자(23)에는, 구동회로로부터 게이트 신호가 입력된다. 따라서, 소스 단자(22)를 통해 소스 배선(25)에 소스 신호가 공급되고, 게이트 단자(23)를 통해 게이트 배선(26)에 게이트 신호가 공급된다. 또한 검사 단자(12∼15)에는, 제조 도중에 점등 검사를 행하기 위한 각종 검사 신호가 입력된다.

구체적으로는, 검사 단자(15)에 스위치 소자(21)를 온 하기 위한 검사 신호가 입력된다. 이에 따라 검사용 배선(19)에 입력된 점등 검사용의 검사 신호가 스위치 소자(21)를 통해 소스 배선(25)에 공급된다. 또한, 검사 단자(13, 14)를 통해 게이트 배선(26) 및 축적 용량배선(20)에 검사 신호가 각각 입력된다. 이에 따라 TFT(27) 및 화소 전극(24)에 검사 신호가 공급된다. 또한 소자 구획(101)의 배면측에는, 면상 광원이 배치된다. 따라서, 점등 검사를 행할 수 있다. 또한, 점등 검사시 이외의 통상 시에는, 스위치 소자(21)는 오프가 되고 있다. 즉, 표시를 행할 때는, 소스 단자(22)로부터 소스 배선(25)에 소스 신호가 입력된다.

이상과 같은 구성이 소자 구획(101)안에 형성된다. 이들의 구성요소는, 공지한 성막 방법 및 리소그래피 방법 등으로 형성할 수 있다. 그리고, TFT어레이 기판(100)위에는, 모든 화소 전극(24)을 덮도록, 상기의 배향막(10)이 형성된다. 배향막(10)으로서는, 폴리이미드 등의 수지막을 사용할 수 있다. 이 배향막의 표면에는, 소정 방향으로 러빙 처리가 실시된다.

다음에 복수의 대향 기판을 가지는 머더 기판의 구성에 대해 도 3을 사용하여 설명한다. 도 3은, 대향 기판용의 머더 기판(2)의 구성을 나타내는 평면도이다. 제2의 머더 기판인 머더 기판(2)은, 머더 기판(1)과 대략 같은 크기로 되어 있다. 그리고, 머더 기판(2)에는, 도 1과 같이, 세로 3×가로 4의 대향 기판(200)이 형성되어 있다. 즉, 머더 기판(2)은, 12장의 사각형상의 대향 기판(200)을 가지고 있다. 따라서, 머더 기판(2)에도 12개의 소자 구획(101)이 매트릭스 모양으로 배열되어 있다.

각각의 소자 구획(101)은, 소정의 간격을 두고 배열되어 있다. 그리고, 각 소자 구획(101) 사이에는, 절단선(104)이 배치된다. 즉, 이 절단선(104)을 따라 마더 기판(2)을 절단함으로써, 각각의 대향 기판(200)으로 분리된다. 또한 도 2에서도, 도 1과 같이, 4개의 대향 기판(200)을 가지는 스틱 기판을 형성하기 위한 절단선(104)만을 나타내고 있다. 절단선(104)은, 대향 기판(200)이 TFT어레이 기판(100)보다도 약간 작아지도록 배치되어 있다. 대향 기판(200)은, TFT어레이 기판(100)보다도 약간 작아지도록 절단된다. 이에 따라 TFT어레이 기판(100)에 설치된 소스 단자(22), 게이트 단자(23) 및 검사 단자(12∼15)를 노출시킬 수 있다. 또한 머더 기판(1)과 마찬가지로, 각 소자 구획(101)에는, 액정봉입 영역(102)이 형성되어 있다. 이 액정봉입 영역(102)에는, 배향막(9)이 설치된다. 배향막(9)은, 대향 기판(200)의 표면에 형성되어 있다.

다음에 대향 기판(200)의 화소 구성에 대해서 도 4 및 도 5를 사용하여 설명한다. 도 4는, 대향 기판(200)의 일부의 구성을 나타내는 평면도이다. 도 5는, 도 4의 X-X단면도이다. 여기에서는, 대향 기판(200)이, 컬러 필터 기판이라고 설명한다. 대향 기판(200)위에는, 블랙 매트릭스(5)가 격자모양으로 형성되어 있다. 블랙 매트릭스(5)는 차광성의 수지막 혹은 금속 크롬막 등으로 형성된다. 블랙 매트릭스(5) 사이에는, RGB의 착색층(28)이 형성된다. 착색층(28)은 화소 전극(24)에 대응하여 배치된다. 또한 블랙 매트릭스(5)는 소스 배선(25) 및 게이트 배선(26)에 대응하여 배치된다. 블랙 매트릭스(5) 및 착색층(28) 위에는, 대향 전극(11)이 형성된다. 대향 전극(11)은, 예를 들면, ITO등의 투명도전 막으로 형성되어 있다. 대향 전극(11)은, 블랙 매트릭스(5) 및 착색층(28)을 덮도록 대향 기판(200)의 대략 전체면에 형성된다. 또한, 대향 기판(200)은, 컬러 필터 기판에 한정되는 것이 아니다.

그리고, 대향 전극(11) 위에, 배향막(9)이 형성된다. 배향막(9)은, 액정봉입 영역(102)에 형성된다. 따라서, 각 소자 구획의 단부에서는 배향막(9)이 형성되지 않고, 대향 전극(11)이 노출하고 있다. 이에 따라 대향 기판(200)의 단부에서 대향 전극(11)이 노출한다. 배향막(9)에는, TFT어레이 기판(100)과 마찬가지로, 폴리이미드 등으로 이루어지는 수지막을 사용할 수 있다. 그리고, 배향막(9)은, 소정의 방향으로 러빙되고 있다. 또한, 대향 전극(11) 위에는, 물에 대하여 소정의 접촉각을 가지는 소수막이 형성된다. 이 소수막의 구성에 대해서는 후술한다. 또한, 소수막은, 대향 전극(11)을 형성한 후, 배향막(9)을 형성하기 전에 형성할 수 있다. 또는, 배향막(9)을 형성한 후, TFT어레이 기판(100)과 대향 기판(200)을 서로 붙이기 전에 형성해도 좋다.

그리고, 배향막(9, 10)의 러빙 처리가 완료된 후, 머더 기판(1)과 머더 기판(2)을 서로 붙인다. 이 때문에, 우선, 머더 기판(1), 또는 머더 기판(2)에 씰재 를 형성한다. 씰재는, 12개의 소자 구획(101) 마다 형성된다. 그리고, 씰재는, 액정봉입 영역(102)을 둘러싸도록 틀 모양으로 배치된다. 또한, 씰재의 일부에는, 액정주입구가 형성되어 있다. 그리고, 머더 기판(1)과 머더 기판(2)을 위치 맞춤하여 대향 배치한다. 여기에서는, 배향막(9) 및 배향막(10)이 대향하여 배치된다. 그리고, 양 기판을 눌러 씰재를 경화시킨다. 이에 따라 머더 기판(1)과 머더 기판(2)이 씰재를 통해 서로 붙여지고 있다. 또한, 서로 붙이기 전에, 검사용 배선(18)과 대향 전극(11)이 접속되도록, 트랜스퍼 전극 등을 형성한다. 트랜스퍼 전극으로서는, 예를 들면 은 페이스트를 사용할 수 있다. 또한, 서로 붙이기 전에, .셀 갭을 유지하기 위한 스페이서를 배치해도 좋다.

그리고, 도 1 및 도 3에 나타내는 가로방향의 절단선(104)으로, 서로 붙여진 머더 기판(1) 및 머더 기판(2)을 절단하면, 스틱 기판이 형성된다. 여기에서는, 4개의 소자 구획(101)이 일렬로 나열되어 배치된 스틱 기판이 3개 형성된다. 4개의 소자 구획(101)의 액정봉입 영역(102)에 대하여, 동시에 액정을 주입할 수 있다. 이에 따라 생산성이 향상한다. 예를 들면 진공주입법에 의해 액정을 주입할 수 있다. 액정을 주입 후, 액정주입구에 수지를 도포하고, 밀봉한다. 이에 따라 대향 기판(200)과 TFT어레이 기판(100)과 씰재로 형성되는 공간에 액정이 봉입된다.

이와 같이 하여, 스틱 기판이 형성된다. 여기에서, 스틱 기판이라 함은, 머더 기판(1)과 머더 기판(2)이 서로 붙여진 후, 머더 기판(1) 및 머더 기판(2)을 절단·분할함으로써 얻어지는 한 쌍의 기판의 적층체를 가리킨다. 스틱 기판에서는, 복수의 소자 구획(101) 일렬로 나열하도록 배치되어 있다. 이 스틱 기판상태에서 검사가 실행된 후, 스틱 기판이 절단된다. 이에 따라 각 소자 구획(101)으로 분리되어, 각각의 액정패널로 분할된다.

여기에서, 도 6을 사용하여 스틱 기판의 구성에 관하여 설명한다. 도 6은 스틱 기판의 구성을 나타내는 사시도이다. 또한, 도 6은, 스틱 기판(103)의, 검사 단자(12∼15) 및 소스 단자(22)가 설치된 단부측을 도시하고 있다. 스틱 기판(103)은 스틱 형상 어레이 기판(103a)과 스틱형상 대향기판(103b)을 구비하고 있다. 여기에서, 스틱 형상 어레이 기판(103a)은, 그 단부가 스틱형상 대향기판(103b)으로부터 비어져 나오도록 배치되어 있다. 스틱 형상 어레이 기판(103a)이 비어져 나온 부분에, 소스 단자(22) 및 검사 단자(12∼15)가 배치된다. 즉, 소스 단자(22) 및 검사 단자(12∼15)가 노출하고 있다. 그리고, 검사 단자(12∼15) 및 복수의 소스 단자(22)는, 스틱 형상 어레이 기판(103a)의 단변을 따라, 대략 일렬로 나란히 배치되어 있다. 스틱 기판(103)상태의 검사 공정에서는, 도 6에 나타내는 상태에서, 검사 단자(12∼15)에 검사 신호가 입력된다. 여기에서, 4개의 소자 구획에 대하여 동시에 점등 검사를 행할 수 있다.

여기에서, 상기의 스틱 기판(103)에 있어서의 소자 구획(101) 사이의 구성에 대해 도 7 및 도 8을 사용하여 설명한다. 도 7은, 도 6의 X1-X2에 있어서의 TFT어레이 기판(100)측의 구성을 모식적으로 나타내는 도면이다. 도 8은, 도 6의 X1-X2에 있어서의 단면도이다. 또한, X1-X2의 라인은, 도 7에 나타나 있는 바와 같이, 게이트 배선(26)을 따른 라인이다.

스틱 기판(103)의 소자 구획(101) 사이에는, 도 7에 나타나 있는 바와 같이, 씰재(3)가 형성되어 있다. 이 씰재(3)와 교차하도록 복수의 게이트 배선(26)이 배치되어 있다. 또한, 게이트 배선(26)의 단부에는, 게이트 단자(23)가 배치된다. 씰재(3)의 외측에서는, 씰재(3)가 설치되는 방향을 따라, 복수의 게이트 단자(23)가 일렬로 나열되어 배치되고 있다. 또한, 도 7에 있어서, 씰재(3)의 하측이 소자 구획(101)사이의 영역이며, 상측이 액정봉입 영역(102)이다. 따라서, 스틱 기판(1O3)상태에 있어서, 게이트 단자(23)는 외기로 노출되는 상태가 된다. 또한, 액정봉입 영역(102)의 외측에 있어서도, 게이트 배선(26)은, 도 8과 같이 절연막(7)에 의해 피복되고 있다. 그리고, 절연막(7)에 설치된 콘택홀을 통해 게이트 단자(23)와 게이트 배선(26)이 접속되고 있다. 따라서, 게이트 단자(23)만이 표면에 노출되고, 게이트 단자(23)이외의 개소에서는, 절연막(7)이 노출하고 있다.

도 8에 도시하는 바와 같이, 스틱 형상 어레이 기판(103a)과 스틱형상 대향기판(103b)이 씰재(3)로 서로 붙여지고 있다. 이 씰재(3)의 내측이, 액정봉입 영역(102)이 된다. 도 8에서는, 좌측이 액정봉입 영역(102)이다. 액정봉입 영역(102)에서는, 상기한 바와 같이, 스틱형상 대향기판(103b)위에 대향 전극(11) 및 배향막(9)이 순차 형성되어 있다. 또한 스틱 형상 어레이 기판(103a)에는, 게이트 배선(26), 절연막(7) 및 배향막(10)이 순차 적층 되어 있다. 또한, 절연막(7)은, 예를 들면 상기의 게이트 절연막이나 층간 절연막이다. 그리고, 배향막(9)과 배향막(10) 사이에 액정(4)이 끼워지고 있다.

여기에서, 스틱 기판(103)상태에서는, 소자 구획(101)사이에 있어서, 게이트 단자(23)위에 대향 전극(11)이 배치된다. 여기에서, 게이트 단자(23)와 대향 전 극(11)이 대향하는 영역을 단자전극 대향영역(106)으로 한다. 스틱형상 대향기판(103b)에는, 소수막(8)이 형성되어 있다. 소수막(8)은, 단자전극 대향영역(106)에 배치되어 있다. 즉, 게이트 단자(23)에 대향 전극(11)이 소수막(8)을 통해 대향한 구성이 된다. 이 소수막(8)은 물에 대하여 높은 접촉각을 가지고 있다. 소수막(8)은, 예를 들면 불소계 실리콘 수지를 사용할 수 있다. 구체적으로는, 도시바실리콘제의 발수막 형성용 불소 실리콘수지 등의 시판되는 감광성 수지를 사용할 수 있다. 따라서, 소수성, 발수성을 가지는 감광성 수지를 머더 기판(2)위에 도포하고, 노광, 현상한다. 이와 같이 함으로써, 원하는 패턴의 소수막(8)을 간단히 형성할 수 있다.

검사 단자(13)로부터 게이트 배선(26)에 검사 신호가 입력되고 있다. 따라서, 게이트 배선(26)과 접속되어 있는 게이트 단자(23)는, 검사 신호에 따른 전위가 된다. 또한 검사 단자(14)에도 검사 신호가 입력되고 있다. 이 때문에, 검사용 배선(18) 및 트랜스퍼 전극 등을 통해 대향 전극(11)에도 검사 신호가 입력된다. 따라서, 대향 전극(11)도 검사 신호에 따른 전위가 된다. 여기에서, 검사 단자(14)와 검사 단자(13)에 입력되는 검사 신호는 다른 신호이다. 그 때문에 대향 전극(11)과 게이트 단자(23)에, 검사 신호에 따른 다른 전압이 인가된다. 따라서, 스틱 기판(103)의 각 소자 구획(101)에 대하여 점등 검사가 실시된다.

본 실시예에서는, 상기한 바와 같이, 단자전극 대향영역(106)에 있어서, 스틱형상 대향기판(103b)에 소수막(8)을 형성하고 있다. 그 때문에 검사 공정에서, 대향 전극(11)과 표면에 노출한 게이트 단자(23)에 전압이 인가된 경우에도, 게이 트 단자(23)의 부식을 막을 수 있다. 이에 따라 표시 결함의 발생을 막을 수 있다. 즉, 세정 공정이나 결로 등에 의해 물방울(29)이 침입한 경우에도, 소수막(8)이 그 물방울(29)이 단자전극 대향영역(106)으로 침입하는 것을 막는다. 예를 들면 소자 구획(101)사이, 즉, 스틱 형상 어레이 기판(103a)과 스틱형상 대향기판(103b) 사이에, 물방울(29)이 침입해도, 이 물방울(29)은, 높은 접촉각을 가지는 소수막(8)을 피해서 이동한다. 따라서, 게이트 단자(23)에는 물방울(29)이 부착되지 않는다. 대향 전극(11)과 게이트 단자(23) 사이, 또는 게이트 단자(23) 사이에 전위차가 생긴 경우에도, 전기화학반응이 발생하는 것을 막을 수 있다. 따라서, 표시 결함의 발생을 막을 수 있다. 이에 따라 표시 품위의 저하를 막을 수 있다.

여기에서, 접촉각과 모세관 현상에 의한 수면의 상승 거리 관계의 일례를 도 9에 나타낸다. 도 9에 의하면, 소수막(8)으로서 90°이상의 접촉각을 가지고 있으면, 모세관현상에 의한 물의 침입은 없다. 따라서, 물의 침입에 의한 부식의 발생을 막을 수 있다. 또한, 도 9는, 충분한 시간을 거친 후의 결과이며, 실제로는, 어느 정도의 접촉각의 차이가 소수막(8)과 그 이외의 영역이면 된다. 예를 들면 소수막(8)에는, 대향 전극(11)보다도 접촉각이 큰 재질을 사용할 수 있다.

이와 같이, 단자전극 대향영역(106)에 있어서, 스틱형상 대향기판(103b)에 소수막(8)이 설치된다. 소수막(8)은, 복수의 게이트 단자(23)의 전체에 대하여 형성된다. 이에 따라 검사 공정에서 전압이 인가된 경우에도, 부식을 막을 수 있다. 따라서, 표시 품질의 열화를 막을 수 있다. 이와 같이, 머더 기판(1)과 머더 기판(2)을 서로 붙인 후, 세정 공정을 행한 경우에도, 물방울(29)의 침입을 막을 수 있다. 예를 들면 스틱 기판(103)의 세정을 행할 수 있다. 그리고, 스틱 기판(103)상태에 있어서, 모세관 현상에 의해 양쪽 기판 사이에 물방울(29)이 침입했다고 해도, 물방울(29)은 소수막(8)을 피해서 이동한다. 따라서, 표면으로 노출한 게이트 단자(23)에 물방울(29)이 부착되지 않는다. 단자전극 대향영역(106)에 물방울(29)이 침입하는 것을 막을 수 있다. 따라서, 전기부식에 의한 표시 품위를 향상시킬 수 있다. 또한 소수막(8)을 형성하면 되므로, 간편하게 전기화학반응에 의한 부식을 막을 수 있다.

그리고, 검사 공정 종료 후, 스틱 기판(103)을 분단하여, 소자 구획(101)으로 분리한다. 여기에서는, 도 6에 나타내는 절단선(105)으로 스틱형상 대향기판(103b)을 절단한다. 이에 따라 TFT어레이 기판(100)과 대향 기판(200)으로 이루어지는 액정 패널로 분리된다. 그리고, 액정 패널에 구동회로나 배선 기판 등을 접속한다. 또한, 액정 패널에 편광 필름이나 위상차 필름 등을 붙인다. 그 후에 면상 광원 장치인 백라이트를 액정 패널의 배면측에 배치함으로써 액정표시 장치가 완성된다.

또한, 검사 공정 후의 스틱 기판(103)을 절단하는 절단 공정에서는, 도 8에 나타내는 단자 전극 대향 영역(106)의 대향 기판(200)이 제거된다. 즉, 게이트 단자(23)위에는 대향 기판(200)이 설치되지 않는 상태가 된다. 따라서, 소수막(8)이 대향 기판(200)으로부터 분리된다. 이에 따라 용이하게 구동회로를 게이트 단자(23)에 접속할 수 있다.

이와 같이, 본 실시예에 의하면, 스틱 기판(103)상태에 있어서, 게이트 단 자(23)와 대향 전극(11) 사이에 소수막(8)이 배치된다. 따라서, 스틱 기판(103)상태에서의 검사 공정에서, 게이트 단자(23)와 대향 전극(11) 사이 또는 게이트 단자(23) 사이에 전위차가 생긴 경우에도, 전기화학반응에 의한 부식을 막을 수 있다. 또한, 스틱 기판(103)상태에서 검사를 행할 수 있기 때문에, 제품 수율을 향상시킬 수 있다. 또한 대향 전극의 패터닝 공정이 불필요하게 되므로, 표시 품질이 높은 액정표시 장치를 저렴하게 제조할 수 있다. 따라서, 생산성을 향상시킬 수 있다. 또한 대향 기판(200)에 대향 전극이 불필요한 횡전계 방식의 액정표시 장치에 있어서도 본 실시예에 따른 구성은 적용가능하다. 이 경우, 게이트 단자(23)사이의 전위차에 의한 게이트 단자(23)의 부식을 막을 수 있다.

또한, 소수막(8)은 적어도 단자전극 대향영역(106)에 형성되어 있으면 된다. 따라서, 소수막(8)의 배치는, 도 8에 나타내는 것에 한정되는 것이 아니다. 여기에서, 본 실시예에 따른 스틱 기판(103)의 다른 구성에 대해서 도 10 및 도 11을 사용하여 설명한다. 도 10은, X1-X2의 위치에 있어서의 스틱 기판(103)의 구성을 나타내는 단면도이다. 도 11은, 도 10에서 나타낸 구성의 스틱 기판(103)을 모식적으로 나타내는 평면도이다. 도 10, 도 11에서는, 도 8에 나타내는 구성과 비교하여 소수막(8)의 위치가 다르다. 여기에서, 소수막(8)이외의 구성은 이미 설명한 구성과 같기 때문에, 설명을 생략한다.

도 10에 나타나 있는 바와 같이 소수막(8)은, 단자전극 대향영역(106)뿐만아니라, 그 외측까지 설치된다. 따라서, 액정봉입 영역(102)의 외측 전체에 소수막(8)이 형성되어 있다. 즉, 인접하는 소자 구획(101)에 형성된 씰재(3) 사이 전체 에 소수막(8)이 형성되어 있다. 따라서, 소자 구획(101)사이의 영역에서는, 대향 전극(11)이 노출하지 않는다. 즉, 씰재(3)의 외측 영역의 대략 전체에 있어서, 대향 전극(11)위에 소수막(8)이 형성되어 있다.

이러한 소수막(8)은, 게이트 배선(26)에 대향하는 영역에도 형성된다. 즉, 게이트 배선(26)과 대향 전극(11) 사이에는, 소수막(8)이 형성된다. 따라서, 씰재(3)의 외측에 있어서, 게이트 배선(26)을 덮는 절연막(7)에 핀홀(30)과 같은 결함이 발생한 경우에도, 물방울(29)에 기인하는 부식을 막을 수 있다. 즉, 핀홀(30)에 대향하는 부분에, 소수막(8)이 설치되고 있기 때문에, 핀홀(30)로부터 노출한 게이트 배선(26)에 물방울(29)이 부착되지 않는다. 따라서, 전압인가시에 발생하는 전기화학반응을 방지할 수 있고, 게이트 배선(26)의 부식을 방지할 수 있다. 또한, 소수막(8)은, 소자 구획(101)사이 전체에 설치하지 않아도 된다. 예를 들면 게이트 배선(26)과 대향하는 영역에 소수막(8)을 설치하면 된다. 즉, 씰재의 외측에 있어서, 게이트 배선(26)이 형성된 배선형성 영역에 소수막(8)을 설치하면 된다.

실시예 2.

본 실시예에 따른 액정표시장치에 대해 도 12를 사용하여 설명한다. 도 12는, 스틱 기판(103)의 구성을 모식적으로 나타내는 평면도이다. 도 12에서는, 도 11과 같이, 소자 구획(101)사이의 구성이 도시되고 있다. 본 실시예에서는, 소수막(8)이 스틱형상 대향기판(103b)이 아닌, 스틱 형상 어레이 기판(103a)에 설치되고 있다. 여기에서, 소수막(8)이외의 구성 및 제조 공정은, 실시예 1과 같기 때문에 설명을 생략한다.

소수막(8)은, 스틱 형상 어레이 기판(103a)의 표면에 설치된다. 여기에서, 복수의 게이트 단자(23)가 형성되어 있는 영역을 단자형성 영역(107)으로 한다. 이 단자형성 영역(107)의 근방에는, 소수막(8)이 형성되어 있다. 그리고, 이 단자형성 영역(107)을 둘러싸도록, 소수막(8)이 형성되어 있다. 따라서, 게이트 단자(23)의 외측에 소수막(8)이 배치된다. 소수막(8)은, 예를 들면 절연막(7) 위에 설치되어, 표면에 노출하고 있다. 따라서, 기판 사이에 물방울(29)이 침입된 경우에도, 단자형성 영역(107)에 물방울(29)이 침입하지 않는다. 게이트 단자(23)에 물방울(29)이 부착되지 않기 때문에, 전기화학반응에 의한 게이트 단자(23)의 부식을 막을 수 있다. 즉, 물방울(29)은 소수막(8)의 내측까지 침입하지 않기 때문에, 검사 공정에서 전압이 인가되어도, 게이트 단자(23)의 부식을 막을 수 있다. 따라서, 스틱 기판(103)을 세정한 경우에도, 부식의 발생을 막을 수 있다.

여기에서, 소수막(8)에는, 실시예 1과 마찬가지로 감광성의 불소계 실리콘 수지를 사용할 수 있다. 소수막(8)은, 그 주변보다도 접촉각이 높은 재질이면 된다. 예를 들면 소수막(8)의 접촉각은, 게이트 배선(26)을 덮는 절연막(7)표면의 접촉각보다도 높아진다. 즉, 게이트 절연막이나 층간 절연막이 되는 실리콘 산화막이나 실리콘 질화막보다도 접촉각이 높은 재질이면 된다. 이 소수막(8)은 절연막(7)위에 형성되어 있다.

본 실시예에서는, 스틱 형상 어레이 기판(103a)에 소수막(8)이 형성되어 있다. 그 때문에 각 소자 구획(101)이 분리된 후, 소수막(8)은, TFT어레이 기판(100)위에 남아있다. 즉, 액정 패널 상태에서는, 게이트 단자(23)의 외측에 소수막(8)이 배치된다. 액정 패널의 단자형성 영역(107)을 둘러싸도록, 소수막(8)이 형성되어 있다. 이에 따라 전기화학반응에 의한 부식을 막을 수 있다. 또한, 게이트 단자(23)의 표면에 수지 등이 형성되지 않기 때문에, 구동회로와의 접속 저항을 용이하게 행할 수 있다. 그리고, 소수막(8)으로 둘러싸인 게이트 단자(23)위에 ACF등을 설치하여, 구동회로를 접속할 수 있다. 이에 따라 용이하게 구동회로를 실장 할 수 있다.

또한, 소수막(8)의 배치는, 단자형성 영역(107)을 둘러싸도록 형성하는 것에 한정되지 않는다. 예를 들면 단자형성 영역(107)의 외측에 형성되어 있으면 된다. 여기에서, 소수막(8)의 배치를 변경한 별도의 구성에 대해서 도 13을 사용하여 설명한다. 도 13은, 스틱 기판(103)의 구성을 모식적으로 나타내는 평면도이다. 도 13에 나타내는 구성에서도, 소수막(8)이 스틱 형상 어레이 기판(103a)에 형성되어 있다. 그러나, 소수막(8)이 단자형성 영역(107)을 둘러싸도록 형성되지 않는다.

즉, 소수막(8)은, 단자형성 영역(107)의 외측 및 양측에 형성되어 있다. 또한 소수막(8)은 씰재(3)까지 연장하여 설치되어 있다. 즉, 씰재(3)와 소수막(8)으로 단자형성 영역(1O7)을 둘러싸고 있다. 이에 따라 기판 사이에 물방울(29)이 침입한 경우에도, 게이트 단자(23)에 물방울(29)이 부착되는 것을 막을 수 있다. 따라서, 전기부식에 의한 표시 품위의 저하를 억제할 수 있다.

여기에서, 복수의 게이트 배선(26)이 형성된 배선형성 영역(108)으로 하면, 씰재(3)와 소수막(8)으로 이 배선형성 영역(108)이 둘러싸이고 있다. 이에 따라 게이트 배선(26)위에 물방울(29)이 침입하는 것을 막을 수 있다. 즉, 기판 사이에 침 입한 물방울(29)은 소수막(8) 및 씰재(3)로 형성된 영역의 외측만을 이동한다. 배선형성 영역(108)에는 물방울(29)이 침입하지 않는다. 이에 따라 도 10에 나타나 있는 바와 같이, 게이트 배선(26)을 덮는 절연막(7)에 핀홀(30)이 있는 경우에도, 게이트 배선(26)의 부식을 막을 수 있다. 게이트 배선(26)의 전기 저항의 변화를 막을 수 있고, 전기부식에 의한 표시 품위의 저하를 억제할 수 있다. 따라서, 표시 품위를 향상시킬 수 있다.

이와 같이, TFT어레이 기판(100)위에 소수막(8)을 형성할 경우, 소수막(8)을 게이트 단자(23)의 근방에 설치하면 된다. 또한, 소수막(8)을 게이트 단자(23)의 외측, 즉, TFT어레이 기판(100)의 단측에 배치한다. 이 경우, 씰재(3)와 소수막(8) 사이에 게이트 단자(23)가 배치된다. 이에 따라 외측으로부터의 물방울의 침입을 막을 수 있다. 또한 소수막(8)으로 단자형성 영역(107)을 둘러싸는 것으로, 게이트 단자(23)에 대한 물방울의 부착을 확실하게 막을 수 있다. 또는, 소수막(8)과 씰재(3)로 단자형성 영역(107)을 둘러싸도록 해도 된다. 이에 따라 게이트 단자(23)에 대한 물방울(29)의 부착을 확실하게 막을 수 있다. 이 경우, 소수막(8)과 씰재(3)로, 씰재(3)의 외측에 있는 배선형성 영역(108)을 둘러싼다. 이에 따라 게이트 배선(26)의 부식을 막을 수 있다.

또한, 실시예 1, 2에서는, 게이트 단자(23)의 부식을 방지하기 위한 소수막(8)에 대하여 설명했지만, 본 발명은 이것에 한정되는 것이 아니다. 예를 들면 소스 단자(22)나, 검사 단자(12∼15)에 대하여 소수막(8)을 형성해도 좋다. 즉, 외부로부터 신호를 입력하기 위해, 입력 단자에 소수막(8)을 설치할 수 있다. 특히, 스틱 기판(103)상태에 있어서 액정봉입 영역(102)의 외측에서 노출하고, 대향 전극(11)과 대향하는 입력 단자에 대하여 소수막(8)을 설치하면 된다. 이에 따라 기판 사이에 물방울이 침입한 경우에도, 검사 공정에서 부식이 생기는 것을 막을 수 있다. 따라서, 표시 품위의 저하를 막을 수 있다. 또한 실시예 1과 실시예 2를 조합해도 좋다. 즉, 스틱 형상 어레이 기판(103a)과 스틱형상 대향기판(103b)의 양쪽에 소수막을 형성해도 좋다.

또한 실시예 1, 2에서는, TFT어레이 기판을 가지는 액티브 매트릭스형 액정표시 장치에 관하여 설명했지만, 본 발명은 이것에 한정되는 것이 아니다. 예를 들면 패시브 매트릭스형 액정표시 장치라도 된다. 또한 예를 들면 전자 페이퍼 등의, 액정표시의 표시 재료를 사용한 표시 장치라도 된다. 또한, 상기의 설명에서는, 머더 기판(1)과 머더 기판(2)을 절단한 후, 액정주입 공정 및 검사 공정을 행했지만, 이것에 한정하는 것이 아니다. 예를 들면 머더 기판(1)과 머더 기판(2)에 소자 구획(101)이 일렬로 배열되는 경우에는, 머더 기판(1)과 머더 기판(2)을 절단하기 전에, 액정주입 공정 및 검사 공정을 행할 수 있다. 즉, 각 소자 구획(101)으로 분단하여 액정 패널을 형성하기 전의 단계에서, 검사 공정이 실시되는 것이면 된다.

본 발명에 의하면, 표시 품위의 저하를 막을 수 있는 패널 기판, 표시 장치, 및 그 제조 방법을 제공할 수 있다.

Claims

어레이 기판을 복수 가지는 제1의 머더 기판과,

상기 어레이 기판에 대향하는 대향 기판을 복수 가지는 제2의 머더 기판과,

상기 어레이 기판과, 상기 대향 기판을 서로 붙이는 씰재와,

상기 어레이 기판, 상기 대향 기판과, 상기 씰재로 형성되는 공간에 설치된 표시 재료와,

상기 제1의 머더 기판 위에 설치된 배선과,

상기 어레이 기판의 상기 표시 재료가 봉입된 표시재료 봉입영역의 외측에 형성되어, 상기 배선에 신호를 입력하는 입력 단자와,

상기 제2의 머더 기판 위에 형성되어,상기 입력 단자와 상기 대향 기판이 대향하는 대향 영역에 배치된 소수막을 가지는 것을 특징으로 하는 패널 기판.
제 1항에 있어서,

소수막은 상기 씰재의 외측에 있어서 상기 배선이 형성된 배선형성 영역에도 형성되는 것을 특징으로 하는 패널 기판.
어레이 기판과,

상기 어레이 기판에 대향 배치된 대향 기판과,

상기 어레이 기판과, 상기 대향 기판을 서로 붙이는 씰재와, .

상기 어레이 기판과, 상기 대향 기판과, 상기 씰재로 형성되는 공간에 설치된 표시 재료와,

상기 어레이 기판 위에 설치된 배선과,

상기 어레이 기판의 상기 씰재의 외측에 형성되어, 상기 배선에 신호를 입력하는 입력 단자와,

상기 어레이 기판 위에 형성되어, 상기 입력 단자보다도 상기 어레이 기판 단측에 설치된 소수막을 구비하는 것을 특징으로 하는 표시 장치.
제 3항에 있어서,

상기 입력 단자가 형성되어 있는 단자형성 영역을 둘러싸도록 상기 소수막이 배치되어 있는 것을 특징으로 하는 표시 장치.
제 3항에 있어서,

상기 소수막과 상기 씰재로, 상기 입력 단자가 형성된 단자형성 영역을 둘러싸고 있는 것을 특징으로 하는 표시 장치.
제 5항에 있어서,

상기 씰재의 외측에 있어서 상기 배선이 형성된 배선형성 영역이, 상기 소수막과 상기 씰재로 둘러싸이고 있는 것을 특징으로 하는 표시 장치.
배선 및 상기 배선에 신호를 입력하기 위한 입력 단자가 형성된 어레이 기판과, 대향 기판을 가지는 표시 장치를 상기 어레이 기판을 복수 가지는 제1의 머더 기판과 상기 대향 기판을 복수 가지는 제2의 머더 기판으로 제조하는 표시 장치의 제조 방법으로서,

상기 제1의 머더 기판 위에, 상기 입력 단자의 근방에 배치되는 소수막을 형성하는 공정과,

상기 제1의 머더 기판에 형성된 소수막이, 상기 대향 기판과 대향하도록, 상기 제1의 머더 기판과 상기 제2의 머더 기판을 씰재를 통해 서로 붙이는 공정과,

상기 씰재와 상기 대향 기판과 상기 어레이 기판으로 형성되는 공간에 표시 재료를 봉입하는 공정과,

상기 표시 재료를 봉입한 표시재료 봉입영역의 외측에 있어서 상기 소수막 및 상기 입력 단자가 대향한 상태에서, 상기 배선에 신호를 입력하여 검사하는 공정과,

상기 검사 공정 후, 하나의 대향 기판과 하나의 어레이 기판을 가지는 표시 패널로 절단하는 공정을 구비하는 것을 특징으로 하는 표시 장치의 제조 방법.
배선 및 상기 배선에 신호를 입력하기 위한 입력 단자가 형성된 어레이 기판과, 대향 기판을 가지는 표시 장치를, 상기 어레이 기판을 복수 가지는 제1의 머더 기판과 상기 대향 기판을 복수 가지는 제2의 머더 기판으로 제조하는 표시 장치의 제조 방법으로서,

상기 제2의 머더 기판의 대향 기판 위에 소수막을 형성하는 공정과,

상기 제2의 머더 기판에 형성된 소수막이, 상기 입력 단자와 대향하도록, 상기 제1의 머더 기판과 상기 제2의 머더 기판을 씰재를 통해 서로 붙이는 공정과,

상기 씰재와 상기 대향 기판과 상기 어레이 기판으로 형성되는 공간에 표시 재료를 봉입하는 공정과,

상기 표시 재료를 봉입한 표시재료 봉입영역의 외측에 있어서 상기 소수막 및 상기 입력 단자가 대향한 상태에서, 상기 배선에 신호를 입력하여 검사하는 공정과,

상기 검사 공정 후, 하나의 대향 기판과 하나의 어레이 기판을 가지는 패널로 절단하는 공정을 구비하는 것을 특징으로 하는 표시 장치의 제조 방법.
제 7항 또는 제 8항에 있어서,

상기 서로 붙여진 제1의 머더 기판과 제2의 머더 기판을 절단하고, 상기 대향 기판 및 상기 어레이 기판을 복수 가지는 스틱 기판을 형성하는 공정을 더 구비하고,

상기 스틱 기판으로 절단된 후, 상기 검사하는 공정이 행해지는 것을 특징으로 하는 표시 장치의 제조 방법.
제 7항 또는 제 8항에 있어서,

소수성을 가지는 감광성 수지막에 의해 상기 소수막을 형성하는 것을 특징으로 하는 표시 장치의 제조 방법.