JP3780529B2 - 液晶表示装置及びその製造方法 - Google Patents
液晶表示装置及びその製造方法 Download PDFInfo
- Publication number
- JP3780529B2 JP3780529B2 JP50269998A JP50269998A JP3780529B2 JP 3780529 B2 JP3780529 B2 JP 3780529B2 JP 50269998 A JP50269998 A JP 50269998A JP 50269998 A JP50269998 A JP 50269998A JP 3780529 B2 JP3780529 B2 JP 3780529B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- layer
- insulating film
- wiring layer
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133345—Insulating layers
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1365—Active matrix addressed cells in which the switching element is a two-electrode device
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
Description
本発明は液晶表示装置及びその製造方法に係り、特に、液晶パネルを構成する基板の内面構造に関する。
背景技術
液晶表示装置は、一般に、表示面に多数配列された画素領域に対応した電極を内面上に備えた2枚の基板を形成し、該基板の間に液晶層を挟持した液晶パネルを備えている。液晶表示装置を駆動するには、前記電極により液晶層に電界を印加することによって液晶層の光学的な特性を変え、種々の表示が可能になるように構成されている。この場合、少なくとも一方の基板の内面上には、上記電極に所定の駆動電位を与えるための配線層が並列して形成されている場合がある。
また、アクティブマトリクス型の液晶表示装置では、素子基板の内面上に形成された配線層に対して、TFT(薄膜トランジスタ)素子やMIM(金属−絶縁体−金属)素子等のアクティブ素子が接続され、これらのアクティブ素子は、画素領域毎に形成された各画素電極に接続されている。
一方、カラー表示を可能とした液晶表示装置においては、例えば、上記アクティブ素子の形成された素子基板に対向する対向基板の内面上に着色レジスト等を所定のパターンで形成することによって、赤(R)、緑(G)、青(B)の着色層を配列させたカラーフィルタが形成され、カラーフィルタをオーバーコート膜で被覆した後、さらにITO(インジウムスズ酸化物)からなる透明な対向電極を形成したものがある。
上記従来の液晶表示装置においては、2枚の基板の間に液晶層を封入して、両基板の内面上に形成された対向する2つの電極間に所定の電圧を印加して液晶分子の配向を変えるように構成されている。しかし、製造工程において、2枚の基板の間や液晶の内部に導電性の異物が混入する場合があり、この場合には、2枚の基板に形成された電極の間に導電性の異物が介在して、液晶に付与されるべき電界に影響を与えたり、電極間の短絡によって点欠陥が発生する場合がある。
ここで、導電性の異物が画素領域に入り込み電極間を短絡させてしまっても、アクティブマトリクス型の液晶表示装置においては当該画素のみが動作しなくなるだけであって、いわゆる点欠陥が生ずるだけであるが、同様の異物が、素子基板の配線層やアクティブ素子の上方に存在する場合には、その配線層と対向電極とが短絡する場合もあり、この場合には、表示面にクロスライン状の線欠陥が発生する可能性がある。このような線欠陥は、上記点欠陥と異なり、発生した時点で液晶パネルの不良となることから、液晶表示装置の製造時の歩留まりを著しく低下させ、製造工程や製造コストに大きな影響を及ぼす。
特に、このような導電性の異物による欠陥は、製造時には異常がなくても、出荷後に異物がパネル内を移動して事後的に発生することがあるため、製造工程における検査によっては防止しにくいものであり、異物が存在しても欠陥が発生しない完全な対策が必要となる。
そこで、本発明は上記問題点を解決するものであり、その課題は、液晶表示装置における2枚の基板間の短絡が生じにくい構造とすることにより、上下電極間の短絡に起因する表示欠陥を防止することにある。
発明の開示
上記課題を解決するために本発明が講じた手段は、2枚の基板間に液晶層が挟持され、前記基板の少なくとも一方の内面上に配線層を備え、該配線層の接続部に対して直接若しくは間接的に接続された画素電極を備えた液晶表示装置において、前記配線層の表面上に絶縁膜が設けられてなることを特徴とする。
この手段によれば、配線層の表面上を絶縁膜で被覆することにより、配線層に対する導電性異物の接触及びこの異物を介しての配線層と対向電極との間の短絡の危険性がなくなり、致命的な線欠陥の発生を防止することができる。
ここで、前記絶縁膜は、前記配線層と前記画素電極との間を絶縁するように配置され、前記接続部と前記画素電極との間の導通を確保するための開口部を備えていることが好ましい。
この手段によれば、絶縁膜は配線層の表面上のみだけでなく、配線層と画素電極との間を絶縁するように形成されているため、接続部と画素電極との間の導通部分を除いて相互に接触することがなく、配線層と画素電極との短絡による表示状態の悪化を防止できる。
また、前記接続部と前記画素電極との間にはMIM素子が形成され、前記絶縁膜は、該MIM素子の表面上も被覆していることが好ましい。
この手段によれば、絶縁膜がMIM素子の表面上をも被覆しているため、MIM素子と導電性異物との接触や当該異物を介しての対向電極との間の短絡が防止される。
また、前記接続部と前記画素電極との間にはTFT素子が形成され、前記絶縁膜は、前記TFT素子に接続される配線層上に設けられてなることが好ましい。
この手段によれば、TFT素子に接続される配線層と導電性異物との接触当該異物を介しての対向電極との間の短絡が防止される。
また、前記絶縁膜は遮光性を備えてなることが好ましい。
この手段によれば、カラーフィルタが形成される基板に遮光部材を設ける必要が無いため、製造コストの削減を図れるとともに、対向する基板どうしの高い位置合わせ精度を不要とすることができる。
次に、2枚の基板間に液晶層が挟持され、前記基板の少なくとも一方の内面上に配線層を形成し、該配線層の接続部に対して直接若しくは間接的に接続された画素電極を形成した液晶表示装置の製造方法において、
前記基板の内面上に前記配線層を形成した後に、前記配線層の表面上及び前記配線層と画素領域との間を被覆するように絶縁膜を形成し、その後、該絶縁膜の上に前記画素電極の周縁部が配置されるように前記画素電極を形成するものである。
この手段によれば、配線層の表面を絶縁膜によって被覆することができるとともに、配線層と画素電極との間を絶縁膜によって絶縁することができるため、対向基板間の絶縁性、及び配線層と画素電極との間の絶縁性を確保することができる。
この場合において、前記接続部と前記画素電極との間に接続されるMIM素子を形成した後、前記絶縁膜を該MIM素子の表面上をも被覆するように形成することが好ましい。
【図面の簡単な説明】
第1図は、本発明に係る液晶表示装置の実施形態における素子基板上の平面構造を示す概略拡大平面図である。
第2図は、同実施形態の断面構造を示す拡大縦断面図である。
第3図は、本発明に係る液晶表示装置の製造方法の実施形態を示す概略工程図である。
第4図は、本発明に係る液晶表示装置の製造方法の実施形態を示す概略工程図である。
第5図は、本発明に係る液晶表示装置の製造方法の実施形態を示す概略工程図である。
第6図は、本発明に係る液晶表示装置の製造方法の実施形態を示す概略工程図である。
第7図は、本発明に係る液晶表示装置の概略構造を示す構成図である。
第8図は、本発明に係る液晶表示装置の実施形態における素子基板上の平面構造を示す概略拡大平面図である。
第9図は、同実施形態の断面構造を示す拡大縦断面図である。
第10図は、本発明に係る液晶表示装置の概略構造を示す構成図である。
発明を実施するための最良の形態
次に、添付図面を参照して本発明に係る実施形態について説明する。
(第1実施形態)
第1図及び第2図は、本発明に係る液晶表示装置の実施形態を示すものである。本実施形態は、MIM素子を画素領域毎に備えたアクティブマトリクス型の液晶表示装置について本発明を適用した例を示すものである。
本実施形態において、第2図に示すように、素子基板10の表面上には、透明な下地層11が形成されている。この下地層11は、素子基板10とその上に形成される配線層等の膜との間の密着性を向上させるためのものである。下地層11の表面には、第1図に示すように金属薄膜からなる配線層12が所定のパターン形状に形成されている。この配線層12には、画素領域毎に突出するように形成された第1電極部13が一体に設けられている。
上記配線層及び第1電極部13の表面上には、陽極酸化法によって形成された薄い絶縁層14が設けられており、この絶縁層14を介して、第2電極層15が形成される。この第2電極層15は、上記第1電極部13の直上に位置する電極部15aと、この電極部15aから延伸して大きく張り出した画素接触部15bとを備えている。
上記第1電極部13、絶縁層14及び第2電極層15の電極部15aは、金属−絶縁体−金属からなる2端子型のアクティブ素子であるMIM素子を構成している。
配線層12、第1電極部13、絶縁層14、第2電極部15の上には、各種絶縁体からなる絶縁膜16が形成されている。この絶縁膜16は、第1図に示すように、配線層12と上記MIM素子の表面上を全て被覆するとともに、その一部は画素領域の内側にやや入り込んでいる。
ここで、絶縁膜16は、上記第2電極層15のうち、画素接触部15bの表面上には形成されておらず、この画素接触部15bに対応する部分は、MIM素子と後述する画素電極17との導通を確保するための開口部となっている。
上記MIM素子が一つずつ形成された画素領域には、ITOからなる透明な画素電極17が形成されている。この画素電極17の周縁部は、絶縁膜16の内縁部に乗るように形成され、また、絶縁膜16の上記開口部を通して、第2電極層15の画素接触部15bと接触するように構成されている。
一方、第2図に示すように、対向基板20の内面上には、赤(R)、緑(G)及び青(B)のいずれかの色調を呈する着色層21Cと、これらの着色層21Cの間に形成されたブラックマトリクス層21BMとからなるカラーフィルタ21が形成されている。このカラーフィルタ21の表面上には、透明樹脂からなる保護膜22が被着されている。この保護膜22はカラーフィルタ21を保護するためのものである。保護膜22の表面上にはストライプ状に形成されたITOからなる対向電極23が形成されている。ここで、本実施形態における着色層は上述の赤緑青の3色に限らず、例えばシアン、マゼンタ、イエローの3色としてもよい。
上記素子基板10及び対向基板20の内面上には、さらに配向膜が塗布形成され、所定の方向にラビング処理が施されている。そして、これらの配向膜に挟持される状態で、液晶層30が配置されている。
この実施形態においては、絶縁膜16が配線層12及びMIM素子の表面上を完全に被覆しているので、素子基板10と対向基板20との間に導電性の異物が混入しても、配線層12及びMIM素子と対向電極とが導電接触する危険性はまったくない。したがって、液晶表示装置にとって致命的なクロスライン状の線欠陥が発生することを防止できる。
また、第2電極層15の画素接触部15bと画素電極17とが導電接触している場所を除いて、絶縁膜16が配線層12と画素電極17との間に介在しているため、配線層12と画素電極17との短絡や両者間のリーク電流の発生を防止することができる。
第3図乃至第6図は、上記実施形態のうち、素子基板10の主要な製造工程を示すものである。第3図に示すように、無アルカリガラスからなる素子基板10の表面上にTaをスパッタリング法によって全面被着し、熱酸化によって酸化Taからなる下地層11を形成する。この下地層は、酸化TaのRFスパッタリング法で形成してもよい。次に、この下地層11の表面上に再びTa又はTa合金をスパッタリング法によって被着し、フォトリソグラフィによってパターニングすることによって配線層12(第1図参照、第3図には図示せず)を形成する。ここで、配線層12には上述の通り第1電極部13が一体に形成されている。
次に、第4図に示すように、配線層12及び第1電極部13の表面上に陽極酸化法によって薄い絶縁層14を形成する。この絶縁層14は、素子基板10を電解液に浸漬して、配線層12と電解液中の対向電極との間に電流を流すことによってTaの表面が酸化され形成される。この絶縁膜14はMIM素子の電気特性を決定するものであるため、成膜条件や膜厚等を厳密に設定する必要があり、必要に応じて成膜後にアニーリング(熱処理)を施す場合もある。
さらに、上記第1電極部13の表面に形成された絶縁膜14の上にCrをスパッタリング法によって被着し、所定のパターニングを施して第2電極層15を形成する。この第2電極層15は、第1図に示すように、第1電極層13の上に部分的に重なるように形成された電極部15aと、後述する画素電極17に導電接触させるための画素接触部15bとを有する。この第2電極層15には、他にアルミニウム,チタン,モリブデン等を用いてもよい。
次に、第5図に示すように、素子基板10の表面上に所定の厚さを有する絶縁膜16を形成する。この絶縁膜としては、スパッタリング法等により形成した酸化Ta、酸化シリコン、窒化シリコン,酸化アルミニウム等の無機絶縁膜が好ましい。これらの絶縁膜16は、下層に形成されている配線層12等との間の絶縁性を充分に確保できるだけの膜厚を備えるように形成される。例えば、酸化Taでは約1000Å以上、酸化シリコンでは約400Å以上の厚さであることが好ましい。一般に、絶縁膜16の厚さは、400〜5000Å程度である。この絶縁膜16は、ポリミド樹脂,アクリル樹脂等を用いてもよい。
上記のようにして形成した絶縁膜16は、第2図に示す対向基板20上のカラーフィルタ21の透光性領域(ブラックマトリクス21BMの形成領域以外の部分)とほぼ同じ平面パターンを備えたマスクを用いたフォトリソグラフィ工程によってパターニングされ、第5図の液晶表示装置の画素領域に対応する領域Aと、上記第2電極層15の画素接触部15bに対応する開口部である領域Bとを除去する。
ここで、絶縁膜16のパターニングにおいて、カラーフィルタの透光性領域を形成するマスクと共通化を行う場合は、フォトリソグラフィ工程で使用するマスク数を減らすことができ、製造コストの削減を図ることができる。
最後に、第6図に示すように、ITOを全面スパッタリング法によって被着し、パターニングすることによって画素電極17を形成する。この画素電極17は、上記絶縁膜16を除去した領域Aを完全に被覆するとともに、上記領域Bにおいて第2電極層15の画素接触部15bの上に被着される。また、画素電極17は、上記絶縁膜16の除去部分(領域Aに対応する部分)の内縁部上にその周縁部が位置するように形成される。
この製造方法によれば、画素電極17の形成時には既に配線層12とMIM素子の表面上は完全に絶縁膜16によって被覆されているため、画素電極17を配線層12やMIM素子との短絡の危険性なしに形成することができる。その結果、画素電極17を配線層12の形成領域のぎりぎりまで形成することも可能になり、開口率を向上することができる。
ここで、第1電極部13及び絶縁層14を形成した後、絶縁層14が露出するように絶縁膜16を形成し、その上に例えばITOにより、絶縁層14に接続するように画素電極17を形成してもよい。この場合は、第2電極層と画素電極を一体のものとして形成するため、第2電極層のパターニングを不要とすることができ、2端子型のアクティブ素子の製造工程を一部省略することができる。
また、絶縁膜16を遮光性を有する絶縁膜としてもよく、この場合は、第2図に示す対向基板20側には、ブラックマトリクス21BMを形成しなくとも良いため、素子基板と対向基板との貼り合わせにおいて、高い位置合わせの精度を不要とすることができる。さらに、対向基板の構造を簡略化でき、製造コストを低減することができる。
このように形成された素子基板10と対向基板20は、第7図に示すように、シール材41を介して貼り合わされ、シール材によって区画された液晶封入領域に液晶を注入することによって液晶層30が設けられ、駆動回路42a、42bの周辺回路部品が実装され液晶表示装置が構成される。
以上説明した実施形態では、MIM素子を備えた素子基板上に絶縁膜16を形成した例を示しているが、本発明によれば、素子基板、対向基板の区別なく、基板内面上に配線層及び液晶印加電極が形成されている場合であれば、当該基板の配線層上に絶縁膜を形成することによって、上記と同様の効果を奏することができるものである。
(第2実施形態)
次に、3端子型のアクティブ素子としてTFT(薄膜トランジスタ)素子を備えたマトリクス型の液晶表示装置に適用した実施形態を示す。
第8図は、本発明に係る液晶表示装置としてTFT(薄膜トランジスタ)素子を備えた液晶表示装置の画素の概略の構造を示す平面図であり、第9図は第8図におけるA−A線に沿った断面である。
まず、画素部分について説明すると、第8図において、51aはTFTの能動層(ソース領域50a・チャネル領域50b・ドレイン領域50c)を構成する1層目のポリシリコン層であり、このポリシリコン層51aの表面には第9図に示されているように、熱酸化によるゲート絶縁膜62が形成されている。52aはTFTのゲート電極となる走査線、53aは前記走査線52aと交差するように配設されたTFTのソース領域50aに画素電極に印加すべき電圧を供給するデータ線で、走査線52aは二層目のポリシリコン層によって、またデータ線53aはアルミニウム層のような導電層によってそれぞれ形成されている。
また、54はITOからなる画素電極56aとポリシリコン層51aのTFTのドレイン領域50cとを接続するためのコンタクトホール、55はデータ線53aと前記ポリシリコン層51aのTFTのソース領域とを接続するためのコンタクトホールである。
第8図におけるA−A線に沿った断面を示す第9図において、10はガラス基板や石英基板あるいはシリコン基板のような基板、62はTFTの能動層となるポリシリコン層51aの表面に形成された酸化シリコン膜等のゲート絶縁膜であり、熱酸化等により形成される。また、63はNSG膜(ボロンやリンを含まないシリケートガラス膜)等からなる第1層間絶縁膜である。これは、高温CVDおよび低温CVD法により形成される。
本実施形態では、チャネル領域50bの上部を含んで、配線層となる走査線52aとデータ線53a上を被覆するように、絶縁層64が形成されている。
この絶縁層64は、後述する画素電極56aとの接続を行うコンタクトホール54の周囲を除いて形成されるとともに、その内周部が画素電極56aの外周部と一部重なるようにパターニングされている。
本実施形態においても、スパッタリング法等により形成した酸化Ta、酸化シリコン、窒化シリコン,酸化アルミニウム等の無機絶縁膜が好ましく、下層のデータ線53aとの間の絶縁性を充分に確保できるだけの膜厚を備えるように形成される。例えば、酸化Taでは約1000Å以上、酸化シリコンでは約400Å以上の厚さであることが好ましい。
この絶縁層64により、画素電極56aをデータ線53aと十分近接させて形成しても両者の短絡を防止でき、それによる表示上の欠陥の発生を防止できるものである。
この絶縁層64のパターニングにおいて、この基板10に対向して配置されるカラーフィルタ(図示せず)の透光性領域をパターニングするためのマスクと共通化することにより、液晶表示装置を製造する際のフォトリソグラフィ工程に使用するマスクを削減することができる。
また、本実施形態においても絶縁層64を、遮光性を有する材料とした場合は、TFT素子の配線層や能動層の領域に照射された光によるリーク電流の発生を防止することができるとともに、素子基板上にブラックマトリクスを形成するため、対向基板上にブラックマトリクスを不要とすることができ、素子基板と対向基板との貼り合わせにおいて、高い位置合わせの精度を不要とすることができる。さらに、対向基板の構造を簡略化でき、製造コストを低減することができる。
この後、第1層間絶縁膜63及びゲート絶縁膜62を貫通するコンタクトホール54を形成し、ITOからなる画素電極56aが形成される。
なお、本実施形態では、画素電極としてITOを使用する場合について述べたが、これに限定されるものではなく、例えば、SnOx,ZnOx等のような融点の高い金属酸化物などからなる透明電極材料を使用することも可能である。
このような構造を有する素子側基板と、これに対向して配置され対向電極23が形成される対向側基板20とを、第10図に示すようにシール材41を介して貼り合わせる。なお、25は対向基板20に設けられるクロム層等からなる遮光層である。
シール材41によって区画された液晶封入領域に液晶30を注入し、画素領域に表示させる映像信号等を入力するための回路基板(図示せず)を入力端子部90に実装することにより、液晶表示装置が構成される。
尚、本実施形態においては、TFT素子に駆動信号を供給するための周辺回路70、80を構成するトランジスタは、画素駆動用のTFT素子と同様にポリシリコン層を動作層とするいわゆるポリシリコンTFTで構成されており、周辺回路を構成するトランジスタは画素駆動用のTFT素子とともに、同一プロセスにより基板上に同時に形成されている。
本実施例においては、配線層となる走査線上を被覆するように、絶縁層64が形成されているため、走査線と対向電極との間に導電性の異物が混入しても、両者の間が短絡することはなく、それに起因した欠陥の発生を防止している。
尚、本発明の上記実施形態では、透過型液晶表示装置として説明したが、本発明はこれに限られるものではなく、素子側基板もしくは対向基板のいずれかに反射層を設けた反射型液晶表示装置としてもよい。
産業上の利用可能性
以上述べた本発明は、液晶表示装置の2枚の基板間の短絡が生じにくい構造とすることにより、上下電極間の短絡に起因する表示欠陥を防止するにあたって好適な構造とその製造方法を提供できるものである。
Claims (2)
- 2枚の基板間に液晶層が挟持され、前記基板のうち一方の基板の内面上に配線層を形成し、該配線層の接続部に対して直接若しくは間接的に接続された画素電極を形成した液晶表示装置の製造方法において、
前記一方の基板の内面上に前記配線層を形成した後に、前記配線層の表面上及び前記配線層と画素電極との間を被覆するように絶縁膜を形成し、その後、該絶縁膜の上に周縁部が配置されるように前記画素電極を形成し、
前記2枚の基板のうち他方の基板の内面上にブラックマトリクスを形成し、
共通のマスクを用いて前記ブラックマトリクスと前記絶縁膜とをパターニングすることにより、
前記ブラックマトリクスと前記絶縁膜は、同じ平面パターンを有することを特徴とする液晶表示装置の製造方法。 - 請求の範囲第1項において、前記接続部と前記画素電極との間に接続されるMIM素子を形成した後、前記絶縁膜を該MIM素子の表面上をも被覆するように形成することを特徴とする液晶表示装置の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22907196 | 1996-08-29 | ||
PCT/JP1997/003018 WO1998009191A1 (fr) | 1996-08-29 | 1997-08-28 | Affichage a cristaux liquides et son procede de production |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005091387A Division JP2005266815A (ja) | 1996-08-29 | 2005-03-28 | 液晶表示装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP3780529B2 true JP3780529B2 (ja) | 2006-05-31 |
Family
ID=16886291
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP50269998A Expired - Fee Related JP3780529B2 (ja) | 1996-08-29 | 1997-08-28 | 液晶表示装置及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6762803B1 (ja) |
JP (1) | JP3780529B2 (ja) |
WO (1) | WO1998009191A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1827555A4 (en) * | 2004-11-18 | 2010-03-10 | David W Chang | ENDOLUMINAL ADMINISTRATION OF ANESTHESIA |
US7554619B2 (en) * | 2005-12-05 | 2009-06-30 | Tpo Displays Corp. | Stacked storage capacitor structure for a LTPS TFT-LCD |
US9507225B2 (en) * | 2011-11-15 | 2016-11-29 | Sharp Kabushiki Kaisha | Active matrix substrate and liquid crystal display panel equipped with same |
JP5663651B2 (ja) * | 2013-11-29 | 2015-02-04 | 株式会社半導体エネルギー研究所 | 半導体装置 |
KR20150137214A (ko) * | 2014-05-28 | 2015-12-09 | 삼성디스플레이 주식회사 | 유기발광 디스플레이 장치 및 그 제조방법 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5997119A (ja) | 1982-11-26 | 1984-06-04 | Seiko Epson Corp | 液晶表示装置 |
JP2721153B2 (ja) | 1986-09-05 | 1998-03-04 | 株式会社東芝 | 表示装置 |
US5032883A (en) * | 1987-09-09 | 1991-07-16 | Casio Computer Co., Ltd. | Thin film transistor and method of manufacturing the same |
CA1313563C (en) * | 1988-10-26 | 1993-02-09 | Makoto Sasaki | Thin film transistor panel |
JPH03212621A (ja) | 1990-01-18 | 1991-09-18 | Toshiba Corp | 液晶表示装置 |
WO1996002867A1 (fr) * | 1994-07-14 | 1996-02-01 | Citizen Watch Co., Ltd. | Affichage a cristaux liquides et son procede de fabrication |
JP3085633B2 (ja) * | 1994-11-08 | 2000-09-11 | シャープ株式会社 | 反射型液晶表示装置 |
JPH0980416A (ja) * | 1995-09-13 | 1997-03-28 | Sharp Corp | 液晶表示装置 |
-
1997
- 1997-08-28 JP JP50269998A patent/JP3780529B2/ja not_active Expired - Fee Related
- 1997-08-28 US US09/068,052 patent/US6762803B1/en not_active Expired - Fee Related
- 1997-08-28 WO PCT/JP1997/003018 patent/WO1998009191A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO1998009191A1 (fr) | 1998-03-05 |
US6762803B1 (en) | 2004-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6268895B1 (en) | Liquid crystal display device having light shield in periphery of display | |
KR100377460B1 (ko) | 표시장치 | |
US7405798B2 (en) | Liquid crystal display apparatus and method of forming the same | |
KR101031170B1 (ko) | 액정 표시 장치 및 액정 표시 장치의 제조 방법 | |
JP4162890B2 (ja) | 液晶表示装置 | |
KR100374435B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
JPH10319436A (ja) | アクティブマトリックス型液晶表示装置 | |
JP2600929B2 (ja) | 液晶画像表示装置およびその製造方法 | |
JPH08234214A (ja) | 液晶表示素子及びその製造方法 | |
KR20040050311A (ko) | 액정표시장치 및 그 제조방법 | |
KR100298239B1 (ko) | 표시장치의어레이기판,어레이기판을구비한액정표시장치및어레이기판제조방법 | |
JP3780529B2 (ja) | 液晶表示装置及びその製造方法 | |
JPH11119230A (ja) | 液晶表示装置及び液晶表示装置の製造方法 | |
JP3399882B2 (ja) | 液晶表示装置 | |
JP3582194B2 (ja) | 液晶表示素子 | |
JP3403931B2 (ja) | 液晶表示装置 | |
JP3327508B2 (ja) | 液晶表示装置 | |
KR100686235B1 (ko) | 액정 표시 장치용 기판 | |
JP2741886B2 (ja) | 液晶表示装置 | |
JP3552086B2 (ja) | 液晶表示装置 | |
KR100864410B1 (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
JP5275650B2 (ja) | 液晶表示装置 | |
KR20020050021A (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 | |
JP2005266815A (ja) | 液晶表示装置及びその製造方法 | |
JPH1172801A (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040713 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040817 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040906 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050125 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050325 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051025 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20051125 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051226 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060214 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060227 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090317 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100317 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |