JP2009216963A - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP2009216963A JP2009216963A JP2008060507A JP2008060507A JP2009216963A JP 2009216963 A JP2009216963 A JP 2009216963A JP 2008060507 A JP2008060507 A JP 2008060507A JP 2008060507 A JP2008060507 A JP 2008060507A JP 2009216963 A JP2009216963 A JP 2009216963A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- liquid crystal
- pixel
- display device
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】ダミー画素を用いたスイッチング素子の特性検査を正確に行うことが可能な液晶表示装置を提供すること。
【解決手段】本発明は、アレイ基板ARに、表示領域DA内に形成された走査線11及び信号線12と、信号線及び走査線の交差部に設けられたスイッチング素子と、スイッチング素子上に形成された層間膜17と、層間膜のスイッチング素子のドレイン電極D上に形成されたコンタクトホールCHを介してドレイン電極に電気的に接続された下電極18と、下電極の表面を覆う電極間絶縁膜22と、下電極に電極間絶縁膜を挟んで対向配置された上電極21と、が設けられた液晶表示装置1において、走査線及び信号線で囲まれた複数の画素領域のうち、外縁部に位置する少なくとも1つの画素領域がダミー画素PADを構成しており、ダミー画素に形成された電極間絶縁膜には開口部OPが形成されて、開口部から下電極が外部に露出している。
【選択図】図5
【解決手段】本発明は、アレイ基板ARに、表示領域DA内に形成された走査線11及び信号線12と、信号線及び走査線の交差部に設けられたスイッチング素子と、スイッチング素子上に形成された層間膜17と、層間膜のスイッチング素子のドレイン電極D上に形成されたコンタクトホールCHを介してドレイン電極に電気的に接続された下電極18と、下電極の表面を覆う電極間絶縁膜22と、下電極に電極間絶縁膜を挟んで対向配置された上電極21と、が設けられた液晶表示装置1において、走査線及び信号線で囲まれた複数の画素領域のうち、外縁部に位置する少なくとも1つの画素領域がダミー画素PADを構成しており、ダミー画素に形成された電極間絶縁膜には開口部OPが形成されて、開口部から下電極が外部に露出している。
【選択図】図5
Description
本発明はアクティブマトリクス型の液晶表示装置に関するものであり、詳しくは、スイッチング素子の特性検査を正確に行うことが可能な液晶表示装置に関するものである。
液晶表示装置は、軽量で高精細な画像を表示することが可能なことから様々な用途に使用されている。液晶表示装置は、表面に各種配線等が形成された一対の基板をその表面が互いに対向するように隙間を空けてシール材で貼り合わせた後、この隙間に液晶を封入することで形成される。両基板間に封入された液晶は、基板に形成された配線に所定の電圧を印加することで動作する。
液晶の駆動方法としては、主に2つの方式が知られている。1つ目は、一方の基板上に複数の走査線を設けると共に他方の基板上に走査線にクロスするように複数の信号線を設け、表示したい画素に対応する走査線及び信号線に電圧を印加することによって液晶を駆動するパッシブマトリクス方式と呼ばれるものである。2つ目は、一方の基板上にマトリクス状に複数の走査線及び信号線を設けると共に、走査線と信号線の交差部にTFT(Thin Film Transistor)等のスイッチング素子からなるアクティブ素子を設け、表示したい画素に対応する走査線に電圧を印加した状態で同じく表示したいが素に対応する信号線に所定の信号電圧を印加することで液晶を駆動するアクティブマトリクス式と呼ばれるものである。
この2つの駆動方式は、用途に応じて適宜選択して使用されるが、アクティブマトリクス式のものは実質的にスタティック駆動で液晶を駆動させることが可能である等の利点があるために、現在のほとんどの液晶表示装置にはこのアクティブマトリクス式の駆動方法が採用されている。
また、液晶表示装置における液晶の動作モードとして、従来からTN(Twisted Nematic)モード、VA(Vertical Alignment)モードあるいはMVA(Multi-Vertical Alignment)モードなどが知られている。これらの動作モードは、何れも両基板に2つの電極をそれぞれ設け、これらの電極間に電界を形成することにより液晶を駆動するものである。加えて、近年このような液晶の動作モードに代えて、2つの電極を一方の基板にのみ設け、これらの電極間に基板延在方向に平行な電界を発生させることにより液晶を動作させるIPS(In-Plane Switching)モードあるいはFFS(Fringe Field Switching)モードなどの動作モードも使用されるようになってきている。これらのうち、前者は縦方向に電界を発生させるため縦電界方式といわれ、後者は横方向に電界を発生させるため横電界方式といわれている。
図7Aは下記特許文献に開示された液晶表示装置の表示画素を示す拡大平面図、図7Bは図7AのVIIB−VIIB線で切断した断面図、図7Cはダミー画素を示す拡大平面図、図7CはVIID−VIID線で切断した断面図である。
下記特許文献1には、横電界方式の1つであるIPSモードのアクティブマトリクス型液晶表示装置において、スイッチング素子の特性評価解析を容易に行うことが可能な構造が開示されている。詳しくは、表示画素110を構成する電極群と表示画素110を選択するスイッチング素子を少なくとも具備したアクティブ素子基板を有するアクティブマトリクス型液晶表示装置において、アクティブ素子基板100上に二次元に配列された表示画素で構成した表示領域の外側に、表示領域の画素と異なる構成のダミー画素120を配置した構成が開示されている。
下記特許文献1には、横電界方式の1つであるIPSモードのアクティブマトリクス型液晶表示装置において、スイッチング素子の特性評価解析を容易に行うことが可能な構造が開示されている。詳しくは、表示画素110を構成する電極群と表示画素110を選択するスイッチング素子を少なくとも具備したアクティブ素子基板を有するアクティブマトリクス型液晶表示装置において、アクティブ素子基板100上に二次元に配列された表示画素で構成した表示領域の外側に、表示領域の画素と異なる構成のダミー画素120を配置した構成が開示されている。
このうち、表示画素110は、図7A及び図7Bに示すように、透明な基板100上に、格子状に形成された走査信号線100Gと映像信号線100S、走査信号線100Gから延びるゲート電極101G、映像信号線100Sから延びる信号入力電極101S、スイッチング素子を形成する半導体層104、信号入力電極101Sと同層の出力電極101D、出力電極101Dを延在させてなる第1のくし歯電極102D、走査信号線100Gの間に設けられた対向電極共通線100C、対向電極共通線100Cに接続された第2のくし歯電極102C、ゲート電極101Gを含む走査信号線100Gと第2のくし歯電極102Cとを被覆するゲート絶縁膜103、上記各種配線等を覆う保護膜105を備えている。
また、ダミー画素120は、上記表示画素110と同時に形成されるものであり、図7C及び図7Dに示すように、表示画素110の構成と比較すると、対向電極共通線100Cに代わってダミー画素用の対向電極線100Dmyが形成され、第1、第2のくし歯電極102D、102Cがなく、更には出力電極101Dが保護膜105に形成されたコンタクトホール107を介して広い面積の電極106が形成されている。
特開平10−339887号公報
上記特許文献1に開示された液晶表示装置によれば、ダミー画素120の電極106にプローブ針を接触させることで、表示画素110のスイッチング素子の特性検査を行うことができるようになる。
しかしながら、上記特許文献1の液晶表示装置では、プローブ針を接触させる部分をダミー画素120の電極106としている。この電極106は保護膜105に形成されたコンタクトホール107を介して出力電極101Dに接続されたものであって、スイッチング素子の特性検査を行うために特別に設けられたものであり、表示画素110には存在しない構成である。このように表示画素110にはない構成要素を介して検査を行った場合、表示画素110のスイッチング素子の特性検査を厳密に行ったとはいえない。すなわち、ダミー画素120は、例えば電極106と出力電極101Dとの接触部の接触抵抗や、コンタクトホール107をエッチング形成する場合に生じる出力電極101Dの劣化など、表示画素110にはない要因による影響を受ける恐れがある。したがって、このように条件の異なるダミー画素120の特性検査を行っても表示画素110の特性検査を厳密に行ったとは言えず、誤った良品判別を行ってしまう可能性がある。
本発明は上記問題点を解消するためになされたものであって、本発明の目的は、ダミー画素を用いたスイッチング素子の特性検査を行う場合に、表示画素と同一条件下でダミー画素の検査を行うことにより、正確な特性検査を行うことが可能な液晶表示装置を提供することである。
上記目的を達成するために、本発明の液晶表示装置は、一対の基板間に液晶を挟持してなり、前記一対の基板のうちの一方には、表示領域内にマトリクス状に形成された複数本の走査線及び信号線と、前記複数本の信号線及び走査線の交差部に設けられたスイッチング素子と、前記スイッチング素子上に形成された層間膜と、前記層間膜の前記スイッチング素子の電極上に形成されたコンタクトホールを介して前記スイッチング素子の電極に電気的に接続された第1電極と、前記第1電極の表面を覆う絶縁膜と、前記第1電極に前記絶縁膜を挟んで対向配置された第2電極と、が設けられた液晶表示装置において、
前記複数本の走査線及び信号線で囲まれてマトリクス状に配設された複数の画素領域のうち、外縁部に位置する少なくとも1つの前記画素領域がダミー画素を構成しており、前記ダミー画素に形成された前記絶縁膜には開口部が形成されて、前記開口部から前記第1電極が外部に露出していることを特徴とする。
前記複数本の走査線及び信号線で囲まれてマトリクス状に配設された複数の画素領域のうち、外縁部に位置する少なくとも1つの前記画素領域がダミー画素を構成しており、前記ダミー画素に形成された前記絶縁膜には開口部が形成されて、前記開口部から前記第1電極が外部に露出していることを特徴とする。
上記発明によれば、実際に液晶を駆動させて所定の画像を表示する表示画素と全く同一の材料及び構成で形成されスイッチング素子と電気的に接続されたダミー画素の第1電極を開口部から露出させている。したがって、この露出されたダミー画素の第1電極に検査用の端子を接触させて所定の信号を検出すれば、表示画素のスイッチング素子(例えばTFT)の特性検査をこのダミー画素のスイッチング素子を検査することで代替的に行うことが可能となる。また、このダミー画素の第1電極及びTFTの成膜構成は表示画素のものと同一となるので、従来のようにダミー画素の検査結果と表示画素の検査結果とが異なるような恐れがなく、正確な検査を行うことができる。
また、上記発明において、前記ダミー画素は、表示領域外に配設されていると好ましい。
上記好ましい態様によれば、ダミー画素を表示領域外に配設、例えばシール材塗布領域に配設すれば、画像の表示に悪影響を及ぼすことなくTFTの特性検査を行うことができるようになる。
また、上記発明において、前記開口部から露出した前記第1電極上には、前記第2電極と同一材料からなる導電性材料が直接重畳されていると好ましい。
上記好ましい態様によれば、開口部から露出した第1電極を第2電極と同一材料からなる導電性材料により直接被覆することにより、この導電性材料を開口部より大きくすれば検査用の端子を接触させる面積を大きくすることが可能となる。ただし、この際第1電極と導電性材料との接触抵抗が無視できるほど小さい必要がある。
また、上記発明において、前記第1電極の前記開口部から露出した部分の面積は、前記ダミー画素の画素領域の半分以上の面積であると好ましい。
上記好ましい態様によれば、第1電極の開口部から露出した部分の面積をダミー電極の画素領域の面積の半分以上とすれば、検査時のプローブ針の接触が容易に行える。
また、上記発明において、前記第1、第2電極は、それぞれくし歯状に形成されると共に、互いに所定の隙間を空けて対向配置されていると好ましい。
上記好ましい態様によれば、いわゆるIPSモードの液晶表示装置であっても上述する効果を得ることが可能となる。
また、上記発明において、前記第2電極には、前記画素領域毎に複数のスリットが形成されていると好ましい。
上記好ましい態様によれば、いわゆるFFSモードの液晶表示装置であっても上述する効果を得ることが可能となる。
以下、図面を参照して本発明の最良の実施形態を説明する。但し、以下に示す実施形態は、本発明の技術思想を具体化するための液晶表示装置を例示するものであって、本発明をこの液晶表示装置に特定することを意図するものではなく、特許請求の範囲に含まれるその他の実施形態のものも等しく適応し得るものである。なお、以下の実施形態においてはFFSモードで駆動する液晶表示装置について説明するが、他の駆動モード、例えばIPSモードの液晶表示装置であっても同様に適応可能であることは明らかである。
図1は本発明の一実施形態に係る液晶表示装置を示す平面図である。図2は図1の液晶表示装置のアレイ基板に形成された表示画素とダミー画素の位置関係を示す概略説明図である。図3は図2のIII部分を拡大した断面図である。図4は図3のIV−IV線で切断した表示画素の断面図である。図5は図3のV−V線で切断したアレイ基板側のダミー画素の断面図である。図6は本発明の変形例に係るダミー画素の断面図である。なお、図6に示す断面図は図5に示す断面図に対応するように示したものである。
本発明の液晶表示装置1は、図1に示すように、FFSモードで駆動するアクティブマトリクス式の液晶表示装置である。また、この液晶表示装置1は、アレイ基板AR及びカラーフィルタ基板CFと、両基板AR、CFを貼り合わせるためのシール材2と、アレイ基板AR、カラーフィルタ基板CF及びシール材2により囲まれた領域に封入された液晶層40(図4参照)と、から構成されたいわゆるCOG(Chip On Glass)型の液晶表示装置である。この液晶表示装置1においては、シール材2により囲まれた領域内には表示領域DAが形成されており、この表示領域DAの外側は額縁領域となっている。さらに、シール材2の一部には液晶を注入するための液晶注入口2aが形成されている。なお、これらアレイ基板AR及びカラーフィルタ基板CFの外側表面には偏光板41(図4参照)が配設されている。また、図1には表示領域DAに当たる領域に格子状のハッチングが施されている。
アレイ基板ARは、ガラス等からなる透明基板10上に各種配線が設けられたものからなり、カラーフィルタ基板CFよりもその長手方向の長さが長く、両基板AR、CFを貼り合わせた際に外部に延在する延在部10aが形成されるようになっており、この延在部10aには駆動信号を出力するICチップあるいはLSIからなるドライバDrが設けられている。そして、このアレイ基板ARの額縁領域には、ドライバDrからの各種信号を後述する走査線11及び信号線12に送るために各種引回し線(図示省略)が形成されており、更には、後述する上電極21に接続されるコモン配線Comも形成されている。
シール材2により区画された領域内には、図2に示すように、アレイ基板ARに形成された走査線11及び信号線12により区画された画素領域が複数個マトリクス状に形成されている。そして、この走査線11及び信号線12によって区画されてなる画素領域のうち、表示領域DA内に配設されて表示に寄与する部分が表示画素PAを形成している。この表示画素PAは、例えばm行×n列で配設されている。
また、平行に配列された複数本の走査線11あるいは信号線12の、例えば一方の外側には、隣接する走査線11あるいは信号線12に平行に延びるダミー走査線11Dあるいはダミー信号線12Dが配設されている。そして、このダミー走査線11D又はダミー信号線12Dに接続されたスイッチング素子を有するダミー画素PADが、表示画素PAの外縁部、詳しくは一方の短辺(図2における表示画素PA(1,1)、PA(1,2)、…PA(1,n)の上方辺)及び長辺(図2における表示画素PA(1,1)、PA(2,1)、…PA(m,1)の左方辺)に沿って配設されている。このダミー画素PADは、好ましくは表示領域DAの外縁部で、シール材2が塗布される領域に形成される。
次に、アレイ基板AR及びカラーフィルタ基板CFの特に表示領域DA内に形成される各種配線構造について、図3及び図4を参照して以下に説明する。
アレイ基板ARは、ガラス等からなる透明基板10の表面に、例えばMo/Alの2層配線からなる複数の走査線11が互いに平行になるように形成されている。この走査線11の端部は、額縁領域を引回されてドライバDrまで延在されている。また、この走査線11が形成された透明基板10の表面全体に亘って窒化シリコン(SiNX)ないしは酸化シリコン(SiO2)等の無機透明絶縁材料からなるゲート絶縁膜14が被覆されている。更に、このゲート絶縁膜14の表面のスイッチング素子、詳しくはTFT(Thin Film Transistor)が形成される領域には、アモルファスシリコン(a−Si)、ポリシリコン(p−Si)あるいはLTPS(Low Temperature Poly Silicon)等からなる半導体層15が形成されている。また、この半導体層15が形成されている位置の走査線11の領域がTFTのゲート電極Gを形成する。
アレイ基板ARは、ガラス等からなる透明基板10の表面に、例えばMo/Alの2層配線からなる複数の走査線11が互いに平行になるように形成されている。この走査線11の端部は、額縁領域を引回されてドライバDrまで延在されている。また、この走査線11が形成された透明基板10の表面全体に亘って窒化シリコン(SiNX)ないしは酸化シリコン(SiO2)等の無機透明絶縁材料からなるゲート絶縁膜14が被覆されている。更に、このゲート絶縁膜14の表面のスイッチング素子、詳しくはTFT(Thin Film Transistor)が形成される領域には、アモルファスシリコン(a−Si)、ポリシリコン(p−Si)あるいはLTPS(Low Temperature Poly Silicon)等からなる半導体層15が形成されている。また、この半導体層15が形成されている位置の走査線11の領域がTFTのゲート電極Gを形成する。
また、ゲート絶縁膜14の表面には、例えばMo/Al/Moの3層構造の導電性層からなるソース電極Sを含む信号線12及びドレイン電極Dが形成されている。このうち、信号線12はゲート絶縁膜14の下層に設けられている走査線11と平面視で直交する方向に延在しており、その端部は走査線11と同様に額縁領域を引回されてドライバDrまで延在されている。この信号線12のソース電極S部分及びドレイン電極Dは、いずれも半導体層15の表面に部分的に重なっている。そして上述したゲート電極G、ソース電極S、ドレイン電極D及び半導体層15によりTFTが形成される。更に、この透明基板10の表面全体には、さらに透明な無機絶縁材料からなるパッシベーション膜16が形成されている。そして、このパッシベーション膜16の表面全体に感光性材料からなる層間膜17が被覆されており、加えて、この層間膜17のドレイン電極Dの端部に対応する位置にはコンタクトホールCHが形成されている。なお、複数の走査線11及び信号線12により囲まれた領域が表示画素(サブ画素)PAを構成している。なお、本発明の請求項に記載されている層間膜は、本実施形態においてはパッシベーション膜16および層間膜17のことを示しているが、例えば層間膜17を設けずにパッシベーション膜16だけが形成された構造であっても良い。
そして、図3に示したパターンとなるように、走査線11及び信号線12で囲まれた各表示画素PAの層間膜17上に、透明導電性材料、例えばITOないしIZOからなる第1電極としての下電極(画素電極)18が形成されている。この下電極18はコンタクトホールCHを介してドレイン電極Dと電気的に接続されている。更に、この下電極18上には電極間絶縁膜22が形成されている。この電極間絶縁膜22には、例えばSiNX等の無機透明絶縁材料が使用される。
そして、この電極間絶縁膜22上には、走査線11及び信号線12で囲まれた領域に複数のスリット20を有する透明導電性材料、例えばITOないしIZOからなる第2電極としての上電極(共通電極)21が形成されている。また、この上電極21は、額縁領域に配線されたコモン配線Comに電気的に接続されている。このコモン配線Comと上電極21とは例えば図1のX部分で接続され、コモン配線Comの他端部はドライバDrに接続されている。上電極21のスリット20は、走査線11及び信号線12で囲まれた画素領域PA1単位で形成されており、所定角度に傾斜した楕円状の開口で形成されている。そして最後に、この基板の表示領域DA全体に亘り所定の配向膜19が形成されている。
カラーフィルタ基板CFは、図4に示すように、透明基板30の表面に走査線11、信号線12、TFT及びコンタクトホールCHに対応する位置を被覆するように遮光層31が形成されている。更に、遮光層31で囲まれた透明基板30の表面には、複数色、例えばR(赤)、G(緑)、B(青)の3色からなるカラーフィルタ層32が形成され、更に遮光層31及びカラーフィルタ層32の表面を被覆するように保護膜33が形成されている。そして、この基板の表面全体に亘り所定の配向膜35が形成されている。
次に、アレイ基板ARの特に表示領域DAの外縁部に形成されたダミー画素PADの構成について、上述した表示領域DAの構成に関連付けて、図5を参照して説明を行う。なお、図5においてはカラーフィルタ基板CFは省略されている。
アレイ基板ARの透明基板10上の、表示領域DAの外縁部の2辺に近接する位置には、ダミー画素PADが複数個形成されている。このダミー画素PADのうち、例えば表示領域DAの列方向(図2における縦方向)に沿って配列されているものは、図5に示すように、表示画素PAのTFTに接続されたものと同様の走査線11に接続されるとともに、このダミー画素PADに所定の信号を送るためのダミー信号線12Dに接続されたTFTを備えている。ダミー信号線12Dは表示画素PAに接続された信号線12と同一材料かつ同一工程で形成されるものであるが、その端部はドライバDrまで引回されておらず、図示しない所定位置に形成されたダミー信号線用プローブ端子に接続されている。このダミー信号線用プローブ端子は、TFTの特性検査を行う際に検査プローブが接触されて所定の信号を各ダミー画素PADに送ることができるようになっている。また、TFTのその他の構成、詳しくは走査線11、ゲート絶縁膜14、半導体層15、ソース電極S及びドレイン電極Dは、表示画素PAの対応する各部材と同一材料かつ同一構成で形成されている。
アレイ基板ARの透明基板10上の、表示領域DAの外縁部の2辺に近接する位置には、ダミー画素PADが複数個形成されている。このダミー画素PADのうち、例えば表示領域DAの列方向(図2における縦方向)に沿って配列されているものは、図5に示すように、表示画素PAのTFTに接続されたものと同様の走査線11に接続されるとともに、このダミー画素PADに所定の信号を送るためのダミー信号線12Dに接続されたTFTを備えている。ダミー信号線12Dは表示画素PAに接続された信号線12と同一材料かつ同一工程で形成されるものであるが、その端部はドライバDrまで引回されておらず、図示しない所定位置に形成されたダミー信号線用プローブ端子に接続されている。このダミー信号線用プローブ端子は、TFTの特性検査を行う際に検査プローブが接触されて所定の信号を各ダミー画素PADに送ることができるようになっている。また、TFTのその他の構成、詳しくは走査線11、ゲート絶縁膜14、半導体層15、ソース電極S及びドレイン電極Dは、表示画素PAの対応する各部材と同一材料かつ同一構成で形成されている。
ダミー画素PADのTFT上を含むダミー画素PAD表面全体は、表示画素PAと同様に、パッシベーション膜16により被覆されている。また、このパッシベーション膜16の表面全体には層間膜17が被覆されており、加えて、この層間膜17のドレイン電極Dの端部に対応する位置にはコンタクトホールCHが形成されている。そして、図3に示したパターンとなるように、走査線11及び信号線12で囲まれた各画素領域PAの層間膜17上には、下電極18が形成されている。また、この下電極18はコンタクトホールCHを介してドレイン電極Dと電気的に接続されている。すなわち、ダミー画素PADの構成は、上述の下電極18までは表示画素PAとほとんど同一である。
上述のように、下電極18まではほぼ同一の構成を備えるダミー画素PADと表示画素PAであるが、下電極18形成後は異なる構成となる。詳しくは、図5に示すように、ダミー画素PADの上電極21には、表示画素PAのように電極間絶縁膜22、スリット20を有する上電極21及び配向膜19が形成されておらず、下電極18表面が開口部OPにより露出した構成となっている。この開口部OPは、一旦透明基板10上に一様に塗布された電極間絶縁膜22の、ダミー画素PADの下電極18上に形成された部分をエッチングにより除去することにより形成される。なお、上電極21及び配向膜19は、その製造プロセスにおいてこの開口部OPに配設されないようにすればよい。
ダミー画素PADの下電極18表面に上述のような開口部OPを形成することにより、ダミー画素PADの下電極18はアレイ基板AR表面に露出することになる。また、このダミー画素PADの下電極18は複数のダミー画素PAD全体にそれぞれ形成されているので、開口部OPから露出する面積は、各ダミー画素PADの面積とほぼ同様となる。ただし、開口部OPに形成される電極の面積は、ダミー画素PADの画素領域の面積の半分以上を占めていれば、例えば検査時のプローブ針の接触も容易に行えるため好ましい。
なお、上では列方向に沿って配列されたダミー画素PADについて説明したが、行方向(図2における横方向)に沿って配列されたダミー画素PADもほぼ同様の配線構造を備えている。ただし、列方向に沿って配列されたダミー画素PADは表示画素PAの信号線12に代えてダミー信号線12Dに接続された構成であったが、行方向に沿って配列されたダミー画素PADは表示画素PAの走査線11に代えてダミー走査線11Dに接続された構成を備えている点が異なる。ちなみに、このダミー走査線11Dは表示画素PAの走査線11と同一材料かつ同一工程で形成されるものであり、その端部は図示しないダミー走査線用プローブ端子に接続されている。
上述の構成を有するダミー画素PADを用いたTFTの特性検査方法について説明すると、例えば列方向に沿って配列された複数個のダミー画素PADにおいては、走査線11に所定の電圧を印加することで所望のダミー画素PADのTFTをオン状態とし、この状態でダミー信号線用プローブ端子にプローブを接触させて信号を入力する。次いで、所望のダミー画素PADのTFTを介してドレイン電極D及び上電極18に出力された出力信号を、開口部OPを介して上電極18に接触させた受け側端子(図示省略)で検出する。そして、この検出された信号を測定することによりTFTの特性検査を行うものである。
このような方法により検査が行われたダミー画素PADは、従来のように表示画素PAとは異なる層構造からなるものではなく、TFTの構成に加えてその表面を覆う絶縁膜やTFTに接続される電極まで表示画素PAと同一条件で形成したものである。したがって、従来のようにダミー画素PADの表示画素PAにはない構成部分で何らかの障害が発生し、誤った特性検査が行われることがなく、高精度に表示画素PAのTFT特性を検査することができるようになる。
なお、上記実施形態においてはダミー画素PADを表示領域DAの外縁部の2辺に沿って複数個形成した例について説明したが、このダミー画素PADは、例えば表示領域DAの四方の隅部に1つずつ設けても良いし、この四方の隅部のうちの1つの隅部に1つのみ形成するようにしてもよい。
[変形例]
上記実施形態においては開口部OPから下電極18を露出させ、この露出した下電極に受け側端子を接触させる構成について説明したが、この構成には限定されない。例えば、図6に示すように、ダミー画素PAD'の電極間絶縁膜22に形成された開口部OPを覆うようにこの開口部OPより大きな導電性材料23を形成することで、受け側端子をこの導電性材料23に接触させることで検査を行うことができるようにしてもよい。この導電性材料23は、上電極21と同一材料かつ同一工程で形成する。ただし、下電極18と導電性材料23との接触面の接触抵抗が十分小さい必要がある。
上記実施形態においては開口部OPから下電極18を露出させ、この露出した下電極に受け側端子を接触させる構成について説明したが、この構成には限定されない。例えば、図6に示すように、ダミー画素PAD'の電極間絶縁膜22に形成された開口部OPを覆うようにこの開口部OPより大きな導電性材料23を形成することで、受け側端子をこの導電性材料23に接触させることで検査を行うことができるようにしてもよい。この導電性材料23は、上電極21と同一材料かつ同一工程で形成する。ただし、下電極18と導電性材料23との接触面の接触抵抗が十分小さい必要がある。
1:液晶表示装置 2:シール材 10、30:透明基板 11:走査線 11D:ダミー走査線 12:信号線 12D:ダミー信号線 14:ゲート絶縁膜 15:半導体層 16:パッシベーション膜 17:層間膜 18:下電極 19、35:配向膜 20:スリット 21:上電極 22:電極間絶縁膜 23:導電性材料 31:遮光層 32:カラーフィルタ層 33:保護膜 AR:アレイ基板 CF:カラーフィルタ基板 DA:表示領域 S:ソース電極 D:ドレイン電極 G:ゲート電極 CH:コンタクトホール PA:表示画素 PAD、PAD':ダミー画素 Dr:ドライバ Com:コモン配線
Claims (6)
- 一対の基板間に液晶を挟持してなり、前記一対の基板のうちの一方には、表示領域内にマトリクス状に形成された複数本の走査線及び信号線と、前記複数本の信号線及び走査線の交差部に設けられたスイッチング素子と、前記スイッチング素子上に形成された層間膜と、前記層間膜の前記スイッチング素子の電極上に形成されたコンタクトホールを介して前記スイッチング素子の電極に電気的に接続された第1電極と、前記第1電極の表面を覆う絶縁膜と、前記第1電極に前記絶縁膜を挟んで対向配置された第2電極と、が設けられた液晶表示装置において、
前記複数本の走査線及び信号線で囲まれてマトリクス状に配設された複数の画素領域のうち、外縁部に位置する少なくとも1つの前記画素領域がダミー画素を構成しており、前記ダミー画素に形成された前記絶縁膜には開口部が形成されて、前記開口部から前記第1電極が外部に露出していることを特徴とする液晶表示装置。 - 前記ダミー画素は、表示領域外に配設されていることを特徴とする請求項1に記載の液晶表示装置。
- 前記開口部から露出した前記第1電極上には、前記第2電極と同一材料からなる導電性材料が直接重畳されていることを特徴とする請求項1に記載の液晶表示装置。
- 前記第1電極の前記開口部から露出した部分の面積は、前記ダミー画素の画素領域の半分以上の面積であることを特徴とする請求項1に記載の液晶表示装置。
- 前記第1、第2電極は、それぞれくし歯状に形成されると共に、互いに所定の隙間を空けて対向配置されていることを特徴とする請求項1に記載の液晶表示装置。
- 前記第2電極には、前記画素領域毎に複数のスリットが形成されていることを特徴とする請求項1に記載の液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008060507A JP2009216963A (ja) | 2008-03-11 | 2008-03-11 | 液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008060507A JP2009216963A (ja) | 2008-03-11 | 2008-03-11 | 液晶表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009216963A true JP2009216963A (ja) | 2009-09-24 |
Family
ID=41188895
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008060507A Pending JP2009216963A (ja) | 2008-03-11 | 2008-03-11 | 液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009216963A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103197478A (zh) * | 2013-03-20 | 2013-07-10 | 合肥京东方光电科技有限公司 | 一种阵列基板及液晶显示装置 |
EP2637060A1 (en) * | 2012-03-05 | 2013-09-11 | LG Display Co., Ltd. | Array substrate for fringe field switching mode liquid crystal display device |
CN104898342A (zh) * | 2015-06-16 | 2015-09-09 | 京东方科技集团股份有限公司 | 阵列基板母板及其制作方法 |
CN110346994A (zh) * | 2019-07-23 | 2019-10-18 | 昆山国显光电有限公司 | 阵列基板和显示面板 |
-
2008
- 2008-03-11 JP JP2008060507A patent/JP2009216963A/ja active Pending
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2637060A1 (en) * | 2012-03-05 | 2013-09-11 | LG Display Co., Ltd. | Array substrate for fringe field switching mode liquid crystal display device |
CN103293805A (zh) * | 2012-03-05 | 2013-09-11 | 乐金显示有限公司 | 用于边缘场切换模式液晶显示装置的阵列基板 |
JP2013186470A (ja) * | 2012-03-05 | 2013-09-19 | Lg Display Co Ltd | フリンジフィールドスイッチングモードの液晶表示装置に用いられるアレイ基板 |
US8976310B2 (en) | 2012-03-05 | 2015-03-10 | Lg Display Co., Ltd. | Array substrate for fringe field switching mode liquid crystal display device |
CN103293805B (zh) * | 2012-03-05 | 2016-02-10 | 乐金显示有限公司 | 用于边缘场切换模式液晶显示装置的阵列基板 |
CN103197478A (zh) * | 2013-03-20 | 2013-07-10 | 合肥京东方光电科技有限公司 | 一种阵列基板及液晶显示装置 |
CN103197478B (zh) * | 2013-03-20 | 2015-11-25 | 合肥京东方光电科技有限公司 | 一种阵列基板及液晶显示装置 |
CN104898342A (zh) * | 2015-06-16 | 2015-09-09 | 京东方科技集团股份有限公司 | 阵列基板母板及其制作方法 |
WO2016202057A1 (zh) * | 2015-06-16 | 2016-12-22 | 京东方科技集团股份有限公司 | 阵列基板母板及其制作方法 |
CN110346994A (zh) * | 2019-07-23 | 2019-10-18 | 昆山国显光电有限公司 | 阵列基板和显示面板 |
CN110346994B (zh) * | 2019-07-23 | 2022-07-08 | 昆山国显光电有限公司 | 阵列基板和显示面板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5392670B2 (ja) | 液晶表示装置及びその製造方法 | |
KR100917503B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
KR101031170B1 (ko) | 액정 표시 장치 및 액정 표시 장치의 제조 방법 | |
JP5714561B2 (ja) | フリンジフィールドスイッチングモードの液晶表示装置に用いられるアレイ基板 | |
US8477252B2 (en) | Display apparatus with gate leading lines of differing lengths | |
KR101900915B1 (ko) | 표시 장치 | |
US7903220B2 (en) | Liquid crystal display device and electronic apparatus | |
US20080012808A1 (en) | Liquid crystal display device | |
JP2008003337A (ja) | パネル基板、表示装置、及びその製造方法 | |
WO2017138469A1 (ja) | アクティブマトリクス基板及び表示パネル | |
WO2014176905A1 (zh) | 阵列基板及显示装置 | |
TWI399603B (zh) | 液晶顯示裝置 | |
KR101147101B1 (ko) | 검사를 위한 박막 트랜지스터 기판 및 이를 이용한 검사방법 | |
JP2010139598A (ja) | 液晶表示パネル | |
JP6335652B2 (ja) | 表示装置、薄膜トランジスタの製造方法 | |
JP2009216963A (ja) | 液晶表示装置 | |
KR20140053667A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
JP4198485B2 (ja) | 表示装置用電極基板 | |
JP2000081635A (ja) | 液晶表示装置 | |
JP2012226156A (ja) | 液晶表示装置およびマザー基板 | |
US11415826B2 (en) | Touch panel display device | |
JP5552247B2 (ja) | 液晶表示装置及びその製造方法 | |
JP2011027809A (ja) | 液晶表示パネル | |
KR20070000613A (ko) | 표시장치 | |
US10942406B2 (en) | Thin film transistor substrate and display panel |