CN1378290A - 电光基板装置及其制造方法、电光装置、电子装置基板装置的制造方法 - Google Patents

电光基板装置及其制造方法、电光装置、电子装置基板装置的制造方法 Download PDF

Info

Publication number
CN1378290A
CN1378290A CN02107797A CN02107797A CN1378290A CN 1378290 A CN1378290 A CN 1378290A CN 02107797 A CN02107797 A CN 02107797A CN 02107797 A CN02107797 A CN 02107797A CN 1378290 A CN1378290 A CN 1378290A
Authority
CN
China
Prior art keywords
mentioned
contact hole
ion
hole
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02107797A
Other languages
English (en)
Other versions
CN1255879C (zh
Inventor
片山茂宪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1378290A publication Critical patent/CN1378290A/zh
Application granted granted Critical
Publication of CN1255879C publication Critical patent/CN1255879C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651Silicon transistors
    • H01L29/78654Monocrystalline silicon transistors
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136209Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136213Storage capacitors associated with the pixel electrode
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00Materials and properties
    • G02F2202/10Materials and properties semiconductor
    • G02F2202/105Materials and properties semiconductor single crystal Si

Abstract

本发明的课题是一种电光基板装置,它包括在基板上的像素电极和与该像素电极连接的像素开关用的TFT。该TFT是不具有体触点的SOI结构的P沟道型TFT。这样,适合于扩展各像素的开口区域,同时可以在各像素中构成性能比较高的晶体管,从而可以进行明亮而高品位的图像显示。

Description

电光基板装置及其 制造方法、电光装置、电子装置
[发明的背景]
[发明领域]
本发明属于下述技术领域:构成利用薄膜晶体管(以下,为了方便起见,称为TFT)驱动有源矩阵像素电极的所谓TFT有源矩阵驱动方式的液晶装置等电光装置的电光基板装置及其制造方法、包含该电光基板装置的电光装置、具备该电光装置的电子装置以及基板装置的制造方法。
[相关技术的描述]
在这种电光基板装置中,在排列成矩阵状的多个像素电极上,分别设置了像素电极开关用的TFT。并且,各TFT每当扫描信号加到其栅极上时成为导通状态,图像信号通过该TFT写入像素电极。
特别是,在进行像素开关控制时,为了可以利用具有高性能的晶体管特性的TFT进行控制,使用了载流子为迁移率高的电子的N沟道型的TFT。并且,近年来,随着电光装置的驱动频率的提高,为了可以与更高的驱动频率对应,依然使用载流子为迁移率高的电子的N沟道型的TFT。
另一方面,为了进行高频驱动等更高频的驱动,必须使这种像素开关用的TFT具有更高的性能。因此,也尝试了将半导体制造技术中的SOI(Silicon On Insulator,绝缘体上的硅)结构或SOI技术应用于这种电光基板装置。具体而言,在基板上形成的石英、蓝宝石等绝缘体层上通过贴合等方式形成单晶半导体层,在该单晶半导体层这制作晶体管。如果应用这样的SOI技术,就可以在电光基板装置上制作性能比非晶型硅TFT或多晶硅TFT高的单晶硅TFT。[发明的概述]
但是,采用SOI结构时,在N沟道MOS型的TFT中,在其动作中过剩载流子的空穴有在沟道区积累的倾向。按照本发明者的研究,在SOI结构中,由于在沟道区下配置了绝缘体层,所以,这被认为是基板浮置效应引起的寄生双极现象所致。这种现象在N沟道MOS型的TFT的情况下,就是在漏耗尽层内由于碰撞电离而生成的电子空穴对中的电子仍然流到漏极,而空穴则作为过剩载流子在沟道下部的源附近积累,从而沟道的电势上升,碰撞电离进一步增长的结果,过剩空穴的积累量增加,从而漏电流雪崩式地增加。
因此,在采用SOI结构的N沟道MOS型的TFT中,在实践上,必须采用用于引出这种过剩载流子的体触点。更具体而言,为了引出过剩载流子,必须使半导体层部分从沟道区延伸,同时必须使过剩载流子引出用的导电层与该延伸部分接触。因此,这就产生招致基板上的叠层结构和制造工艺的复杂化的问题。此外,这样的体触点存在在图像显示区域内实际上对显示没有贡献的各像素的非开口区域这样受限制的区域内难以制作TFT或者妨碍扩展各像素的开口区域的问题。
本发明就是鉴于上述问题而提出的,作为课题在于提供适合于扩展各像素的开口区域、同时各像素具有比较高性能的晶体管,从而可以进行明亮而高品位的图像显示的电光基板装置及其制造方法、包含该电光基板装置的电光装置、具备该电光装置的电子装置和适合于该电光装置使用的基板装置的制造方法。
为了解决上述问题,本发明的电光基板装置,在基板上具有绝缘体层;在该绝缘体层上形成的包含P型的源区和P型的漏区以及沟道区的N型的单晶半导体层;在上述沟道区的上述单晶半导体层上通过栅绝缘膜形成的栅极;与该栅极连接的扫描线;与上述源区和上述漏区中的一方连接的数据线;以及与上述源区和上述漏区中的另一方连接的像素电极,由上述单晶半导体层、上述栅绝缘膜和上述栅极构成开关控制上述像素电极的P沟道型的晶体管。
使用本发明的电光基板装置,通过利用与扫描线和数据线连接的晶体管开关控制像素电极,可以构成能进行有源矩阵驱动的电光装置。这里,特别在本发明的电光基板装置中,在绝缘体层上形成了N型的单晶半导体层,在所谓SOI基板上构成了P沟道型的晶体管。并且,P沟道型的晶体管以空穴作为载流子,因为迁移率低,作为晶体管的性能与N沟道型的晶体管相比,一般较差,但由于在SOI基板上形成,所以,与例如将多晶硅或非晶型硅用作半导体层而构成的MOS晶体管相比,可以使该晶体管的性能不差。即,利用该SOI基板上的P沟道型的晶体管,作为用于开关控制像素电极的晶体管,可以得到充分高的性能。相反,由于是在SOI基板上形成的P沟道型,所以,如N沟道型的情况那样,上述基板浮置效应引起的寄生双极现象在实用上几乎不会成为问题。据考察,这是因为如果是P沟道型的晶体管,则上述空穴的碰撞电离率就很小的缘故。因此,在该P沟道型的晶体管中,在上述那样的N沟道型的晶体管的情况下在实用上必要的过剩载流子的引出就不需要了。因此,在各像素中可以不制作用于引出这样的过剩载流子的结构,从而可以提高各像素的开口率,同时不会招致各像素的叠层结构和制造工艺的复杂化。这些结果是,最终将可以利用比较高性能的晶体管进行开关控制或有源矩阵驱动,从而可以实现能进行明亮而高品位的图像显示的电光基板装置。
在本发明的电光基板装置的一个实施例中,上述晶体管由P沟道MOS型晶体管构成。
按照该实施例,在基板上具有P沟道MOS型晶体管,所以,不必设置用于引出如N沟道MOS型的晶体管那样在工作中在半导体层中积累的载流子的导电层。并且,该P沟道型的晶体管是在SOI基板上制作的晶体管,所以,作为晶体管,在开关控制像素电极方面,可以得到充分高的性能。
在本发明的电光基板装置的其他实施例中,具有在上述栅极上形成的层间绝缘膜;在该层间绝缘膜上形成的、并且与上述源区连接的由P型导电层构成的源极;在该层间绝缘膜上形成的、并且与上述漏区连接的由P型导电层构成的漏极,上述数据线转接上述源极和上述漏极中的一方而与上述源区和上述漏区中的一方连接,上述像素电极转接上述源极和上述漏极中的另一方而与上述源区和上述漏区中的另一方连接。
按照该实施例,由P型导电层构成的源极与P型的源区连接,所以,在两者间可以得到良好的电连接。假如在连接由N型导电层构成的源极时,在两者间形成了PN结,就不能期待良好的电连接。另一方面,由P型导电层构成的漏极与P型的漏区连接,所以,在两者间可以得到良好的电连接。
在该实施例中,上述P型导电层可以在淀积导电层后,利用离子注入搀杂为P型。
如果这样构成,对利用离子注入搀杂为P型的导电层与P型的源区或漏区可以实现良好的电连接。
或者,在该实施例中,上述源极通过在上述层间绝缘膜上开孔的接触孔可与上述源区连接,上述漏极通过在上述层间绝缘膜上开孔的接触孔可与上述漏区连接。
如果这样构成,由P型导电层构成的源极和P型的源区可以通过接触孔而实现良好的电连接,由P型导电层构成的漏极和P型的漏区可以通过接触孔而实现良好的电连接。
在本发明的电光基板装置的其他实施例中,在上述基板上,进而具有从下侧覆盖上述沟道区的下侧遮光膜,上述绝缘体层在上述下侧遮光膜上形成。
按照该实施例,沟道区由下侧遮光膜从下侧覆盖,所以,可以将基板的背面反射光或从使用多个包含该电光基板装置而成的光阀的多片式的投影仪的其他光阀出射、穿过合成光学系统的光等的返回光遮盖,遮住射到沟道区的光。其结果是,可以有效地防止由于沟道区中的返回光引起的光电效应导致发生光漏泄电流。
在本发明的电光基板装置的其他实施例中,对于面向上述绝缘体层的上述单晶半导体层的一侧的表面进行CMP处理。
按照该实施例,由于对绝缘体层的表面进行了CMP处理,所以,可以将单晶半导体层粘贴到该绝缘体层的表面上。特别是对于形成了下侧遮光膜的情况,通过对绝缘体层如此进行CMP处理,可以毫无问题地得到这样的SOI结构。
在本发明的电光基板装置的其他实施例中,上述基板由石英玻璃构成。
按照该实施例,可以得到在石英玻璃上构成P沟道型晶体管的SOI结构。
或者,在本发明的电光基板装置的其他实施例中,上述基板由玻璃构成。
按照该实施例,可以得到在玻璃上构成P沟道型晶体管的SOI结构。
在本发明的电光基板装置的其他实施例中,上述像素电极由透明电极构成。
按照该实施例,使用该电光基板装置,可以实现通过透明电极透过光的透过型的电光装置或通过透明电极反射光的反射型的电光装置。
在本发明的电光基板装置的其他实施例中,上述像素电极由反射电极构成。
按照该实施例,使用该电光基板装置,可以实现由反射电极反射光的反射型的电光装置。
在本发明的电光基板装置的其他实施例中,在形成上述基板上的上述像素电极的图像显示区域的周边还具有周边电路,该周边电路包含N沟道型的晶体管,在该N沟道型的晶体管上设置了抽取在其半导体层上积累的载流子的导电层,在上述图像显示区域设置的上述P沟道型的晶体管上不设置抽取在其半导体层上积累的载流子的导电层。
按照该实施例,扫描线驱动电路、数据线驱动电路等周边电路至少部分地由更高性能的N沟道型的晶体管构成。这里,特别是周边电路与需要确保像素的开口区域的图像显示区域相比,不必确保这样的开口区域,从而用于制作电路的面积有富裕。因此,在构成周边电路的N沟道型的晶体管中,即使设置抽取积累的过剩载流子的导电层,问题也相对比较小。相反,使用包含设置了抽取这样的过剩载流子的导电层的高性能的N沟道型的晶体管而成的周边电路,可以进行更强的驱动和控制。另一方面,在图像显示区域的P沟道型的晶体管中,可以不设置抽取积累的过剩载流子的导电层,所以,可以扩展各像素的开口区域。这些结果是,最终可进行明亮而高品位的图像显示。
在本发明的电光基板装置的其他实施例中,在上述基板上还具有将上述源区和上述漏区中的另一方与上述像素电极转接的同时,包含像素电位侧电容电极的中间导电层以及包含通过电介质膜与该像素电位侧电容电极相向配置的固定电位侧电容电极的电容线,由上述像素电位侧电容电极和上述固定电位侧电容电极构成与上述像素电极连接的存储电容,上述电容线和上述中间导电层中至少一方由导电性的遮光膜构成,在上述基板上,包含从上侧覆盖上述沟道区的部分。
按照该实施例,像素电极与源区和漏区的另一方之间,利用中间导电层转接。因此,即使两者间的层间距离加长,利用长距离的接触孔等也可以避免连接两者间的技术上的困难,从而可以实现两者间良好的电连接。此外,具有这种转接的功能的中间导电层也可以具有存储电容的像素电位侧电容电极的功能。因此,与分别形成转接用的导电层和像素电位侧电容电极用的导电层的情况相比,可以实现叠层结构和制造工艺的简化。此外,如此构成存储电容的中间导电层和电容线中的至少一方由导电性的遮光膜构成,从上侧覆盖沟道区,所以,可以遮住沟道区,使之免受来自上侧的入射光的照射。因此,可以有效地防止沟道区中因入射光引起的光电效应导致发生光漏泄电流。而且,与另外形成这种遮光膜的情况相比,可以实现叠层结构和制造工艺的简化。
此外,在数据线与源区和漏区中的一方之间,也可以设置由与中间导电层相同的膜构成的岛状的转接用的导电层。另外,在本实施例中,如果设置上述下侧遮光膜,就可以从上下将沟道区遮住光线,所以,更为有利。
在该实施例中,上述存储电容至少可以部分地设置在从平面上看与上述扫描线重叠的区域。
按照这样的结构,也可以将存储电容制作在与扫描线重叠的区域,所以,不使各像素的开口区域变窄,便可增大存储电容。
或者,在该实施例中,上述存储电容至少可以部分地设置在从平面上看与上述数据线重叠的区域。
按照这样的结构,也可以将存储电容制造在与数据线重叠的区域,所以,不使各像素的开口区域变窄,便可增大存储电容。
为了解决上述课题,本发明的电光装置具有上述本发明的电光基板装置(此处,包含上述各种实施例);与该电光基板装置相向配置的对置基板;以及被夹持于该对置基板与上述电光基板装置之间的电光物质。
按照本发明的电光装置,由于具有上述本发明的电光基板装置,所以,可以显示明亮而高品位的图像。
为了解决上述课题,本发明的电子装置具有上述本发明的电光装置。
由于本发明的电子装置具有上述本发明的电光装置,所以,可以实现能进行明亮而高品位的图像显示的例如投影仪、OA(办公)设备内置的显示装置和移动电话的显示装置等各种电子装置。
为了解决上述课题,本发明的电光基板装置的制造方法是制造具有上述本发明的电光基板装置的接触孔的实施例的制造方法,包括在上述单晶半导体层上形成上述层间绝缘膜的第1成膜工序;对上述层间绝缘膜开设上述接触孔的开孔工序;在开设了上述接触孔的层间绝缘膜上形成作为上述P型导电层的指定种类的材料膜的第2成膜工序;以及通过对该形成的材料膜利用离子注入技术注入离子而形成上述P型导电层的离子注入工序,在上述离子注入工序中,上述离子的注入,是相对于上述接触孔的中心线倾斜一个指定角度X进行的,以便将上述离子注入到在上述接触孔的侧面形成的上述材料膜部分中,并且该指定角度X设定在上述离子能注入到在上述接触孔的底面形成的上述材料膜部分中的范围内。
按照本发明的电光基板装置的制造方法,在开设了接触孔的层间绝缘膜上,形成构成源极或漏极的P型导电层时,先利用CVD(化学蒸镀)法等形成例如多晶硅等成为P型导电层的指定种类的材料膜。然后,对该形成的材料膜通过利用离子注入技术注入例如B(硼)等离子,形成P型导电层。
这里,特别是接触孔的侧面峭立在基板上,所以,假如在离子注入工序中沿接触孔的中心线即接触孔的侧面注入离子,则几乎或在实践上完全不能将离子注入到在该侧面上形成的材料膜部分中。原来是,假如在离子注入工序中从对接触孔的中心线有大角度倾斜的方向注入离子,也几乎或在实践上完全不能将离子注入到这次在接触孔的底面上形成的材料膜部分中。总之,这是接触孔的边缘和周边部分妨碍了向接触孔的底面倾斜的离子路径的缘故。不论哪种情况,都难于或不可能使接触孔内的材料膜实现无不均匀性的低电阻化,从而在像素电极或数据线与源区或漏区之间难于利用P型导电层实现良好的电连接状态。
然而,按照本发明,离子注入工序中的离子的注入,是相对于接触孔的中心线倾斜一个指定角度X进行的,所以,可以将离子注入到在接触孔的侧面上形成的材料膜部分中。同时,该指定角度X被设定在离子可以注入到在接触孔的底面上形成的材料膜部分中的范围内,所以,也可以将离子注入到在接触孔的底面上形成的材料膜部分中。因此,可以比较容易地使接触孔内的材料膜实现低电阻化,从而在像素电极或数据线与源区或漏区之间利用P型导电层实现良好的电连接状态。因此,最终可以提高显示图像的品位。
如上所述,可以使用离子注入工序比较容易地制造具有上述本发明的电光基板装置中的接触孔的实施例。
在本发明的电光基板装置的制造方法的一个实施例中,在上述离子注入工序中,上述离子的注入,是相对于上述接触孔的中心线在其前后或同时在多个方位倾斜一个上述指定角度X进行的,上述指定角度X,对于上述多个方位中的每一个设定在上述离子能注入到位于上述接触孔的底面中央的上述材料膜部分中的范围内。
按照该实施例,在离子注入工序中,可以例如在其前后或同时向四个方向倾斜地注入离子。这里,  特别是对于接触孔的底面的各区域,有的向因倾斜的方位而异的区域的离子路径受到接触孔的边缘和周边部分妨碍,同时,有的向因倾斜的方位而异的区域的离子路径不受接触孔的边缘和周边部分妨碍。而且,对于接触孔的侧面的各区域,也是有的向因倾斜的方位而异的区域的离子路径受接触孔的边缘和周边部分妨碍,同时有的向因倾斜的方位而异的区域的离子路径不受接触孔的边缘和周边部分妨碍。因此,通过改变离子的注入的倾斜方位,对接触孔的底面的各区域,可以改变离子注入的区域。因此,通过适当地改变例如包围接触孔的中央的三方、四方、八方、全方位等倾斜的方位,便可使接触孔的底面上的离子注入区域成为该底面的几乎全部区域或全部区域。同时,对于接触孔的侧面,也可以使离子注入的区域成为几乎全部区域或全部区域。因此,可以比较容易地使接触孔内的材料膜实现低电阻化,从而在像素电极或数据线与源区或漏区之间可以利用P型导电层实现良好的电连接状态。
在本发明的电光基板装置的制造方法的一个实施例中,在上述开孔工序中,上述接触孔被开设成柱状,在上述离子注入工序中,当设上述接触孔的直径为a、上述接触孔的深度为e、上述材料膜的膜厚为c时,则上述指定角度X被设定为满足下式:
0<X≤tan-1{(a-2c)/2e}
在该实施例中,接触孔被开设成例如圆柱状、棱柱状等柱状。因此,在其侧面形成的材料膜部分峭立着。然而,离子注入工序中的指定角度X被设定为0<X,所以,可以将离子注入到在接触孔的侧面上形成的材料膜部分中。而且,指定角度X被设定为满足X≤tan-1{(a-2c)/2e},所以,也可以将离子注入到接触孔的底面的中央。因此,通过使上述离子注入的倾斜的方位成为例如前后或同时四个方向等多个方位,便可将离子注入到接触孔的底面和侧面的几乎全部区域或全部区域中。
或者,在本发明的电光基板装置的制造方法的其他实施例中,在上述开孔工序中,上述接触孔被开设成从上述层间绝缘膜侧向上述导电层侧扩展的圆锥台状或棱锥台状,在上述离子注入工序中,当设上述接触孔的底面的直径为a、上述接触孔的口侧边缘的直径为d、上述接触孔的深度为e、上述材料膜的膜厚为c时,则上述指定角度X被设定为满足下式:
0≤X≤tan-1{(d-a)/2e}
在该实施例中,接触孔被开设成向导电层侧扩展的即在基板上向上方开设的圆锥台状或棱锥台状。因此,在其侧面形成的材料膜部分倾斜地峭立着。然而,由于离子注入工序中的指定角度X被设定为0≤X,所以,可以将离子注入到在接触孔的侧面上形成的材料膜部分中。特别是由于接触孔的侧面有倾斜,所以,根据其倾斜程度,假定X=0,也可以将离子注入到在接触孔的侧面上形成的材料膜部分中。而且,由于指定角度X被设定为满足X≤tan-1{(d-a)/2e},所以,也可以将离子注入到接触孔的底面的中央。因此,通过使上述离子注入的倾斜的方位成为例如前后或同时四个方向等的多个方位,可以将离子注入到接触孔的底面和侧面的几乎全部区域或全部区域中。
或者,在本发明的电光基板装置的制造方法的其他实施例中,在上述开孔工序中,上述接触孔被开设成由从上述层间绝缘膜侧向上述导电层侧扩展而被开设成圆锥台状或棱锥台状的第1接触孔部分和从该第1部分的底部连续地被开设成柱状的第2接触孔部分构成,在上述离子注入工序中,当设上述第2接触孔部分的直径为a、上述第1接触孔部分的口侧边缘的直径为d、上述第1接触孔部分的深度为e、上述第2接触孔部分的深度为b、上述材料膜的膜厚为c时,则上述指定角度X被设定为满足下式:
0<X≤(a-2c)/2(csinY+b-c)
其中,Y=tan-1{(d-a)/2e}
在该实施例中,接触孔由向导电层侧扩展而被开设成圆锥台状或棱锥台状的第1接触孔部分和从该第1部分的底部连续地开设成柱状的第2接触孔部分构成。即,在基板上,在接触孔的底侧,作为第2接触孔部分,开设上述柱状的接触孔,作为第1接触孔部分,从该接触孔向上侧(接触孔的口侧)连续地开设上述圆锥台状或棱锥台状的接触孔。因此,在第1接触孔部分的侧面形成的材料膜部分倾斜地峭立着。此外,在第2接触孔部分的侧面形成的材料膜部分大体上垂直地峭立着。然而,离子注入工序中的指定角度X被设定为0<X,所以,可以将离子注入到在第1和第2接触孔部分的侧面形成的材料膜部分中。而且,由于指定角度X被设定为满足X≤(a-2c)/2(csinY+b-c),其中,Y=tan-1{(d-a)/2e},所以,也可以将离子注入到第2接触孔部分的底面的中央。因此,通过使上述离子注入的倾斜的方位成为例如前后或同时四个方向等多个方位,可以将离子注入到接触孔的底面和侧面的几乎全部区域或全部区域中。
为了解决上述课题,本发明的基板装置的制造方法是在基板上具有开设了孔的层间绝缘膜和在该层间绝缘膜上形成的同时设置在上述孔内的导电层,并制造由该导电层在上述基板上构成电子元件或电子电路的至少一部分的基板装置的制造方法,包括对上述层间绝缘膜开设上述孔的工序;在开设了上述孔的层间绝缘膜上形成作为上述导电层的指定种类的材料膜的工序;以及通过对该形成了的材料膜利用离子注入技术注入离子而形成上述导电层的离子注入工序,在上述离子注入工序中,上述离子的注入,相对于上述孔的中心线倾斜一个指定角度X进行,以便将上述离子注入到在上述孔的侧面形成的上述材料膜部分中,并且,该指定角度X被设定在上述离子能注入到在上述孔的底面形成的上述材料膜部分中的范围内。
按照本发明的基板装置的制造方法,在开设了孔的层间绝缘膜上形成成为电子元件或电子电路中的至少一部分的导电层时,先利用CVD(化学蒸镀)法等形成例如多晶硅等成为导电层的指定种类的材料膜。然后,对该形成的材料膜通过利用离子注入技术注入例如B(硼)等的离子,形成导电层。
这里,特别是孔的侧面在基板上峭立着,所以,假如在离子注入工序中,沿孔的中心线即沿孔的侧面注入离子,则几乎或实践上完全不能将离子注入到在该侧面上形成的材料膜部分中。原来是,假如在离子注入工序中,从对孔的中心线有大角度倾斜的方向注入离子,也几乎或在实践上完全不能将离子注入到这次在孔的底面上形成的材料膜部分中。总之,这是孔的边缘和周边部分妨碍了向孔的底面倾斜的离子路径的缘故。不论哪种情况,都难于或不可能使孔内的材料膜无不均匀地实现低电阻化,从而难于利用导电层构成良好的电子元件或电子电路。
然而,按照本发明,离子注入工序中的离子的注入,是相对于孔的中心线倾斜一个指定角度X进行的,所以,离子可以注入到在孔的侧面上形成的材料膜部分中。同时,由于该指定角度X设定在离子可以注入到在孔的底面上形成的材料膜部分中的范围内,所以,也可以将离子注入到在孔的底面上形成的材料膜部分中。因此,可以比较容易地使孔内的材料膜实现低电阻化,从而可以利用导电层形成良好的电子元件或电子电路。
在本发明的基板装置的制造方法的一个实施例中,上述基板装置在上述基板上进而具有通过上述孔与上述导电层连接的其他导电层,进而包括在上述其他导电层上形成上述层间绝缘膜的工序。
按照该实施例,使用具有接触孔的功能的孔,可以在基板上构成包含由层间绝缘膜进行层间绝缘的2个导电层的电子元件或电子电路。
或者,在本发明的基板装置的制造方法的其他实施例中,在开设上述孔的工序中,上述孔被形成为不贯通上述层间绝缘膜的洼状或凹状。
按照该实施例,孔不贯通,不作为接触孔使用。然而,根据各种要求或装置规格,有时也制造必须或希望在存在凹凸的层间绝缘膜的表面上形成导电层的电子元件或电子电路的基板装置。这时,也相应地发挥了本发明的上述效果。
在本发明的基板装置的制造方法的其他实施例中,在上述离子注入工序中,上述离子的注入,是相对于上述孔的中心线在其前后或同时在多个方位倾斜一个上述指定角度X进行的,上述指定角度X对于上述多个方位被设定在上述离子能注入到位于上述孔的底面中央的上述材料膜部分中的范围内。
按照该实施例,在离子注入工序中,离子例如在前后或同时向四个方向倾斜地注入。这里,特别是对于孔的底面的各区域,有的向因倾斜的方位而异的区域的离子路径受孔的边缘和周边部分妨碍,同时有的向因倾斜的方位而异的区域的离子路径不受孔的边缘和周边部分妨碍。而且,对于孔的侧面的各区域,也是有的向因倾斜的方位而异的区域的离子路径受孔的边缘和周边部分妨碍,同时有的向因倾斜的方位而异的区域的离子路径不受孔的边缘和周边部分妨碍。因此,通过改变离子的注入的倾斜方位,对于孔的底面的各区域,可以改变离子注入的区域。因此,通过适当地改变例如包围孔的中央的三方、四方、八方、全方位等倾斜的方位,可以使孔的底面上的离子注入的区域成为该底面的几乎全部区域或全部区域。同时,对于孔的侧面,也可以使离子注入的区域成为其几乎全部区域或全部区域。因此,可以比较容易地使孔内的材料膜实现低电阻化。
在本发明的基板装置的制造方法的一个实施例中,在开设上述孔的工序中,上述孔被开设成柱状,在上述离子注入工序中,当设上述孔的直径为a、上述孔的深度为e、上述材料膜的膜厚为c时,则上述指定角度X被设定为满足下式:
0<X≤tan-1{(a-2c)/2e}
在该实施例中,孔被开设成例如圆柱状、棱柱状等柱状。因此,在其侧面上形成的材料膜部分峭立着。然而,由于离子注入工序中的指定角度X被设定为0<X,所以,可以将离子注入到在孔的侧面上形成的材料膜部分中。而且,指定角度X设定为满足X≤tan-1{(a-2c)/2e},所以,也可以将离子注入到孔的底面的中央。因此,通过使上述离子注入的倾斜的方位成为例如前后或同时四个方向等多个方位,可以将离子注入到孔的底面和侧面的几乎全部区域或全部区域。
或者,在本发明的基板装置的制造方法的其他实施例中,在开设上述孔的工序中,上述孔被开设成从上述层间绝缘膜侧向上述导电层侧扩展的圆锥台状或棱锥台状,在上述离子注入工序中,当设上述孔的底面的直径为a、上述孔的口侧边缘的直径为d、上述孔的深度为e、上述材料膜的膜厚为c时,则上述指定角度X被设定为满足下式:
0≤X≤tan-1{(d-a)/2e}
在该实施例中,孔被开设成向导电层侧扩展的即在基板上向上方开设的圆锥台状或棱锥台状。因此,在其侧面上形成的材料膜部分倾斜地峭立着。然而,离子注入工序中的指定角度X被设定为0≤X,所以,可以将离子注入到在孔的侧面上形成的材料膜部分中。特别是孔的侧面有倾斜,所以,根据其倾斜程度,假如X=0,也可以将离子注入到在孔的侧面上形成的材料膜部分中。而且,指定角度X被设定为满足X≤tan-1{(d-a)/2e},所以,也可以将离子注入到孔的底面的中央。因此,通过使上述离子注入的倾斜的方位成为例如前后或同时四个方向等多个方位,可以将离子注入到孔的底面和侧面的几乎全部区域或全部区域。
或者,在本发明的基板装置的制造方法的其他实施例中,在开设上述孔的工序中,上述孔被开设成由从上述层间绝缘膜侧向上述导电层侧扩展而被开设成圆锥台状或棱锥台状的第1空部分和从该第1部分的底部连续地被开设成柱状的第2孔部分构成,在上述离子注入工序中,当设上述第2孔部分的直径为a、上述第1孔部分的口侧边缘的直径为d、上述第1孔部分的深度为e、上述第2孔部分的深度为b、上述材料膜的膜厚为c时,则上述指定角度X被设定为满足下式:
0<X≤(a-2c)/2(csinY+b-c)
其中,Y=tan-1{(d-a)/2e}
在该实施例中,孔由向导电层侧扩展而被开设成圆锥台状或棱锥台状的第1孔部分和从该第1部分的底部连续地被开设成柱状的第2孔部分构成。即,在基板上,在孔的底侧,作为第2孔部分被开设成上述柱状的孔,作为第1孔部分从该孔向上侧(孔的口侧)连续地被开设上述圆锥台状或棱锥台状的孔。因此,在第1孔部分的侧面上形成的材料膜部分倾斜地峭立着。此外,在第2孔部分的侧面上形成的材料膜部分大体上垂直地峭立着。然而,离子注入工序中的指定角度X被设定为0<X,所以,可以将离子注入到在第1和第2孔部分的侧面上形成的材料膜部分中。而且,指定角度X被设定为满足X≤(a-2c)/2(csinY+b-c),其中,Y=tan-1{(d-a)/2e},所以,也可以将离子注入到第2孔部分的底面的中央。因此,通过使上述离子注入的倾斜的方位成为例如前后或同时四个方向等多个方位,可以将离子注入到孔的底面和侧面的几乎全部区域或全部区域。
在本发明的基板装置的制造方法的其他实施例中,在上述离子注入工序中,上述离子的注入,是以使包含多晶硅而成的上述材料膜成为由P型的搀杂多晶硅构成的上述导电层的方式进行的。
按照该实施例,利用由P型的搀杂多晶硅构成的导电层可以构成良好的电子元件或电子电路。
本发明的这种作用和其他优点,根据以下说明的实施例即可明白。
[附图的简单说明]
图1是作为本发明的实施例的电光基板装置的剖面图。
图2是示出具有作为比较例的SOI结构的N沟道MOS晶体管在各种漏电压(|Vd|)下漏电流(|Id|)对栅电压(|Vg|)的特性的特性图。
图3是示出具有本实施例的SOI结构的P沟道MOS晶体管在各种漏电压(|Vd|)下漏电流(|Id|)对栅电压(|Vg|)的特性的特性图。
图4是将本发明实施例的电光装置中的TFT阵列基板与在其上形成的各结构元件一起从对置基板侧看到的平面图。
图5是图4的H-H’剖面图。
图6是设置在构成本发明实施例的电光装置中的图像显示区域的矩阵状的多个像素中的各种元件、布线等的等效电路。
图7是形成了实施例的电光装置中的数据线、扫描线和像素电极等的TFT阵列基板相邻的多个像素组的平面图。
图8是图7的A-A’剖面图。
图9是用于引出比较例的像素开关用的TFT中的过剩载流子的导电层的平面图。
图10是表示作为本发明的电子装置的实施例的投射型彩色显示装置的光阀的电路结构的框图。
图11是表示作为本发明的电子装置的实施例的投射型彩色显示装置的一例的彩色液晶投影仪的图解式剖面图。
图12是表示基板装置的接触孔附近的情况的剖面图。
图13是用与图12对应的剖面表示基板装置的制造方法的工序图。
图14是表示接触孔的形状的其他具体例的剖面图。
图15是表示接触孔的形状的其他具体例的剖面图。
[优选实施例的详细说明]
下面,根据附图说明本发明的实施例。
(电光基板装置)
图1是作为本发明的实施例的电光基板装置的剖面图。本实施例的电光基板装置是构成例如构成后面所述的电光装置的一对基板中的TFT阵列基板侧的装置,但是,其用途并不特别限定于此。
在图1中,电光基板装置200在基板10上按下述顺序具有下侧遮光膜11a、第1基底绝缘膜12、第2基底绝缘膜13、由构成像素开关用的TFT 30的单晶硅层构成的半导体层1a、包含构成TFT30的栅极的扫描线3a、包含构成TFT30的栅绝缘膜的绝缘膜2、第1层间绝缘膜41、包含TFT30的源极303和存储电容70的像素电位侧电容电极的TFT30的漏极302、存储电容70的电介质膜75、包含存储电容70的固定电位侧电容电极的电容线300、第2层间绝缘膜42、数据线6a、第3层间绝缘膜43、以及像素电极9a。
基板10由玻璃基板、石英基板、硅衬底等构成,在将该电光基板装置形成为透过型时,采用透明的基板,在将该电光基板装置形成为反射型时,则采用不透明的基板。
下侧遮光膜11a由包含例如Ti(钛)、Cr(铬)、W(钨)、Ta(钽)、Mo(钼)等高熔点金属中的至少一种的金属单质、合金、金属硅化物、多晶硅化物、和将它们层叠而成的物质等构成。下侧遮光膜11a通过从图中下侧覆盖构成TFT30的半导体层1a中的至少是沟道区1a’,从图中下侧将向TFT30返回的光遮住。
第1基底绝缘膜12通过在基板10的整个面上形成,具有防止由于在基板10的表面进行研磨时发生的凹凸不平或清洗后残留的污垢等引起TFT30的特性变差的功能。基底绝缘膜12利用例如常压CVD法、减压CVD法、等离子体CVD法等,使用TEOS(正硅酸四乙酯)气体、TEB(硼酸四乙酯)气体、TMOP(氧代磷酸四甲酯)气体等,由将NSG(未搀杂硅酸玻璃)、PSG(磷硅酸玻璃)、BSG(硼硅酸玻璃)、BPSG(硼磷硅酸玻璃)等层叠而成的或单层的硅酸盐玻璃膜、氮化硅膜或氧化硅膜等形成。其膜厚例如约为500~2000nm。
对第1基底绝缘膜12的表面进行CMP处理,实现平坦化,形成了半导体层1a的第2基底绝缘膜13与该平坦化的表面贴合在一起。即,在本实施例中,第2基底绝缘膜13成为埋入氧化膜,在其上构成形成了由单晶硅膜构成的半导体层1a的SOI结构。例如,在另外准备的半导体基板上先形成半导体层1a,通过对该表面进行氧化处理,形成第2基底绝缘膜13,在将该第2基底绝缘膜13的表面与第1基底绝缘膜12的表面贴合在一起并进行热处理之后,通过将半导体基板分离,保留半导体层1a,便可得到这种SOI结构。这样的半导体层1a的厚度例如约为30~150nm,绝缘膜2的厚度例如约为20~150nm。
像素开关用的TFT30具有LDD(Lightly Doped Drain,轻搀杂漏)结构,具有由扫描线3a的一部分构成的栅极、利用来自该扫描线3a的电场形成沟道的半导体层1a的沟道区1a’、包含将扫描线3a与半导体层1a绝缘的栅绝缘膜的绝缘膜2、半导体层1a的低浓度源区1b和低浓度漏区1c、半导体层1a的高浓度源区1d和高浓度漏区1e、以及源极303和漏极302。
在扫描线3a上,形成已分别形成了通过高浓度源区1d和源极303的接触孔82以及通过高浓度漏区1e和漏极302的接触孔83的第1层间绝缘膜41。第1层间绝缘膜41由例如硅酸盐玻璃膜、氮化硅膜、氧化硅膜等形成,其膜厚例如约为500~2000nm。
像素电极9a通过接触孔83和85,利用起转接用的导电层的功能的漏极302转接到高浓度漏区1e。数据线6a通过接触孔81和82,利用起转接用的导电层的功能的源极303转接到高浓度源区1d。
在由漏极302的一部分构成的像素电位侧电容电极上,通过电介质膜301形成包含固定电位侧电容电极的电容线300。电容线300由包含例如Ti、Cr、W、Ta、Mo等高熔点金属中的至少一种的金属单质、合金、金属硅化物、多晶硅化物、和将它们层叠而成的物质等构成。在本实施例中,漏极302的一部分与电容线300的一部分通过电介质膜301这样相向配置,形成存储电容70。
在电容线300上,形成已分别形成了通过源极303和数据线6a的接触孔81以及通过漏极302和像素电极9a的接触孔85的第2层间绝缘膜42。第2层间绝缘膜42由例如硅酸盐玻璃膜、氮化硅膜、氧化硅膜等形成,其膜厚例如约为500~2000nm。
在第2层间绝缘膜42上,形成数据线6a,在它们之上,进而形成已形成了向漏极302接触的接触孔85的第3层间绝缘膜43。这样的数据线6a,利用例如溅射法、光刻法、刻蚀法等,由Al(铝)等低电阻金属膜形成,具有指定图形,其膜厚例如约为数百nm,以便根据布线宽度得到所需要的导电性。另一方面,第3层间绝缘膜43由例如硅酸盐玻璃膜、氮化硅膜、氧化硅膜等形成,其膜厚例如约为500~2000nm。
像素电极9a设置在这样构成的第3层间绝缘膜43的上表面。像素电极9a,利用例如溅射法、光刻法、刻蚀法等,由ITO(IndiumTin Oxide,氧化铟锡)膜等透明导电性膜形成。此外,如后面所述的电光装置那样,也可以形成进行了摩擦处理的取向膜。
在具有上述结构的本实施例的电光基板装置中,特别是半导体层1a由N型单晶硅构成,其中,形成了P型的高浓度源区1d和P型的低浓度源区1b以及P型的高浓度漏区1e和P型的低浓度源区1c。即,TFT30为增强型的P沟道MOS晶体管。
这里,图2在各种漏电压(|Vd|)下表示出具有作为比较例的SOI结构的N沟道MOS晶体管的漏电流(|Id|)对栅电压(|Vg|)的特性。另外,图3在各种漏极电压(|Vd|)下表示出具有本实施例如SOI结构那样的P沟道MOS晶体管的漏电流(|Id|)对栅电压(|Vg|)的特性。
在与图2对应的比较例中,在上述背景技术的工作中未设置由于引出在半导体层中积累的过剩载流子的体触点。另外,对于与图3对应的本实施例的情况,也未设置这样的体触点。此外,在比较例中,将沟道长度取为2.0μm、将LDD长度取为1.0μ、将沟道宽度取为20μm,在本实施例中,将沟道长度取为3.0μm、将LDD长度取为1.0μ、将沟道宽度取为20μm。
由这些特性图可知,在比较例的情况下,当漏极电压(|Vd|)比较小时,可以得到比本实施例的情况为好的晶体管特性。这是基于N沟道MOS晶体管以迁移率相对高的电子作为多数载流子,基本上比以迁移率相对低的空穴作为多数载流子的P沟道MOS晶体管的性能为高。
但是,在这种电光基板装置实用上可以使用的范围内,漏电压(|Vd|)如增大到某种程度,在比较例中就不能得到良好的晶体管特性。与此相反,在本实施例的情况下,在这种电光基板装置实用上可以使用的范围内,即使漏电压(|Vd|)增大到某种程度也可以得到良好的晶体管特性。特别是本实施例中的TFT30具有SOI结构,所以,与将例如多晶硅或非晶硅作为半导体层使用而构成的MOS晶体管比较,其晶体管的性能可以不变差。并且,在本实施例中,由于是P沟道型,所以,上述空穴的碰撞电离率很小就可以了,如N沟道型的情况那样由上述基板浮置效应引起的寄生双极现象在实用上几乎不会成为问题。
因此,在比较例的情况中,在实践上需要用于引出积累的过剩载流子的体触点,与此相反,在本实施例中则不需要体触点。
此外,在图1所示的本实施例中,特别是与P型的高浓度源区1d连接的源极303由P型导电层构成。因此,在两者间不存在PN结,从而可以得到良好的电连接。同样,与P型的高浓度漏区1e连接的漏极也由P型导电层构成。因此,在两者间不存在PN结,从而可以得到良好的电连接。这样的P型导电层在例如将多晶硅膜等导电层淀积之后,通过离子注入而搀杂为P型,便可比较容易地形成。另外,这样的漏极302和源极303的膜厚例如约为50~500nm。
再有,在本实施例中,作为基板10,使用石英玻璃、玻璃等透明基板,作为像素电极9a,通过使用ITO膜等透明电极,可以构成透过型的电光基板装置,或者通过像素电极9a或像素电极9a和基板10而构成使反射的反射型的电光装置。或者,在本实施例中,作为像素电极9a,通过使用Al膜等反射电极,可以形成反射型的电光基板装置。此外,通过使用半透过半反射电极或半透过半反射片,可以构成可切换反射型和透过型的半透过半反射型的电光装置。
下面,根据附图说明具有如以上那样结构的电光基板装置的本发明的电光装置的实施例。以下的实施例是将本发明的电光装置应用于液晶装置的例子。
(电光装置的总体结构)
先参照图4和图5说明本发明实施例的电光装置的总体结构。这里,以作为电光装置的一例的驱动电路内置型的TFT有源矩阵驱动方式的液晶装置为例进行说明。
图4是将TFT阵列基板与在其上形成的各结构元件一起从对置基板侧看到的平面图,图5是图4的H-H’剖面图。
在图4和图5中,在本实施例的电光装置中,图1所示的电光基板装置200与对置基板20相向配置。
在构成电光基板装置200的基板10与对置基板20之间,封入液晶层50,基板10和对置基板20利用设置在位于图像显示区域10a的周围的密封区域的密封材料52相互粘接。为了将两基板贴合在一起,密封材料52由例如热固化树脂、热和光固化树脂、光固化树脂、紫外线固化树脂等构成,在制造工艺中,在涂布到基板10上之后,通过加热、加热和光照射、光照射、紫外线照射等而使之固化。
在这样的密封材料52中,混合有用于使两基板间的间隔(基板间间隙)为指定值的玻璃纤维或玻璃小珠等间隙材料。即,本实施例的电光装置作为投影仪的光阀用,适合于进行小型放大显示。但是,如果该电光装置是液晶显示器或液晶电视那样进行大型等倍率显示的液晶装置,这样的间隙材料也可以包含在液晶层50中。
在对置基板20的4个角,设置了上下导通材料106,在设置在基板10上的上下导通端子与设置在对置基板20上的对置电极21之间进行电气导通。
在图4和图5中,规定图像显示区域10a的遮光性的边框53与配置了密封材料52的密封区域的内侧平行地设置在对置基板20侧。当然,边框53也可以设置在基板10侧。数据线驱动电路101和外部电路连接端子102沿基板10的一个边被设置在图像显示区域的周边扩展的周边区域中配置了密封材料52的密封区域的外侧部分,扫描线驱动电路104沿着与该边相邻的2个边设置。此外,用于连接在图像显示区域10a的两侧设置了的扫描线驱动电路104间的多条布线105被设置在基板10剩下的一个边上。
在图5中,在基板10上形成像素开关用的TFT及扫描线、数据线等布线之后的像素电极9a上,形成取向膜。另一方面,在对置基板20上,除了对置电极21外,在最上层部分形成取向膜。另外,液晶层50由混合了例如一种或多种向列相液晶的液晶构成,在该一对取向膜之间取指定的取向状态。
在本实施例中,在位于边框53下的基板10上的区域中,设置取样电路118。取样电路118根据从数据线驱动电路101供给的取样电路驱动信号对图像信号线上的图像信号进行取样,并供给数据线。
(电光装置的电路结构和动作)
下面,参照图6说明如上述那样构成的电光装置的电路结构和工作。图6是表示构成电光装置的图像显示区域的形成为矩阵状的多个像素中的各种元件、布线等的等效电路和周边电路的框图。
在图6中,在构成本实施例的电光装置的图像显示区域的形成为矩阵状的多个像素中,分别形成像素电极9a和用于开关控制该像素电极9a的TFT30,供给图像信号的数据线6a与该TFT30的源极电连接。
在图像显示区域10a外的周边区域,数据线6a的一端(在图6中为下端)与由取样电路118中的例如TFT构成的各开关元件的漏极连接。另一方面,图像信号线115通过引线116与取样电路118的TFT的源极连接。与数据线驱动电路101连接的取样电路驱动信号线114与取样电路118的TFT的栅极连接。并且,图像信号线115上的图像信号S1、S2、…、Sn与从数据线驱动电路101通过取样电路驱动信号线114供给取样电路驱动信号相应地由取样电路118进行取样,并供给各数据线6a。
这样,写入到数据线6a的图像信号S1、S2、…、Sn可以按该顺序依次供给各线,也可以对相邻的多条数据线6a相互间供给各组。
另外,扫描线3a与像素开关用的TFT30的栅极电连接,在指定的时刻由扫描线驱动电路104按该顺序将扫描信号G1、G2、…、Gm脉冲式地依次施加到各扫描线3a。像素电极9a与TFT30的漏极电连接,通过将作为开关元件的TFT30关闭该开关一定期间,在指定的时刻写入从数据线6a供给的图像信号S1、S2、…、Sn。通过像素电极9a写入作为电光物质的一例的液晶的指定电平的图像信号S1、S2、…、Sn与在对置基板上形成的对置电极21之间保持一定期间。通过利用所加的电位电平改变分子集合的取向和向序,液晶可以调制光而进行灰度显示。如果是常白模式,根据按各像素单位所加的电压对入射光的透过率将减小,如果是常黑模式,根据按各像素单位所加的电压对入射光的透过率将增加,总体上从电光装置发射出具有与图像信号相应的对比度的光。这里,为了防止所保持的图像信号漏泄,与在像素电极9a和对置电极21之间形成的液晶电容并联地附加了存储电容70。存储电容70在后面所述的像素开关用的TFT30的高浓度漏区1e和恒定电位的电容线300之间通过电介质膜301形成。
在基板10上,除了这些数据线驱动电路101、扫描线驱动电路104和取样电路118等之外,也可以形成先于图像信号分别向多条数据线6a供给指定电压电平的预充电信号的预充电电路和用于检查制造途中或出厂时该电光装置的品质和缺陷等的检查电路等。
(电光装置的像素部的结构)
下面,参照图7~图9说明本实施例的电光装置的像素部的结构。图7是形成了数据线、扫描线和像素电极等的电光装置的相邻的多个像素组的平面图,图8是图7的A-A’剖面图。另外,图9是表示比较例的体触点的1个像素的平面图。再有,在图8中,使各层和各部件在图面上达到可以识别的大小,所以,各层及各部件的缩小比例不同。
在图7中,在电光装置的基板10上,以矩阵状设置了多个透明的像素电极9a(利用虚线9a’表示轮廓),分别沿像素电极9a的纵横边界设置了数据线6a和扫描线3a。
另外,在半导体层1a中与图中右下方的斜线区域所示的沟道区1a’相向地配置扫描线3a,扫描线3a具有栅极的功能。这样,在扫描线3a与数据线6a的交叉点部位,分别设置了扫描线3a作为栅极而与沟道区1a’相向配置的像素开关用的TFT30。
在本实施例中,电容线300如图中粗线所示的那样与扫描线3a的形成区域重叠地形成。更具体而言,电容线300具有沿扫描线3a延伸的本线部、从图7中与数据线6a交叉的各部位沿数据线6a分别向上方突出的突出部和仅仅捆扎与接触孔84对应的部位的捆扎部。
如图7和图8所示,数据线6a通过转接源极303,通过接触孔81和接触孔82与半导体层1a之中高浓度源区1d电连接。另一方面,像素电极9a通过利用由与源极303相同的膜构成的漏极302作为转接层而进行转接,通过接触孔83和85与半导体层1a之中高浓度漏区1e电连接。
这样,通过将漏极302作为转接层利用,即使像素电极9a与构成TFT30的半导体层1a间的层间距离增大到例如约1000nm,也可以避免在两者间用1个接触孔连接的技术上的困难性,并且可以用直径比较小的2个串联的接触孔83和84在两者间良好地连接,从而可以提高像素开口率。特别是如使用这样的转接层,还可以防止接触孔开孔时刻蚀的穿通。同样,通过使用源极303,即使数据线6a与构成TFT30的半导体层1a间的层间距离增大,也可以避免在两者间用1个接触孔连接的技术上的困难性,并且可以用直径比较小的2个串联的接触孔81和82在两者间良好地连接。
如图7和图8所示,漏极302和电容线300通过电介质膜301相向配置,从平面上看在与扫描线3a重叠的区域和与数据线6a重叠的区域构成存储电容70。
即,电容线300延伸为将扫描线3a覆盖住,同时在数据线6a的区域下,具有突出到将漏极302覆盖住的突出部,形成梳齿状。漏极302从扫描线3a与数据线6a的交叉部开始,形成一端沿位于数据线6a的区域下的电容线300的突出部延伸、另一端沿位于扫描线3a的区域上的电容线300延伸到相邻的数据线6a附近的L形状的岛状电容电极。并且,通过电介质膜301在L形状的漏极302与电容线300重叠的区域形成存储电容70。
包含存储电容70的一边的电容电极的漏极302通过接触孔85与像素电极9a连接,并且通过接触孔83与高浓度漏区1e连接,成为像素电极电位。
包含存储电容70的另一边的电容电极的电容线300从配置了像素电极9a的图像显示区域向其周围延伸,与恒压源电连接,成为固定电位。作为恒压源,可以是供给用于将驱动TFT30的扫描信号供给扫描线3a的扫描线驱动电路或控制将图像信号供给数据线6a的取样电路的数据线驱动电路的正电源或负电源的恒压源,也可以是供给对置基板的恒定电位。
存储电容70的电介质膜301由例如膜厚约5~200nm的比较薄的HTO膜(高温氧化膜)、LTO膜(低温氧化膜)等氧化硅膜或氮化硅膜等构成。电介质膜301可以是通过将漏极302的表面氧化而得到的热氧化膜。从增大存储电容70的观点考虑,只要可以充分得到膜厚的可靠性,则电介质膜301越薄越好。
如图8所示,电光装置具有电光基板装置200和与其相向配置的透明的对置基板20。对置基板20由例如玻璃基板或石英基板构成。在基板10上设置了像素电极9a,再在其上侧,设置进行了摩擦处理等指定的取向处理的取向膜16。另外,取向膜16由例如聚酰亚胺膜等有机膜构成。
另一方面,在对置基板20上,遍及其整个面设置了对置电极21,再在其下侧,设置进行了摩擦处理等指定的取向处理的取向膜22。对置电极21由例如ITO膜等透明导电性膜构成。另外,取向膜22由聚酰亚胺膜等有机膜构成。
在基板10上,在与各像素电极9a相邻的位置,设置了开关控制各像素电极9a的像素开关用的TFT30。
在对置基板20上,可以进而设置遮光膜。通过采用这样的结构,可以抑制入射光从对置基板20侧侵入TFT30的半导体层1a的沟道区1a’或低浓度源区1b和低浓度漏区1c。此外,通过用高反射的膜形成入射光照射的面,对置基板上的遮光膜就起着防止电光装置的温度上升的作用。
再有,在本实施例中,可以用由Al膜等构成的遮光性的数据线6a使各像素的遮光区域中沿数据线6a的部分遮住光,通过用遮光性的膜形成电容线300,也可以使沟道区1a’等遮住光。在这样构成的像素电极9a和对置电极21面对面配置的基板10与对置基板20之间,将作为电光物质的一例的液晶封入由密封材料包围的空间,形成液晶层50。液晶层50在未从像素电极9a施加电场的状态下,利用取向膜16和22形成指定的取向状态。液晶层50由混合了例如一种或数种向列液晶的液晶构成。
这里,在本实施例中,特别是设置在各像素中的TFT30是具有SOI结构的P沟道型,所以,上述空穴的碰撞电离率很小就可以了,由基板浮置效应引起的寄生双极现象在实用上几乎不成为问题。因此,如图7所示,可以相对增大各像素的开口区域。
与此相反,在具有用图2说明的SOI结构的N沟道型的TFT的情况下,由于空穴的碰撞电离率大,所以,由基板浮置效应引起的寄生双极现象显著,如图9所示,必须追加形成用于引出积累在沟道区1a’中的过剩载流子的导电层500。因此,由图9可知,借助于采取该体触点的导电层500的存在,不得不缩小图9中用阴影线所示的各像素的开口区域501。
这样,按照本实施例,不需要体触点就可以提高各像素的开口率,同时不会招致各像素的叠层结构和制造工艺的复杂化。因此,利用性能比较高的TFT30可以进行有源矩阵驱动,从而可以进行明亮而高品位的图像显示。
再有,如图4~图6所示,本实施例的电光装置是周边电路内置型,但是,周边电路也可以包含SOI结构的N沟道型的晶体管。并且,最好在这样的N沟道型的晶体管中设置抽取图9所示的过剩载流子的导电层,同时在设置在图像显示区域中的P沟道型的晶体管中,不设置抽取这样的过剩载流子的导电层。如果采用这样的结构,在制作比较电路的面积方面有余量的周边区域中,可以使用包含更高性能的带抽取过剩载流子的导电层的N沟道型的TFT的周边电路进行更强的驱动和控制,所以是很有利的。此外,通过至少一部分用同一工序从同一层形成了构成这样的周边电路的TFT和各像素的TFT30,可以减少装置总体所需要的半导体层数、绝缘膜数和导电层数。
在以上说明的实施例中,通过层叠多个导电层,在沿数据线6a和扫描线3a的区域中将产生台阶差,但是,通过在基板10、第1基底绝缘膜12、第1层间绝缘膜41、第2层间绝缘膜42上开设沟槽,埋入数据线6a等布线及TFT30等,可以进行平坦化处理,也可以通过CMP处理等将第3层间绝缘膜43和第2层间绝缘膜42的上表面的高台阶差进行研磨,或者也可以使用有机SOG形成平坦的面而进行该平坦化处理。
此外,在以上说明的实施例中,像素开关用的TFT30最好如图8所示的那样具有LDD结构,但是,也可以具有未向低浓度源区1b和低浓度漏区1c进行杂质注入的偏移结构,也可以是将由扫描线3a的一部分构成的栅极作为掩模以高浓度注入杂质从而自对准地形成高浓度源区和漏区的自对准型的TFT。另外,在本实施例中,采用将像素开关用的TFT30的栅极在高浓度源区1d和高浓度漏区1e间仅配置1个的单栅极结构,但是,也可以在它们之间配置2个以上的栅极。这样,如果用双栅极或三个栅极以上构成TFT,就可以防止沟道与源区和漏区的接部的漏泄电流,从而可以减小截止时的电流。并且,对于构成周边电路的TFT,同样也可以构成各种TFT。
在以上参照图1~图9说明的各实施例中,可以例如通过设置在基板10的周边部的各向异性导电膜与安装在TAB(Tape AutomtedBonding,带式自动键合)基板上的驱动用LSI进行电连接和机械连接,取代将数据线驱动电路101和扫描线驱动电路104设置在TFT阵列基板10上。另外,在入射对置基板20的投射光侧和出射基板10的出射光侧,分别根据例如TN(Twisted Nematic,扭曲向列)模式、VA(Vertically Aligned,垂直取向)模式、PDLC(PolymerDispersed Liquid Crystal,高分子分散的液晶)模式等工作模式或常白模式/常黑模式的不同而在指定的方向配置偏振膜、延迟膜、偏振片等。
以上说明的各实施例的电光装置应用于投影仪,所以,3个电光装置分别作为RGB用的光阀使用,通过RGB色分解用的分色镜分解的各色的光作为投射光分别入射到各光阀上。因此,在各实施例中,在对置基板20上不设置滤色片。但是,在与对置基板上未形成遮光膜的像素电极9a相向的指定区域中,也可以在对置基板20上与其保护膜一起形成RGB的滤色片。这样,对于投影仪以外的直视型或反射型的彩色电光装置,可以应用各实施例的电光装置。另外,也可以在对置基板20上形成与像素一一对应的微透镜。或者,也可以在与TFT阵列基板10上的RGB相向的像素电极9a下用彩色抗蚀剂等形成滤色片层。这样,通过提高入射光的聚光效率,可以实现明亮的电光装置。此外,也可以通过在对置基板20上淀积几层折射率不同的干涉层,利用光的干涉,形成产生RGB色的分色滤光片。按照该带分色滤光片的对置基板,可以实现更明亮的彩色电光装置。
(电子装置的实施例)
下面,参照图10和图11说明将以上详细说明了的电光装置作为光阀使用的电子装置的一例的投射型彩色显示装置的实施例。
首先,参照图10的框图说明本实施例的投射型彩色显示装置的电路结构。再有,图10表示投射型彩色显示装置中的3个光阀中的1个光阀的电路结构。这3个光阀基本上都具有相同的结构,所以,这里对1个光阀的电路结构的部分进行说明。但是,严格地讲,在3个光阀中,输入信号各不相同(即,由R用、G用、B用的信号分别进行驱动),此外,在G用的光阀的电路结构中,与R用和B用的情况相比,为了使图像反转进行显示,使图像信号的顺序在各场或帧内反转或者使水平或垂直扫描方向反转,在这些方面它们也是不同的。
在图10中,投射型彩色显示装置具有显示信息输出源1000、显示信息处理电路1002、驱动电路1004、液晶装置100、时钟发生电路1008和电源电路1010。显示信息输出源1000包含ROM(只读存储器)、RAM(随机存取存储器)、光盘装置等存储器和使图像信号调谐并输出的调谐电路等,根据来自时钟发生电路1008的时钟信号向显示信息处理电路1002输出指定格式的图像信号等显示信息。显示信息处理电路1002包含放大/极性反转电路、相展开电路、旋转电路、灰度系数校正电路、箝位电路等众所周知的各种处理电路,从根据时钟信号而输入的显示信息顺序生成数字信号,并与时钟信号CLK一起向驱动电路1004输出。驱动电路1004驱动液晶装置100。电源电路1010向上述各电路供给指定电源。另外,在构成液晶装置100的TFT阵列基板上可以装载驱动电路1004,此外,也可以装载显示信息处理电路1002。
下面,参照图11说明本实施例的投射型彩色显示装置的整体结构特别是光学结构。这里,图11是投射型彩色显示装置的图解式剖面图。
在图11中,作为本实施例的投射型彩色显示装置的一例的液晶投影仪1100准备了3个包含在TFT阵列基板上装载了上述驱动电路1004的液晶装置100的液晶模块,分别构成作为RGB用的光阀100R、100G和100B使用的投影仪。在液晶投影仪1100中,从金属卤化物灯等白色光源的灯单元1102发射出投射光时,由3个反射镜1106和2个分色镜1108分为与RGB的3原色对应的光成分R、G、B,并分别导入与各色对应的光阀100R、100G和100B。此时,为了防止长的光路引起的光损失,特别是B光通过由入射透镜1122、中继透镜1123和出射透镜1124构成的中继透镜系统1121而被导入。并且,与分别由光阀100R、100G和100B调制的3原色对应的光成分由分色棱镜1112再次合成之后,通过投射透镜1114,作为彩色图像投射到屏幕1120上。
(基板装置的制造方法)
下面,参照图12~图15说明适合于上述实施例的电光装置使用的基板装置的制造方法的实施例。这里,图12是表示基板装置的接触孔附近的情况的剖面图,图13是用与图12对应的剖面表示基板装置的制造方法的工序图。另外,图14和图15分别是表示接触孔的形状的其他具体例的剖面图。如图12所示,本实施例是关于在基板装置的基板600上通过层间绝缘膜610在具有指定平面图形的第1导电层601上形成具有指定平面图形的第2导电层602、并通过在层间绝缘膜610上开设的接触孔611将两导电膜电连接的工序。
在图12中,作为本发明的「孔」的一例的接触孔611被开设成贯通层间绝缘膜610的孔。另外,接触孔611的形状是其平面形状为正方形或长方形或者多边形的棱柱状、圆柱状等柱状的形状。
图中,用箭头所示的离子路径620表示通过离子注入工序使第2导电层602实现低电阻化时注入的离子的路径。在本实施例中,离子路径620特别相对于接触孔611的中心线倾斜一个指定角度X。
在本实施例中,当设接触孔611的直径为a、接触孔611的深度为e、第2导电层602的膜厚为c时,则指定角度X被特别设定为满足0<X≤tan-1{(a-2c)/2e}。这里,由于指定角度X被设定为0<X,所以,可以将离子注入到在接触孔611的侧面上形成的第2导电层部分602s中。而且,由于设定为满足X≤tan-1{(a-2c)/2e},所以,也可以将离子注入到在接触孔611的底面上形成的第2导电层部分602b的中央。
即,在图12所示的状态下,可以将离子注入到在接触孔611的右侧的侧面上形成的第2导电层部分602s中,同时也可以将离子注入到在接触孔611的底面的右半部形成的第2导电层部分602b中。并且,如果以该状态为基准使离子路径620的倾斜左右反过来,就可以将离子注入到在接触孔611的左侧的侧面上形成的第2导电层部分602s中,同时可以将离子注入到在接触孔611的底面的左半部形成的第2导电层部分602b中。此外,在图12中,如果包含与纸面垂直的方位在内使离子路径620向四周方向倾斜,则可以将离子注入到在接触孔611的全部侧面上形成的第2导电层部分602s中,同时,可以将离子注入到在接触孔611的整个底面上形成的第2导电层部分602b中。这样,通过使离子注入工序的离子路径620倾斜的方位例如包围接触孔611的中央适当地改变为三方、四方、八方、全方位等,便可使在接触孔611内离子注入的区域成为底面和侧面的全部区域。
下面,沿着图13的工序图说明包含如图12所示的结构的基板装置的制造方法。
如图13(a)所示,先在基板600上形成由搀杂硅等构成的第1导电层601。这里,在利用例如CVD法、溅射法、贴合法等在基板600的整个面上形成导电膜之后,利用光刻法和刻蚀法等构制图形,从而形成指定图形的第1导电层601。或者,也可以通过利用离子注入法等使单晶硅膜、多晶硅膜等半导体层的一部分实现低电阻化后,形成第1导电层601。
然后,如图13(b)所示,在形成了第1导电层601的基板600的整个面上形成层间绝缘膜610。这里,使用例如常压或减压CVD法或TEOS气体等形成由NSG、PSG、BSG、BPSG等硅酸盐玻璃膜、氮化硅膜或氧化硅膜等构成的层间绝缘膜610。
然后,如图13(c)所示,在层间绝缘膜610上开设接触孔611。这里,通过使用例如指向性强的干法刻蚀开设具有与基板面垂直的侧面的柱状的接触孔611。这时,也可以在基板600上的其他区域同时开设其他的接触孔。
其次,如图13(d)所示,在开设了接触孔611的层间绝缘膜610上,利用CVD法、溅射法等形成例如多晶硅膜等成为第2导电层602的材料膜。然后,在该材料膜的构图和形成层的前后,按离子路径620a通过离子注入工序如其注入路径所示的那样将离子注入该材料膜中,实现低电阻化。例如,在图12所示的接触孔611的直径a为1000nm、接触孔611的深度e为400nm、第2导电层602的膜厚c为150nm时,如果使用乙硼烷气体以约25KeV的加速度并且以约1015/cm2的比较高的浓度的剂量注入B(硼),便可在第2导电层602中得到无不均匀性的良好的导电性。
另外,作为第2导电层602的材料膜,可以使用未搀杂硅膜,也可以使用在成膜的同时导入离子的搀杂硅膜。在后者的情况中,通过离子注入工序可以形成具有更低的电阻或所希望的电阻值的第2导电层602。另外,作为注入的离子,可以根据材料膜的种类和第1导电层601是由P+型构成还是由N+型构成等而适当地加以选择,不限于B(硼),也可以是P(磷)等。
如上所述,在本实施例中,特别是在该离子注入工序中,以指定角度X倾斜地进行离子的注入。结果,在图13(d)中,可以将离子注入到在接触孔611的右侧侧面上形成的第2导电层部分602s和在底面的右半部形成的第2导电层部分602b中。但是,这时由于在接触孔611的口侧的边缘形成的第2导电层部分602a部分地妨碍离子路径620a,所以,在图13(d)中,不能将离子注入到在接触孔611的左侧侧面上形成的第2导电层部分602s和在底面的左半部形成的第2导电层部分602b中。
因此,如图13(e)所示,改变使离子的注入倾斜的方位,继续进行离子注入工序。这样,便可将离子注入到在接触孔611的左侧侧面上形成的第2导电层部分602s和在底面的左半部形成的第2导电层部分602b中。同样,通过适当地改变使离子的注入倾斜的方位,继续进行离子注入工序,便可形成在接触孔611的全部侧面上形成的第2导电层部分602s和在全部底面上形成的第2导电层部分602b。
如上所述,按照本实施例的制造方法,可以比较容易地使接触孔611内的材料膜实现低电阻化,形成第2导电层602。其结果是,可通过接触孔611使第1导电层601与第2导电层602良好地电连接,从而可以在基板600上构成包含第1导电层601和第2导电层602的电子元件或电子电路。
在本制造方法中,在图13(c)的工序中使用干法刻蚀开设柱状的接触孔611,但是,也可以如图14所示的那样,通过使用湿法刻蚀在基板上开设倒圆锥台状或棱锥台状的接触孔611’。或者,也可以如图15所示的那样,通过将湿法刻蚀和干法刻蚀按该顺序组合使用,在基板上开设由倒圆锥台状或棱锥台状的第1接触孔部分611a和柱状的第2接触孔部分611b构成的接触孔611”。
在图14的情况中,当设接触孔611’的底面的直径为a、接触孔611’的口侧的边缘的直径为d、接触孔611’的深度为e、第2导电层602’的膜厚为c时,则特别是在如图13(d)和(e)所示的离子注入工序中使离子路径620’倾斜的指定角度X被设定为满足0≤X≤tan-1{(d-a)/2e}。这样,由于指定角度X被设定为0≤X,所以,可以将离子注入到在接触孔611’的侧面上形成的材料膜部分中。特别是因为在接触孔611’的侧面上有倾斜,所以,根据其倾斜的程度,即使X=0,也可以将离子注入到在接触孔611’的侧面上形成的材料膜部分中。而且,由于满足X≤tan-1{(d-a)/2e},所以,也可以将离子注入到接触孔611’的底面的中央。因此,与参照图13(d)和(e)说明的情况一样,通过使离子注入的倾斜的方位为多个方位,便可将离子注入到接触孔611’的底面和侧面的几乎全部区域或全部区域中。
在该具体例的情况下,例如接触孔611’的底面的直径a为1000nm、接触孔611’的口侧的边缘的直径d为3000nm、接触孔611’的深度e为400nm、第2导电层602’的膜厚c为150nm时,如果使用乙硼烷气体以约25KeV的加速度并且以约1015/cm2的比较高的浓度的剂量注入B(硼),在第2导电层602’中便可得到无不均匀性的良好的导电性。
在图15的情况中,当设第2接触孔部分611b的直径为a、第1接触孔部分611a的口侧的边缘的直径为d、第1接触孔部分611a的深度为e、第2接触孔部分611b的深度为e、第2导电层602”的膜厚为c时,则在如图13(d)和(e)所示的离子注入工序中使离子路径620”倾斜的指定角度X被设定为满足0<X≤(a-2c)/2(csinY+b-c)(其中,Y=tan-1{(d-a)/2e})。这样,由于指定角度X被设定为0<X,所以,可以将离子注入到在第1接触孔部分611a和第2接触孔部分611b的侧面上形成的材料膜部分中。而且,由于满足X≤(a-2c)/2(csinY+b-c),所以,可以将离子注入到第2接触孔部分611b的底面的中央。因此,与参照图13(d)和(e)说明的情况一样,通过使离子注入的倾斜的方位为多个方位,便可将离子注入到接触孔611”的底面和侧面的几乎全部区域或全部区域中。
在该具体例的情况下,例如第2接触孔部分611b的直径a为1000nm、第1接触孔部分611a的口侧的边缘的直径d为3000nm、第1接触孔部分611a的深度e为400nm、第2接触孔部分611b的深度b为400nm、第2导电层602”的膜厚c为150nm时,如果使用乙硼烷气体以约25KeV的加速度并且以约1015/cm2的比较高的浓度的剂量注入B(硼),便可在第2导电层602”中得到无不均匀性的良好的导电性。
以上参照图12~图15说明的基板装置的制造方法如图1和图8所示的那样,也可以应用于包含将漏极302与半导体层1a的高浓度漏区1e连接的工序或将源极303与半导体层1a的高浓度源区1d连接的工序的电光装置的制造方法。这时,可以使参照图1~图9说明的漏极302或源极303与第2导电层602对应地、使参照图1~图9说明的半导体层1a与第1导电层601对应地进行制造。
本发明不限于上述各实施例,在不违反从权利要求的范围和全部说明书读出的发明主旨或思想的范围内可以适当地变更,伴有这种变更的电光基板装置及其制造方法、电光装置、电子装置和基板装置的制造方法也包含在本发明的技术范围内。

Claims (30)

1.一种电光基板装置,其特征在于:
在基板上具有绝缘体层;在该绝缘体层上形成的包含P型的源区和P型的漏区以及沟道区的N型的单晶半导体层;在上述沟道区的上述单晶半导体层上通过栅绝缘膜形成的栅极;与该栅极连接的扫描线;与上述源区和上述漏区中的一方连接的数据线;以及与上述源区和上述漏区中的另一方连接的像素电极,由上述单晶半导体层、上述栅绝缘膜和上述栅极构成开关控制上述像素电极的P沟道型晶体管。
2.如权利要求1所述的电光基板装置,其特征在于:
上述晶体管由P沟道MOS(金属-氧化物-硅)型晶体管构成。
3.如权利要求1所述的电光基板装置,其特征在于:
进而具有在上述栅极上形成的层间绝缘膜;在该层间绝缘膜上形成的、并且与上述源区连接的由P型导电层构成的源极;在该层间绝缘膜上形成的、并且与上述漏区连接的由P型导电层构成的漏极,上述数据线转接上述源极和上述漏极中的一方而与上述源区和上述漏区中的一方连接,上述像素电极转接上述源极和上述漏极中的另一方而与上述源区和上述漏区中的另一方连接。
4.如权利要求3所述的电光基板装置,其特征在于:
上述P型导电层是在淀积导电层后利用离子注入技术搀杂为P型的。
5.如权利要求3所述的电光基板装置,其特征在于:上述源极通过在上述层间绝缘膜上开设的接触孔与上述源区连接,上述漏极通过在上述层间绝缘膜上开设的接触孔与上述漏区连接。
6.如权利要求1所述的电光基板装置,其特征在于:
在上述基板上进而具有从下侧覆盖上述沟道区的下侧遮光膜,上述绝缘体层在上述下侧遮光膜上形成。
7.如权利要求1所述的电光基板装置,其特征在于:
对面向上述绝缘体层的上述单晶半导体层一侧的表面进行CMP(Chemical Mechanical Polishing,化学机械抛光)处理。
8.如权利要求1所述的电光基板装置,其特征在于:
上述基板由石英玻璃构成。
9.如权利要求1所述的电光基板装置,其特征在于:
上述基板由玻璃构成。
10.如权利要求1所述的电光基板装置,其特征在于:
上述像素电极由透明电极构成。
11.如权利要求1所述的电光基板装置,其特征在于:
上述像素电极由反射电极构成。
12.如权利要求1所述的电光基板装置,其特征在于:
进而在形成上述基板上的上述像素电极的图像显示区域的周边具有周边电路,该周边电路包含N沟道型晶体管,在该N沟道型晶体管上设置了抽取在其半导体层上积累的载流子的导电层,在上述图像显示区域设置的上述P沟道型晶体管上未设置抽取在该半导体层上积累的载流子的导电层。
13.如权利要求1所述的电光基板装置,其特征在于:
在上述基板上进而具有将上述源区和上述漏区中的另一方与上述像素电极转接的同时,包含像素电位侧电容电极的中间导电层;以及包含通过电介质膜与该像素电位侧电容电极相向配置的固定电位侧电容电极的电容线,由上述像素电位侧电容电极和上述固定电位侧电容电极构成与上述像素电极连接的存储电容,上述电容线和上述中间导电层中至少一方由导电性的遮光膜构成,在上述基板上,包含从上侧覆盖上述沟道区的部分。
14.如权利要求13所述的电光基板装置,其特征在于:
上述存储电容从平面上看至少部分地设置在与上述扫描线重叠的区域。
15.如权利要求13所述的电光基板装置,其特征在于:
上述存储电容从平面上看至少部分地设置在与上述数据线重叠的区域。
16.一种电光装置,其特征在于:
具有权利要求1~15中的任一项所述的电光基板装置;与该电光基板装置相向配置的对置基板;以及被夹持于该对置基板与上述电光基板装置之间的电光物质。
17.一种电子装置,其特征在于:
具有权利要求16所述的电光装置。
18.一种制造在权利要求5中所述的电光基板装置的电光基板装置的制造方法,其特征在于:
包括在上述单晶半导体层上形成上述层间绝缘膜的第1成膜工序;对上述层间绝缘膜开设上述接触孔的开孔工序;在开设了上述接触孔的层间绝缘膜上形成作为上述P型导电层的指定种类的材料膜的第2成膜工序;以及通过对该形成的材料膜利用离子注入技术注入离子而形成上述P型导电层的离子注入工序,在上述离子注入工序中,上述离子的注入,是相对于上述接触孔的中心线倾斜一个指定角度X进行的,以便将上述离子注入到在上述接触孔的侧面形成的上述材料膜部分中,并且该指定角度X设定在上述离子能注入到在上述接触孔的底面形成的上述材料膜部分中的范围内。
19.如权利要求18所述的电光基板装置的制造方法,其特征在于:
在上述离子注入工序中,上述离子的注入,是相对于上述接触孔的中心线在其前后或同时在多个方位倾斜一个上述指定角度X进行的,上述指定角度X,对于上述多个方位中的每一个设定在上述离子能注入到位于上述接触孔的底面中央的上述材料膜部分中的范围内。
20.如权利要求18所述的电光基板装置的制造方法,其特征在于:
在上述开孔工序中,上述接触孔被开设成柱状,在上述离子注入工序中,当设上述接触孔的直径为a、上述接触孔的深度为e、上述材料膜的膜厚为c时,则上述指定角度X被设定为满足下式:
0<X≤tan-1{(a-2c)/2e}
21.如权利要求18所述的电光基板装置的制造方法,其特征在于:
在上述开孔工序中,上述接触孔被开设成从上述层间绝缘膜侧向上述导电层侧扩展的圆锥台状或棱锥台状,在上述离子注入工序中,当设上述接触孔的底面的直径为a、上述接触孔的口侧边缘的直径为d、上述接触孔的深度为e、上述材料膜的膜厚为c时,则上述指定角度X被设定为满足下式:
0≤X≤tan-1{(d-a)/2e}
22.如权利要求18所述的电光基板装置的制造方法,其特征在于:
在上述开孔工序中,上述接触孔被开设成由从上述层间绝缘膜侧向上述导电层侧扩展而被开设成圆锥台状或棱锥台状的第1接触孔部分和从该第1部分的底部连续地被开设成柱状的第2接触孔部分构成,在上述离子注入工序中,当设上述第2接触孔部分的直径为a、上述第1接触孔部分的口侧边缘的直径为d、上述第1接触孔部分的深度为e、上述第2接触孔部分的深度为b、上述材料膜的膜厚为c时,则上述指定角度X被设定为满足下式:
0<X≤(a-2c)/2(csinY+b-c)
其中,Y=tan-1{(d-a)/2e}
23.一种制造基板装置的制造方法,该基板装置具有在基板上开设了孔的层间绝缘膜和在该层间绝缘膜上形成的同时设置在上述孔内的导电层,由由该导电层在上述基板上构成电子元件或电子电路的至少一部分,其特征在于:
包括对上述层间绝缘膜开设上述孔的工序;在开设了上述孔的层间绝缘膜上形成作为上述导电层的指定种类的材料膜的工序;以及通过对该形成了的材料膜利用离子注入技术注入离子而形成上述导电层的离子注入工序,在上述离子注入工序中,上述离子的注入,相对于上述孔的中心线倾斜一个指定角度X进行,以便将上述离子注入到在上述孔的侧面形成的上述材料膜部分中,并且,该指定角度X设定在上述离子能注入到在上述孔的底面形成的上述材料膜部分中的范围内。
24.如权利要求23所述的基板装置的制造方法,其特征在于:
上述基板装置进而具有在上述基板上通过上述孔与上述导电层连接的其他导电层,进而包括在上述其他导电层上形成上述层间绝缘膜的工序。
25.如权利要求23所述的基板装置的制造方法,其特征在于:
在开设上述孔的工序中,上述孔不贯通上述层间绝缘膜,而形成洼状或凹状。
26.如权利要求23所述的基板装置的制造方法,其特征在于:
在上述离子注入工序中,上述离子的注入,是相对于上述孔的中心线在其前后或同时在多个方位倾斜一个上述指定角度X进行的,上述指定角度X对于上述多个方位中的每一个设定在上述离子能注入到位于上述孔的底面中央的上述材料膜部分中的范围内。
27.如权利要求23所述的基板装置的制造方法,其特征在于:
在开设上述孔的工序中,上述孔被开设成柱状,在上述离子注入工序中,当设上述孔的直径为a、上述孔的深度为e、上述材料膜的膜厚为c时,则上述指定角度X被设定为满足下式:
0<X≤tan-1{(a-2c)/2e}
28.如权利要求23所述的基板装置的制造方法,其特征在于:
在开设上述孔的工序中,上述孔被开设成从上述层间绝缘膜侧向上述导电层侧扩展的圆锥台状或棱锥台状,在上述离子注入工序中,当设上述孔的底面的直径为a、上述孔的口侧边缘的直径为d、上述孔的深度为e、上述材料膜的膜厚为c时,则上述指定角度X被设定为满足下式:
0<X≤tan-1{(d-a)/2e}
29.如权利要求23所述的基板装置的制造方法,其特征在于:
在开设上述孔的工序中,上述孔被开设成由从上述层间绝缘膜侧向上述导电层侧扩展而被开设成圆锥台状或棱锥台状的第1孔部分和从该第1部分的底部连续地被开设成柱状的第2孔部分构成,在上述离子注入工序中,当设上述第2孔部分的直径为a、上述第1孔部分的口侧边缘的直径为d、上述第1孔部分的深度为e、上述第2孔部分的深度为b、上述材料膜的膜厚为c时,则上述指定角度X被设定为满足下式:
0<X≤(a-2c)/2(csinY+b-c)
其中,Y=tan-1{(d-a)/2e}
30.如权利要求23所述的基板装置的制造方法,其特征在于:
在上述离子注入工序中,上述离子的注入是使包含多晶硅而成的上述材料膜成为由P型的搀杂多晶硅构成的上述导电层而进行的。
CNB021077975A 2001-03-23 2002-03-22 电光基板装置及其制造方法、电光装置、电子装置 Expired - Fee Related CN1255879C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2001085750 2001-03-23
JP85750/01 2001-03-23
JP2002014607A JP2002353245A (ja) 2001-03-23 2002-01-23 電気光学基板装置及びその製造方法、電気光学装置、電子機器、並びに基板装置の製造方法
JP14607/02 2002-01-23

Publications (2)

Publication Number Publication Date
CN1378290A true CN1378290A (zh) 2002-11-06
CN1255879C CN1255879C (zh) 2006-05-10

Family

ID=26611952

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021077975A Expired - Fee Related CN1255879C (zh) 2001-03-23 2002-03-22 电光基板装置及其制造方法、电光装置、电子装置

Country Status (5)

Country Link
US (2) US6605827B2 (zh)
JP (1) JP2002353245A (zh)
KR (1) KR100550693B1 (zh)
CN (1) CN1255879C (zh)
TW (1) TW536831B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101308275B (zh) * 2003-12-08 2010-12-01 夏普株式会社 液晶显示装置及其制造方法
CN104377166A (zh) * 2013-08-16 2015-02-25 三星显示有限公司 薄膜晶体管阵列基板及其制造方法以及显示装置
WO2017016009A1 (zh) * 2015-07-29 2017-02-02 武汉华星光电技术有限公司 一种薄膜晶体管的控制电路
CN106920804A (zh) * 2017-04-28 2017-07-04 厦门天马微电子有限公司 一种阵列基板、其驱动方法、显示面板及显示装置
CN107611163A (zh) * 2017-09-21 2018-01-19 京东方科技集团股份有限公司 一种oled显示基板及其制作方法和显示装置
CN107797344A (zh) * 2017-11-14 2018-03-13 京东方科技集团股份有限公司 阵列基板、显示面板及其制造方法
CN112018130A (zh) * 2019-05-29 2020-12-01 群创光电股份有限公司 电子装置

Families Citing this family (177)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0125323D0 (en) 2001-10-23 2001-12-12 Wright Carson A cover for a head of a putter golf club
JP2004096079A (ja) * 2002-07-11 2004-03-25 Sharp Corp 光電変換装置、画像読取装置および光電変換装置の製造方法
JP4019868B2 (ja) * 2002-09-11 2007-12-12 セイコーエプソン株式会社 電気光学装置及び電子機器
US7902062B2 (en) * 2002-11-23 2011-03-08 Infineon Technologies Ag Electrodepositing a metal in integrated circuit applications
JP3767590B2 (ja) * 2002-11-26 2006-04-19 セイコーエプソン株式会社 電気光学装置及びその製造方法並びに電子機器
KR100542986B1 (ko) * 2003-04-29 2006-01-20 삼성에스디아이 주식회사 박막 트랜지스터, 상기 박막 트랜지스터 제조 방법 및 이를 이용한 표시장치
US20040218133A1 (en) * 2003-04-30 2004-11-04 Park Jong-Wan Flexible electro-optical apparatus and method for manufacturing the same
US7592239B2 (en) * 2003-04-30 2009-09-22 Industry University Cooperation Foundation-Hanyang University Flexible single-crystal film and method of manufacturing the same
TWI225705B (en) * 2003-05-02 2004-12-21 Toppoly Optoelectronics Corp Electrostatic discharge protection device and manufacturing method thereof
KR100543004B1 (ko) 2003-09-18 2006-01-20 삼성에스디아이 주식회사 평판표시장치
KR100741966B1 (ko) * 2004-01-27 2007-07-23 삼성에스디아이 주식회사 유기전계발광 표시장치 및 그의 제조방법
JP4211674B2 (ja) 2004-05-12 2009-01-21 セイコーエプソン株式会社 半導体装置及びその製造方法、電気光学装置及びその製造方法、並びに電子機器
JP2006032542A (ja) * 2004-07-14 2006-02-02 Seiko Instruments Inc 半導体装置の製造方法
JP2006330130A (ja) * 2005-05-24 2006-12-07 Mitsubishi Electric Corp 液晶表示装置およびその製造方法
KR100741976B1 (ko) * 2005-08-25 2007-07-23 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
EP1837917A1 (en) * 2006-03-21 2007-09-26 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device
EP1837900A3 (en) * 2006-03-21 2008-10-15 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device
TWI416738B (zh) * 2006-03-21 2013-11-21 Semiconductor Energy Lab 非揮發性半導體記憶體裝置
US7554854B2 (en) * 2006-03-31 2009-06-30 Semiconductor Energy Laboratory Co., Ltd. Method for deleting data from NAND type nonvolatile memory
US8022460B2 (en) * 2006-03-31 2011-09-20 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device
KR100878284B1 (ko) * 2007-03-09 2009-01-12 삼성모바일디스플레이주식회사 박막트랜지스터와 그 제조 방법 및 이를 구비한유기전계발광표시장치
JP4324685B2 (ja) * 2007-03-29 2009-09-02 Okiセミコンダクタ株式会社 紫外線受光素子およびその製造方法、並びに紫外線量測定装置
US20080284934A1 (en) * 2007-05-18 2008-11-20 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US8076664B2 (en) 2007-12-20 2011-12-13 Intel Corporation Phase change memory with layered insulator
TWI384532B (zh) * 2008-11-24 2013-02-01 Ind Tech Res Inst 具導通孔的電子元件及薄膜電晶體元件的製造方法
KR101232736B1 (ko) * 2009-10-01 2013-02-13 엘지디스플레이 주식회사 어레이 기판
EP2486595B1 (en) 2009-10-09 2019-10-23 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US9227243B2 (en) 2009-12-08 2016-01-05 Baker Hughes Incorporated Method of making a powder metal compact
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
KR20120050780A (ko) * 2010-11-11 2012-05-21 삼성모바일디스플레이주식회사 액정 표시 패널 및 그 제조 방법
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US10297580B2 (en) * 2012-12-22 2019-05-21 Monolithic 3D Inc. 3D semiconductor device and structure
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US8674470B1 (en) * 2012-12-22 2014-03-18 Monolithic 3D Inc. Semiconductor device and structure
US11961827B1 (en) 2012-12-22 2024-04-16 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
JP6226683B2 (ja) * 2013-10-09 2017-11-08 キヤノン株式会社 撮像装置
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US9935127B2 (en) 2015-07-29 2018-04-03 Wuhan China Star Optoelectronics Technology Co., Ltd. Control circuit of thin film transistor
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
CN115942752A (zh) 2015-09-21 2023-04-07 莫诺利特斯3D有限公司 3d半导体器件和结构
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
CN105374882A (zh) * 2015-12-21 2016-03-02 武汉华星光电技术有限公司 一种低温多晶硅薄膜晶体管及其制备方法
CN105655293B (zh) * 2016-01-12 2019-06-21 重庆京东方光电科技有限公司 阵列基板及其制作方法和显示装置
CN113809138A (zh) * 2016-09-21 2021-12-17 索尼半导体解决方案公司 显示装置和电子设备
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
KR20200110573A (ko) * 2019-03-15 2020-09-24 삼성디스플레이 주식회사 표시 장치
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures
CN112864233B (zh) * 2019-11-12 2023-04-07 群创光电股份有限公司 电子装置
KR20210111983A (ko) * 2020-03-04 2021-09-14 주식회사 디비하이텍 Esd 보호소자 및 제조방법
KR20210149960A (ko) 2020-06-02 2021-12-10 삼성디스플레이 주식회사 표시 장치

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2775990B2 (ja) * 1990-05-08 1998-07-16 松下電器産業株式会社 半導体装置の製造方法
US5854494A (en) * 1991-02-16 1998-12-29 Semiconductor Energy Laboratory Co., Ltd. Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors
JP2653572B2 (ja) * 1991-06-17 1997-09-17 シャープ株式会社 アクティブマトリクス基板の製造方法
US5177030A (en) * 1991-07-03 1993-01-05 Micron Technology, Inc. Method of making self-aligned vertical intrinsic resistance
JP3155040B2 (ja) 1991-10-23 2001-04-09 セイコーインスツルメンツ株式会社 半導体装置
JP2850072B2 (ja) * 1992-05-13 1999-01-27 セイコーインスツルメンツ株式会社 半導体装置
JP2920580B2 (ja) * 1992-08-19 1999-07-19 セイコーインスツルメンツ株式会社 半導体装置
US5858845A (en) * 1994-09-27 1999-01-12 Micron Technology, Inc. Electrically conductive substrate interconnect continuity region and method of forming same with an angled implant
US5334862A (en) * 1993-08-10 1994-08-02 Micron Semiconductor, Inc. Thin film transistor (TFT) loads formed in recessed plugs
JP3535542B2 (ja) * 1993-09-22 2004-06-07 エルジイ・セミコン・カンパニイ・リミテッド 半導体メモリ装置及びその製造方法
JP3214202B2 (ja) * 1993-11-24 2001-10-02 ソニー株式会社 表示素子基板用半導体装置
JPH07146489A (ja) * 1993-11-26 1995-06-06 Fujitsu Ltd 液晶表示装置
JP3603968B2 (ja) * 1994-03-24 2004-12-22 シャープ株式会社 薄膜トランジスタおよびその製造方法
JP3402400B2 (ja) * 1994-04-22 2003-05-06 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
JP3219674B2 (ja) * 1995-03-09 2001-10-15 キヤノン株式会社 液晶表示装置
JPH09115866A (ja) * 1995-10-17 1997-05-02 Mitsubishi Electric Corp 半導体装置の製造方法
KR100195246B1 (ko) * 1996-09-13 1999-06-15 윤종용 Sog를 이용한 반도체장치에서의 콘택홀 제조방법
US6066860A (en) * 1997-12-25 2000-05-23 Seiko Epson Corporation Substrate for electro-optical apparatus, electro-optical apparatus, method for driving electro-optical apparatus, electronic device and projection display device
JP3980167B2 (ja) * 1998-04-07 2007-09-26 株式会社日立製作所 Tft電極基板
JP4030193B2 (ja) * 1998-07-16 2008-01-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000111952A (ja) * 1998-10-07 2000-04-21 Sony Corp 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法
JP3826618B2 (ja) * 1999-05-18 2006-09-27 ソニー株式会社 液晶表示装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101308275B (zh) * 2003-12-08 2010-12-01 夏普株式会社 液晶显示装置及其制造方法
CN104377166A (zh) * 2013-08-16 2015-02-25 三星显示有限公司 薄膜晶体管阵列基板及其制造方法以及显示装置
CN104377166B (zh) * 2013-08-16 2019-03-26 三星显示有限公司 薄膜晶体管阵列基板及其制造方法以及显示装置
WO2017016009A1 (zh) * 2015-07-29 2017-02-02 武汉华星光电技术有限公司 一种薄膜晶体管的控制电路
CN106920804A (zh) * 2017-04-28 2017-07-04 厦门天马微电子有限公司 一种阵列基板、其驱动方法、显示面板及显示装置
CN106920804B (zh) * 2017-04-28 2020-03-24 厦门天马微电子有限公司 一种阵列基板、其驱动方法、显示面板及显示装置
US11088175B2 (en) 2017-04-28 2021-08-10 Xiamen Tianma Micro-Electronics Co., Ltd. Display panel, method for driving the same, and display device
CN107611163A (zh) * 2017-09-21 2018-01-19 京东方科技集团股份有限公司 一种oled显示基板及其制作方法和显示装置
CN107797344A (zh) * 2017-11-14 2018-03-13 京东方科技集团股份有限公司 阵列基板、显示面板及其制造方法
CN112018130A (zh) * 2019-05-29 2020-12-01 群创光电股份有限公司 电子装置

Also Published As

Publication number Publication date
CN1255879C (zh) 2006-05-10
KR20020075286A (ko) 2002-10-04
TW536831B (en) 2003-06-11
US6605827B2 (en) 2003-08-12
KR100550693B1 (ko) 2006-02-08
US20020153569A1 (en) 2002-10-24
JP2002353245A (ja) 2002-12-06
US6927088B2 (en) 2005-08-09
US20030180979A1 (en) 2003-09-25

Similar Documents

Publication Publication Date Title
CN1255879C (zh) 电光基板装置及其制造方法、电光装置、电子装置
CN1244890C (zh) 电光装置及其制造方法和电子装置
CN1154012C (zh) 电光学装置及其制造方法和电子机器
CN1205503C (zh) 基板装置、电光学装置及其制造方法和电子仪器
CN2687713Y (zh) 电光装置和电子设备
CN1174274C (zh) 电光装置、其制造方法和电子设备
CN1162744C (zh) 电光装置
CN1143370C (zh) 半导体装置、电光装置用基板、电光装置、电子装置以及投射型显示装置
CN1229668C (zh) 基板装置、它的检测方法、电光器件及其制造方法
CN1232869C (zh) 电光装置和电子仪器
CN1207777C (zh) 半导体基片制造方法、半导体基片、电光学装置及电子设备
CN1204441C (zh) 电光装置及其制造方法和投射型显示装置、电子装置
CN1291273C (zh) 电光装置及电子设备
CN1310067C (zh) 基板及其制造方法、电光装置用基板、电光装置和电子设备
CN1215450C (zh) 电光装置、其制造方法以及电子设备
CN1187838C (zh) 电光装置的制造方法
CN1295343A (zh) 电光学装置的制造方法,电光学装置及电子机器
CN1420383A (zh) 液晶显示装置
CN1366626A (zh) 电光学装置、投影显示装置及电光学装置的制造方法
CN1267775C (zh) 电光装置和电子设备
CN1184512C (zh) 电光装置及其制造方法
CN1518129A (zh) 晶体管及其制造方法、电光装置、半导体器件及电子设备
CN1530701A (zh) 基板及其制造方法、电光装置用基板、电光装置和电子设备
CN1580921A (zh) 电光装置及其制造方法以及电子设备
CN1621900A (zh) 液晶显示装置

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060510

Termination date: 20190322

CF01 Termination of patent right due to non-payment of annual fee