JP2775990B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2775990B2 JP2775990B2 JP2118903A JP11890390A JP2775990B2 JP 2775990 B2 JP2775990 B2 JP 2775990B2 JP 2118903 A JP2118903 A JP 2118903A JP 11890390 A JP11890390 A JP 11890390A JP 2775990 B2 JP2775990 B2 JP 2775990B2
- Authority
- JP
- Japan
- Prior art keywords
- trench
- conductivity type
- impurity
- side wall
- implanted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 238000000034 method Methods 0.000 title description 8
- 239000012535 impurity Substances 0.000 claims description 65
- 238000002513 implantation Methods 0.000 claims description 37
- 238000005468 ion implantation Methods 0.000 claims description 23
- 238000002955 isolation Methods 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 4
- 230000004913 activation Effects 0.000 claims 1
- 238000002347 injection Methods 0.000 claims 1
- 239000007924 injection Substances 0.000 claims 1
- 229910052785 arsenic Inorganic materials 0.000 description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- -1 and subsequently Chemical compound 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66946—Charge transfer devices
- H01L29/66954—Charge transfer devices with an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Electromagnetism (AREA)
- Element Separation (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、一方向に長いトレンチ溝内部（側壁部と端
壁部と底部）に電気的な分離領域とこの分離領域に囲ま
れた電荷転送領域とをどちらもトレンチ溝に対してセル
フアラインで形成する半導体装置の製造方法に関するも
のである。
壁部と底部）に電気的な分離領域とこの分離領域に囲ま
れた電荷転送領域とをどちらもトレンチ溝に対してセル
フアラインで形成する半導体装置の製造方法に関するも
のである。
従来の技術 第３図（ａ）は、一方向に長いトレンチ溝を有する電
荷転送装置（以下、トレンチCCDと略する。）を示す
（特開昭63−12162号）。
荷転送装置（以下、トレンチCCDと略する。）を示す
（特開昭63−12162号）。
このトレンチCCDは、ｐ基板301上に一方向に長い凹形
状のトレンチ溝302を形成し、トレンチ内部（側壁部と
端壁部及び底部）に電荷転送領域となるｎ領域303を形
成したもので、絶縁膜304上の第１の転送電極305と絶縁
膜306上の第２の転送電極307で電荷転送動作を制御す
る。
状のトレンチ溝302を形成し、トレンチ内部（側壁部と
端壁部及び底部）に電荷転送領域となるｎ領域303を形
成したもので、絶縁膜304上の第１の転送電極305と絶縁
膜306上の第２の転送電極307で電荷転送動作を制御す
る。
第３図（ｂ）は、第３図（ａ）に示したトレンチCCD
を垂直CCD部に採用したトレンチ型CCD撮像素子（特願昭
63−230441号）の回路構成である。光電変換領域331と
トレンチ型垂直CCD部332からなる受光部333、プレーナ
型水平CCD部334、および出力アンプ335で構成される。
を垂直CCD部に採用したトレンチ型CCD撮像素子（特願昭
63−230441号）の回路構成である。光電変換領域331と
トレンチ型垂直CCD部332からなる受光部333、プレーナ
型水平CCD部334、および出力アンプ335で構成される。
このトレンチCCDの製造方法を第４図に示す。
（１）第４図（ａ）に示すように、ｐ基板301上の絶縁
膜401をマスクにして、RIE（Reactive Ion Etching）で
シリコンのエッチングを行い、凹形状のトレンチ溝302
を形成する。
膜401をマスクにして、RIE（Reactive Ion Etching）で
シリコンのエッチングを行い、凹形状のトレンチ溝302
を形成する。
（２）第４図（ｂ）に示すように、トレンチ溝302内部
（側壁部と端壁部及び底部）にヒ素（As）の斜めイオン
注入を行い、引続き、熱処理でヒ素を活性化して電荷転
送領域となるｎ領域303を形成する。
（側壁部と端壁部及び底部）にヒ素（As）の斜めイオン
注入を行い、引続き、熱処理でヒ素を活性化して電荷転
送領域となるｎ領域303を形成する。
（３）第４図（ｃ）に示すように、絶縁膜としてゲート
酸化膜304を形成した後で、多結晶シリコンを堆積して
第１の転送電極305を形成する。この電極形成工程を再
度繰り返して、第２の転送電極307を形成する。また、
トレンチ溝凹部内の多結晶シリコンに生じた空隙部分は
絶縁膜402を形成した後で、埋め込み多結晶シリコン403
で平坦化を行う。
酸化膜304を形成した後で、多結晶シリコンを堆積して
第１の転送電極305を形成する。この電極形成工程を再
度繰り返して、第２の転送電極307を形成する。また、
トレンチ溝凹部内の多結晶シリコンに生じた空隙部分は
絶縁膜402を形成した後で、埋め込み多結晶シリコン403
で平坦化を行う。
発明が解決しようとする課題 しかしながら、上記のような製造方法ではイオン注入
法によりトレンチ内部（側壁部と端壁部および底部）に
不純物をドープして電荷転送部のｎ領域を形成する際
に、以下に述べる課題が発生する。
法によりトレンチ内部（側壁部と端壁部および底部）に
不純物をドープして電荷転送部のｎ領域を形成する際
に、以下に述べる課題が発生する。
（イ）トレンチ幅の狭い溝に対する斜めイオン注入法で
は、側壁面あるいは端壁面の法線に対する注入角度より
も底面の法線に対する注入角度が小さくなるために、側
壁面あるいは端壁面への注入時に底面へ注入されること
があれば、底面の不純物濃度の方が側壁部あるいは端壁
部より濃くなってしまう。
は、側壁面あるいは端壁面の法線に対する注入角度より
も底面の法線に対する注入角度が小さくなるために、側
壁面あるいは端壁面への注入時に底面へ注入されること
があれば、底面の不純物濃度の方が側壁部あるいは端壁
部より濃くなってしまう。
電荷転送領域の不純物濃度が側壁面（あるいは端壁
面）に比べて底面の方が濃くなると、第５図の計算結果
に示すように、側壁面と底面が等濃度の場合及び底面が
側壁面より低濃度の場合に比べて転送電荷量は大幅に減
少する。
面）に比べて底面の方が濃くなると、第５図の計算結果
に示すように、側壁面と底面が等濃度の場合及び底面が
側壁面より低濃度の場合に比べて転送電荷量は大幅に減
少する。
（ロ）他のｎ型領域から、ｎ型のトレンチCCDを電気的
に分離できないため、このままでは集積化して撮像素子
を実現するのが困難である。
に分離できないため、このままでは集積化して撮像素子
を実現するのが困難である。
本発明はこうした従来の技術課題を考察し、トレンチ
溝の周囲に電気的な分離領域に囲まれた電荷転送領域を
形成し、しかも電荷転送領域の不純物分布が最適なもの
になるような半導体装置の製造方法を提供することを目
的とする。
溝の周囲に電気的な分離領域に囲まれた電荷転送領域を
形成し、しかも電荷転送領域の不純物分布が最適なもの
になるような半導体装置の製造方法を提供することを目
的とする。
課題を解決するための手段 本発明は、半導体基板をエッチングして一方向に長い
トレンチ溝を形成する工程と、電気的な分離領域をトレ
ンチ溝に対してセルフアラインで形成するために第１導
電型の不純物原子をトレンチ溝の長手方向の２つの側壁
面に対しては注入角度αで２方向斜めイオン注入し、１
つの端壁面に対しては注入角度βで１方向斜めイオン注
入する工程と、分離領域内部に電荷転送領域をトレンチ
溝に対してセルフアラインで形成するために第２導電型
の不純物原子を２つの側壁面に対しては注入角度αで斜
めイオン注入し、１つの端壁面に対して注入角度γで１
方向斜めイオン注入する工程と、トレンチ溝表面に絶縁
膜を形成する工程と、トレンチ溝凹部に複数の転送電極
を形成する工程とを主要工程として含む半導体装置の製
造方法である。
トレンチ溝を形成する工程と、電気的な分離領域をトレ
ンチ溝に対してセルフアラインで形成するために第１導
電型の不純物原子をトレンチ溝の長手方向の２つの側壁
面に対しては注入角度αで２方向斜めイオン注入し、１
つの端壁面に対しては注入角度βで１方向斜めイオン注
入する工程と、分離領域内部に電荷転送領域をトレンチ
溝に対してセルフアラインで形成するために第２導電型
の不純物原子を２つの側壁面に対しては注入角度αで斜
めイオン注入し、１つの端壁面に対して注入角度γで１
方向斜めイオン注入する工程と、トレンチ溝表面に絶縁
膜を形成する工程と、トレンチ溝凹部に複数の転送電極
を形成する工程とを主要工程として含む半導体装置の製
造方法である。
作用 本発明は前記した製造方法により、電気的な分離領域
に囲まれた電荷転送領域をそれぞれトレンチ溝に対して
セルフアラインで形成し、しかも工夫された斜めイオン
注入法により電荷転送領域の不純物濃度分布を適切でし
かも制御性よく実現することが可能になる。
に囲まれた電荷転送領域をそれぞれトレンチ溝に対して
セルフアラインで形成し、しかも工夫された斜めイオン
注入法により電荷転送領域の不純物濃度分布を適切でし
かも制御性よく実現することが可能になる。
実施例 以下に本発明の実施例を、図面に基づいて説明する。
第１図は、本発明の第１の実施例における長いトレン
チ溝を有する半導体装置の製造方法を示すものである。
チ溝を有する半導体装置の製造方法を示すものである。
（１）第１図（ａ）のＢ−Ｂ′断面図が同図（ｂ）であ
り、第１図（ａ）のＣ−Ｃ′断面図が同図（ｃ）であ
る。ここでは、ｐ基板101上の絶縁膜100をマスクにし
て、RIE（Reactive Ion Etching）でシリコンのエッチ
ングを行い、一方向に長いトレンチ溝102を形成する。
り、第１図（ａ）のＣ−Ｃ′断面図が同図（ｃ）であ
る。ここでは、ｐ基板101上の絶縁膜100をマスクにし
て、RIE（Reactive Ion Etching）でシリコンのエッチ
ングを行い、一方向に長いトレンチ溝102を形成する。
トレンチ溝102の両側壁面に対するＸ方向とＹ方向の
２方向から、第１導電型の不純物原子としてボロンの斜
めイオン注入を注入角度α（αは１つの側壁面だけを注
入する角度）で行うと、第１図（ｂ）に示されるように
トレンチ溝に対してセルフアラインで形成された両側壁
部のｐ領域103、104は同じ不純物濃度を有する電気的な
分離領域となる。
２方向から、第１導電型の不純物原子としてボロンの斜
めイオン注入を注入角度α（αは１つの側壁面だけを注
入する角度）で行うと、第１図（ｂ）に示されるように
トレンチ溝に対してセルフアラインで形成された両側壁
部のｐ領域103、104は同じ不純物濃度を有する電気的な
分離領域となる。
次に、トレンチ溝102の端壁面に対するＺ方向から、
第１導電型の不純物原子としてボロンの斜めイオン注入
を注入角度β（βはπ/4か、それ以下の注入角度）で行
うと、第１図（ｃ）に示されるようにトレンチ溝の端壁
部と底部に注入され、しかも底部のｐ領域106は端壁部
のｐ領域105よりも高濃度の分離領域となる。
第１導電型の不純物原子としてボロンの斜めイオン注入
を注入角度β（βはπ/4か、それ以下の注入角度）で行
うと、第１図（ｃ）に示されるようにトレンチ溝の端壁
部と底部に注入され、しかも底部のｐ領域106は端壁部
のｐ領域105よりも高濃度の分離領域となる。
トレンチCCDの分離領域としては、ｐ領域103および10
4はｐ領域106よりも更に高濃度であることが望まれる。
これは、ｎ基板上のｐウェル内にｎ領域のトレンチCCD
部を有するトレンチ型CCD撮像素子の場合、ｐ領域103お
よび104はｎ領域のトレンチCCDとｎ領域のフォトダイオ
ードとの間の電気的な分離領域を実現し、またｐ領域10
6はｎ領域のトレンチCCDとｎ基板との間の電気的な分離
領域を実現する。
4はｐ領域106よりも更に高濃度であることが望まれる。
これは、ｎ基板上のｐウェル内にｎ領域のトレンチCCD
部を有するトレンチ型CCD撮像素子の場合、ｐ領域103お
よび104はｎ領域のトレンチCCDとｎ領域のフォトダイオ
ードとの間の電気的な分離領域を実現し、またｐ領域10
6はｎ領域のトレンチCCDとｎ基板との間の電気的な分離
領域を実現する。
（２）第１図（ａ）のＤ−Ｄ′断面図が同図（ｄ）であ
り、第１図（ａ）のＥ−Ｅ′断面図が同図（ｅ）であ
る。ここでも、トレンチ溝102の両側壁面に対するＸ方
向とＹ方向の２方向から、第２導電型の不純物原子とし
てヒ素（またはリン）の斜めイオン注入を注入角度α
（αは１つの側壁面だけを注入する角度である。）で行
うと、第１図（ｄ）に示されるようにトレンチ溝に対し
てセルフアラインで形成された両側壁部のｎ領域107、1
08は同じ不純物濃度を有する電荷転送領域となる。
り、第１図（ａ）のＥ−Ｅ′断面図が同図（ｅ）であ
る。ここでも、トレンチ溝102の両側壁面に対するＸ方
向とＹ方向の２方向から、第２導電型の不純物原子とし
てヒ素（またはリン）の斜めイオン注入を注入角度α
（αは１つの側壁面だけを注入する角度である。）で行
うと、第１図（ｄ）に示されるようにトレンチ溝に対し
てセルフアラインで形成された両側壁部のｎ領域107、1
08は同じ不純物濃度を有する電荷転送領域となる。
次に、トレンチ溝102の端壁面に対するＷ方向から、
第２導電型の不純物原子としてヒ素（又はリン）の斜め
イオン注入を注入角度γ（γはπ/4か、それ以上の注入
角度）で行うと、第１図（ｅ）に示されるようにトレン
チ溝の端壁部と底部に注入され、しかも端壁部のｎ領域
109は底部のｎ領域110よりも高濃度の電荷転送領域とな
る。
第２導電型の不純物原子としてヒ素（又はリン）の斜め
イオン注入を注入角度γ（γはπ/4か、それ以上の注入
角度）で行うと、第１図（ｅ）に示されるようにトレン
チ溝の端壁部と底部に注入され、しかも端壁部のｎ領域
109は底部のｎ領域110よりも高濃度の電荷転送領域とな
る。
トレンチCCDの電荷転送領域としては、ｎ領域107およ
び108がｎ領域109よりは低濃度であり、ｎ領域110より
は高濃度であることが望まれる。これは、信号電荷の存
在しやすい部分を端壁部・側壁部・底部の順に設定する
ことが、不用な電位井戸の発生を避けて理想的な電荷転
送を実現するからである。
び108がｎ領域109よりは低濃度であり、ｎ領域110より
は高濃度であることが望まれる。これは、信号電荷の存
在しやすい部分を端壁部・側壁部・底部の順に設定する
ことが、不用な電位井戸の発生を避けて理想的な電荷転
送を実現するからである。
また、半導体の微細化（スケーリング）のトレンドか
らも、トレンチ幅は今後縮小化の方向にあるため電荷転
送領域としての役割は少なくなり、従って、電荷転送領
域としては側壁部と端壁部とを等濃度にして（あるい
は、端壁部より側壁部を僅かに低濃度にして）、底部を
側壁部や端壁部よりさらに低濃度に設定するのが望まし
いのである。
らも、トレンチ幅は今後縮小化の方向にあるため電荷転
送領域としての役割は少なくなり、従って、電荷転送領
域としては側壁部と端壁部とを等濃度にして（あるい
は、端壁部より側壁部を僅かに低濃度にして）、底部を
側壁部や端壁部よりさらに低濃度に設定するのが望まし
いのである。
この製造方法でのイオン注入の不純物量は、第２図お
よび第１図を参照して、以下のように見積ることができ
る。
よび第１図を参照して、以下のように見積ることができ
る。
第２図に示すように、ウェーハの法線からみた注入角
度をθとすれば、 ただし、Dtはトレンチ深さ、Wtはトレンチ幅、Diは絶
縁膜の厚さである。
度をθとすれば、 ただし、Dtはトレンチ深さ、Wtはトレンチ幅、Diは絶
縁膜の厚さである。
トレンチ溝の側壁に注入したいｎ形不純物濃度をNsと
すれば、注入角度θでイオン注入する時の不純物量Ni
は、 となり、（sinθ）−１倍だけ高くなる。換言すると、
注入不純物量がNiであれば、側壁部ではNi・sinθとな
り底部ではNi・cosθとなる。
すれば、注入角度θでイオン注入する時の不純物量Ni
は、 となり、（sinθ）−１倍だけ高くなる。換言すると、
注入不純物量がNiであれば、側壁部ではNi・sinθとな
り底部ではNi・cosθとなる。
（Ａ）トレンチ溝CCDで用いる注入角度として、α、
β、γを次のように定義する。（第１図（ｂ）（ｃ）
（ｄ）（ｅ）を参照のこと） α： １側壁面だけに注入できる45゜未満の角度 すなわち、 α＜45゜ …（３） β： １端壁面と１底面に注入できる45゜かそれ以下
の角度 すなわち、 β≦45゜ …（４） γ： １端壁面と１底面に注入できる45゜かそれ以上
の角度 すなわち、 γ≧45゜ …（５） （Ｂ）ｐ形不純物原子の３方向注入： 電気的な分離領域をトレンチ溝凹部に対してセルフア
ラインで形成するため、ｐ型の不純物原子をトレンチ溝
の長手方向の２つの側壁部に対しては注入角度αで、ま
た１つの端壁部に対しては注入角度βで斜めイオン注入
する。
β、γを次のように定義する。（第１図（ｂ）（ｃ）
（ｄ）（ｅ）を参照のこと） α： １側壁面だけに注入できる45゜未満の角度 すなわち、 α＜45゜ …（３） β： １端壁面と１底面に注入できる45゜かそれ以下
の角度 すなわち、 β≦45゜ …（４） γ： １端壁面と１底面に注入できる45゜かそれ以上
の角度 すなわち、 γ≧45゜ …（５） （Ｂ）ｐ形不純物原子の３方向注入： 電気的な分離領域をトレンチ溝凹部に対してセルフア
ラインで形成するため、ｐ型の不純物原子をトレンチ溝
の長手方向の２つの側壁部に対しては注入角度αで、ま
た１つの端壁部に対しては注入角度βで斜めイオン注入
する。
注入角度αおよびβの注入時の不純物濃度をNpi
（α）およびNpi（β）とし、注入後のシリコン表面か
ら深さｘでの不純物濃度をNpi（α,x）およびNpi（β,
x）と表記すれば、 トレンチ側壁部の不純物濃度Npsは Npi（α,x）・sinα、 トレンチ端壁部の不純物濃度Nptは Npi（β,x）・sinβ、 トレンチ底部の不純物濃度Npbは Npi（β,x）・cosβ となる。しかも、次な関係が成立する。
（α）およびNpi（β）とし、注入後のシリコン表面か
ら深さｘでの不純物濃度をNpi（α,x）およびNpi（β,
x）と表記すれば、 トレンチ側壁部の不純物濃度Npsは Npi（α,x）・sinα、 トレンチ端壁部の不純物濃度Nptは Npi（β,x）・sinβ、 トレンチ底部の不純物濃度Npbは Npi（β,x）・cosβ となる。しかも、次な関係が成立する。
Npi（β,x）・sinβ≦Npi（β,x）・cosβ ≦Npi（α,x）・sinα …（６） ＊＊ （Ｃ）ｎ形不純物原子の３方向注入： 電荷転送領域をトレンチ溝凹部に対してセルフアライ
ンで形成するため、ｎ型の不純物原子をトレンチ溝の長
手方向の２つの側壁部に対しては注入角度αで、また１
つの端壁部に対しては注入角度γで斜めイオン注入す
る。
ンで形成するため、ｎ型の不純物原子をトレンチ溝の長
手方向の２つの側壁部に対しては注入角度αで、また１
つの端壁部に対しては注入角度γで斜めイオン注入す
る。
注入角度αおよびγの注入時の不純物濃度をNni
（α）およびNni（γ）とし、注入後のシリコン表面か
ら深さｙでの不純物濃度をNni（α,y）およびNni（γ,
y）と表記すれば、 トレンチ側壁部の不純物濃度Nnsは Nni（α,y）・sinα、 トレンチ端壁部の不純物濃度Nntは Nni（γ,y）・sinγ、 トレンチ底部の不純物濃度Nnbは Nni（γ,y）・cosγ となる。しかも、次の関係が成立する。
（α）およびNni（γ）とし、注入後のシリコン表面か
ら深さｙでの不純物濃度をNni（α,y）およびNni（γ,
y）と表記すれば、 トレンチ側壁部の不純物濃度Nnsは Nni（α,y）・sinα、 トレンチ端壁部の不純物濃度Nntは Nni（γ,y）・sinγ、 トレンチ底部の不純物濃度Nnbは Nni（γ,y）・cosγ となる。しかも、次の関係が成立する。
Nni（γ,y）・cosγ≦Nni（α,y）・sinα ≦Nni（γ,y）・sinγ …（７） ＊＊ 上記（Ｂ）（Ｃ）から、電荷転送領域の不純物濃度を
第１表に示す。
第１表に示す。
具体的な例として、トレンチ溝の深さが1.5μであ
り、また溝の開口部周囲の酸化膜の厚さが約4500Åであ
る場合、注入角度はα＝27゜である。
り、また溝の開口部周囲の酸化膜の厚さが約4500Åであ
る場合、注入角度はα＝27゜である。
また、以下の扱いを簡単化するために β＋γ＝π/2 …（８） という条件を導入して、例えばβ＝40゜及びγ＝50゜と
する。
する。
トレンチCCDの側壁部と端壁部のｎ形不純物濃度及び
側壁部と底部のｐ形不純物濃度は本質的に等しくすべき
（式（６）（７）で＊＊で示した部分の等号）なので、
端壁部へのイオン注入時には不純物濃度NniをNni′へ補
正し、NpiをNpi′へ補正する必要がある。
側壁部と底部のｐ形不純物濃度は本質的に等しくすべき
（式（６）（７）で＊＊で示した部分の等号）なので、
端壁部へのイオン注入時には不純物濃度NniをNni′へ補
正し、NpiをNpi′へ補正する必要がある。
補正のために第１表を整理した結果を第２表に示す。
第２表に記載された内容より、不純物濃度の補正は次
のように決定される。
のように決定される。
0.45Nni（ｙ）＝0.766Nni（ｙ）′より、 Nni（ｙ）′＝0.592Nni（ｙ） …（９） 0.454Npi（ｘ）＝0.766Npi（ｘ）′より、 Npi（ｙ）′＝0.592Npi（ｙ） …（10） 従って、斜めイオン注入時の不純物濃度は第３表の様
に設定される。
に設定される。
以上のように、本実施例によれば、トレンチ溝に対し
てそれぞれセルフアラインで形成される電気的な分離領
域（ｐ領域）および電荷転送領域（ｎ領域）の不純物濃
度に関して、所望の濃度分布を制御性よく設定すること
が可能であり、高集積化が可能なトレンチCCDを実現す
ることができる。
てそれぞれセルフアラインで形成される電気的な分離領
域（ｐ領域）および電荷転送領域（ｎ領域）の不純物濃
度に関して、所望の濃度分布を制御性よく設定すること
が可能であり、高集積化が可能なトレンチCCDを実現す
ることができる。
発明の効果 本発明によれば、終端を有する一方向に長いトレンチ
溝の周囲（側壁部と端壁部および底部）に電気的な分離
領域とそれに囲まれた電荷転送領域をそれぞれトレンチ
溝に対してセルフアラインで形成することが可能であ
り、しかも側壁部と端壁部および底部の不純物濃度を所
望の値に設定することが容易であり、トレンチCCDを高
集積化した撮像素子などを製造する最適な方法として実
用的価値の大きいものである。
溝の周囲（側壁部と端壁部および底部）に電気的な分離
領域とそれに囲まれた電荷転送領域をそれぞれトレンチ
溝に対してセルフアラインで形成することが可能であ
り、しかも側壁部と端壁部および底部の不純物濃度を所
望の値に設定することが容易であり、トレンチCCDを高
集積化した撮像素子などを製造する最適な方法として実
用的価値の大きいものである。
第１図（ａ）〜（ｅ）は、本発明における第１の実施例
の半導体装置の製造方法の工程図、第２図は本発明にお
けるイオン注入の説明図、第３図（ａ）及び（ｂ）は各
々、トレンチ溝の内部に電荷転送領域を有するトレンチ
CCDの斜視図およびトレンチ型CCD撮像素子の回路構成
図、第４図（ａ）〜（ｃ）は、従来のトレンチCCDの製
造方法を示す工程図、第５図はトレンチ溝の側壁部と底
部の不純物濃度が異なった場合の転送電荷量の変化を示
す図である。 101、201……ｐ基板 100、200……絶縁膜 102、202……トレンチ溝 103、104……トレンチCCDの側壁部のｐ型分離領域 105……トレンチCCDの端壁部のｐ型分離領域 106……トレンチCCDの底部のｐ型分離領域 107、108……トレンチCCDの側壁部のｎ型電荷転送領域 109……トレンチCCDの端壁部のｎ型電荷転送領域 110……トレンチCCDの底部のｎ型電荷転送領域 θ……斜めイオン注入角度 α……ｐ及びｎ型不純物原子をトレンチ溝側壁部だけに
イオン注入する注入角度 β……ｐ型不純物原子をトレンチ溝端壁部と底部にイオ
ン注入する注入角度 γ……ｎ型不純物原子をトレンチ溝端壁部と底部にイオ
ン注入する注入角度 Di……絶縁膜の厚さ Dt……トレンチ深さ Wt……トレンチ幅 Ni……斜めイオン注入の不純物濃度 Ns……トレンチ溝の側壁部に注入される不純物濃度 Nb……トレンチ溝の底部に注入される不純物濃度。
の半導体装置の製造方法の工程図、第２図は本発明にお
けるイオン注入の説明図、第３図（ａ）及び（ｂ）は各
々、トレンチ溝の内部に電荷転送領域を有するトレンチ
CCDの斜視図およびトレンチ型CCD撮像素子の回路構成
図、第４図（ａ）〜（ｃ）は、従来のトレンチCCDの製
造方法を示す工程図、第５図はトレンチ溝の側壁部と底
部の不純物濃度が異なった場合の転送電荷量の変化を示
す図である。 101、201……ｐ基板 100、200……絶縁膜 102、202……トレンチ溝 103、104……トレンチCCDの側壁部のｐ型分離領域 105……トレンチCCDの端壁部のｐ型分離領域 106……トレンチCCDの底部のｐ型分離領域 107、108……トレンチCCDの側壁部のｎ型電荷転送領域 109……トレンチCCDの端壁部のｎ型電荷転送領域 110……トレンチCCDの底部のｎ型電荷転送領域 θ……斜めイオン注入角度 α……ｐ及びｎ型不純物原子をトレンチ溝側壁部だけに
イオン注入する注入角度 β……ｐ型不純物原子をトレンチ溝端壁部と底部にイオ
ン注入する注入角度 γ……ｎ型不純物原子をトレンチ溝端壁部と底部にイオ
ン注入する注入角度 Di……絶縁膜の厚さ Dt……トレンチ深さ Wt……トレンチ幅 Ni……斜めイオン注入の不純物濃度 Ns……トレンチ溝の側壁部に注入される不純物濃度 Nb……トレンチ溝の底部に注入される不純物濃度。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/339 H01L 27/14 - 27/148 H01L 29/762 - 29/768
Claims (3)
- 【請求項１】半導体基板をエッチングして終端を有する
一方向に長いトレンチ溝を形成する第１の工程と、電気
的な分離領域の形成用に前記トレンチ溝の長手方向の第
１の側壁面に対してだけ注入できる注入角度αで第１導
電型の不純物原子を斜めイオン注入する第２の工程と、
前記第１の側壁面に相対する長手方向の第２の側壁面に
対してだけ注入できる前記注入角度αで第１導電型の不
純物原子を斜めイオン注入する第３の工程と、前記トレ
ンチ溝終端部の第１の端壁面とトレンチ溝の底面との両
面に対して第１導電型の不純物原子を注入角度βで斜め
イオン注入する第４の工程と、分離領域内の電荷転送領
域の形成用に前記第１の側壁面に対して前記注入角度α
で第２導電型の不純物原子を斜めイオン注入する第５の
工程と、前記第２の側壁面に対して前記注入角度αで第
２導電型の不純物原子を斜めイオン注入する第６の工程
と、前記第１の端壁面と前記底面とに対して第２導電型
の不純物原子を注入角度γで斜めイオン注入する第７の
工程と、前記トレンチ溝表面に絶縁膜を形成する第８の
工程と、前記絶縁膜で覆われた前記トレンチ溝に複数の
転送電極を形成する第９の工程とを含むことを特徴とす
る半導体装置の製造方法。 - 【請求項２】半導体基板をエッチングして形成された終
端を有する一方向に長いトレンチ溝の長手方向の各側壁
部に対して不純物原子をイオン注入する注入角度αがπ
/4未満の角度であり、トレンチ溝終端の端壁部に対して
第１導電型の不純物原子をイオン注入する注入角度βと
前記端壁部に対して第２導電型の不純物原子をイオン注
入する注入角度γとの間に β＋γ＝π/2およびβ≦γ が成立することを特徴とする請求項１に記載の半導体装
置の製造方法。 - 【請求項３】半導体基板をエッチングして形成された終
端を有する一方向に長いトレンチ溝の長手方向の各側壁
部に対して第１導電型の不純物原子を注入角度αでイオ
ン注入する濃度をNpi（α）および前記トレンチ溝終端
の端壁部に対して第１導電型の不純物原子を注入角度β
でイオン注入する濃度をNpi（β）とし、前記トレンチ
溝の凹部表面から半導体基板に注入された前記第１導電
形の不純物原子を活性化処理した後のトレンチ溝の凹部
表面から深さｘでの不純物濃度をNpi（α,x）およびNpi
（β,x）とすれば、トレンチ側壁部とトレンチ端壁部と
トレンチ底部の各不純物濃度の間に Npi（β,x）・sinβ≦Npi（β,x）・cosβ ≦Npi（α,x）・sinα の関係が成立し、前記トレンチ溝の各側壁部に対して第
２導電型の不純物原子を注入角度αでイオン注入する濃
度をNni（α）および前記トレンチ溝終端の端壁部に対
して第２導電型の不純物原子を注入角度γでイオン注入
する濃度をNni（γ）とし、前記トレンチ溝の凹部表面
から半導体基板に注入された前記第２導電形の不純物原
子を活性化処理した後のトレンチ溝の凹部表面から深さ
ｙでの不純物濃度をNni（α,y）およびNni（γ,y）とす
れば、トレンチ側壁部とトレンチ端壁部とトレンチ底部
の各不純物濃度の間に Nni（γ,y）・cosγ≦Nni（α,y）・sinα ≦Nni（γ,y）・sinγ が成立することを特徴とする請求項１に記載の半導体装
置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2118903A JP2775990B2 (ja) | 1990-05-08 | 1990-05-08 | 半導体装置の製造方法 |
| US07/696,954 US5156985A (en) | 1990-05-08 | 1991-05-08 | Method for making a charge transfer semiconductor device having an oblong trench |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2118903A JP2775990B2 (ja) | 1990-05-08 | 1990-05-08 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0414841A JPH0414841A (ja) | 1992-01-20 |
| JP2775990B2 true JP2775990B2 (ja) | 1998-07-16 |
Family
ID=14748024
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2118903A Expired - Fee Related JP2775990B2 (ja) | 1990-05-08 | 1990-05-08 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5156985A (ja) |
| JP (1) | JP2775990B2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2825004B2 (ja) * | 1991-02-08 | 1998-11-18 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 側壁電荷結合撮像素子及びその製造方法 |
| JPH07221041A (ja) * | 1994-01-28 | 1995-08-18 | Sony Corp | 半導体装置の製造方法 |
| US5382534A (en) * | 1994-06-06 | 1995-01-17 | United Microelectronics Corporation | Field effect transistor with recessed buried source and drain regions |
| US5874346A (en) * | 1996-05-23 | 1999-02-23 | Advanced Micro Devices, Inc. | Subtrench conductor formation with large tilt angle implant |
| US5767000A (en) * | 1996-06-05 | 1998-06-16 | Advanced Micro Devices, Inc. | Method of manufacturing subfield conductive layer |
| US6391754B1 (en) * | 1996-09-27 | 2002-05-21 | Texas Instruments Incorporated | Method of making an integrated circuit interconnect |
| US5896314A (en) * | 1997-03-05 | 1999-04-20 | Macronix International Co., Ltd. | Asymmetric flash EEPROM with a pocket to focus electron injection and a manufacturing method therefor |
| GB9723468D0 (en) * | 1997-11-07 | 1998-01-07 | Zetex Plc | Method of semiconductor device fabrication |
| US20030089929A1 (en) * | 2001-02-14 | 2003-05-15 | Rhodes Howard E. | Trench photosensor for a CMOS imager |
| US6611037B1 (en) * | 2000-08-28 | 2003-08-26 | Micron Technology, Inc. | Multi-trench region for accumulation of photo-generated charge in a CMOS imager |
| JP2002353245A (ja) * | 2001-03-23 | 2002-12-06 | Seiko Epson Corp | 電気光学基板装置及びその製造方法、電気光学装置、電子機器、並びに基板装置の製造方法 |
| JP2005093866A (ja) * | 2003-09-19 | 2005-04-07 | Fuji Film Microdevices Co Ltd | 固体撮像素子の製造方法 |
| JP4453671B2 (ja) | 2006-03-08 | 2010-04-21 | トヨタ自動車株式会社 | 絶縁ゲート型半導体装置およびその製造方法 |
| JP4883279B2 (ja) * | 2006-03-17 | 2012-02-22 | 日立オートモティブシステムズ株式会社 | シリンダ装置 |
| JP2012182212A (ja) * | 2011-02-28 | 2012-09-20 | Toshiba Corp | 半導体装置の製造方法および半導体装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4374455A (en) * | 1979-10-30 | 1983-02-22 | Rca Corporation | Method for manufacturing a vertical, grooved MOSFET |
| US4580331A (en) * | 1981-07-01 | 1986-04-08 | Rockwell International Corporation | PNP-type lateral transistor with minimal substrate operation interference and method for producing same |
| JPS6312162A (ja) * | 1986-07-03 | 1988-01-19 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JPS63227036A (ja) * | 1987-03-17 | 1988-09-21 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH0278272A (ja) * | 1988-09-14 | 1990-03-19 | Matsushita Electric Ind Co Ltd | 撮像装置およびその製造方法 |
| JP2517375B2 (ja) * | 1988-12-19 | 1996-07-24 | 三菱電機株式会社 | 固体撮像装置および該装置に用いられる電荷転送装置ならびにその製造方法 |
-
1990
- 1990-05-08 JP JP2118903A patent/JP2775990B2/ja not_active Expired - Fee Related
-
1991
- 1991-05-08 US US07/696,954 patent/US5156985A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0414841A (ja) | 1992-01-20 |
| US5156985A (en) | 1992-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2775990B2 (ja) | 半導体装置の製造方法 | |
| US5455190A (en) | Method of making a vertical channel device using buried source techniques | |
| US5472894A (en) | Method of fabricating lightly doped drain transistor device | |
| US10784303B2 (en) | Method of manufacturing a CMOS image sensor | |
| US5103272A (en) | Semiconductor device and a method for manufacturing the same | |
| EP0181344B1 (en) | Method of transferring impurities between differently doped semiconductor regions | |
| JPS6223171A (ja) | トランジスタ製造方法 | |
| JPS5846670A (ja) | 埋込みチヤンネル型電荷結合装置の製造法 | |
| JPH07120795B2 (ja) | 半導体デバイスの製作方法 | |
| JP3132435B2 (ja) | 半導体装置の製造方法 | |
| US5646435A (en) | Method for fabricating CMOS field effect transistors having sub-quarter micrometer channel lengths with improved short channel effect characteristics | |
| TW200903721A (en) | Small geometry MOS transistor with thin polycrystalline surface contacts and method for making | |
| JPH04247629A (ja) | 電荷結合デバイス及びその製造方法 | |
| US6373108B1 (en) | Semiconductor device having reduced sheet resistance of source/drain regions | |
| JP2685033B2 (ja) | Ｍｉｓ型ｆｅｔおよびその製造方法 | |
| JPS5818784B2 (ja) | ハンドウタイソシ ノ デンキヨクハイセンコウゾウ | |
| US5837563A (en) | Self aligned barrier process for small pixel virtual phase charged coupled devices | |
| JP3061822B2 (ja) | 固体撮像素子およびその製造方法 | |
| JP2659190B2 (ja) | 半導体装置の製造方法 | |
| JPS5846648A (ja) | 半導体装置の製造方法 | |
| JP3320589B2 (ja) | 固体撮像素子及びその製造方法 | |
| JPH04291965A (ja) | 固体撮像装置及びその製造方法 | |
| JP3412884B2 (ja) | 半導体装置の製造方法 | |
| JP3134830B2 (ja) | 半導体装置の製造方法 | |
| JP3888900B2 (ja) | Ｍｏｓ電界効果型トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090501 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100501 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |