JP4861632B2 - 液晶表示装置及び映像信号補正方法 - Google Patents

Description

本発明は、液晶表示装置及び映像信号補正方法に関するものである。

液晶表示装置は、現在最も広く用いられている平板表示装置のうちの一つである。液晶表示装置は、画素電極及び共通電極などの電界生成電極が形成されている二枚の表示板と、その間に挿入されている液晶層とを含み、電界生成電極に電圧を印加して液晶層に電界を生成し、これにより液晶層の液晶分子の配向を決定する。そして、液晶層への入射光の偏光を制御することによって映像を表示する。

その中でも、電界が印加されていない状態では液晶分子が上下表示板に対して垂直をなすように配列している垂直配向モード液晶表示装置がある。これは、コントラスト比が大きく、視野角を広くさせることが容易なため脚光を浴びている。
垂直配向モード液晶表示装置で広視野角を実現するための手段には、電界生成電極に切開部を形成する方法と、電界生成電極上に突起を形成する方法などがある。切開部及び突起により液晶分子が傾く方向を決定することができる。そのため、これらを用いて液晶分子の傾斜方向を多様な方向に分散させることで広視野角を確保することができる。この中でも切開部を適用したＰＶＡ（patterned vertically aligned）方式の液晶表示装置は、ＩＰＳ（in−plane switching）方式の液晶表示装置に代替できる広視野角技術として認められている。

一方、このような液晶表示装置はコンピュータの表示装置だけでなく、テレビの表示画面としても広く用いられる。これに伴い、動画を表示する必要が高まっている。しかし、従来の液晶表示装置は液晶の応答速度が遅いため、動画を表示するのは難しい。つまり、液晶分子の応答速度が遅いため、液晶容量に充電される電圧が目標電圧、つまり所望の輝度を得ることができる電圧まで到達するにある程度の時間がかかってしまう。この時間は、液晶容量に以前に充電されていた電圧との差によって変わる。例えば、目標電圧と以前電圧との差が大きい場合、最初から目標電圧のみを印加すると１フレームの時間の間に目標電圧に到達できなくなるおそれがある。

このため、液晶の物性的な変化をせずに駆動的な方法でこれを改善するために、ＤＣＣ（dynamic capacitance compensation）方式が提案された。つまり、ＤＣＣ方式は、液晶容量の両端にかかった電圧が大きいほど液晶の応答速度が速くなるという点を利用したものであって、当該画素に印加するデータ電圧（実際にはデータ電圧と共通電圧との差であるが、便宜上共通電圧を０と仮定する）を目標電圧より高くして、液晶の輝度表示が目標にした値まで到達するのにかかる時間を短縮する。

しかし、このようなＤＣＣ方式でも、垂直配向モードの液晶表示装置でブラック階調からホワイト階調に映像信号が変わる時の応答速度は依然として遅い。これを解消するために、液晶分子を傾かせてプレチルト角を発生させて、高いデータ電圧を印加する方法が提案された。ところが、高いデータ電圧、つまり、目標電圧より高いオーバーシュート電圧を印加するためには、ホワイト階調に該当する目標電圧を最大階調電圧より低く設定するしかない。したがって、ホワイト階調に対応する輝度が相対的に低くなり、使用できる階調範囲も減少する。

そこで本発明は、輝度損失及び階調損失なしで応答速度を向上させることができる液晶表示装置及び映像信号補正方法を提供することを目的とする。

前記課題を解決するために、発明１は、複数の画素と、複数の階調電圧を生成する階調電圧生成部と、連続した３フレームの第１、第２、及び第３映像信号を受信し、前記第１映像信号及び前記第２映像信号に基づいて第１補正信号を生成し、前記第１補正信号及び前記第３映像信号に基づいて第２補正信号を生成する映像信号補正部と、前記複数の階調電圧のうち、前記映像信号補正部からの前記第２補正信号に基づいて階調電圧を選択し、選択した前記階調電圧をデータ電圧として前記画素に供給するデータ駆動部と、を含み、前記階調電圧の範囲は、前記画素の目標の透過率に対応する画素電圧の範囲と同一であり、前記第２補正信号の最大値は、前記第１、第２及び第３映像信号のいずれかの最大値と同一である。前記映像信号補正部は、前記第１補正信号が第１設定値よりも小さく、かつ前記第３映像信号が第２設定値より大きい場合は、所定の値である第１補正値を有する前記第２補正信号を生成することを特徴とする、液晶表示装置を提供する。

これにより、輝度損失及び階調損失なしで応答速度を向上させることができる。

発明２は、前記発明１において、前記第１設定値及び前記第２設定値は、階調電圧の所定の範囲内で設定されており、前記所定の範囲は、前記第１補正信号に対応する階調電圧を含むことを特徴とする液晶表示装置を提供する。
発明３は、前記発明１において、前記画素を複数の領域に分割する複数の切開部を更に含み、前記第１補正値は、隣接している前記複数の領域の間隔により決定された値であることを特徴とする液晶表示装置を提供する。

これにより、輝度上昇効果が大きく、副画素電極の電圧降下を補償することができる。
発明４は、前記発明３において、前記前記間隔が１５μｍ〜２５μｍである場合は、前記第１補正値に対応する階調電圧は２.５Ｖ以上であることを特徴とする液晶表示装置を提供する。
階調電圧を２．５Ｖ以上にすることにより、液晶分子が充分に制御されてホワイト電圧の大きさを大きくするほど応答速度はさらに速くなる。

発明５は、複数の画素と、複数の階調電圧を生成する階調電圧生成部と、連続した３フレームの第１、第２、及び第３映像信号を受信し、前記第１映像信号及び前記第２映像信号に基づいて第１補正信号を生成し、前記第１補正信号及び前記第３映像信号に基づいて第２補正信号を生成する映像信号補正部と、前記複数の階調電圧のうち、前記映像信号補正部からの前記第２補正信号に基づいて階調電圧を選択し、選択した前記階調電圧をデータ電圧として前記画素に供給するデータ駆動部と、を含み、前記階調電圧の範囲は、前記画素の目標の透過率に対応する画素電圧の範囲と同一であり、前記第２補正信号の最大値は、前記第１、第２及び第３映像信号のいずれかの最大値と同一である。前記映像信号補正部は、前記第１補正信号が第１設定値よりも小さく、かつ前記第３映像信号が第２設定値より大きい場合は、前記第１補正信号及び前記第３映像信号に基づいて第２補正値を生成し、前記第１補正信号に前記第２前記補正値を加えて前記第２補正信号を生成することを特徴とする液晶表示装置を提供する。

これにより、輝度損失及び階調損失なしで応答速度を向上させることができる。
発明６は、前記発明５において、前記第１設定値及び前記第２設定値は、階調電圧の所定の範囲内で設定されており、前記所定の範囲は、前記第１補正信号に対応する階調電圧を含むことを特徴とする液晶表示装置を提供する。
発明７は、前記発明５において、前記画素を複数の領域に分割する複数の切開部を更に含み、前記第２補正値は、隣接している前記複数の領域の間隔によって決定された値であることを特徴とする液晶表示装置を提供する。

これにより、輝度上昇効果が大きく、副画素電極の電圧降下を補償することができる。
発明８は、前記発明７において、前記間隔が１５μｍ〜２５μｍである場合は、前記第２補正信号に対応する階調電圧は２.５Ｖ以上であることを特徴とする液晶表示装置を提供する。
階調電圧を２．５Ｖ以上にすることにより、液晶分子が充分に制御されてホワイト電圧の大きさを大きくするほど応答速度はさらに速くなる。

発明９は、前記発明１又は５において、前記映像信号補正部は、前記第１補正信号が前記第１設定値よりも大きくか、もしくは前記第３映像信号が前記第２設定値よりも小さい場合は、前記第１補正信号と同一な値を有する第２補正信号を生成することを特徴とする液晶表示装置を提供する。
これにより、輝度損失及び階調損失なしで応答速度を向上させることができる。

発明１０は、前記発明９において、前記映像信号補正部は、前記第１映像信号が前記第２映像信号より小さい場合は、前記第２映像信号以上の値を有する前記第１補正信号を生成することを特徴とする液晶表示装置を提供する。
これにより、輝度損失及び階調損失なしで応答速度を向上させることができる。
発明１１は、前記発明１０において、前記映像信号補正部は、記憶されている前記第２映像信号を出力し、前記第３映像信号を記憶する第１フレームメモリと、記憶されている前記第１映像信号を出力し、前記第２映像信号を記憶する第２フレームメモリと、前記第２映像信号及び前記第１映像信号に基づいて前記第１補正信号を生成する第１補正部と、前記第３映像信号及び前記第１補正信号に基づいて前記第２補正信号を生成する第２補正部と、を含むことを特徴とする液晶表示装置を提供する。

これにより、輝度損失及び階調損失なしで応答速度を向上させることができる。
発明１２は、前記発明１または５において、前記画素電圧の最大値は６Ｖ以上であることを特徴とする液晶表示装置を提供する。
これにより、液晶表示装置の適切な輝度を保障することができる。
発明１３は、前記発明１または５において、前記画素を複数の領域に分割する複数の切開部を更に含むことを特徴とする液晶表示装置を提供する。

これにより、輝度上昇効果が大きく、副画素電極の電圧降下を補償することができる。
発明１４は、前記発明１３において、前記画素は前記複数の切開部又は複数の突起をさらに含み、前記領域は前記切開部又は前記突起により分割されていることを特徴とする液晶表示装置を提供する。
これにより、輝度損失及び階調損失なしで応答速度を向上させることができる。

また、前記課題を解決するために、発明１５は、複数の画素を含む液晶表示装置の映像信号補正方法であって、複数の階調電圧を生成する階調電圧生成段階と、連続した３フレームの第１、第２、及び第３映像信号を受信する映像信号受信段階と、前記第１及び第２映像信号に基づいて第１補正信号を生成する第１補正信号生成段階と、前記第１補正信号及び前記第３映像信号に基づいて第２補正信号を生成する第２補正信号生成段階と、前記複数の階調電圧のうち前記第２補正信号に対応する階調電圧を選択し、選択した前記階調電圧をデータ電圧として前記画素に供給するデータ電圧供給段階と、前記階調電圧の範囲を、前記画素の目標の透過率に対応する画素電圧の範囲と同一にする範囲調節段階と、前記第２補正信号の最大値を前記第１、第２及び第３映像信号のうちの最大値と同一にする最大値調節段階と、を含む。前記第２補正信号生成段階は、前記第１補正信号と第１設定値とを比較し、前記第３映像信号と第２設定値とを比較する比較段階と、比較結果に基づいて前記第２補正信号を生成する比較結果処理段階と、を含むことを特徴とする液晶表示装置の映像信号補正方法を提供する。

これにより、輝度損失及び階調損失なしで応答速度を向上させることができる。

発明１６は、前記発明１５において、前記第１設定値及び前記第２設定値は、階調電圧の所定の範囲内で設定されており、前記所定の範囲は、前記第１補正信号に対応する階調電圧を含むことを特徴とする液晶表示装置の映像信号補正方法を提供する。
発明１７は、前記発明１６において、前記比較結果処理段階は、前記第１補正信号が前記第１設定値よりも小さく、かつ前記第３映像信号が前記第２設定値よりも大きい場合は、第１補正値を有する前記第２補正信号を生成し、前記第１補正信号が前記第１設定値よりも大きいか、もしくは前記第３映像信号が前記第２設定値よりも小さい場合は、前記第１補正信号と同一な値を有する前記第２補正信号を生成することを特徴とする液晶表示装置の映像信号補正方法を提供する。

これにより、輝度損失及び階調損失なしで応答速度を向上させることができる。
発明１８は、前記発明１７において、前記第１補正値に対応する階調電圧を２.５Ｖ以上にすることを特徴とする液晶表示装置の映像信号補正方法を提供する。
これにより、液晶分子が充分に制御されてホワイト電圧の大きさを大きくするほど応答速度はさらに速くなる。

発明１９は、前記発明１６において、前記比較結果処理段階は、前記第１補正信号が前記第１設定値よりも小さく、かつ前記第３映像信号が前記第２設定値よりも大きい場合は、前記第１補正信号及び前記第３映像信号に基づいて第２補正値を生成し、前記第１補正信号に第２補正値を加えて前記第２補正信号を生成し、前記第１補正信号が前記第１設定値よりも大きいか、もしくは前記第３映像信号が前記第２設定値より小さい場合は、前記第１補正信号と同一な値を有する前記第２補正信号を生成することを特徴とする液晶表示装置の映像信号補正方法を提供する。

これにより、輝度損失及び階調損失なしで応答速度を向上させることができる。
発明２０は、前記発明１９において、前記第１補正信号に前記第２補正値を加えて生成した前記第２補正信号に対応する階調電圧を２.５Ｖ以上にすることを特徴とする液晶表示装置の映像信号補正方法を提供する。
これにより、液晶分子が充分に制御されてホワイト電圧の大きさを大きくするほど応答速度はさらに速くなる。

発明２１は、前記発明１７又は１９において、第１補正信号生成段階は、前記第１映像信号が前記第２映像信号より小さい場合は、前記第１補正信号を前記第２映像信号以上の値に生成することを特徴とする液晶表示装置の映像信号補正方法を提供する。
これにより、輝度損失及び階調損失なしで応答速度を向上させることができる。
発明２２は、前記発明１５において、前記画素電圧の最大値を６Ｖ以上にすることを特徴とする液晶表示装置の映像信号補正方法を提供する。

液晶表示装置の適切な輝度を保障することができる。

本発明によれば、オーバーシュート電圧をなくし、プレチルト電圧及びホワイト電圧を高めることによって、輝度損失及び階調損失なしで応答速度を向上させることができる。

添付した図面を参照して、本発明の実施例について本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。
図面においては、いろいろの層及び領域を明確に表現するために厚さを拡大して示した。明細書全体を通じて類似した部分については同一な図面符号を付けた。層、膜、領域、基板、板などの部分が他の部分の“上にある”とすれば、これは他の部分の“すぐ上にある”場合のみだけでなく、その中間に他の部分がある場合も含む。逆に、ある部分が他の部分の“すぐ上にある”とすれば、その中間に何の部分もないことを意味する。

次に、本発明の実施例による液晶表示装置及び映像信号補正方法について図面を参照して詳細に説明する。
＜薄膜トランジスタ表示板＞
図１は、本発明の一実施例による液晶表示装置用薄膜トランジスタ表示板の配置図である。図２は、本発明の一実施例による液晶表示装置用共通電極表示板の配置図である。図３は、図１の薄膜トランジスタ表示板及び図２の共通電極表示板を含む液晶表示装置の配置図である。図４は、図３の液晶表示装置のＩＶ−ＩＶ´線による断面図である。

本実施例による液晶表示装置は、薄膜トランジスタ表示板１００と、薄膜トランジスタ表示板１００と対向している共通電極表示板２００と、これらの間に挿入されている液晶層３とを含む。液晶層３は、二つの表示板１００、２００の表面に対してほとんど垂直に配向されている液晶分子を含む。
まず、図１、図３、及び図４を参照して薄膜トランジスタ表示板１００について詳細に説明する。

透明なガラスなどからなる絶縁基板１１０上に、複数のゲート線１２１と複数の維持電極線１３１とが形成されている。
ゲート線１２１は主に横方向に延長し互いに分離されており、ゲート信号を伝達する。各ゲート線１２１はゲート電極１２３となる複数の突起を有している。また、ゲート線１２１の一側の端部１２５は広い面積を有しており、外部回路と連結する。

各維持電極線１３１は主に横方向に延長しており、第１乃至第３維持電極１３３ａ、１３３ｂ、１３３ｃを形成する複数組の枝集合を含む。第１維持電極１３３ａ及び第２維持電極１３３ｂは縦方向に延長しており、第３維持電極１３３ｃは横方向に延長して第１維持電極１３３ａと第２維持電極１３３ｂとを連結している。第１維持電極１３３ａは、自由端と維持電極線１３１に連結された固定端とを有し、自由端は突出部を有している。第３維持電極１３３ｃは隣接した二つのゲート線１２１の中央に配置されている。維持電極線１３１には、液晶表示装置の共通電極表示板２００の共通電極２７０に印加される共通電圧など、所定の電圧が印加される。各維持電極線１３１は横方向に延びた一組の幹線を含むことができる。

ゲート線１２１及び維持電極線１３１は、アルミニウムとアルミニウム合金などのアルミニウム系列の金属、銀と銀合金などの銀系列の金属、銅と銅合金などの銅系列の金属、モリブデンとモリブデン合金などのモリブデン系列の金属、クロム、チタニウム、タンタルなどから形成されるのが好ましい。ゲート線１２１及び維持電極線１３１は、物理的性質が異なる二つの膜、即ち下部膜（図示せず）とその上の上部膜（図示せず）とを含むことができる。上部膜と下部膜のうちのいずれか一つの膜は、ゲート線１２１及び維持電極線１３１の信号遅延や電圧降下を減らすことができるように低い抵抗率を有する金属を用いるとよい。低い抵抗率を有する金属とは、例えば、アルミニウムやアルミニウム合金などのアルミニウム系列の金属があげられる。もう一つの膜は、前記膜とは別の物質で形成される。特に、ITO（indium tin oxide）及びIZO（indium zinc oxide）との接触特性に優れた物質であることができる。ITO及びIZOとの接触特性に優れた物質とは、例えば、モリブデン、モリブデン合金、クロムなどがあげられる。下部膜と上部膜との組み合わせの例としては、クロム/アルミニウム−ネオジム合金、又はアルミニウム−ネオジム/モリブデン合金が挙げられる。

また、ゲート線１２１及び維持電極線１３１の側面は基板１１０の表面に対して傾いており、その傾斜角は約２０〜８０゜である。
ゲート線１２１及び維持電極線１３１上には、窒化ケイ素などからなるゲート絶縁膜１４０が形成されている。
ゲート絶縁膜１４０上部には、水素化非晶質シリコン（非晶質シリコンは略称ａ−Ｓｉという）又は多結晶シリコンなどからなる複数の線状半導体１５１が形成されている。線状半導体１５１は主に縦方向に延びており、線状半導体１５１のゲート線１２１方向の端部には複数の突出部１５４が形成されている。この複数の突出部１５４は、ゲート電極１２３に向かって延びて出ている。

半導体１５１の上部には、複数の線状及び島状の抵抗性接触部材１６１、１６５が形成されている。複数の線状及び島状の抵抗性接触部材１６１、１６５は、シリサイド又はｎ型不純物が高濃度にドーピングされているｎ^＋水素化非晶質シリコンなどの物質で形成されている。線状接触部材１６１は複数の突出部１６３を有しており、突出部１６３及び島状の接触部材１６５は対をなして半導体１５１の突出部１５４上に位置している。

半導体１５１及び抵抗性接触部材１６１、１６５の側面もまた基板１１０の表面に対して傾いており、傾斜角は３０〜８０゜である。
抵抗性接触部材１６１、１６５及びゲート絶縁膜１４０上には、複数のデータ線１７１とこれから分離されている複数のドレイン電極１７５、及び複数の孤立された金属片１７２が形成されている。

データ線１７１は、主に縦方向に延びてゲート線１２１及び維持電極線１３１と交差しており、データ電圧を伝達する。各データ線１７１は、第１維持電極１３３ａと第２維持電極１３３ｂとの間に位置し、他の層又は外部装置との接続のために面積の広い端部１７９を含む。各データ線１７１からドレイン電極１７５に向かって延びた複数の枝はソース電極１７３を形成している。各ドレイン電極１７５の一側の端部は他の層との接続のために面積が広く、各ソース電極１７３はドレイン電極１７５の他の端部を囲むように曲がっている。ゲート電極１２３、ソース電極１７３、及びドレイン電極１７５は、半導体１５１の突出部１５４と共に薄膜トランジスタ（ＴＦＴ）を形成している。薄膜トランジスタのチャネルは、ソース電極１７３とドレイン電極１７５との間の突出部１５４に形成される。

金属片１７２は、ゲート線１２１上の、維持電極１３３ａの端部付近に位置する。
データ線１７１、ドレイン電極１７５及び金属片１７２は、クロム又はモリブデン系列の金属、タンタル及びチタニウムなどの耐火性金属で形成されるのが好ましい。また、データ線１７１、ドレイン電極１７５及び金属辺１７２は、モリブデン、モリブデン合金、クロムなどの下部膜（図示せず）と、その上に位置したアルミニウム系列金属の上部膜（図示せず）とからなる多層膜構造を有することができる。

データ線１７１及びドレイン電極１７５もゲート線１２１及び維持電極線１３１と同様に、その側面が絶縁基板１１０の表面に対し約３０〜８０゜の角度で各々傾いている。
抵抗性接触部材１６１、１６５は、その下部の線状半導体１５１とその上部のデータ線１７１との間、及び突出部１５４とドレイン電極１７５との間にのみ存在し、接触抵抗を低くする役割を果たす。線状半導体１５１はソース電極１７３とドレイン電極１７５との間や、データ線１７１とドレイン電極１７５との間において露出された部分を有している。

データ線１７１、ドレイン電極１７５、及び露出された半導体１５１部分の上には保護膜１８０が形成されている。保護膜１８０は、平坦化特性が優れており感光性を有する有機物質や、プラズマ化学気相蒸着（ＰＥＣＶＤ）によって形成されるａ−Ｓｉ：Ｃ：Ｏ、ａ−Ｓｉ：Ｏ：Ｆなど誘電常数４.０以下の低誘電率絶縁物質、又は無機物質である窒化ケイ素などから形成されるのが好ましい。

保護膜１８０には、ドレイン電極１７５の一部及びデータ線１７１の端部１７９を各々露出する複数の接触孔１８１、１８３が形成されている。接触項１８１、１８３は、ゲート絶縁膜１４０と共にゲート線１２１の端部１２５、第１維持電極１３３ａ自由端の突出部、及び維持電極線１３１から第１維持電極１３３ａの固定端部に近い部分を各々露出する接触孔１８２、１８４、１８５が形成されている。ここで、接触孔１８１〜１８５は多角形又は円形であることができ、その側壁は傾いている。

保護膜１８０上には、ＩＴＯ又はＩＺＯからなる複数の画素電極１９０、複数の接触補助部材９５、９７、及び複数の維持電極線連結ブリッジ９１が形成されている。
画素電極１９０は接触孔１８１を介してドレイン電極１７５と電気的に連結され、ドレイン電極１７５からデータ電圧の印加を受ける。データ電圧が印加された画素電極１９０は、共通電圧の印加を受ける共通電極２７０と共に電場を生成し、二つの電極１９０、２７０間の液晶層３の液晶分子を再配列させる。

また、画素電極１９０と共通電極２７０は容量（以下、“液晶容量”とする）を構成し、薄膜トランジスタＴＦＴが遮断された後にも印加された電圧を維持する。また、電圧維持能力を強化するために、液晶容量と並列に連結された他の容量を備えることもできる。これを“維持容量”という。維持容量は、画素電極１９０と、維持電極１３３ａ、１３３ｂ、１３３ｃを含む維持電極線１３１との重畳によって形成される。

各画素電極１９０は四つの角部において切欠部を有しており、切欠部はゲート線１２１に対して約４５゜の角度をなしている。
画素電極１９０は、下部切開部１９１、中央切開部１９２、及び上部切開部１９３を有し、画素電極１９０はこれら切開部１９１〜１９３によって複数の領域に分割される。切開部１９１〜１９３は第３維持電極１３３ｃに対してほぼ対称である。

下部及び上部切開部１９１、１９３は、画素電極１９０の右側辺から左側辺に向かって斜めに延びており、第３維持電極１３３ｃを軸として画素電極１９０の下半面と上半面とにそれぞれ位置している。下部及び上部切開部１９１、１９３は、ゲート線１２１に対して約４５゜の角度を成し互いが垂直となるように延長している。
中央切開部１９２は第３維持電極１３３ｃに沿って延長しており、画素電極１９０の右側辺側に入口を有している。中央切開部１９２の入口は、下部切開部１９１と上部切開部１９３に各々ほとんど平行な一組の斜辺を有している。

したがって、画素電極１９０の下半面は下部切開部１９１によって二つの領域に分けられ、下半面もまた、上部切開部１９３によって二つの領域に分けられる。この時、領域及び切開部の寸法は、画素の大きさ、画素電極の横辺と縦辺の長さの比、液晶層３の種類や特性などの設計要素によって変わる。
接触補助部材９５、９７は、接触孔１８２、１８３を介してゲート線１２１の端部１２５及びデータ線１７１の端部１７９と各々連結される。接触補助部材９５、９７は、ゲート線１２１及びデータ線１７１の各端部１２５、１７９と外部装置との接着性を補完し、これらを保護する役割を果たすものである。従って必須なものではなく、これらを適用するか否かは選択的である。

維持電極線連結ブリッジ９１はゲート線１２１を横切り、接触孔１８４、１８５を介してゲート線１２１を隔てて隣接する第１維持電極１３３ａの固定端突出部と、維持電極線１３１の露出された部分とに連結されている。維持電極線連結ブリッジ９１は金属片１７２と重なっており、これらは互いに電気的に連結されることもできる。維持電極１３３ａ〜１３３ｃを含む維持電極線１３１は、維持電極線連結ブリッジ９１及び金属片１７２と共にゲート線１２１やデータ線１７１又は薄膜トランジスタＴＦＴの欠陥を修理するのに用いることができる。ゲート線１２１を修理する際には、ゲート線１２１と維持電極線連結ブリッジ９１との交差点をレーザー照射して、ゲート線１２１と維持電極線連結ブリッジ９１とを電気的に連結することによってゲート線１２１と維持電極線１３１とを電気的に連結させる。この時、金属片１７２は、ゲート線１２１及び維持配線連結ブリッジ９１の電気的連結を強化するために形成される。

次に、図２乃至図４を参照して、共通電極表示板２００について説明する。
透明なガラスなどからなる絶縁基板２１０上に、光漏れを防止するためのブラックマトリックスである遮光部材２２０が形成されており、遮光部材２２０は画素電極１９０と対向して、画素電極１９０とほとんど同一な模様を有する複数の開口部を有している。これとは異なって、遮光部材２２０は、データ線１７１に対応する部分と薄膜トランジスタに対応する部分とに形成してもよい。

また、絶縁基板２１０上には、複数のカラーフィルター２３０が形成されており、遮光部材２２０で囲まれた領域内に位置する。カラーフィルター２３０は、画素電極１９０に沿って縦方向に長く延長している。カラーフィルター２３０は赤色、緑色、及び青色などの原色のうちの一つを表示することができる。
カラーフィルター２３０及び遮光部材２２０の上には蓋膜２５０が形成されている。

蓋膜２５０の上には、ＩＴＯ、ＩＺＯなどの透明な導電体などからなる共通電極２７０が形成されている。共通電極２７０は複数組の切開部２７１〜２７３を１組とした複数組の切開部を有する。
一組の切開部２７１〜２７３は一つの画素電極１９０と対向し、下部切開部２７１、中央切開部２７２、及び上部切開部２７３を含む。切開部２７１〜２７３の各々は、画素電極１９０の切開部１９１〜１９３を挟むようにして配置されている。また、切開部２７１〜２７３は、切開部１９１、１９３と画素電極１９０の斜辺との間に配置されている。さらに、各切開部２７１〜２７３は、画素電極１９０の下部切開部１９１又は上部切開部１９３と平行に延長されている少なくとも一つの斜線部を含む。互いに平行な隣接した二つの切開部２７１〜２７３、１９１〜１９３又はその斜線部、斜辺及び画素電極１９０の斜辺のうちで隣接した両者の間隔（Ｗｐ）、つまり、画素電極１９０と共通電極２７０によって形成されるパターンの間の間隔（Ｗｐ）は全て実質的に同一である。この間隔（Ｗｐ）は設計要素によって設定されることができ、特に、１５〜２５μｍの範囲に設定することができる。

下部及び上部切開部２７１、２７３の各々は、画素電極１９０の左側辺から上側辺又は下側辺に向かって延びた斜線部、及び斜線部の各端部から画素電極１９０の辺に沿って辺と重なりながら延びており、斜線部と鈍角をなす横部及び縦部を含む。
中央切開部２７２は、画素電極１９０の左側辺から第３維持電極１３３ｃに沿って延びた中央横部、この中央横部の端部で中央横部と斜角をなし画素電極１９０の右側辺に向かって延びた一組の斜線部、及び斜線部の各端部から画素電極１９０の右側辺に沿って右側辺と重なりながら延長され斜線部と鈍角をなす縦断縦部を含む。

切開部２７１〜２７３の寸法は設計要素によって変わることがあり、遮光部材２２０が切開部２７１〜２７３と重なって切開部２７１〜２７３付近の光漏れを遮断することができる。
表示板１００、２００の内側面には垂直配向膜（図示せず）が塗布されており、外側面には偏光板１２、２２が備えられている。二つの偏光板の透過軸は直交しており、このうちの一つの透過軸はゲート線１２１に対応して並んでいる。反射型液晶表示装置の場合には二つの偏光板１２、２２のうち一つを省略することができる。

液晶表示装置は、液晶層３の位相遅延を補償するための少なくとも一つの遅延フィルム（図示せず）を含むことができる。
液晶層３の液晶分子は、その長軸が二つの表示板１００、２００の表面に対して垂直をなすように配向されており、液晶層３は負の誘電率異方性を有する。
切開部１９１〜１９３、２７１〜２７３は、液晶層３の液晶分子が傾く方向を制御する。つまり、隣接する切開部１９１〜１９３、２７１〜２７３によって定義され、切開部２７１、２７３及び画素電極１９０の斜辺によって定義される各領域内にある液晶分子は、切開部１９１〜１９３、２７１〜２７３の長さ方向に対して垂直をなす方向に傾く。各領域の最も長い辺２つはほぼ平行に並んでおり、ゲート線１２１と約４５゜をなしている。

少なくとも一つの切開部１９１〜１９３、２７１〜２７３は、突起や陥没部で代替することができる。また、切開部１９１〜１９３、２７１〜２７３の模様及び配置は変形可能である。
＜液晶表示装置＞
以下より、駆動側面からの本発明の実施例による液晶表示装置について、図５及び図６を参照して詳細に説明する。

図５は、本発明の一実施例による液晶表示装置のブロック図である。図６は、本発明の一実施例による液晶表示装置の一つの画素に対する等価回路図である。
図５に示すように、本発明の一実施例による液晶表示装置は、液晶表示板組立体３００及びこれに連結されたゲート駆動部４００、データ駆動部５００、データ駆動部５００に連結された階調電圧生成部８００、及びこれらを制御する信号制御部６００を含む。

液晶表示板組立体３００を図２の等価回路でみると、複数の表示信号線（Ｇ₁−Ｇ_n、Ｄ₁−Ｄ_m）と、これに連結されており行列形態に配列された複数の画素とを含む。
表示信号線（Ｇ₁−Ｇ_n、Ｄ₁−Ｄ_m）は、ゲート信号（“走査信号”ともいう）を伝達する複数のゲート線（Ｇ₁−Ｇ_n）と、データ信号を伝達するデータ線（Ｄ₁−Ｄ_m）とを含む。ゲート線（Ｇ₁−Ｇ_n）は行方向に延びており、互いにほぼ平行である。データ線（Ｄ₁−Ｄ_m）は列方向に延びており、互いにほぼ平行である。

各画素は、表示信号線（Ｇ₁−Ｇ_n、Ｄ₁−Ｄ_m）に連結されたスイッチング素子（Ｑ）と、これに連結された液晶容量（Ｃ_LC）及び維持容量（Ｃ_ST）とを含む。
スイッチング素子（Ｑ）は、下部表示板１００に備えられており、薄膜トランジスタＴＦＴで形成されている。そして、スイッチング素子（Ｑ）は、制御端子、入力端子及び出力端子の三端子素子を有している。制御端子及び入力端子はそれぞれゲート線（Ｇ₁−Ｇ_n）及びデータ線（Ｄ₁−Ｄ_m）に連結されており、出力端子は液晶容量（Ｃ_LC）及び維持容量（Ｃ_ST）に連結されている。

液晶容量（Ｃ_LC）は、下部表示板１００の画素電極１９０及び上部表示板２００の共通電極２７０を二つの端子とし、二つの電極１９０、２７０の間の液晶層３は誘電体として機能する。画素電極１９０はスイッチング素子（Ｑ）に連結され、共通電極２７０は上部表示板２００の全面に形成されており、共通電圧（Ｖ_com）の印加を受ける。
液晶容量（Ｃ_LC）の補助的な役割を果たす維持容量（Ｃ_ST）は、下部表示板１００に備えられた別の信号線（図示せず）と画素電極１９０とが絶縁体を隔てて重なって構成され、この別の信号線には共通電圧（Ｖ_com）などの決められた電圧が印加される。

一方、カラー表示を行うためには、各画素が三原色のうちの一つの色を固有に表示し、これら三原色が適合することによって所望のカラーが認識されるようにする。図６はその一例を示している。図６は、各画素が画素電極１９０に対応する領域に赤色、緑色、又は青色のカラーフィルター２３０を備えている。
階調電圧生成部８００は、画素の透過率に対応した二組の複数階調電圧を生成する。二組のうちの一組は共通電圧（Ｖ_com）に対して正の値を有し、他の一組は負の値を有する。

ゲート駆動部４００は液晶表示板組立体３００のゲート線（Ｇ₁−Ｇ_n）に連結されており、外部からのゲートオン電圧（Ｖ_on）とゲートオフ電圧（Ｖ_off）との組み合わせからなるゲート信号をゲート線（Ｇ₁−Ｇ_n）に印加する。
データ駆動部５００は、液晶表示板組立体３００のデータ線（Ｄ₁−Ｄ_m）に連結されており、階調電圧生成部８００からの階調電圧を選択してデータ電圧として画素に印加する。データ電圧は、スイッチング素子（Ｑ）を通じて液晶容量（Ｃ_LC）の画素電極１９０に印加される。そして、データ電圧と共通電圧（Ｖ_com）との電圧差は液晶容量（Ｃ_LC）の充電電圧、つまり、画素電圧として現れる。

液晶容量（Ｃ_LC）の液晶分子は画素電圧の大きさによってその配列を変化させ、これにより液晶層３を通過する光の偏光が変化する。このような偏光の変化は、表示板１００、２００に付着された偏光子（図示せず）によって光の透過率の変化として現れる。
＜階調電圧の範囲＞
本実施例による階調電圧生成部８００の階調電圧の範囲は、目標透過率の範囲を得るために必要な目標画素電圧の範囲と実質的に同一である。即ち、階調電圧の上限は目標画素電圧の上限と同一であり、下限は目標画素電圧の下限と同一である。また、階調電圧の下限は目標画素電圧の下限より小さくすることもできる。

言い換えると、最も低い階調であるブラック階調を表示する場合に液晶容量に充電される画素電圧（以下、“ブラック電圧（Ｖ_b）”とする）と、最も高い階調であるホワイト階調を表示する場合に液晶容量に充電される画素電圧（以下、“ホワイト電圧（Ｖ_w）”とする）とが、データ電圧の下限と上限とを決定する。つまり、データ電圧の範囲は、ブラック電圧（Ｖ_b）とホワイト電圧（Ｖ_w）との間で決められる。ノーマリーブラック液晶表示装置の場合には、ブラック電圧（Ｖ_b）が最小値、ホワイト電圧（Ｖ_w）が最大値であり、ノーマリーホワイト液晶表示装置の場合はその反対である。最大画素電圧は、液晶表示装置の適切な輝度を保障するために６Ｖ以上であるのが好ましい。

例えば、ノーマリーブラック液晶表示装置において、目標透過率範囲を得るための画素電圧の電圧範囲が０Ｖ〜７.３Ｖであり、共通電圧の大きさを便宜上０Ｖとすれば、正極性階調電圧の範囲は０Ｖ〜７.３Ｖであり、負極性階調電圧の範囲は−７.３Ｖ〜０Ｖである。この場合、正極性の場合のみを見ると、ブラック電圧（Ｖ_b）は０Ｖになり、ホワイト電圧（Ｖ_w）は７.３Ｖになる。例えば、８ビット映像信号、つまり、２５６階調である場合、０階調は０Ｖに対応し、２５５階調は７.３Ｖに対応する。ここで、階調電圧の範囲、目標画素電圧の範囲、及び階調の範囲は様々な変化が可能である。
＜ノーマリーブラックの液晶表示装置＞
以下より、本発明の実施例による液晶表示装置を、ノーマリーブラックを例に挙げて説明する。

ゲート駆動部４００又はデータ駆動部５００を、複数の駆動集積回路チップの形態で液晶表示板組立体３００上に実装したり、可撓性印刷回路膜（図示せず）上に装着されてＴＣＰ（tape carrier package）の形態で液晶表示板組立体３００に付着することもできる。これとは異なって、ゲート駆動部４００又はデータ駆動部５００を液晶表示板組立体３００に集積することもできる。

信号制御部６００は、ゲート駆動部４００及びデータ駆動部５００などの動作を制御する。
以下では、このような液晶表示装置の表示動作についてもう少し詳細に説明する。
信号制御部６００は、外部のグラフィック制御機（図示せず）から入力映像信号（Ｒ、Ｇ、Ｂ）、入力制御信号、メインクロック（ＭＣＬＫ）、及びデータイネーブル信号（ＤＥ）などを提供される。ここで、入力制御信号とは、入力映像信号（Ｒ、Ｇ、Ｂ）の表示を制御する信号であり、垂直同期信号（Ｖ_sync）及び水平同期信号（Ｈ_sync）を含む。信号制御部６００は、入力映像信号（Ｒ、Ｇ、Ｂ）と入力制御信号とに基づいて映像信号（Ｒ、Ｇ、Ｂ）を液晶表示板組立体３００の動作条件に合うように適切に処理し、ゲート制御信号（ＣＯＮＴ１）及びデータ制御信号（ＣＯＮＴ２）などを生成した後、ゲート制御信号（ＣＯＮＴ１）をゲート駆動部４００に伝送し、データ制御信号（ＣＯＮＴ２）及び処理した映像信号（ＤＡＴ）をデータ駆動部５００に伝送する。

ゲート制御信号（ＣＯＮＴ１）は、ゲートオン電圧（Ｖ_on）の走査開始を指示する走査開始信号（ＳＴＶ）と、ゲートオン電圧（Ｖ_on）の出力を制御する少なくとも一つのクロック信号と、を含む。
データ制御信号（ＣＯＮＴ２）は、一つの画素行のデータ伝送を知らせる水平同期開始信号（ＳＴＨ）、データ線（Ｄ₁−Ｄ_m）に当該データ電圧の印加を命令するロード信号（ＬＯＡＤ）、共通電圧（Ｖ_com）に対するデータ電圧の極性（以下、“共通電圧に対するデータ電圧の極性”を略して“データ電圧の極性”とする）を反転させる反転信号（ＲＶＳ）、及びデータクロック信号（ＨＣＬＫ）などを含む。

データ駆動部５００は、信号制御部６００からのデータ制御信号（ＣＯＮＴ２）に応じて一つの行の画素に対する映像データ（ＤＡＴ）を受信し、階調電圧生成部８００からの階調電圧のうちの各映像データ（ＤＡＴ）に対応する階調電圧を選択する。そして、データ駆動部５００は、映像データ（ＤＡＴ）を当該データ電圧に変換し、これを当該データ線（Ｄ₁−Ｄ_m）に印加する。

ゲート駆動部４００は、信号制御部６００からのゲート制御信号（ＣＯＮＴ１）に応じてゲートオン電圧（Ｖ_on）をゲート線（Ｇ₁−Ｇ_n）に印加し、このゲート線（Ｇ₁−Ｇ_n）に連結されたスイッチング素子（Ｑ）をオンさせる。
１水平周期（又は“１Ｈ”）（水平同期信号（Ｈ_sync）、データイネーブル信号（ＤＥ）、ゲートクロック（ＣＰＶ）の一周期）が過ぎると、データ駆動部５００及びゲート駆動部４００は、次行の画素に対して同一な動作を繰り返す。このような方式で、１フレームの間に全てのゲート線（Ｇ₁−Ｇ_n）に対して順にゲートオン電圧（Ｖ_on）を印加し、全ての画素にデータ電圧を印加する。１フレームが終了すると次のフレームが開始され、各画素に印加されるデータ電圧の極性が直前フレームでの極性と反対になるように、データ駆動部５００に印加される反転信号（ＲＶＳ）の状態が制御される。これをフレーム反転という。この時、１フレーム内でも反転信号（ＲＶＳ）の特性によって一つのデータ線を通じて流れるデータ電圧の極性が変わったり（例：行反転、点反転）、一つの画素行に印加されるデータ電圧の極性も互いに異なることができる（例：列反転、点反転）。
＜映像信号補正部＞
本発明の一実施例による液晶表示装置での映像信号処理は、液晶の応答速度を改善しても輝度及び階調の損失がないように、直前フレームの映像信号（以下、“直前映像信号”とする）と現在フレームの映像信号（以下、“現在映像信号”とする）と次のフレームの映像信号（以下、“次回映像信号”とする）に基づいて補正された映像信号を形成する。

説明の便宜のために、（ｎ−１）番目フレームの映像信号（ｇ_n-1）を直前の映像信号、ｎ番目フレームの映像信号（ｇ_n）を現在の映像信号、（ｎ＋１）番目フレームの映像信号（ｇ_n+1）を次回の映像信号、と各々定義する。
以下より、図７及び図８を参照して、本発明の一実施例による液晶表示装置の映像信号補正部及び映像信号補正方法について詳細に説明する。

図７は、本発明の一実施例による液晶表示装置の映像信号補正部のブロック図である。図７に示すように、映像信号補正部６１０は、信号受信器６１１と、信号受信器６１１に連結されている第１フレームメモリ６１３と、第１フレームメモリ６１３に連結されている第２フレームメモリ６１５と、第１及び第２フレームメモリ６１３、６１５に連結されている第１補正部６１７と、信号受信器６１１及び第１補正部６１７に連結されている第２補正部６１９と、を含む。ここで、映像信号補正部６１０は、全体が信号制御部６００に含まれたり、その一部が信号制御部６００に含まれることができる。

信号受信器６１１は、外部からの映像信号（Ｉ_n+1）を受信し、映像信号補正部６１０が処理できる映像信号（ｇ_n+1）に変換して、第１フレームメモリ６１３及び第２補正部６１９に供給する。
第１フレームメモリ６１３は、記憶されている現在の映像信号（ｇ_n）を、第２フレームメモリ６１５及び第１補正部６１７に伝送し、信号受信器６１１からの次の映像信号（ｇ_n+1）を記憶する。

第２フレームメモリ６１５は、記憶されている直前の映像信号（ｇ_n-1）を第１補正部６１７に伝送し、第１フレームメモリ６１３から現在の映像信号（ｇ_m）を受信して記憶する。
ここで、第１フレームメモリ６１３及び第２フレームメモリ６１５は分離されていると記載したが、一つのフレームメモリで上記の動作を行うことができる。具体的には、１つのフレームメモリが記憶している直前の映像信号（ｇ_n-1）及び現在の映像信号（ｇ_n）を第１補正部６１７に伝送し、信号受信器６１１から次回の映像信号（ｇ_n+1）を受信して記憶してもよい。

第１補正部６１５は、第１フレームメモリ６１３からの現在の映像信号（ｇ_n）と第２フレームメモリ６１５からの直前の映像信号（ｇ_n-1）とに応じて現在の映像信号（ｇ_n）を補正し、第１補正信号（ｇ_ｎ´）を第２補正部６１９に伝送する。
第２補正部６１９は、信号受信器６１１からの次回の映像信号（ｇ_n＋１）と第１補正部６１７からの第１補正信号（ｇ_n´）とに応じて第１補正信号（ｇ_n´）を補正し、第２補正信号（ｇ_n″）を生成して出力する。
（補正部の補正動作）
第１補正部６１７及び第２補正部６１９での補正動作を、図８を参照して説明する。図８は、図７の映像信号補正部の動作を示すフローチャートである。

まず、動作が開始されると（Ｓ１０）、第１及び第２補正部６１７、６１９は直前の映像信号（ｇ_n-1）、現在の映像信号（ｇ_n）、及び次回の映像信号（ｇ_n+1）を読み込む（Ｓ２０）。
第１補正部６１７は、直前の映像信号（ｇ_n-1）と現在の映像信号（ｇ_n）との対を分類して、ルックアップテーブル（図示せず）から当該対に対応する補正用基準データを抽出した後、演算処理して第１補正信号（ｇ_n´）を生成する（Ｓ３０）。直前の映像信号（ｇ_n-1）及び現在の映像信号（ｇ_n）の各対に対する補正用基準データは、液晶モードや試験結果によって設定できる。本実施例では、直前の映像信号（ｇ_n-1）が現在の映像信号（ｇ_n）より小さければ、第１補正信号（ｇ_n´）が現在の映像信号（ｇ_n）以上の値を有するように補正用基準データを設定し、直前の映像信号（ｇ_n-1）と現在の映像信号（ｇ_n）との差が所定の範囲内にあれば、第１補正信号（ｇ_n´）が現在の映像信号（ｇ_n）と同一な値を有するように補正用基準データを設定する。ただし、現在の映像信号（ｇ_n）が最大階調（ホワイト階調）である場合、例えば８ビット映像信号であって現在の映像信号（ｇ_n）が２５５階調であれば、第１補正信号（ｇ_n´）も最大階調（２５５階調）となるように補正用基準データを設定する。つまり、映像信号がホワイト階調に変わる場合、補正データ電圧は階調電圧の上限電圧と同一であるのでオーバーシュートしない。

第２補正部６１９は、第１補正部６１７からの第１補正信号（ｇ_n´）と予め決められた第１設定値とを比較し、次回映像信号（ｇ_n+1）と予め決められた第２設定値とを比較する（Ｓ４０）。ここで、第１設定値及び前記第２設定値は、階調電圧の所定の範囲内で設定されている。この所定の範囲には、第１補正信号に対応する階調電圧が含まれている。比較した結果が、第１補正信号（ｇ_n´）が第１設定値よりも小さく、かつ次回の映像信号（ｇ_n+1）が第２設定値よりも大きい場合は、第１補正信号（ｇ_n´）に補正値（α）を足して第２補正信号（ｇ_n″）を生成する（Ｓ５０）。又は、第１補正信号（ｇ_n´）と無関係の一定の定数値（β）を有する第２補正信号（ｇ_n″）を生成することもできる（Ｓ５０）。ここで、補正値（α）は、第１補正信号（ ｇ_n´）と次回の映像信号（ｇ_n+1）の領域によって設定することができる。この場合、生成された第２補正信号（ｇ_n″）はプレチルト電圧に変換されて画素に印加され、ｎフレームと（ｎ＋１）フレームとの階調差の一定の分だけ、ｎフレームより液晶分子を予めプレチルトさせる。

一方、比較した結果が、第１補正信号（ｇ_n´）が第１設定値以上であるか、もしくは次回の映像信号（ｇ_n+1）が第２設定値以下である場合は、第１補正信号（ｇ_n´）と同一な値を有する第２補正信号（ｇ_n″）を生成する（Ｓ６０）。
そして、第２補正信号（ｇ_n″）を出力した後（Ｓ７０）、動作を終了する（Ｓ８０）。

（プレチルト電圧とホワイト電圧による応答速度）
以下より、図９を参照して、プリチルト電圧及びホワイト電圧に係る応答速度について説明する。
図９は、本発明の一実施例による液晶表示装置でのプリチルト電圧及びホワイト電圧に係る応答速度を示したグラフである。

フレーム単位で、ブラック電圧（Ｖ_b）、プリチルト電圧（Ｖ_p）、ホワイト電圧（Ｖ_w）を順番に画素に印加して応答速度を測定した。そして、ホワイト電圧（Ｖ_w）を５Ｖ〜６.５Ｖにし、プリチルト電圧（Ｖ_p）を変化させて応答速度を測定した。図９において、横軸はプリチルト電圧（Ｖ_p）、縦軸は応答速度として上昇時間（Ｔ_on）を示す。ここで、上昇時間（Ｔ_on）は、印加されるデータ電圧に対する目標輝度が１０％である時点から９０％である時点までの時間と定義される。

図９に示したように、ホワイト電圧（Ｖ_w）が５.５Ｖ以上であれば、プリチルト電圧（Ｖ_p）が高いほど応答速度が速くなり、その基準となるプリチルト電圧（Ｖ_p）は約２.５Ｖである。即ち、プリチルト電圧（Ｖ_p）が２.５Ｖ以上である場合は、ホワイト電圧（Ｖ_w）が高いほど応答速度が速くなる。しかし、ホワイト電圧（Ｖ_w）が５Ｖである場合には、プリチルト電圧（Ｖ_p）が高いほど応答速度が遅くなる傾向が見られる。

尚、図９に示した応答速度は、前述の本発明の一実施例による液晶表示装置で、画素電極１９０及び共通電極２７０によって形成されるパターンの間の間隔（Ｗ_p）を２３μｍに設定して測定した結果である。この間隔（Ｗ_p）により、プリチルト電圧（Ｖ_p）の基準も変わる。
液晶表示装置での応答速度は次の数式１に従い、データ電圧差が大きいほど応答速度は速くなる。

ここで、γは液晶粘度、ｄはセルの間隔、Δεは誘電率異方性、Ｖは印加データ電圧、Ｖ_ｏは直前のデータ電圧を示す。
しかし、通常のＶＡモード液晶表示装置では、先に説明したように複数の領域に分割されるので、領域の間とデータ線側での側面電界により、液晶分子が部分的に無秩序に配列された構造が発生し易い。このような構造があると数式１を適用し難くなる。したがって、高いデータ電圧を印加しても応答速度が速くならない。

しかし、本発明の実施例による液晶表示装置において、図９のグラフに示したようにプレチルト電圧（Ｖ_p）を２.５Ｖ以上にすれば、液晶分子が充分に制御されてホワイト電圧（_w）の大きさを大きくするほど応答速度はさらに速くなるため、応答速度は数式１に従う。
（補正信号の生成）
次に、本発明の一実施例による液晶表示装置の映像信号補正部６１０が入力される信号に対し、補正された信号を生成する一例を、図１０及び図１１を参照して説明する。図１０は、本発明の一実施例による液晶表示装置での補正された信号を示す図である。図１１は、図１０の補正された信号に応じた透過率を示す図である。

図１０に示したように、入力映像信号は（ｎ−１）及びｎフレームで０階調、（ｎ＋１）フレームからは２５５階調である。ここで、入力及び補正映像信号に対するデータ電圧は絶対値に示す。
（ｎ−１）フレームとｎフレームとの間の階調差はないため、階調差は範囲内であるから第１補正信号はｎフレームの値に合わせる。即ち、ｎフレームでの第１補正信号は“０”である。また、（ｎ＋１）フレームと（ｎ＋２）フレームとの間の階調差はないため、階調差は範囲内であるから第１補正信号はｎフレームの値に合わせる。即ち、（ｎ＋２）フレームでの第１補正信号は“２５５”である。また、ｎフレームと（ｎ＋１）フレームとの間の階調差は“２５５”であるため、第１補正信号はｎフレームの値に合わせる。即ち、このときの第１補正信号も“２５５”である。

一例として、第１及び第２設定値を各々“４０”、“２１０”とし、段階（Ｓ５０）での第２補正信号が定数値（例えば、β＝“９１”）を有すると仮定すれば、第２補正部６１９は、ｎフレームで“９１”、他の残りのフレームで第１補正信号と同一な値に第２補正信号を生成する。階調電圧の範囲を０〜７.３Ｖとすれば、データ電圧として（ｎ−１）フレームでブラック電圧（Ｖ_b）０Ｖ、ｎフレームでプレチルト電圧（Ｖ_p）２.６Ｖ、（ｎ＋１）フレームからホワイト電圧（Ｖ_w）７.３Ｖが最終的に画素に印加される。

このように、ｎフレームで高いプレチルト電圧（Ｖ_p）を画素に印加し、（ｎ＋１）フレームでオーバーシュートさせることなく充分に高いホワイト電圧（Ｖ_w）を印加すると、ｎフレームで液晶分子がプレチルトされた後は、図１１に示したように（ｎ＋１）フレームで目標輝度に速かに接近することが分かる。従って、応答速度が向上する。
次の表１は、様々な条件で液晶表示装置の輝度と応答速度とを測定した結果である。ブラック電圧（Ｖ_b）からプリチルト電圧（Ｖ_p）を経てホワイト電圧（Ｖ_w）を画素にフレーム単位で順に印加し、オーバーシュート電圧をホワイト電圧（Ｖ_w）に足して印加した。そして、データ駆動部５００が画素に印加できる最大データ電圧は、正極性の場合は約７.４Ｖに限定させた。

表１に示したように、液晶表示装置の輝度（Ｔ_w）はホワイト電圧（Ｖ_w）が高くなるほど共に高くなる。そして、プレチルト電圧（Ｖ_ｐ）が高ければ応答速度も速い。表１の条件（８）及び（９）は、本発明の実施例による液晶表示装置での映像信号補正により、オーバーシュート電圧が０Ｖであり、プリチルト電圧（Ｖ_ｐ）が２.５Ｖ以上である場合である。この場合、階調電圧の上限をホワイト電圧（Ｖ_w）として使用できるので輝度（Ｔ_w）は最も高く、条件（１）での輝度に比べて１５％程度高くなる。また、上昇時間（Ｔ_on）も基準値である１０ｍｓより小さいので応答速度も充足される。

したがって、本実施例による液晶表示装置の映像信号補正によると、輝度損失及び階調損失なしで応答速度を向上させることができる。特に、画素電極を二つに分け、主画素電極に印加する画素電圧より小さい電圧を副画素電極に印加する二重電極構造の液晶表示装置のため輝度上昇効果が大きく、副画素電極の電圧降下を補償することができる。
＜映像信号補正の他の例＞
以下より、直前の映像信号（ｇ_n-1）と現在の映像信号（ｇ_n）に基づいて補正された映像信号（ｇ_n´）を形成する本発明の他の実施例による液晶表示装置の映像信号補正について、図１２乃至図１４を参照して詳細に説明する。

図１２は、本発明の他の実施例による液晶表示装置の映像信号補正部のブロック図である。図１３は、図１２の映像信号補正部の動作を示すフローチャートである。図１４は、本発明の他の実施例による液晶表示装置での補正された信号を示す図である。
図１２に示したように、本発明の他の実施例による映像信号補正部６３０は、信号受信器６３１、信号受信器６３１に連結されているフレームメモリ６３３、及びフレームメモリ６３３に連結されている補正部６３５を含む。ここで、映像信号補正部６３０は、全体が信号制御部６００に含まれていたり、その一部が信号制御部６００に含まれていることができる。

信号受信器６３１は、外部からの映像信号（Ｉ_n）を受信して映像信号補正部６３０が処理できる映像信号（ｇ_n）に変換し、フレームメモリ６３３及び補正部６３５に供給する。
フレームメモリ６３３は、記憶されている直前の映像信号（ｇ_n-1）を補正部６３５に伝送し、信号受信器６３１から現在の映像信号（ｇ_n）を受信して記憶する。

補正部６３５は、フレームメモリ６３３からの直前の映像信号（ｇ_n-1）及び信号受信器６３１からの現在の映像信号（ｇ_n）に応じて現在の映像信号（ｇ_n）を補正し、補正映像信号（ｇ_n‘）を生成して出力する。
（補正部の補正動作）
次に、補正部６３５での補正動作を、図１３を参照して説明する。

まず、動作が開始されると（Ｓ１００）、補正部６３５は、直前の映像信号（ｇ_n-1）及び現在の映像信号（ｇ_n）を読み込む（Ｓ１１０）。
補正部６３５は、直前の映像信号（ｇ_n-1）と予め決められた第３設定値とを比較し、現在の映像信号（ｇ_n）と予め決められた第４設定値とを比較する（Ｓ１２０）。
比較した結果、直前の映像信号（ｇ_n-1）が第３設定値よりも小さく、かつ現在の映像信号（ｇ_n）が第４設定値よりも大きい場合は、一定の定数値（γ）を有する補正映像信号（ｇ_n´）を生成する（Ｓ５０）。この補正映像信号（ｇ_n´）はプレチルト電圧の役割を果たす。

一方、比較した結果、直前の映像信号（ｇ_n-1）が第３設定値以上であるか、もしくは現在の映像信号（ｇ_n）が第４設定値以下である場合は、直前の映像信号（ｇ_n-1）及び現在の映像信号（ｇ_n）に応じて補正映像信号（ｇ_n´）を生成する（Ｓ１４０）。この時、補正映像信号（ｇ_n´）は前述の実施例で第１補正信号（ｇ_n´）を生成する方法と同一な方法で生成する。

生成された補正映像信号（ｇ_ｎ´）を出力し、動作を終了する（Ｓ１５０）。
（補正信号の生成）
次に、本実施例の映像信号補正部６３０が入力される信号に対して補正された信号を生成する一例を、図１４を参照して説明する。
図１４に示したように、入力映像信号は、（ｎ−１）フレームで０階調、ｎフレームからは２５５階調である。ここで、入力及び補正映像信号に対するデータ電圧は絶対値に示す。

一例として、第３及び第４設定値を各々“４０”、“２１０”とし、定数値（γ）を“９１”と仮定すれば、補正部６３５は、補正映像信号を、（ｎ−１）フレームで“０”、ｎフレームで“９１”、（ｎ＋１）フレームからは“２５５”とそれぞれ生成する。階調電圧の範囲を０〜７.３Ｖとすれば、データ電圧として、（ｎ−１）フレームでブラック電圧（Ｖ_b）０Ｖ、ｎフレームでプレチルト電圧（Ｖ_p）２.６Ｖ、（ｎ＋１）フレームからホワイト電圧（Ｖ_w）７.３Ｖが最終的に画素に印加される。

このように、ブラック階調からホワイト階調に映像信号が変わる場合、ｎフレームでオーバーシュート電圧のかわりにプリチルト電圧（Ｖ_p）を印加することにより、（ｎ＋１）フレームで速かに目標輝度に接近することができる。また、階調電圧の上限をホワイト電圧（Ｖ_w）として使用することにより、輝度及び階調の損失なしで映像を表示することができる。

また、本実施例によると、フレームメモリを一つだけ用いるので、原価を節減することができる。
一方、本発明の実施例による映像信号補正は、先に説明したＰＶＡモード液晶表示装置だけでなく、ＭＶＡ（multi-domain vertical alignment）モード液晶表示装置及びＳＰＶＡ（super-patterned vertical alignment）又はＳＶＡ（super vertical alignment）モード液晶表示装置にも適用することができる。

以上で本発明の好ましい実施例について詳細に説明したが、本発明の権利範囲はこれに限定されず、本発明の請求範囲で定義している本発明の基本概念を利用した当業者による様々な変形及び改良形態もまた本発明の権利範囲に属する。

本発明の一実施例による液晶表示装置用薄膜トランジスタ表示板の配置図の一例である。 本発明の一実施例による液晶表示装置用共通電極表示板の配置図の一例である。 図１に示した薄膜トランジスタ表示板と図２に示した共通電極表示板を含む液晶表示装置の配置図である。 図３の液晶表示装置のＩＶ−ＩＶ´線による断面図である。 本発明の一実施例による液晶表示装置のブロック図である。 本発明の一実施例による液晶表示装置の一つの画素に対する等価回路図である。 本発明の一実施例による液晶表示装置の映像信号補正部のブロック図である。 図７の映像信号補正部の動作を示すフローチャートである。 本発明の一実施例による液晶表示装置でのプリチルト電圧とホワイト電圧による応答速度を示したグラフである。 本発明の一実施例による液晶表示装置において、補正された信号を示す図である。 図９の補正された信号による透過率を示す図である。 本発明の他の実施例による液晶表示装置の映像信号補正部のブロック図である。 図１２の映像信号補正部の動作を示すフローチャートである。 本発明の他の実施例による液晶表示装置において、補正された信号を示す図である。

符号の説明

３ 液晶層
１２、２２ 偏光板
９１ 維持電極連結橋
９５、９７ 接触補助部材
１００、２００ 表示板
１１０、２１０ 絶縁基板
１２１、１２５ ゲート線
１２３ ゲート電極
１３１ 維持電極線
１３３ａ〜１３３ｃ 維持電極
１４０ ゲート絶縁膜
１５１、１５４ 半導体
１６１、１６３、１６５ 抵抗性接触部材
１７１、１７９ データ線
１７３ ソース電極
１７５ ドレイン電極
１８０ 保護膜
１８１〜１８５ 接触孔
１９０ 画素電極
１９１〜１９３、２７１〜２７３ 切開部
２２０ 遮光部材
２３０ 色フィルター
２５０ 蓋膜
２７０ 共通電極
３００ 液晶表示板組立体
４００ ゲート駆動部
５００ データ駆動部
６００ 信号制御部
６１０、６３０ 映像信号補正部
６１１、６３１ 信号受信器
６１３、６１５、６３３ フレームメモリ
６１７、６１９、６３５ 補正部
８００ 階調電圧生成部

Claims (22)

1. 複数の画素と、
   複数の階調電圧を生成する階調電圧生成部と、
   連続した３フレームの第１、第２、及び第３映像信号を受信し、前記第１映像信号及び前記第２映像信号に基づいて第１補正信号を生成し、前記第１補正信号及び前記第３映像信号に基づいて第２補正信号を生成する映像信号補正部と、
   前記複数の階調電圧のうち、前記映像信号補正部からの前記第２補正信号に基づいて階調電圧を選択し、選択した前記階調電圧をデータ電圧として前記画素に供給するデータ駆動部と、を含み、
   前記階調電圧の範囲は、前記画素の目標の透過率に対応する画素電圧の範囲と同一であり、
   前記第２補正信号の最大値は、前記第１、第２及び第３映像信号のいずれかの最大値と同一であり、
   前記映像信号補正部は、前記第１補正信号が第１設定値よりも小さく、かつ前記第３映像信号が第２設定値より大きい場合は、所定の値である第１補正値を有する前記第２補正信号を生成することを特徴とする、液晶表示装置。
2. 前記第１設定値及び前記第２設定値は、階調電圧の所定の範囲内で設定されており、前記所定の範囲は、前記第１補正信号に対応する階調電圧を含むことを特徴とする、請求項１に記載の液晶表示装置。
3. 前記画素を複数の領域に分割する複数の切開部を更に含み、
   前記第１補正値は、隣接している前記複数の領域の間隔により決定された値であることを特徴とする、請求項１に記載の液晶表示装置。
4. 前記間隔が１５μｍ〜２５μｍである場合は、前記第１補正値に対応する階調電圧は２.５Ｖ以上であることを特徴とする、請求項３に記載の液晶表示装置。
5. 複数の画素と、
   複数の階調電圧を生成する階調電圧生成部と、
   連続した３フレームの第１、第２、及び第３映像信号を受信し、前記第１映像信号及び前記第２映像信号に基づいて第１補正信号を生成し、前記第１補正信号及び前記第３映像信号に基づいて第２補正信号を生成する映像信号補正部と、
   前記複数の階調電圧のうち、前記映像信号補正部からの前記第２補正信号に基づいて階調電圧を選択し、選択した前記階調電圧をデータ電圧として前記画素に供給するデータ駆動部と、を含み、
   前記階調電圧の範囲は、前記画素の目標の透過率に対応する画素電圧の範囲と同一であり、
   前記第２補正信号の最大値は、前記第１、第２及び第３映像信号のいずれかの最大値と同一であり、
   前記映像信号補正部は、前記第１補正信号が第１設定値よりも小さく、かつ前記第３映像信号が第２設定値より大きい場合は、前記第１補正信号及び前記第３映像信号に基づいて第２補正値を生成し、前記第１補正信号に前記第２前記補正値を加えて前記第２補正信号を生成することを特徴とする、液晶表示装置。
6. 前記第１設定値及び前記第２設定値は、階調電圧の所定の範囲内で設定されており、前記所定の範囲は、前記第１補正信号に対応する階調電圧を含むことを特徴とする、請求項５に記載の液晶表示装置。
7. 前記画素を複数の領域に分割する複数の切開部を更に含み、
   前記第２補正値は、隣接している前記複数の領域の間隔によって決定された値であることを特徴とする、請求項５に記載の液晶表示装置。
8. 前記間隔が１５μｍ〜２５μｍである場合は、前記第２補正信号に対応する階調電圧は２.５Ｖ以上であることを特徴とする、請求項７に記載の液晶表示装置。
9. 前記映像信号補正部は、前記第１補正信号が前記第１設定値よりも大きくか、もしくは前記第３映像信号が前記第２設定値よりも小さい場合は、前記第１補正信号と同一な値を有する第２補正信号を生成することを特徴とする、請求項１又は５に記載の液晶表示装置。
10. 前記映像信号補正部は、前記第１映像信号が前記第２映像信号より小さい場合は、前記第２映像信号以上の値を有する前記第１補正信号を生成することを特徴とする、請求項９に記載の液晶表示装置。
11. 前記映像信号補正部は、
    記憶されている前記第２映像信号を出力し、前記第３映像信号を記憶する第１フレームメモリと、
    記憶されている前記第１映像信号を出力し、前記第２映像信号を記憶する第２フレームメモリと、
    前記第２映像信号及び前記第１映像信号に基づいて前記第１補正信号を生成する第１補正部と、
    前記第３映像信号及び前記第１補正信号に基づいて前記第２補正信号を生成する第２補正部と、
    を含むことを特徴とする、請求項１０に記載の液晶表示装置。
12. 前記画素電圧の最大値は６Ｖ以上であることを特徴とする、請求項１または５に記載の液晶表示装置。
13. 前記画素を複数の領域に分割する複数の切開部を更に含むことを特徴とする、請求項１または５に記載の液晶表示装置。
14. 前記画素は前記複数の切開部又は複数の突起をさらに含み、
    前記領域は前記切開部又は前記突起により分割されていることを特徴とする、請求項１３に記載の液晶表示装置。
15. 複数の画素を含む液晶表示装置の映像信号補正方法であって、
    複数の階調電圧を生成する階調電圧生成段階と、
    連続した３フレームの第１、第２及び第３映像信号を受信する映像信号受信段階と、
    前記第１及び第２映像信号に基づいて第１補正信号を生成する第１補正信号生成段階と、
    前記第１補正信号及び前記第３映像信号に基づいて第２補正信号を生成する第２補正信号生成段階と、
    前記複数の階調電圧のうち前記第２補正信号に対応する階調電圧を選択し、選択した前記階調電圧をデータ電圧として前記画素に供給するデータ電圧供給段階と、
    前記階調電圧の範囲を、前記画素の目標の透過率に対応する画素電圧の範囲と同一にする範囲調節段階と、
    前記第２補正信号の最大値を前記第１、第２及び第３映像信号のいずれかの最大値と同一にする最大値調節段階と、
    を含み、
    前記第２補正信号生成段階は、
    前記第１補正信号と第１設定値とを比較し、前記第３映像信号と第２設定値とを比較する比較段階と、
    比較結果に基づいて前記第２補正信号を生成する比較結果処理段階と、
    を含むことを特徴とする、液晶表示装置の映像信号補正方法。
16. 前記第１設定値及び前記第２設定値は、階調電圧の所定の範囲内で設定されており、前記所定の範囲は、前記第１補正信号に対応する階調電圧を含むことを特徴とする、請求項１５に記載の液晶表示装置の映像信号補正方法。
17. 前記比較結果処理段階は、
    前記第１補正信号が前記第１設定値よりも小さく、かつ前記第３映像信号が前記第２設定値よりも大きい場合は、第１補正値を有する前記第２補正信号を生成し、
    前記第１補正信号が前記第１設定値よりも大きいか、もしくは前記第３映像信号が前記第２設定値よりも小さい場合は、前記第１補正信号と同一な値を有する前記第２補正信号を生成することを特徴とする、請求項１６に記載の液晶表示装置の映像信号補正方法。
18. 前記第１補正値に対応する階調電圧を２.５Ｖ以上にすることを特徴とする、請求項１７に記載の液晶表示装置の映像信号補正方法。
19. 前記比較結果処理段階は、
    前記第１補正信号が前記第１設定値よりも小さく、かつ前記第３映像信号が前記第２設定値よりも大きい場合は、前記第１補正信号及び前記第３映像信号に基づいて第２補正値を生成し、前記第１補正信号に第２補正値を加えて前記第２補正信号を生成し、
    前記第１補正信号が前記第１設定値よりも大きいか、もしくは前記第３映像信号が前記第２設定値より小さい場合は、前記第１補正信号と同一な値を有する前記第２補正信号を生成することを特徴とする、請求項１６に記載の液晶表示装置の映像信号補正方法。
20. 前記第１補正信号に前記第２補正値を加えて生成した前記第２補正信号に対応する階調電圧を２.５Ｖ以上にすることを特徴とする、請求項１９に記載の液晶表示装置の映像信号補正方法。
21. 第１補正信号生成段階は、前記第１映像信号が前記第２映像信号より小さい場合は、前記第１補正信号を前記第２映像信号以上の値に生成することを特徴とする、請求項１７又は１９に記載の液晶表示装置の映像信号補正方法。
22. 前記画素電圧の最大値を６Ｖ以上にすることを特徴とする、請求項１５に記載の液晶表示装置の映像信号補正方法。

Images