JP2007164195A - 液晶表示装置とその画像信号補正方法及びその駆動方法 - Google Patents

Abstract

【課題】面視認性を向上させつつ、液晶の応答速度を速くすることができる液晶表示装置及び画像信号補正方法を提供する。
【解決手段】第１、第２副画素を有す複数画素、予備信号、補正画像信号、補正画像信号のイネーブル信号、補正画像信号印加用同期信号を生成する画像信号補正部、イネーブル信号と同期信号を論理積し補正情報信号を出力する第１回路、補正情報信号と画素情報信号を論理和し結果信号を出力する第２回路、結果信号に応じ第１、第２階調電圧集合を生成する階調電圧生成部を有し、イネーブル信号は補正画像信号印加で“１”非印加で“０”、同期信号は補正画像信号印加時期で“１”非印加時期で“０”、画素情報信号は第１副画素に補正画像信号印加で“１”第２副画素に補正画像信号印加で“０”、結果信号は“１”で第１階調電圧集合“０”で第２階調電圧集合を選択、第１階調電圧集合は同一階調で第２階調電圧集合より高電位。
【選択図】 図１３

Description

本発明は、液晶表示装置とその画像信号補正方法及びその駆動方法に関し、詳細には、側面視認性を向上させつつ、液晶の応答速度を速くすることができる液晶表示装置とその画像信号補正方法及びその駆動方法に関する。

液晶表示装置は現在最も広く使用されている平板表示装置のひとつであり、画素電極と共通電極等の電場生成電極が形成されている二枚の表示板と、その間に挟持された液晶層とからなり、電場生成電極に電圧を印加して液晶層に電場を生成し、これによって液晶層の液晶分子の配向を決定し、入射光の偏光を制御して画像を表示する。

また、液晶表示装置は、各画素電極に接続されるスイッチング素子及びスイッチング素子を制御し、画素電極に電圧を印加するためのゲート線とデータ線等の複数の信号線を有する。このような液晶表示装置の中でも、電場が印加されない状態で液晶分子の長軸を上下表示板に対して垂直になるように配列した垂直配向方式の液晶表示装置は、コントラスト比が大きく、基準視野角が広いことから注目を集めている。ここで基準視野角とは、コントラスト比が１：１０の視野角または階調間輝度反転限界角度を意味する。

垂直配向モード液晶表示装置の広視野角を実現するための手段としては、電場生成電極に切開部を形成する方法と、電場生成電極上に突起を形成する方法等がある。切開部と突起とで液晶分子の傾斜方向を決定できるので、これらを使用して液晶分子の傾斜方向を複数の方向に分散することによって基準視野角を広くすることができる。

また、側面視認性を改善するために、１つの画素を２つの副画素に分割し、２つの副画素を容量性結合させた後、一方の副画素には直接電圧を印加し、他方の副画素には容量性結合による電圧下降を生じさせることで、２つの副画素の電圧を異ならせ、透過率が異なるようにする方法が提示されている。

一方、このような液晶表示装置は、コンピュータの表示装置のみならずテレビ等の表示画面にも広く使用されるようになり、動画を表示することが要求されている。しかし、液晶表示装置は、液晶の応答速度が遅いため、動画表示能力がやや弱い。
したがって、液晶の遅い応答速度を補償するために、入力画像信号に対応するデータ電圧より高いかまたは低いデータ電圧（オーバーシュート電圧、アンダーシュート電圧）を画素電極に印加する方法が開発されてきた。

２つの副画素を有する液晶表示装置において、２つの副画素がそれぞれ異なるガンマ曲線を有する。相対的に電圧の低い副画素のガンマ曲線は、低階調で一定の階調変化に対する電圧の変化量が微小であり、オーバーシュート電圧等を加えた場合、液晶の遅い応答速度を補償することは容易でないという問題があった。

そこで、本発明は上記従来の液晶表示装置における問題点に鑑みてなされたものであって、本発明の目的は、側面視認性を向上させつつ、液晶の応答速度を速くすることができる液晶表示装置とその画像信号補正方法及びその駆動方法を提供することにある。

上記目的を達成するためになされた本発明による液晶表示装置は、第１及び第２副画素を有する複数の画素と、直前画像信号及び現在画像信号に基づいて予備信号を生成し、該予備信号及び次の画像信号に基づいて補正画像信号を生成し、該補正画像信号のイネーブル信号及び補正画像信号が印加される区間に対する同期信号を生成する画像信号補正部と、前記補正画像信号のイネーブル信号及び前記同期信号を論理積して補正情報信号を出力する第１回路と、前記補正情報信号と画素情報信号を論理和して結果信号を出力する第２回路と、前記結果信号に応じて互いに異なる第１または第２階調電圧集合を生成する階調電圧生成部とを有し、前記イネーブル信号は、前記補正画像信号が印加される場合論理値“１”であり、印加されない場合論理値“０”であり、前記同期信号は、前記補正画像信号が印加される時期は論理値“１”であり、印加されない時期は論理値“０”であり、前記画素情報信号は、前記第１副画素に前記補正画像信号が印加される場合論理値“１”であり、前記第２副画素に前記補正画像信号が印加される場合論理値“０”であり、前記結果信号は、論理値“１”である場合に第１階調電圧集合を選択し、論理値“０”である場合に第２階調電圧集合を選択し、前記第１階調電圧集合は同一階調で前記第２階調電圧集合より電位が高いことを特徴とする。

前記階調電圧生成部からの階調電圧を選択することにより、前記画像信号補正部からの前記補正画像信号をデータ電圧に変え、前記第１副画素または前記第２副画素に供給するデータ駆動部をさらに有することが好ましい。
前記第１副画素は第１薄膜トランジスタを有し、前記第２副画素は第２薄膜トランジスタを有することが好ましい。
前記第１薄膜トランジスタに接続される第１ゲート線と、前記第２薄膜トランジスタに接続される第２ゲート線と、前記第１及び第２薄膜トランジスタに接続され、前記第１及び第２ゲート線と交差するデータ線とを有することが好ましい。
前記画素情報信号は、信号制御部から前記階調電圧生成部に印加される選択信号（ＳＥ）を有することが好ましい。
前記予備信号と前記直前画像信号との差は、前記現在画像信号と前記直前画像信号との差以上であることが好ましい。
前記画像信号補正部は、前記直前画像信号及び前記現在画像信号を記憶するフレームメモリと、前記直前画像信号と前記現在画像信号対に対する基準予備信号を記憶するルックアップテーブルを有することが好ましい。
前記画像信号補正部は、前記基準予備信号を補間して前記予備信号を生成することが好ましい。
前記同期信号が論理値“１”の各区間は１フレームまたは２フレームであることが好ましい。
前記第１副画素の面積は、前記第２副画素の面積より小さいことが好ましい。
前記第１副画素に印加されるデータ電圧は、前記第２副画素に印加されるデータ電圧より高いことが好ましい。

上記目的を達成するためになされた本発明による液晶表示装置の画像信号補正方法は、第１及び第２副画素を有する液晶表示装置の画像信号補正方法であって、直前画像信号及び現在画像信号に基づいて予備信号を生成し、該予備信号及び次の画像信号に基づいて補正画像信号生成する段階と、前記補正画像信号のイネーブル信号及び前記補正画像信号を同期化する同期信号を生成する段階と、前記イネーブル信号と前記同期信号とを論理積して補正情報信号を生成する段階と、前記補正情報信号と画素情報信号とを論理和して結果信号を生成する段階と、前記結果信号に応じて第１階調電圧集合または第２階調電圧集合を生成する段階とを有し、前記イネーブル信号は、前記補正画像信号が印加される場合論理値“１”であり、印加されない場合論理値“０”であり、前記同期信号は、前記補正画像信号が印加される時期は論理値“１”であり、印加されない時期は論理値“０”であり、前記画素情報信号は、前記第１副画素に前記補正画像信号が印加される場合論理値“１”であり、前記第２副画素に前記補正画像信号が印加される場合論理値“０”であり、前記結果信号は、論理値“１”ある場合に第１階調電圧集合を選択し、論理値“０”である場合に第２階調電圧集合を選択し、前記第１階調電圧集合は同一階調で前記第２階調電圧集合より電位が高いことを特徴とする。

また、上記目的を達成するためになされた本発明による液晶表示装置の駆動方法は、第１及び第２副画素を有する液晶表示装置の駆動方法であって、直前画像信号、現在画像信号及び次の画像信号を比較する段階と、前記比較した結果に応じて補正画像信号を生成しそれを出力する段階と、前記比較した結果に応じて現在画像信号を出力する段階と、前記補正画像信号が出力される場合、前記補正画像信号に対応する第１データ電圧及び第２データ電圧を生成する段階と、前記現在画像信号が出力される場合、前記現在画像信号に対応する第３データ電圧及び第４データ電圧を生成する段階と、前記補正画像信号が出力される場合、前記第１副画素及び第２副画素に前記第１データ電圧を印加する段階と、前記現在画像信号が出力される場合、前記第１副画素には第３データ電圧を印加し、前記第２副画素には第４データ電圧を印加する段階とを有することを特徴とする。

前記補正画像信号が出力される区間は、１フレームまたは２フレームであることが好ましい。
前記第１データ電圧は前記第２データ電圧より高く、前記第３データ電圧は前記第４データ電圧より高いことが好ましい。
前記第１副画素の面積は、前記第２副画素の面積より小さいことが好ましい。
前記第１副画素は第１薄膜トランジスタを有し、前記第２副画素は第２薄膜トランジスタを有することが好ましい。
前記液晶表示装置は、前記第１薄膜トランジスタに接続される第１ゲート線と、前記第２薄膜トランジスタに接続される第２ゲート線と、前記第１及び第２薄膜トランジスタに接続され、前記第１及び第２ゲート線と交差するデータ線とを有することが好ましい。

本発明に係る液晶表示装置及びその画像信号補正方法並びに液晶表示装置の駆動方法によれば、低階調で電圧変化率の小さいガンマ曲線による第２副画素でも画像信号補正の効果が発揮され、側面視認性を向上させつつ、液晶の応答速度を速くすることができるという効果がある。

次に、本発明に係る液晶表示装置とその画像信号補正方法及びその駆動方法を実施するための最良の形態の具体例を図面を参照しながら説明する。

しかしながら、本発明は、多様な形態で実現することができ、ここで説明する実施形態に限定されない。図面は、各種層及び領域を明確に表現するために、厚さを拡大して示している。明細書全体を通じて類似した部分については同一の参照符号を付けている。層、膜、領域、板等の部分が、他の部分の“上に”あるとする時、これは他の部分の“すぐ上に”ある場合に限らず、その中間に更に他の部分がある場合も含む。逆に、ある部分が他の部分の“すぐ上に”あるとする時、これは中間に他の部分がない場合を意味する。

まず、図１及び図２を参照して本発明の一実施形態に係る液晶表示装置について詳細に説明する。図１は本発明の一実施形態に係る液晶表示装置のブロック図であり、図２は本発明の一実施形態に係る液晶表示装置の２つの副画素に対する等価回路図である。

図１に示すように、本発明の一実施形態に係る液晶表示装置は、液晶表示板組立体３００と、これと接続されたゲート駆動部４００及びデータ駆動部５００、データ駆動部５００に接続された階調電圧生成部８００と、これらを制御する信号制御部６００とを有する。

液晶表示板組立体３００は等価回路によれば、複数の信号線（図示せず）と、これに接続されてほぼ行列状に配列された複数の画素（ＰＸ）とを有する。一方、図２に示す構造によれば、液晶表示板組立体３００は、互いに対向する下部及び上部表示板１００、２００と、その間に挟持された液晶層３とを有する。
信号線は、ゲート信号（走査信号ともいう）を伝達する複数のゲート線（図示せず）と、データ信号を伝達する複数のデータ線（図示せず）とを有する。ゲート線は、ほぼ行方向に延びて互いにほぼ平行であり、データ線は、ほぼ列方向に延びて互いにほぼ平行である。

各画素（ＰＸ）は１対の副画素を有し、各副画素は、液晶キャパシタ（Ｃｌｃａ、Ｃｌｃｂ）を有する。２つの副画素のうちの少なくとも１つは、ゲート線と、データ線及び液晶キャパシタ（Ｃｌｃａ、Ｃｌｃｂ）と接続されたスイッチング素子（図示せず）とを有する。
液晶キャパシタ（Ｃｌｃａ、Ｃｌｃｂ）は、下部表示板１００の副画素電極（ＰＥａ、ＰＥｂ）と、上部表示板２００の共通電極（ＣＥ）を２つの端子とし、副画素電極（ＰＥａ、ＰＥｂ）と共通電極（ＣＥ）との間の液晶層３は誘電体として機能する。１対の副画素電極（ＰＥａ、ＰＥｂ）は互いに分離されて１つの画素電極（ＰＥ）をなす。共通電極（ＣＥ）は、上部表示板２００の全面に形成されて共通電圧（Ｖｃｏｍ）の印加を受ける。液晶層３は、負の誘電率異方性を有し、液晶層３の液晶分子は電場のない状態で、その長軸が２つの表示板の表面に対して垂直をなすように配向される。

一方、色表示を実現するために、各画素（ＰＸ）が基本色のうちの１つを固有に表示したり（空間分割）、各画素（ＰＸ）が時間によって交互に基本色を表示する（時間分割）ようにし、これら基本色の空間的、時間的な作用によって所望の色が認識できるようにする。基本色の例としては、赤色、緑色、青色等の３原色がある。図２は空間分割の一例であり、各画素（ＰＸ）が上部表示板２００の領域に基本色のうちの１つを示すカラーフィルタ（ＣＦ）を備えていることが分かる。図２とは異なり、カラーフィルタ（ＣＦ）は、下部表示板１００の副画素電極（ＰＥａ、ＰＥｂ）の上または下に形成することもできる。表示板（１００、２００）の外側面には偏光子（図示せず）が具備されている。

次に、本発明の一実施形態に係る液晶表示板組立体について図３〜図８、及び図１、図２を参照して詳細に説明する。
図３は本発明の一実施形態に係る液晶表示板組立体の１つの画素に対する等価回路図である。同図に示すように、本実施形態による液晶表示板組立体は、複数対のゲート線（ＧＬａ、ＧＬｂ）、複数のデータ線（ＤＬ）及び複数の維持電極線（ＳＬ）を有する信号線と、これらに接続される複数の画素（ＰＸ）とを有する。

各画素（ＰＸ）は、１対の副画素（ＰＸａ、ＰＸｂ）を有し、各副画素（ＰＸａ、ＰＸｂ）は、各々当該ゲート線（ＧＬａ、ＧＬｂ）及びデータ線（ＤＬ）に接続されるスイッチング素子（Ｑａ、Ｑｂ）と、これに接続される液晶キャパシタ（Ｃｌｃａ、Ｃｌｃｂ）と、スイッチング素子（Ｑａ、Ｑｂ）及び維持電極線（ＳＬ）に接続されるストレージキャパシタ（Ｃｓｔａ、Ｃｓｔｂ）とを有する。

各スイッチング素子（Ｑａ、Ｑｂ）は、下部表示板１００に具備されている薄膜トランジスタ等の三端子素子であって、その制御端子はゲート線（ＧＬａ、ＧＬｂ）と接続され、入力端子はデータ線（ＤＬ）と接続され、出力端子は液晶キャパシタ（Ｃｌｃａ、Ｃｌｃｂ）及びストレージキャパシタ（Ｃｓｔａ、Ｃｓｔｂ）と接続されている。
液晶キャパシタ（Ｃｌｃａ、Ｃｌｃｂ）の補助的役割を有するストレージキャパシタ（Ｃｓｔａ、Ｃｓｔｂ）は、下部表示板１００に具備されている維持電極線（ＳＬ）と画素電極（ＰＥ）とが絶縁体を介在して重畳されてなり、維持電極線（ＳＬ）には共通電圧（Ｖｃｏｍ）等の定められた電圧が印加される。さらに、ストレージキャパシタ（Ｃｓｔａ、Ｃｓｔｂ）は、副画素電極（ＰＥａ、ＰＥｂ）が絶縁体を媒介としてすぐ上の前段ゲート線と重畳されてなることもできる。
液晶キャパシタ（Ｃｌｃａ、Ｃｌｃｂ）等については上述したとおりであり、ここでは説明を省略する。

このような液晶表示板組立体を有する液晶表示装置では、信号制御部６００が１つの画素（ＰＸ）に対する入力画像信号（Ｒ、Ｇ、Ｂ）を受信し、２つの副画素（ＰＸａ、ＰＸｂ）に対する出力画像信号（デジタル画像信号）（ＤＡＴ）に変換して、データ駆動部５００に伝送することができる。これとは異なり、階調電圧生成部８００で２つの副画素（ＰＸａ、ＰＸｂ）に対する階調電圧集合を別に作り、これを交互にデータ駆動部５００に提供するかまたはデータ駆動部５００でこれを交互に選択することによって、２つの副画素（ＰＸａ、ＰＸｂ）に互いに異なる電圧を印加することができる。

但し、この場合には２つの副画素（ＰＸａ、ＰＸｂ）の合成ガンマ曲線が正面の基準ガンマ曲線に近づくように画像信号を補正したり、階調電圧集合を作ることが好ましい。例えば、正面の合成ガンマ曲線は、この液晶表示板組立体に最適に定められた正面の基準ガンマ曲線と一致させ、側面の合成ガンマ曲線は、正面の基準ガンマ曲線に最大に近づくようにする。

図３に示す液晶表示板組立体の例について図４、図５、図６、図７及び図８を参照して詳細に説明する。
図４は本発明の一実施形態に係る液晶表示板組立体の配置図であり、図５は図４に示す液晶表示板組立体のＶ−Ｖ’線、及びＶ’−Ｖ’’線に沿った断面図である。

図４及び図５に示すように、本実施形態に係る液晶表示板組立体は、互いに対向する下部表示板１００と上部表示板２００、及びこれら２つの表示板（１００、２００）の間に挟持された液晶層３を有する。まず、下部表示板１００について説明する。

透明なガラスまたはプラスチック等からなる絶縁基板１１０上に、複数対の第１及び第２ゲート線１２１ａ、１２１ｂと、複数の維持電極線１３１を有する複数のゲート導電体とが形成されている。第１及び第２ゲート線１２１ａ、１２１ｂは、ゲート信号を伝達し主に横方向に延び、各々下側及び上側に位置している。
第１ゲート線１２１ａは、上方に突出した複数の第１ゲート電極１２４ａと、他の層またはゲート駆動部４００との接続のための広い端部１２９ａとを有する。第２ゲート線１２１ｂは、下方に突出した複数の第２ゲート電極１２４ｂと、他の層またはゲート駆動部４００との接続のための広い端部１２９ｂとを有する。ゲート駆動部４００が絶縁基板１１０上に集積されている場合は、第１及び第２ゲート線１２１ａ、１２１ｂが延びてこれと直接接続される。

維持電極線１３１は、共通電圧（Ｖｃｏｍ）等の所定の電圧が印加され、主に横方向に延びている。各維持電極線１３１は、第１ゲート線１２１ａと第２ゲート線１２１ｂとの間に位置し、２つのゲート線１２１ａ、１２１ｂからほぼ同一距離を置いている。各維持電極線１３１は、上下に拡張した複数対の第１及び第２維持電極１３７ａ、１３７ｂを有する。しかし、第１及び第２維持電極１３７ａ、１３７ｂを始めとした維持電極線１３１の形状及び配置は、様々な形態に変形することができる。

ゲート導電体（１２１ａ、１２１ｂ、１３１）は、アルミニウム（Ａｌ）やアルミニウム合金等アルミニウム系金属、銀（Ａｇ）や銀合金等銀系金属、銅（Ｃｕ）や銅合金等銅系金属、モリブデン（Ｍｏ）やモリブデン合金等モリブデン系金属、クロム（Ｃｒ）、タンタル（Ｔａ）及びチタニウム（Ｔｉ）等からなることができる。しかし、これらは物理的性質が異なる２つの導電膜（図示せず）を有する多重膜構造を有することもできる。このうちの１つの導電膜は、信号遅延や電圧降下を減らすことができるように比抵抗の低い金属、例えば、アルミニウム系金属、銀系金属、銅系金属等からなる。一方、もう１つの導電膜は、他の物質、特にＩＴＯ及びＩＺＯとの物理的、化学的、電気的接触特性に優れた物質、例えば、モリブデン系金属、クロム、タンタル、チタニウム等からなる。このような組み合わせの好適な例としては、クロム下部膜とアルミニウム（合金）上部膜、及びアルミニウム（合金）下部膜とモリブデン（合金）上部膜がある。しかし、ゲート導電体（１２１ａ、１２１ｂ、１３１）は、この他にも様々な金属または導電体からなることができる。

ゲート導電体（１２１ａ、１２１ｂ、１３１）の側面は、絶縁基板１１０面に対して傾斜しており、その傾斜角は約３０゜〜８０゜であることが好ましい。ゲート導電体（１２１ａ、１２１ｂ、１３１）上には、窒化ケイ素（ＳｉＮｘ）または酸化ケイ素（ＳｉＯｘ）等からなるゲート絶縁膜１４０が形成されている。ゲート絶縁膜１４０上には、水素化非晶質シリコン（非晶質シリコンはａ−Ｓｉと略称する）または多結晶シリコン等からなる複数の第１及び第２島状半導体１５４ａ、１５４ｂが形成されている。第１及び第２島状半導体１５４ａ、１５４ｂは、各々第１及び第２ゲート電極１２４ａ、１２４ｂ上に位置している。

各々の第１島状半導体１５４ａ上には、１対の島状オーミックコンタクト部材１６３ａ、１６５ａが形成され、各々の第２島状半導体１５４ｂ上にも１対の島状オーミックコンタクト部材（図示せず）が形成されている。島状オーミックコンタクト部材１６３ａ、１６５ａは、リン等のｎ型不純物が高濃度にドーピングされているｎ＋水素化非晶質シリコン等の物質からなるかまたはシリサイドからなることができる。第１及び第２島状半導体１５４ａ、１５４ｂと島状オーミックコンタクト部材１６３ａ、１６５ａの側面も絶縁基板１１０面に対して傾斜しており、その傾斜角は３０゜〜８０゜程度である。

島状オーミックコンタクト部材１６３ａ、１６５ａ及びゲート絶縁膜１４０上には、複数のデータ線１７１と、複数対の第１及び第２ドレイン電極１７５ａ、１７５ｂを有するデータ導電体とが形成されている。データ線１７１は、データ信号を伝達し、主に縦方向に延び、ゲート線１２１ａ、１２１ｂ及び維持電極線１３１と交差する。各データ線１７１は、第１及び第２ゲート電極１２４ａ、１２４ｂに向かってそれぞれ延びている複数対の第１及び第２ソース電極１７３ａ、１７３ｂと、他の層またはデータ駆動部５００との接続のために面積が広い端部１７９とを有する。データ駆動部５００が絶縁基板１１０上に集積されている場合は、データ線１７１が延びてこれと直接接続される。第１及び第２ドレイン電極１７５ａ、１７５ｂは互いに分離され、データ線１７１とも分離されている。

第１及び第２ドレイン電極１７５ａ、１７５ｂは、第１及び第２ゲート電極１２４ａ、１２４ｂを中心として、第１及び第２ソース電極１７３ａ、１７３ｂと対向し、広い一端部１７７ａ、１７７ｂと、棒状の他端部とを有する。広い端部１７７ａ、１７７ｂは、それぞれ第１及び第２維持電極１３７ａ、１３７ｂと重畳され、棒状の端部は曲がっている第１及び第２ソース電極１７３ａ、１７３ｂで一部囲まれている。
第１及び第２ゲート電極１２４ａ、１２４ｂ、第１及び第２ソース電極１７３ａ、１７３ｂ、第１及び第２ドレイン電極１７５ａ、１７５ｂは、第１及び第２島状半導体１５４ａ、１５４ｂとともに、第１及び第２薄膜トランジスタ（ＴＦＴ）（Ｑａ、Ｑｂ）をなし、第１及び第２薄膜トランジスタ（Ｑａ、Ｑｂ）のチャネルは、第１及び第２ソース電極１７３ａ、１７３ｂと第１及び第２ドレイン電極１７５ａ、１７５ｂとの間の第１及び第２島状半導体１５４ａ、１５４ｂに形成される。

データ導電体（１７１、１７５ａ、１７５ｂ）は、モリブデン、クロム、タンタル及びチタニウム等の耐火性金属、またはこれらの合金からなることが好ましく、耐火性金属膜（図示せず）と低抵抗導電膜（図示せず）とを有する多重膜構造を有することができる。多重膜構造の例としては、クロムまたはモリブデン（合金）下部膜とアルミニウム（合金）上部膜の二重膜、モリブデン（合金）下部膜とアルミニウム（合金）中間膜とモリブデン（合金）上部膜の三重膜がある。しかし、データ導電体（１７１、１７５ａ、１７５ｂ）は、この他にも様々な金属または導電体からなることができる。また、データ導電体（１７１、１７５ａ、１７５ｂ）は、その側面が絶縁基板１１０面に対して３０゜〜８０゜程度の角度で傾斜していることが好ましい。

島状オーミックコンタクト部材１６３ａ、１６５ａは、その下の第１及び第２島状半導体１５４ａ、１５４ｂと、その上のデータ導電体（１７１、１７５ａ、１７５ｂ）との間にのみ存在し、これらの間の接触抵抗を低くする。第１及び第２島状半導体１５４ａ、１５４ｂには、ソース電極１７３ａ、１７３ｂとドレイン電極１７５ａ、１７５ｂとの間を始めとしたデータ導電体（１７１、１７５ａ、１７５ｂ）で覆われずに露出している部分が存在する。
データ導電体（１７１、１７５ａ、１７５ｂ）及び露出する第１及び第２島状半導体１５４ａ、１５４ｂ部分の上には保護膜１８０が形成されている。保護膜１８０は、無機絶縁物または有機絶縁物等からなり、表面を平坦化してもよい。有機絶縁物は４．０以下の誘電定数を有することが好ましく、感光性を有することもできる。さらに、保護膜１８０は、有機膜の優れた絶縁特性を生かしつつ、露出する第１及び第２島状半導体１５４ａ、１５４ｂの部分に害を及ぼさないように、下部無機膜と上部有機膜との二重膜構造を有することができる。

保護膜１８０には、データ線１７１の端部１７９と、第１及び第２ドレイン電極１７５ａ、１７５ｂの広い端部１７７ａ、１７７ｂとをそれぞれ露出させる複数のコンタクトホール１８２、１８５ａ、１８５ｂが形成され、保護膜１８０とゲート絶縁膜１４０には、ゲート線１２１ａ、１２１ｂの端部１２９ａ、１２９ｂをそれぞれ露出させる複数のコンタクトホール１８１ａ、１８１ｂが形成されている。保護膜１８０上には、複数の画素電極１９１及び複数の接触補助部材８１ａ、８１ｂ、８２が形成されている。これらはＩＴＯまたはＩＺＯ等の透明な導電物質や、アルミニウム、銀、クロムまたはその合金等の反射性金属からなることができる。

次に、図６〜図８及び図４を参照して本発明の一実施形態に係る液晶表示板組立体の画素電極及び共通電極の構造について詳細に説明する。図６〜図８は、図４〜図５に示す各副画素電極の基本となる電極片の平面図である。

本発明の一実施形態による液晶表示板組立体の各画素電極１９１は、互いに分離されている１対の第１及び第２副画素電極１９１ａ、１９１ｂを有する。第１副画素電極１９１ａと第２副画素電極１９１ｂは行方向に隣接し、切開部９１ａ、９１ｂを有する。共通電極２７０（図２参照）は、第１及び第２副画素電極１９１ａ、１９１ｂと対向する切開部７１ａ、７１ｂを有する。

第１及び第２副画素電極１９１ａ、１９１ｂのそれぞれは少なくとも図６に示す一つの平行四辺形の電極片１９６と、図７に示す一つの平行四辺形の電極片１９７とを有する。
図６及び図７に示す電極片１９６、１９７を上下に接続すると、図８に示すような基本電極１９８になるが、各副画素電極１９１ａ、１９１ｂは、このような基本電極１９８を基本とする構造を有している。

図６及び図７に示すように、電極片１９６、１９７のそれぞれは、１対の斜辺１９６ｏ、１９７ｏ及び１対の横辺１９６ｔ、１９７ｔを有し、ほぼ平行四辺形になっている。各斜辺１９６ｏ、１９７ｏは、横辺１９６ｔ、１９７ｔに対して斜角をなし、その斜角はほぼ４５°〜１３５°であることが好ましい。以下、横辺１９６ｔ、１９７ｔを中心として垂直状態から傾斜する方向によって分けて、図６のように右側に傾斜することを右傾斜、図７のように左に傾斜することを左傾斜とする。

電極片１９６、１９７において、横辺１９６ｔ、１９７ｔの長さ、すなわち幅（Ｗ）と横辺１９６ｔ、１９７ｔとの間の距離、つまり高さ（Ｈ）は、表示板組立体３００の大きさに応じて自由に決定することができる。また、各電極片１９６、１９７における横辺１９６ｔ、１９７ｔは、他の部分との関係を考えて、折曲や突出等の変形も可能であり、以下、このような変形も含めて平行四辺形と総称する。

共通電極２７０には、電極片１９６、１９７と対向する切開部６１、６２が形成され、電極片１９６、１９７は、切開部６１、６２を中心として２つの副領域（Ｓ１、Ｓ２）に区画される。切開部６１、６２は、電極片１９６、１９７の斜辺１９６ｏ、１９７ｏと並んでいる斜線部６１ｏ、６２ｏと、斜線部６１ｏ、６２ｏと鈍角をなして電極片１９６、１９７の横辺１９６ｔ、１９７ｔと重畳される横部６１ｔ、６２ｔとを有する。各副領域（Ｓ１、Ｓ２）は、切開部６１、６２の斜線部６１ｏ、６２ｏ及び電極片１９６、１９７の斜辺１９６ｏ、１９７ｏによって画定される２つの主辺（ｐｒｉｍａｒｙ ｅｄｇｅ）を有する。主辺間の距離、つまり副領域の幅は、約２５〜４０μｍ程度が好ましい。

図８に示すような基本電極１９８は、右傾斜の電極片１９６と左傾斜の電極片１９７とが結合してなる。右傾斜の電極片１９６と左傾斜の電極片１９７とがなす角度は、ほぼ直角であることが好ましく、２つの電極片１９６、１９７の接続は一部でのみ行われる。接続されない部分は、基本電極切開部９０をなして凹状の部分に位置する。しかし、基本電極切開部９０は省略してもよい。
２つの電極片１９６、１９７の外側の横辺１９６ｔ、１９７ｔは、基本電極１９８の横辺１９８ｔをなし、２つの電極片１９６、１９７の対応する斜辺１９６ｏ、１９７ｏは、互いに接続されて基本電極１９８の屈曲辺１９８ｏ１、１９８ｏ２をなす。

屈曲辺１９８ｏ１、１９８ｏ２は、横辺１９８ｔと互いに鈍角、約１３５゜をなす屈曲辺（凸辺）１９８ｏ１と、横辺１９８ｔと互いに鋭角、約４５゜をなす屈曲辺（凹辺）１９８ｏ２とを有する。屈曲辺１９８ｏ１、１９８ｏ２は、１対の斜辺１９６ｏ、１９７ｏがほぼ互いに直角をなしているので、その屈曲角はほぼ直角になっている。
基本電極切開部９０は、屈曲辺（凹辺）１９８ｏ２上の凹頂点（ＣＶ）から屈曲辺（凸辺）１９８ｏ１上の凸頂点（ＶＶ）に向かってほぼ基本電極１９８の中心まで延びると考えられる。

また、共通電極２７０の切開部６１、６２は互いに接続され１つの切開部６０（図４の７１ａ、７１ｂ）をなしている。この場合、切開部６１、６２で重畳される横部６１ｔ、６２ｔはひとつになって中央横部６０ｔ１をなす。このような新たな形態の切開部６０についてさらに言えば、切開部６０は、屈曲点（ＣＰ）を有する屈曲部６０ｏと、屈曲部６０ｏの屈曲点（ＣＰ）に接続される中央横部６０ｔ１と、屈曲部６０ｏの両端に接続される１対の縦断横部６０ｔ２とを有する。切開部６０の屈曲部６０ｏは、互いに直角をなす１対の斜線部からなり、基本電極１９８の屈曲辺１９８ｏ１、１９８ｏ２とほぼ平行であり、基本電極１９８を左半部と右半部とに２等分する。切開部６０の中央横部６０ｔ１は、屈曲部６０ｏと鈍角、約１３５゜をなし、ほぼ基本電極１９８の凸頂点（ＶＶ）に向かって延びている。縦断横部６０ｔ２は、基本電極１９８の横辺１９８ｔと重畳されており、屈曲部６０ｏと鈍角、約１３５゜をなしている。
基本電極１９８と切開部６０とは、基本電極１９８の凸頂点（ＶＶ）と凹頂点（ＣＶ）とを繋ぐ仮想の直線（以下、横中心線という）に対してほぼ反転対称をなしている。

図４に示す画素電極１９１において、各画素電極１９１の第１副画素電極１９１ａの大きさは、第２副画素電極１９１ｂの大きさより小さい。特に第２副画素電極１９１ｂの高さ（Ｈ）が第１副画素電極１９１ａの高さより高く、２つの副画素電極１９１ｂの幅（Ｌ）は、実質的に同一である。第２副画素電極１９１ｂの電極片の数は、第１副画素電極１９１ｂの電極片の数より多い。

第１副画素電極１９１ａは、左傾斜の電極片１９７と右傾斜の電極片１９６とからなり、図８に示した基本電極１９８と実質的に同様の構造を有している。第２副画素電極１９１ｂは、２つ以上の左傾斜の電極片１９７と、２つ以上の右傾斜の電極片１９６との組み合わせからなり、図８に示した基本電極１９８と、これに結合された左傾斜及び右傾斜の電極片１９６、１９７とを有する。
第２副画素電極１９１ｂは全て６個の電極片からなり、このうちの２つの電極片は、第１副画素電極１９１ａの上下に配置されている。画素電極１９１ｂは３回折曲した構造を有し、１回折曲した構造に比べて縦筋の表現に優れている。また、第１副画素電極１９１ａの電極片と、第２副画素電極１９１ｂの電極片とが隣接するところにおいて共通電極２７０の切開部６１、６２の横部６１ｔ、６２ｔがひとつになって１つの横部をなし、開口率がさらに増加する。

中間の電極片と、その上下に配置されている電極片との高さが互いに異なっている。例えば、上下電極片の高さは中間電極片の約１／２であり、このため第１副画素電極１９１ａと第２副画素電極１９１ｂとの面積比はほぼ１：２である。このように上下電極片の高さを調節すると、所望の面積比を得ることができ、ほぼ１：１．１から１：３程度の面積比を有することが好ましい。

維持電極線１３１、ドレイン電極１７５ａ、１７５ｂの拡張部１７７ａ、１７７ｂ及びコンタクトホール１８５ａ、１８５ｂは、副画素電極１９１ａ、１９１ｂの横中心線上に位置する。副画素電極１９１ａ、１９１ｂの屈曲点を接続する直線は上述した副領域の境界であり、この部分では液晶分子の配列がみだれてテクスチャーが発生する。したがって、上述のように配置すれば、テクスチャーを隠しつつ、開口率を向上させることができる。

また、データ線１７１が１つの画素電極１９１の第１副画素電極１９１ａと重畳される長さと、隣接する画素電極１９１の第２副画素電極１９１ｂと重畳される長さとが互いに同一であってもよい。第１及び第２副画素電極１９１ａ、１９１ｂは、コンタクトホール１８５ａ、１８５ｂを介して第１及び第２ドレイン電極１７５ａ、１７５ｂと接続されている。第１及び第２副画素電極１９１ａ、１９１ｂと上部表示板２００の共通電極２７０は、その間の液晶層３部分とともに、第１及び第２液晶キャパシタ（Ｃｌｃａ、Ｃｌｃｂ）をなし、薄膜トランジスタ（Ｑａ、Ｑｂ）が非導通された後にも印加された電圧を維持する。

第１及び第２副画素電極１９１ａ、１９１ｂと接続された第１及び第２ドレイン電極１７５ａ、１７５ｂの広い端部１７７ａ、１７７ｂは、ゲート絶縁膜１４０を介在して第１及び第２維持電極１３７ａ、１３７ｂと重畳されて第１及び第２ストレージキャパシタ（Ｃｓｔａ、Ｃｓｔｂ）をなし、第１及び第２ストレージキャパシタ（Ｃｓｔａ、Ｃｓｔｂ）は、第１及び第２液晶キャパシタ（Ｃｌｃａ、Ｃｌｃｂ）の電圧維持能力を強化する。
接触補助部材８１ａ、８１ｂ、８２は各々コンタクトホール１８１ａ、１８１ｂ、１８２を介してゲート線１２１ａ、１２１ｂの端部１２９ａ、１２９ｂ及びデータ線１７１の端部１７９と接続されている。接触補助部材８１ａ、８１ｂ、８２は、ゲート線１２１ａ、１２１ｂの端部１２９ａ、１２９ｂ及びデータ線１７１の端部１７９と、外部装置との接続性を補完し、これらを保護する。

次に、上部表示板２００について説明する。透明なガラスまたはプラスチック等からなる絶縁基板２１０上（図５上では“下”に、以下同様）に遮光部材２２０が形成されている。遮光部材２２０は、画素電極１９１の屈曲辺に対応する屈曲部分と、薄膜トランジスタに対応する四角形部分とを有し、画素電極１９１間の光漏れを防止し、画素電極１９１と対向する開口領域を画定する。

また、絶縁基板２１０及び遮光部材２２０上には、複数のカラーフィルタ２３０が形成されている。カラーフィルタ２３０は、遮光部材２３０で囲まれた領域内にほとんど存在し、画素電極１９１列に沿って長く延びることができる。各カラーフィルタ２３０は、赤色、緑色及び青色の３原色等基本色のうちの１つを表示することができる。カラーフィルタ２３０及び遮光部材２２０上には蓋膜２５０が形成されている。蓋膜２５０は、（有機）絶縁物からなることができ、カラーフィルタ２３０が露出するのを防止し、平坦面を提供する。ここで蓋膜２５０は省略してもよい。

また、蓋膜２５０上には共通電極２７０が形成されている。共通電極２７０はＩＴＯ、ＩＺＯ等の透明な導電体等からなり、複数の切開部７１ａ、７１ｂを有する。共通電極２７０の切開部７１ａ、７１ｂの形状及び配置は図８の切開部６０として上述したとおりであり、ここでは説明を省略する。
切開部７１ａ、７１ｂの数は設計要素に応じて変化し、遮光部材２２０が切開部７１ａ、７１ｂと重畳され切開部７１ａ、７１ｂ近傍の光漏れを遮断することができる。

表示板（１００、２００）の内側面には配向膜１１、２１が形成されており、これらは垂直配向膜であることができる。表示板（１００、２００）の外側面には偏光子１２、２２が具備されているが、２つの偏光子１２、２２の偏光軸は直交しており、このうちの１つの偏光軸は、ゲート線１２１ａ、１２１ｂに対して並んでいることが好ましい。反射型液晶表示装置の場合には、２つの偏光子１２、２２のうちの１つは省略してもよい。
液晶表示装置は、偏光子１２、２２、位相遅延膜、表示板（１００、２００）、及び液晶層３に光を供給する照明部（図示せず）を有することができる。液晶層３は負の誘電率異方性を有し、液晶層３の液晶分子は、電場のない状態でその長軸が２つの表示板の表面に対して垂直をなすように配向されている。そして、切開部７１ａ、７１ｂは、突起（図示せず）や陥没部（図示せず）に代替してもよい。突起は、有機物または無機物からなり、電場生成電極（１９１、２７０）の上または下に配置されている。

また図１に戻ると、図１に示すように、階調電圧生成部８００は、画素（ＰＸ）の透過率に係る２組の階調電圧集合（または基準階調電圧集合）を生成する。そのうちの１組は共通電圧（Ｖｃｏｍ）に対してプラスの値を有し、もう１組はマイナスの値を有する。

ゲート駆動部４００は、液晶表示板組立体３００のゲート線と接続され、ゲートオン電圧（Ｖｏｎ）とゲートオフ電圧（Ｖｏｆｆ）との組み合わせからなるゲート信号をゲート線に印加する。データ駆動部５００は、液晶表示板組立体３００のデータ線に接続され、階調電圧生成部８００からの階調電圧を選択し、これをデータ信号としてデータ線に印加する。しかし、階調電圧生成部８００が全体階調に対する電圧を全て提供するのではなく、定められた数の基準階調電圧のみを提供する場合には、データ駆動部５００は、基準階調電圧を分圧して全体階調に対する階調電圧を生成し、その中からデータ信号を選択する。
信号制御部６００は、ゲート駆動部４００及びデータ駆動部５００等を制御する。

このような駆動装置（４００、５００、６００、８００）はそれぞれ少なくとも１つの集積回路チップの形態で液晶表示板組立体３００上に直接装着されるか、フレキシブル印刷回路膜（図示せず）上に装着されてＴＣＰの形態で液晶表示板組立体３００に付着されるか、別途の印刷回路基板（図示せず）上に装着されたりすることもできる。これと異なり、これら駆動装置（４００、５００、６００、８００）が信号線（ゲート線、データ線）及び薄膜トランジスタスイッチング素子（Ｑ）等とともに、液晶表示板組立体３００に集積されることもできる。さらに、駆動装置（４００、５００、６００、８００）は単一チップで集積されてもよく、この場合にはこのうちの少なくとも１つ、またはこれらをなす少なくとも１つの回路素子が単一チップの外側に存在することができる。

次に、このような液晶表示装置の動作について詳細に説明する。信号制御部６００は、外部のグラフィック制御部（図示せず）から入力画像信号（Ｒ、Ｇ、Ｂ）及びその表示を制御する入力制御信号を受信する。入力画像信号（Ｒ、Ｇ、Ｂ）は、各画素（ＰＸ）の輝度情報を含み、輝度は定められた数、例えば、１０２４（＝２^１０）、２５６（＝２^８）または６４（＝２^６）個の階調（ｇｒａｙ）を有している。入力制御信号の例としては、垂直同期信号（Ｖｓｙｎｃ）と水平同期信号（Ｈｓｙｎｃ）、メインクロック（ＭＣＬＫ）、データイネーブル信号（ＤＥ）等がある。

信号制御部６００は、入力画像信号（Ｒ、Ｇ、Ｂ）と入力制御信号に基づいて入力画像信号（Ｒ、Ｇ、Ｂ）を液晶表示板組立体３００及びデータ駆動部５００の動作条件に合うように適宜処理し、ゲート制御信号（ＣＯＮＴ１）及びデータ制御信号（ＣＯＮＴ２）等を生成した後、ゲート制御信号（ＣＯＮＴ１）をゲート駆動部４００に送り、データ制御信号（ＣＯＮＴ２）と処理した出力画像信号（デジタル画像信号）（ＤＡＴ）とをデータ駆動部５００に出力する。出力画像信号（デジタル画像信号）（ＤＡＴ）は、デジタル信号として定められた数の値（または階調）を有する。

ゲート制御信号（ＣＯＮＴ１）は、走査開始を指示する走査開始信号（ＳＴＶ）と、ゲートオン電圧（Ｖｏｎ）の出力周期を制御する少なくとも１つのクロック信号とを有する。また、ゲート制御信号（ＣＯＮＴ１）は、ゲートオン電圧（Ｖｏｎ）の持続時間を限定する出力イネーブル信号（ＯＥ）をさらに有することができる。
データ制御信号（ＣＯＮＴ２）は、１行の画素（ＰＸ）に対する画像データの伝送開始を知らせる水平同期開始信号（ＳＴＨ）と、データ線にデータ信号の印加を指示するロード信号（ＬＯＡＤ）及びデータクロック信号（ＨＣＬＫ）を有する。また、データ制御信号（ＣＯＮＴ２）は、共通電圧（Ｖｃｏｍ）に対するデータ信号の電圧極性（以下、共通電圧に対するデータ信号の電圧極性を略してデータ信号の極性という）を反転させる反転信号（ＲＶＳ）をさらに有することができる。

信号制御部６００からのデータ制御信号（ＣＯＮＴ２）に従ってデータ駆動部５００は、１行の画素（ＰＸ）に対する出力画像信号（デジタル画像信号）（ＤＡＴ）を受信し、各出力画像信号（デジタル画像信号）（ＤＡＴ）に対応する階調電圧を選択することによって、出力画像信号（デジタル画像信号）（ＤＡＴ）をアナログデータ信号に変換した後、これをデータ線に印加する。
ゲート駆動部４００は、信号制御部６００からのゲート制御信号（ＣＯＮＴ１）に従ってゲートオン電圧（Ｖｏｎ）をゲート線に印加し、このゲート線に接続されたスイッチング素子（Ｑ）を導通させる。すると、データ線に印加されたデータ信号が、導通したスイッチング素子（Ｑ）を介して該当画素（ＰＸ）に印加される。

画素（ＰＸ）に印加されたデータ信号の電圧と共通電圧（Ｖｃｏｍ）との差は、液晶キャパシタ（Ｃｌｃ）の充電電圧、つまり画素電圧として現れる。液晶分子は、画素電圧の大きさに応じてその配列が異なっており、これにより液晶層３を通過する光の偏光が変化する。このような偏光の変化は、液晶表示板組立体３００に付着された偏光子によって光透過率の変化として現れ、これにより画素（ＰＸ）は画像信号（ＤＡＴ）の階調が示す輝度を表示する。

１水平周期（１Ｈともいい、水平同期信号Ｈｓｙｎｃ及びデータイネーブル信号ＤＥの一周期と同一である）を単位として、このような過程を繰り返すことによって、全てのゲート線に対して順次にゲートオン電圧（Ｖｏｎ）を印加し、全ての画素（ＰＸ）にデータ信号を印加し、１フレーム（ｆｒａｍｅ）の画像を表示する。
１フレームが終了すれば次のフレームが始まり、各画素（ＰＸ）に印加されるデータ信号の極性が直前フレームの極性と逆になるように、データ駆動部５００に印加される反転信号（ＲＶＳ）の状態が制御される（フレーム反転）。この場合、１フレーム内でも反転信号（ＲＶＳ）の特性に応じて１つのデータ線を介して流れるデータ信号の極性が変わったり（例：行反転、ドット反転）、１つの画素行に印加されるデータ信号の極性も互いに異なることができる（例：列反転、ドット反転）。

一方、液晶キャパシタ（Ｃｌｃ）の両端に電圧を印加すると、液晶層３の液晶分子は、その電圧に対応する安定な状態に再配列しようとするが、液晶分子の応答速度が遅いので、安定な状態に達するまである程度の時間がかかる。液晶キャパシタ（Ｃｌｃ）に印加される電圧を継続的に維持していると、液晶分子は安定な状態に達するまで動作し、その間に光透過率も変化する。液晶分子が安定な状態に達して動作しないと、光透過率も一定にならない。

このように安定な状態の画素電圧を「目標画素電圧」といい、この時の光透過率を「目標光透過率」というと、目標画素電圧と目標光透過率とは１：１の対応関係を有する。しかし、各画素（ＰＸ）のスイッチング素子（Ｑ）を導通させてデータ電圧を印加する時間が制限されているので、データ電圧を印加する間に液晶分子が安定な状態に達することは難しい。ところで、スイッチング素子（Ｑ）が非導通状態になっても、液晶キャパシタ（Ｃｌｃ）両端の電圧差は依然として存在し、このため液晶分子は、安定な状態に向かって継続的に動く。このように液晶分子の配列状態が変わると、液晶層３の誘電率が変化し、これによって液晶キャパシタ（Ｃｌｃ）の静電容量が変化する。スイッチング素子（Ｑ）が非導通の状態では、液晶キャパシタ（Ｃｌｃ）の一方の端子が浮遊状態にあるので、漏洩電流を考えない場合、液晶キャパシタ（Ｃｌｃ）に保存された総電荷に変化はなく一定である。したがって液晶キャパシタ（Ｃｌｃ）の静電容量の変化は、液晶キャパシタ（Ｃｌｃ）両端の電圧、つまり画素電圧の変化をもたらす。

したがって、安定な状態を基準とした１つの目標画素電圧に対応するデータ電圧（以下、目標データ電圧という）をそのまま画素（ＰＸ）に印加すると、実際画素電圧は目標画素電圧と異なるようになり、このため目標透過率を得ることができない。特に目標透過率と、当該画素（ＰＸ）が有する最初の透過率とに差があればあるほど、実際画素電圧と目標画素電圧との差は一層大きくなる。したがって、画素（ＰＸ）に印加するデータ電圧を目標データ電圧より大きいかまたは小さくする必要があり、その方法としては、ＤＣＣ（ｄｙｎａｍｉｃ ｃａｐａｃｉｔａｎｃｅ ｃｏｍｐｅｎｓａｔｉｏｎ）がある。

本実施形態において、ＤＣＣは、信号制御部６００または別途の画像信号補正部で行われ、任意の画素（ＰＸ）に対する１フレームの画像信号（以下、現在画像信号（ｇ_Ｎ）という）をその画素（ＰＸ）に対する直前フレームの画像信号（以下、直前画像信号（ｇ_Ｎ−１）という）に基づいて補正し、補正された現在画像信号（以下、第１補正画像信号（ｇ_Ｎ’）という）を作る。第１補正画像信号（ｇ_Ｎ’）は、基本的に実験結果によって決定され、第１補正画像信号（ｇ_Ｎ’）と直前画像信号（ｇ_Ｎ−１）との差は、補正前の現在画像信号（ｇ_Ｎ）と直前画像信号（ｇ_Ｎ−１）との差より大きい。しかし、現在画像信号（ｇ_Ｎ）と直前画像信号（ｇ_Ｎ−１）とが同一であるかまたは両者の差が小さい場合には、第１補正画像信号（ｇ_Ｎ’）が現在画像信号（ｇ_Ｎ）と同一であることもある（つまり、補正しなくてもよい）。このような第１補正画像信号（ｇ_Ｎ’）を次の数式１のような関数（Ｆ１）に表現できる。

（数１）
ｇ_Ｎ’＝Ｆ１（ｇ_Ｎ、ｇ_Ｎ−１）
このようにすれば、データ駆動部５００で各画素（ＰＸ）に印加するデータ電圧は、目標データ電圧より高いかまたは低い電圧になる。

下記に示す表１は、階調数が２５６個の場合において、いくつかの直前画像信号（ｇ_Ｎ−１）及び現在画像信号（ｇ_Ｎ）の対に対する第１補正画像信号（ｇ_Ｎ’）の例を示す。このような画像信号補正を行うためには、直前フレームの直前画像信号（ｇ_Ｎ−１）を記憶しておく記憶空間が必要であり、フレームメモリがこのような役割を果たす。さらに、表１のような関係を記憶しておくルックアップテーブル等が必要である。

ところで、現在及び直前画像信号の全対（ｇ_Ｎ−１、ｇ_Ｎ）に対する第１補正画像信号（ｇ_Ｎ’）を記憶しておくためには、ルックアップテーブルの大きさが非常に大きくなる必要があるので、例えば、表１のような程度の直前及び現在画像信号対（ｇ_Ｎ−１、ｇ_Ｎ）に対してのみ、第１補正画像信号（ｇ_Ｎ’）を基準補正画像信号として記憶し、残りの直前及び現在画像信号対（ｇ_Ｎ−１、ｇ_Ｎ）に対しては補間法で演算し、第１補正画像信号（ｇ_Ｎ’）を求めることが好ましい。
任意の１対の直前及び現在画像信号（ｇ_Ｎ−１、ｇ_Ｎ）に対する補間は、表１で該当画像信号対（ｇ_Ｎ−１、ｇ_Ｎ）に近い画像信号対（ｇ_Ｎ−１、ｇ_Ｎ）に対する基準補正画像信号を見付け、その値に基づいて該当画像信号対（ｇ_Ｎ−１、ｇ_Ｎ）に対する第１補正画像信号（ｇ_Ｎ’）を求めることである。

例えば、デジタル信号の画像信号を上位ビットと下位ビットとに分けて、ルックアップテーブルには下位ビットが０である直前画像信号と現在画像信号対（ｇ_Ｎ−１、ｇ_Ｎ）に対する基準補正画像信号を記憶しておく。任意の直前及び現在画像信号対（ｇ_Ｎ−１、ｇ_Ｎ）に対し、その上位ビットに基づいて関連する基準補正画像信号をルックアップテーブルから見付けた後、直前及び現在画像信号（ｇ_Ｎ−１、ｇ_Ｎ）の下位ビットと、ルックアップテーブルから見付けた基準補正画像信号を利用して第１補正画像信号（ｇ_Ｎ’）を算出する。

しかしこのような方法でも、目標透過率を得ることが困難な場合があり、その場合には、直前フレームで中間の大きさの電圧等を予め与えて液晶分子を傾斜するようにし（これをプレチルトという）、その後に現在フレームでさらに電圧を印加する方法を使用する。そのために、信号制御部６００または画像信号補正部は、現在フレームの画像信号（ｇ_Ｎ）を補正する際に、直前フレームの画像信号（ｇ_Ｎ−１）のみならず、次のフレームの画像信号（以下、「次の画像信号（ｇ_Ｎ＋１）」という）までも考えて補正された現在画像信号（以下、「第２補正画像信号（ｇ_Ｎ’’）」という）を作る。

例えば、現在画像信号（ｇ_Ｎ）が直前画像信号（ｇ_Ｎ−１）と同一であるが、次の画像信号（ｇ_Ｎ＋１）と現在画像信号（ｇ_Ｎ）との差が大きい場合は、現在画像信号（ｇ_Ｎ）を補正し、次のフレームに備えるようにする。この場合、第２補正画像信号（ｇ_Ｎ’’）は、次の数式２に示すような関数（Ｆ２）で示すことができ、直前画像信号（ｇ_Ｎ−１）と現在画像信号（ｇ_Ｎ）とを記憶するフレームメモリが必要であり、直前及び現在画像信号（ｇ_Ｎ−１、ｇ_Ｎ）対に対する補正画像信号を記憶するルックアップテーブルが必要である。場合によっては、現在及び次の画像信号（ｇ_Ｎ、ｇ_Ｎ＋１）対に対する補正画像信号を記憶するルックアップテーブルが必要である。

（数２）
ｇ_Ｎ’’＝Ｆ２（ｇ_Ｎ’、ｇ_Ｎ＋１）

このような画像信号及びデータ電圧の補正は、画像信号が示し得る最高階調または最低階調に対しては行なわなくてもよく、行なってもよい。最高階調または最低階調に対して補正を行なうために、階調電圧生成部８００が生成する階調電圧の範囲を画像信号の階調が示す目標輝度範囲（または目標透過率範囲）を得るために必要な目標データ電圧の範囲より広くする方法を使用することができる。

次に、このような画像信号補正を実現するために、本発明の一実施形態に係る液晶表示装置の画像信号補正部について図９〜図１１を参照して詳細に説明する。
図９は本発明の一実施形態に係る液晶表示装置の画像信号補正部のブロック図であり、図１０は図９に示す画像信号補正部の動作を示すフローチャートであり、図１１は本発明の一実施形態に係る画像信号補正方法を説明するための概略図である。

図９に示すように、本発明の一実施形態に係る画像信号補正部６１０は、次の画像信号（ｇ_Ｎ＋１）に接続される第１メモリ６２０と、第１メモリ６２０に接続される第２メモリ６３０と、第１及び第２メモリ６２０、６３０に接続される第１補正部６４０と、次の画像信号（ｇ_Ｎ＋１）及び第１補正部６４０に接続される第２補正部６５０とを有する。画像信号補正部６１０は、全部または一部が図１に示した信号制御部６００に含まれてもよく、別の装置として実現されてもよい。

第１メモリ６２０は、記憶している現在画像信号（ｇ_Ｎ）を第２メモリ６３０と第１補正部６４０に送り、入力される次の画像信号（ｇ_Ｎ＋１）を受信し、次のフレームの現在画像信号として記憶する。第２メモリ６３０は、記憶している直前画像信号（ｇ_Ｎ−１）を第１補正部６４０に送り、第１メモリ６２０から現在画像信号（ｇ_Ｎ）を受信し、次のフレームの直前画像信号として記憶する。ここで第１メモリ６２０と第２メモリ６３０とが分離されているものと説明したが、１つのメモリが記憶する直前画像信号（ｇ_Ｎ−１）及び現在画像信号（ｇ_Ｎ）を第１補正部６４０に送り、入力される次の画像信号（ｇ_Ｎ＋１）を受信し記憶することができる。

第１補正部６４０は、ルックアップテーブル（図示せず）を有し、第２メモリ６３０からの直前画像信号（ｇ_Ｎ−１）及び第１メモリ６２０からの現在画像信号（ｇ_Ｎ）に基づいて第１補正画像信号（ｇ_Ｎ’）を算出し、これを第２補正部６５０に送る。ここでルックアップテーブルは、上述のように、直前画像信号（ｇ_Ｎ−１）及び現在画像信号（ｇ_Ｎ）に対する基準補正画像信号を記憶する。第２補正部６５０は、次の画像信号（ｇ_Ｎ＋１）と第１補正部６４０からの第１補正画像信号（ｇ_Ｎ’）に基づいて第２補正信号（ｇ_Ｎ’’）を算出しそれを出力する。

次に、第１及び第２補正部６４０、６５０の動作についてより詳細に説明する。
図８に示すように、まず動作が始まると、第１補正部６４０は、第１及び第２メモリ６２０、６３０から各々直前画像信号（ｇ_Ｎ−１）及び現在画像信号（ｇ_Ｎ）を読み込む（ステップＳ１０）。

そして、第１補正部６４０は、直前画像信号（ｇ_Ｎ−１）と設定値（ｘ１）とを比較し、現在画像信号（ｇ_Ｎ）と設定値（ｘ２）とを比較する（ステップＳ２０）。
ステップＳ２０の比較の結果、直前画像信号（ｇ_Ｎ−１）が設定値（ｘ１）以下であり、現在画像信号（ｇ_Ｎ）が設定値（ｘ２）以上である場合は、第１補正画像信号（ｇ_Ｎ’）が補正値（α）を有するようにする（ステップＳ２５）。

ここで設定値（ｘ１）は、オーバーシュート電圧のための直前画像信号（ｇ_Ｎ−１）の上限しきい値であり、設定値（ｘ２）は、オーバーシュート電圧のための現在画像信号（ｇ_Ｎ）の下限しきい値である。補正値αは、各々画像信号の上限値であり、例えば画像信号が８ビットである場合は“２５５”及び“０”である。以下、画像信号が８ビットであるとして説明する。

補正値“２５５”は、最高目標データ電圧より高い電圧（以下、オーバーシュート電圧という）に対応し、補正値“０”は最低目標データ電圧より低い電圧（以下、アンダーシュート電圧という）に対応する。オーバーシュート電圧及びアンダーシュート電圧は、各々階調電圧生成部８００が生成することができる上限及び下限電圧である。オーバーシュート電圧及びアンダーシュート電圧を印加するために、信号制御部６００は、三原色の階調毎に色感を一致させる色補正によって、予め入力画像信号の範囲を縮少する。

すなわち、入力される画像信号は０〜２５５のデータ値を有するが、色補正によって１〜２５４のデータ値を有するように変換する。変換されたデータ“１”は、最低目標データ電圧に対応され、変換されたデータ“２５４”は最高目標データ電圧に対応される。ノーマリーブラックモードの液晶表示装置の場合には、変換されたデータ“１”はブラック階調に相当し、変換されたデータ“２５４”はホワイト階調に相当する。ノーマリーホワイトモードの場合には、これと逆である。以下、ノーマリーブラックモードについて説明する。

上記比較の結果、ステップＳ２５に該当しない場合には、読み出した直前及び現在画像信号（ｇ_Ｎ−１、ｇ_Ｎ）対に対応する複数の基準補正画像信号をルックアップテーブルから取り出し、直前画像信号（ｇ_Ｎ−１）及び現在画像信号（ｇ_Ｎ）とともに補間法等を利用して第１補正画像信号（ｇ_Ｎ’）を算出する（ステップＳ４０）。

図１１に示すように、１６階調の単位を有する１７×１７個の直前及び現在画像信号（ｇ_Ｎ−１、ｇ_Ｎ）の組み合わせに対する基準補正画像信号がルックアップテーブルに記憶されている。直前及び現在画像信号（ｇ_Ｎ−１、ｇ_Ｎ）対が（３６、２１８）である場合には、第１補正部６４０は、直前及び現在画像信号の各対「（３２、２０８）、（４８、２０８）、（３２、２２４）、（４８、２２４）」に対する基準補正画像信号（ｈ１、ｈ２、ｈ３、ｈ４）をルックアップテーブルから取り出し、これらを基準に線形補間を行なって第１補正画像信号（ｇ_Ｎ’）を算出する。基準補正画像信号は、実験等によって予め決定される。

第２補正部６５０は、次の画像信号（ｇ_Ｎ＋１）を読み込む（ステップＳ５０）。
第２補正部６５０は、第１補正部６４０からの第１補正画像信号（ｇ_Ｎ’）と設定値（ｘ３）とを比較し、次の画像信号（ｇ_Ｎ＋１）と設定値（ｘ４）とを比較する（ステップＳ６０）。

ステップＳ６０の比較の結果、第１補正画像信号（ｇ_Ｎ’）が設定値（ｘ３）以下であり、次の画像信号（ｇ_Ｎ＋１）が設定値（ｘ４）以上である場合には、第２補正画像信号（ｇ_Ｎ’’）が補正値（γ）を有するようにする（ステップＳ６５）。
上記比較の結果、ステップＳ６５に該当しない場合には、第２補正画像信号（ｇ_Ｎ’’）が第１補正画像信号（ｇ_Ｎ’）と同一値を有するようにする（ステップＳ７０）。
このように第２補正画像信号（ｇ_Ｎ’’）を定め、動作を戻す。

ここで補正値（γ）は、第１補正画像信号（ｇ_Ｎ’）より大きく、液晶のプレチルトのために提供される。設定値（ｘ３）は、プレチルトのための第１補正画像信号（ｇ_Ｎ’）の上限しきい値であり、設定値（_ｘ４）は、プレチルトのための次の画像信号（ｇ_Ｎ＋１）の下限しきい値である。これらの設定値（ｘ１〜ｘ４）及び補正値（γ）は、液晶表示装置の特性及び設計要素に応じて変更することができ、実験等によって決定することができる。

次に、本発明の一実施形態に係る画像信号補正部６１０が入力画像信号に対して第２補正画像信号を生成する例を図１２を参照して説明する。図１２は本発明の一実施形態により補正された信号を示す波形図である。図１２の波形図において、横軸はフレームの数を示し、縦軸は絶対値で示した画素電圧を示す。

図１２の波形図は、オーバーシュート電圧を適用する場合の波形図であり、上述したように、画素電圧の上限はオーバーシュート電圧（Ｖｏ）である。ここで画素電圧は階調で示される画像信号と１対１の関係を有するので、説明上２つを混用して使用する。また、ブラック及びホワイト階調に各々対応する画素電圧を、各々ブラック電圧（Ｖｂ）及びホワイト電圧（Ｖｗ）とする。

入力画像信号がＮ−１番目及びＮ番目のフレームでブラック階調を有し、Ｎ＋１及びＮ＋２番目のフレームでホワイト階調を有するとする。第１補正部６４０は、Ｎ番目及びＮ＋１番目のフレームでの入力画像信号の差に応じてＮ＋１番目フレームの第１補正画像信号をオーバーシュート電圧（Ｖｏ）にする。そして、Ｎ番目及びＮ＋２番目フレームの入力画像信号は、その以前フレームの入力画像信号と各々同一であるので、Ｎ番目及びＮ＋２番目フレームの第１補正画像信号を各々該当入力画像信号と同一値にする。

第２補正部６５０は、ステップＳ６０の条件が満たされるＮ番目フレームの第２補正画像信号をプレチルト電圧（Ｖｐ）に対応する補正値（γ）にし、他の残りフレームの第２補正画像信号を各々該当フレームの第１補正画像信号と同一値にする。
このようにして、最終的に出力される第２補正画像信号は、Ｎ−１番目フレームから順にブラック電圧（Ｖｂ）、プレチルト電圧（Ｖｐ）、オーバーシュート電圧（Ｖｏ）、ホワイト電圧（Ｖｗ）になる。このようにＮ番目フレームで第２補正画像信号をプレチルト電圧（Ｖｐ）として画素に印加すると、液晶が予め傾斜するようになり、Ｎ＋１番目フレームでホワイト電圧（Ｖｗ）に対する目標光透過率に迅速に近づくことができる。

次に、図１３〜図１７を参照してこのような画像信号補正部を有する液晶表示装置の駆動装置及び駆動方法についてさらに詳細に説明する。
図１３は本発明の一実施形態に係る液晶表示装置の駆動装置であり、図１４は図１３に示した駆動装置の駆動信号を示すタイミング図であり、図１５及び図１６は各々図１３に示す液晶表示装置の駆動装置における論理積回路及び論理和回路の動作を説明するための図であり、図１７は本発明の一実施形態に係る液晶表示装置の階調に対する電圧を示すガンマ曲線である。

図１３及び図１４に示すように、本発明の一実施形態に係る液晶表示装置の駆動装置は、画像信号補正部６１０と、画像信号補正部６１０と接続される論理積回路６８０と、論理積回路６８０と接続される論理和回路６９０と、論理和回路６９０と接続される階調電圧生成部８００と、画像信号補正部６１０と階調電圧生成部８００とに接続されるデータ駆動部５００とを有する。

上述したように、画像信号補正部６１０は、直前画像信号及び次の画像信号に基づいて現在画像信号を補正し、データ駆動部５００に伝達する。画像信号補正部６１０は、信号制御部６００に含まれることができる。この場合、信号制御部６００から出力される出力画像信号（デジタル画像信号）（ＤＡＴ）は、画像信号補正部６１０に入力される入力画像信号が補正手続きを行なわずに直接出力される正規画像信号（ＤＡＴ１）と、画像信号補正部６１０で補正手続きを行なってから出力される補正画像信号（ＤＡＴ２）とを有する。

画像信号補正部６１０では、補正画像信号のみならず、補正画像信号のイネーブル信号（ＤＣＣＥ）及び同期信号（Ｄｓｙｎｃ）を生成する。補正画像信号のイネーブル信号（ＤＣＣＥ）は、直前画像信号と現在画像信号との差が一定値以上である場合、現在画像信号を補正した第１補正画像信号を出力するようにしたり、第１補正画像信号と次の画像信号との差が一定値以上である場合、第１補正画像信号を補正した第２補正画像信号を出力するようにする信号である。

補正画像信号のイネーブル（ＤＣＣＥ）信号は、デジタル値（論理値）“１”の場合には補正画像信号が印加され、“０”の場合には補正画像信号が印加されない。図１４では、各信号がハイレベルであれば“１”とし、ローレベルであれば“０”とする。したがって、補正画像信号のイネーブル（ＤＣＣＥ）信号がハイレベル区間ではデジタル値が“１”であり、ローレベルでは“０”である。

補正画像信号の同期信号（Ｄｓｙｎｃ）は、補正画像信号が印加される時期を知らせる信号である。図１２に示すように、補正画像信号が印加される時期は、第１補正画像信号によってオーバーシュート電圧（Ｖｏ）が印加されるＮ＋１番目フレーム及び第２補正画像信号によってプレチルト電圧（Ｖｐ）が印加されるＮ番目フレームである。また、同期信号（Ｄｓｙｎｃ）も同様に、デジタル値“１”の場合は補正画像信号が印加される時期を示し、“０”の場合は補正画像信号が印加されない時期を示す。同期信号が“１”である区間は、１つのフレームまたは２つのフレームである。

論理積回路６８０は、補正画像信号のイネーブル信号（ＤＣＣＥ）及び同期信号（Ｄｓｙｎｃ）の印加を受け、これらを論理積して補正情報信号（ＤＩ）を出力する。したがって、図１５に示すように補正画像信号のイネーブル信号（ＤＣＣＥ）と同期信号（Ｄｓｙｎｃ）とが全て“０”の場合と、イネーブル信号（ＤＣＣＥ）は“０”であり、同期信号（Ｄｓｙｎｃ）は“１”の場合と、及びイネーブル信号（ＤＣＣＥ）は“１”であり、同期信号（Ｄｓｙｎｃ）は“０”の場合は、いずれも補正情報信号（ＤＩ）が“０”になる。また、イネーブル信号（ＤＣＣＥ）と同期信号（Ｄｓｙｎｃ）が全て“１”の場合は、補正情報信号（ＤＩ）は“１”になる。
論理和回路６９０は、論理積回路６８０から出力された補正情報信号（ＤＩ）及び信号制御部６００から画素情報信号（ＰＩ）の印加を受け、これを論理和して結果信号（ＯＳ）を出力する。

画素情報信号（ＰＩ）は、正規画像信号（ＤＡＴ１）または補正画像信号（ＤＡＴ２）に対応するデータ電圧をどの副画素に印加するかを決定する信号である。画素情報信号（ＰＩ）は、データ電圧で充電される副画素が第１副画素（ＰＸａ）の場合は“１”であり、第２副画素（ＰＸｂ）の場合は“０”である。
画素情報信号（ＰＩ）は、信号制御部６００で階調電圧生成部８００に出力される結果信号（ＯＳ）を利用することができる。結果信号（ＯＳ）は、階調電圧生成部８００が生成する２つの基準階調電圧集合のうちの１つをアナログスイッチが選択して送るように制御する信号である。図１４で、第１区間（ｓｅｃａ）においては第１副画素が選ばれ、第２区間（ｓｅｃｂ）においては第２副画素が選ばれる。

論理和計回路６９０は、図１６に示すように画素情報信号（ＰＩ）と補正情報信号（ＤＩ）とが全て“０”の場合には、結果信号（ＯＳ）を“０”として出力し、画素情報信号（ＰＩ）が“０”であり、補正情報信号（ＤＩ）が“１”の場合、画素情報信号（ＰＩ）が“１”であり、補正情報信号（ＤＩ）が“０”の場合、及び画素情報信号（ＰＩ）と補正情報信号（ＤＩ）とが全て“１”の場合は、結果信号（ＯＳ）を“１”として出力する。
論理和回路６９０から出力される結果信号（ＯＳ）は、階調電圧生成部８００に印加される。結果信号（ＯＳ）によって階調電圧生成部８００は、第１階調電圧集合または第２階調電圧集合を生成し、第１階調電圧集合は、同一階調で第２階調電圧集合より高い電圧を有する。

例えば、結果信号（ＯＳ）が“１”の場合は、階調電圧生成部８００は第１階調電圧集合を生成し、結果信号（ＯＳ）が“０”の場合は、階調電圧生成部８００は第２階調電圧集合を生成する。階調電圧生成部８００で生成された階調電圧集合はデータ駆動部５００に印加され、上述したように、データ駆動部５００は、信号制御部６００から印加された出力画像信号（デジタル画像信号）（ＤＡＴ）に対応する階調電圧を選択することによって、出力画像信号（デジタル画像信号）（ＤＡＴ）をアナログデータ電圧（Ｖｄ）に変換した後、これをデータ線に印加する。

このような本発明の一実施形態に係る液晶表示装置の駆動装置は、第２副画素に補正画像信号に対応するデータ電圧が印加される場合、相対的に高い電圧を有する第１階調電圧集合のうちの一定の階調電圧が選択されデータ電圧が印加される。すなわち、図１２のオーバーシュート電圧（Ｖｏ）が印加されるＮ＋１フレーム、またはプレチルト電圧（Ｖｐ）が印加されるＮフレームにおいて、第２副画素には第１副画素と同様のデータ電圧が印加される。

図１７に示すように、第２ガンマ曲線（Ｂ Ｉｎｐｕｔ Ｇａｍｍａ）によりデータ電圧が印加される第２副画素は、特に低階調で一定の階調変化量当り電圧変化率が微小である。したがって、補正画像信号に相当するデータ電圧を印加する場合、補正の効果を十分に発揮することができない。このため、上述したように、補正画像信号に対応するデータ電圧が第２副画素に印加される場合、第２副画素に印加されるデータ電圧を第１ガンマ曲線（Ａ Ｉｎｐｕｔ Ｇａｍｍａ）によりデータ電圧が印加される第１副画素と同様にすると、第２副画素でも補正の効果を発揮することができる。
図１３において、論理積回路６８０と論理和回路６９０とを独立的に図示したが、信号
制御部６００または階調電圧生成部８００に含まれるように形成してもよい。

次に、図１８を参照して本発明の他の実施形態に係る液晶表示装置の駆動装置について説明する。
図１８は本発明の他の実施形態に係る液晶表示装置の駆動装置を示すブロック図である。図１８に示すように、本実施形態による駆動装置は、画像信号補正部６１０を有する信号制御部６００と、信号制御部６００に接続された論理和回路６９０と、論理和回路６９０と接続される階調電圧生成部８００と、信号制御部６００と階調電圧生成部８００とに接続されるデータ駆動部５００とを有する。

すなわち、図１８に示す駆動装置は、図１３の駆動装置と異なり論理積回路がなく、補正画像信号のイネーブル信号（ＤＣＣＥ）が画素情報信号（ＰＩ）とともに、直ちに論理和回路６９０に入力される。論理和回路６９０から出力される結果信号（ＯＳ）は、図１３の駆動装置と同様に、階調電圧生成部８００に入力される。この、図１８に示す駆動装置は、補正画像信号のイネーブル信号（ＤＣＣＥ）の他に、誤動作を起こすノイズが存在しない場合には、より簡単な構成により２つの副画素を有する液晶表示装置での画像補正効果を十分に発揮することができる。

尚、本発明は、上述の実施形態に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。

本発明の一実施形態に係る液晶表示装置のブロック図である。 本発明の一実施形態に係る液晶表示装置の２つの副画素に対する等価回路図である。 本発明の一実施形態に係る液晶表示板組立体の１つの画素に対する等価回路図である。 本発明の一実施形態に係る液晶表示板組立体の配置図である。 図４に示す液晶表示板組立体のＶ−Ｖ’線、及びＶ’−Ｖ’’線に沿った断面図である。 図４、図５に示す各副画素電極の基本となる電極片の平面図である。 図４、図５に示す各副画素電極の基本となる電極片の平面図である。 図４、図５に示す各副画素電極の基本となる電極片の平面図である。 本発明の一実施形態に係る液晶表示装置の画像信号補正部のブロック図である。 図９に示す画像信号補正部の動作を示すフローチャートである。 本発明の一実施形態に係る画像信号補正方法を説明する概略図である。 本発明の一実施形態により補正された信号を示す波形図である。 本発明の一実施形態に係る液晶表示装置の駆動装置を概略的に示すブロック図である。 図１３に示した駆動装置の駆動信号を示すタイミング図である。 図１３に示す駆動装置の論理積回路の動作を示す図である。 図１３に示す駆動装置の論理和回路の動作を示す図である。 本発明の一実施形態に係る液晶表示装置の階調に対する電圧を示すガンマ曲線のグラフである。 本発明の他の実施形態に係る液晶表示装置の駆動装置を概略的に示すブロック図である。

符号の説明

１２、２２ 偏光板
１１、２１ 配向膜
７１ａ、７１ｂ （共通電極）切開部
９１ａ、９１ｂ （画素電極）切開部
８１ａ、８１ｂ、８２ 接触補助部材
１００ 下部表示板
１１０、２１０ 絶縁基板
１２１ａ、１２１ｂ （第１及び第２）ゲート線
１２４ａ、１２４ｂ （第１及び第２）ゲート電極
１３１ 維持電極線
１４０ ゲート絶縁膜
１５４ａ、１５４ｂ （第１及び第２）島状半導体
１６３ａ、１６５ａ 島状オーミックコンタクト接触部材
１７１ データ線
１７３ａ、１７３ｂ （第１及び第２）ソース電極
１７５ａ、１７５ｂ （第１及び第２）ドレイン電極
１８０ 保護膜
１８１ａ、１８１ｂ、１８２、１８５ａ、１８５ｂ コンタクトホール
１９１ 画素電極
１９１ａ、１９１ｂ （第１及び第２）副画素電極
２００ 上部表示板
２２０ 遮光部材
２３０ カラーフィルタ
２５０ 蓋膜
２７０ 共通電極
３００ 液晶表示板組立体
４００ ゲート駆動部
５００ データ駆動部
６００ 信号制御部
６１０ 画像信号補正部
６２０、６３０ （第１及び第２）メモリ
６４０、６５０ （第１及び第２）補正部
６８０ 論理積回路
６９０ 論理和回路
８００ 階調電圧生成部

Claims (19)

1. 第１及び第２副画素を有する複数の画素と、
   直前画像信号及び現在画像信号に基づいて予備信号を生成し、該予備信号及び次の画像信号に基づいて補正画像信号を生成し、該補正画像信号のイネーブル信号及び補正画像信号が印加される区間に対する同期信号を生成する画像信号補正部と、
   前記補正画像信号のイネーブル信号及び前記同期信号を論理積して補正情報信号を出力する第１回路と、
   前記補正情報信号と画素情報信号を論理和して結果信号を出力する第２回路と、
   前記結果信号に応じて互いに異なる第１または第２階調電圧集合を生成する階調電圧生成部とを有し、
   前記イネーブル信号は、前記補正画像信号が印加される場合論理値“１”であり、印加されない場合論理値“０”であり、
   前記同期信号は、前記補正画像信号が印加される時期は論理値“１”であり、印加されない時期は論理値“０”であり、
   前記画素情報信号は、前記第１副画素に前記補正画像信号が印加される場合論理値“１”であり、前記第２副画素に前記補正画像信号が印加される場合論理値“０”であり、
   前記結果信号は、論理値“１”である場合に第１階調電圧集合を選択し、論理値“０”である場合に第２階調電圧集合を選択し、
   前記第１階調電圧集合は同一階調で前記第２階調電圧集合より電位が高いことを特徴とする液晶表示装置。
2. 前記階調電圧生成部からの階調電圧を選択することにより、前記画像信号補正部からの前記補正画像信号をデータ電圧に変え、前記第１副画素または前記第２副画素に供給するデータ駆動部をさらに有することを特徴とする請求項１に記載の液晶表示装置。
3. 前記第１副画素は第１薄膜トランジスタを有し、前記第２副画素は第２薄膜トランジスタを有することを特徴とする請求項１に記載の液晶表示装置。
4. 前記第１薄膜トランジスタに接続される第１ゲート線と、前記第２薄膜トランジスタに接続される第２ゲート線と、前記第１及び第２薄膜トランジスタに接続され前記第１及び第２ゲート線と交差するデータ線とをさらに有することを特徴とする請求項３に記載の液晶表示装置。
5. 前記画素情報信号は、信号制御部から前記階調電圧生成部に印加される選択信号（ＳＥ）を有することを特徴とする請求項１に記載の液晶表示装置。
6. 前記予備信号と前記直前画像信号との差は、前記現在画像信号と前記直前画像信号との差以上であることを特徴とする請求項１に記載の液晶表示装置。
7. 前記画像信号補正部は、前記直前画像信号及び前記現在画像信号を記憶するフレームメモリと、前記直前画像信号と現在画像信号対に対する基準予備信号を記憶するルックアップテーブルとを有することを特徴とする請求項１に記載の液晶表示装置。
8. 前記画像信号補正部は、前記基準予備信号を補間して前記予備信号を生成することを特徴とする請求項７に記載の液晶表示装置。
9. 前記同期信号が論理値“１”である各区間は、１フレームまたは２フレームであることを特徴とする請求項１に記載の液晶表示装置。
10. 前記第１副画素の面積は、前記第２副画素の面積より小さいことを特徴とする請求項１に記載の液晶表示装置。
11. 前記第１副画素に印加されるデータ電圧は、前記第２副画素に印加されるデータ電圧より高いことを特徴とする請求項１に記載の液晶液晶表示装置。
12. 第１及び第２副画素を有する液晶表示装置の画像信号補正方法であって、
    直前画像信号及び現在画像信号に基づいて予備信号を生成し、該予備信号及び次の画像信号に基づいて補正画像信号生成する段階と、
    前記補正画像信号のイネーブル信号及び前記補正画像信号を同期化する同期信号を生成する段階と、
    前記イネーブル信号と前記同期信号とを論理積して補正情報信号を生成する段階と、
    前記補正情報信号と画素情報信号とを論理和して結果信号を生成する段階と、
    前記結果信号に応じて第１階調電圧集合または第２階調電圧集合を生成する段階とを有し、
    前記イネーブル信号は、前記補正画像信号が印加される場合論理値“１”であり、印加されない場合論理値“０”であり、
    前記同期信号は、前記補正画像信号が印加される時期は論理値“１”であり、印加されない時期は論理値“０”であり、
    前記画素情報信号は、前記第１副画素に前記補正画像信号が印加される場合論理値“１”であり、前記第２副画素に前記補正画像信号が印加される場合論理値“０”であり、
    前記結果信号は、論理値“１”ある場合に第１階調電圧集合を選択し、論理値“０”である場合に第２階調電圧集合を選択し、
    前記第１階調電圧集合は同一階調で前記第２階調電圧集合より電位が高いことを特徴とする液晶表示装置の画像信号補正方法。
13. 前記同期信号が論理値“１”である各区間は、１フレームまたは２フレームであることを特徴とする請求項１２に記載の液晶表示装置の画像信号補正方法。
14. 第１及び第２副画素を有する液晶表示装置の駆動方法であって、
    直前画像信号、現在画像信号及び次の画像信号を比較する段階と、
    前記比較した結果に応じて補正画像信号を生成しそれを出力する段階と、
    前記比較した結果に応じて現在画像信号を出力する段階と、
    前記補正画像信号が出力される場合、前記補正画像信号に対応する第１データ電圧及び第２データ電圧を生成する段階と、
    前記現在画像信号が出力される場合、前記現在画像信号に対応する第３データ電圧及び第４データ電圧を生成する段階と、
    前記補正画像信号が出力される場合、前記第１副画素及び第２副画素に前記第１データ電圧を印加する段階と、
    前記現在画像信号が出力される場合、前記第１副画素には第３データ電圧を印加し、前記第２副画素には第４データ電圧を印加する段階とを有することを特徴とする液晶表示装置の駆動方法。
15. 前記補正画像信号が出力される区間は、１フレームまたは２フレームであることを特徴とする請求項１４に記載の液晶表示装置の駆動方法。
16. 前記第１データ電圧は前記第２データ電圧より高く、前記第３データ電圧は前記第４データ電圧より高いことを特徴とする請求項１４に記載の液晶表示装置の駆動方法。
17. 前記第１副画素の面積は、前記第２副画素の面積より小さいことを特徴とする請求項１４に記載の液晶表示装置の駆動方法。
18. 前記第１副画素は第１薄膜トランジスタを有し、前記第２副画素は第２薄膜トランジスタを有することを特徴とする請求項１４に記載の液晶表示装置の駆動方法。
19. 前記液晶表示装置は、前記第１薄膜トランジスタに接続される第１ゲート線と、前記第２薄膜トランジスタに接続される第２ゲート線と、前記第１及び第２薄膜トランジスタに接続され、前記第１及び第２ゲート線と交差するデータ線とを有することを特徴とする請求項１８に記載の液晶表示装置の駆動方法。
    

Images