JP4891685B2

JP4891685B2 - 液晶表示装置

Info

Publication number: JP4891685B2
Application number: JP2006196113A
Authority: JP
Inventors: 承厚柳; 廷昊損; 熙旭都; 賢 ▲ウック▼ 金; 學 ▲スン▼ 倉; 允成嚴
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2005-07-15
Filing date: 2006-07-18
Publication date: 2012-03-07
Anticipated expiration: 2026-07-18
Also published as: KR101171180B1; TWI408438B; US7973901B2; US20090174836A1; US20070013854A1; JP2007025694A; US7502089B2; CN1900781B; TW200717084A; CN1900781A; KR20070009328A

Description

本発明は液晶表示装置に関し、特にその画素電極に関する。

平板表示装置の中でも液晶表示装置は現在最も広く使用されているものの一つである。液晶表示装置は、電場生成電極（画素電極と共通電極など）が形成されている二枚の表示パネルと、それらの間に挿入されている液晶層とを含む。電場生成電極に対して電圧が印加されるとき、液晶層には電場が生成され、その電場の強さに応じて液晶分子の配向が決定される。その配向に応じて液晶層を透過する光の偏光方向が制御されることにより、各画素の透過率又は反射率が調節される。その結果、液晶表示装置の画面に映像が表示される。

特に垂直配向方式の液晶表示装置では、液晶層に対して電場が印加されていない状態で液晶分子の長軸が二枚の表示パネルに対して垂直である。それにより、垂直配向方式の液晶表示装置は、コントラスト比が高く、かつ基準視野角が広い。ここで、基準視野角とは、コントラスト比が1：10である視野角、または、階調反転を生じない限界の角度を意味する。

垂直配向方式の液晶表示装置で更に広い基準視野角を実現するための具体的な方法としては、電場生成電極に切開部を形成する方法（ＰＶＡ（patterned vertically aligned）方式）や、電場生成電極を覆う部材またはその下地に突起を形成する方法などが知られている。切開部や突起により液晶層内の電場の方向、すなわち液晶分子の傾斜方向が調節され、特に多様な方向に分散される。それにより、基準視野角が更に広くなる。

従来の垂直配向方式の液晶表示装置では、前面視認性に比べて側面視認性が劣る。特にＰＶＡ方式の液晶表示装置では、画面を見る場所が正面方向から側方に外れるほど、映像が明るくなる。極端な場合、高い階調間で輝度に差がなくなり、映像が崩れる。側面視認性を改善するための従来の工夫としては、例えば次のような技術が知られている。まず、一つの画素電極を二つの副画素電極に分割すると共に、それら二つの副画素電極の間を容量性結合で接続する。次に、各画素に対するデータ電圧を、一方の副画素電極に対して直接印加し、他方の副画素電極に対しては容量性結合を通して印加する。そのとき、他方の副画素電極に対して実際に印加される電圧がデータ電圧より降下する。こうして、一つの画素の中で各階調の透過率を副画素ごとに変化させる。それにより、画面の側方から見たその画素の輝度を、同じ階調での正面輝度より低減させている。
［特許文献１］韓国特許公開第2002-0013158号公報
［特許文献２］韓国特許公開第2002-0012367号公報

従来の垂直配向方式の液晶表示装置では、上記の切開部や突起の部分で光が散乱されるので、画素全体の透過率（開口率）を更に向上させることが困難である。透過率を更に向上させるには、例えば、画素電極を広げれば良く（超高開口率構造）、または、一つの画素に占める切開部や突起の割合を低減させれば良い。しかし、前者の場合、画素電極の間隔が狭く、かつ画素電極がデータ線に近いので、画素電極の周縁付近では、表示パネルに平行な方向での電場が強い。この電場が液晶分子の配向を乱す結果、映像にテクスチャーや光漏れ等の欠陥が生じやすい。一方、側面視認性を高く維持するには上記の通り、各画素を複数の副画素に分けねばならないので、十分に広い視野角を維持したまま、一つの画素に占める切開部や突起の割合を更に低減させることが困難である。
本発明の目的は、広い視野角と高い側面視認性とを共に維持したまま、画素電極の切開部を最小限に抑えることにより、画素の透過率（開口率）を向上させる液晶表示装置、を提供することにある。

本発明の一つの観点による液晶表示装置は、
屈曲した辺を含む第１副画素電極、
第１副画素電極の屈曲した辺より長く、かつ屈曲した辺、を含み、第１方向で第１副画素電極に隣接している第２副画素電極、
屈曲した辺を含み、第１方向とは異なる第２方向で第２副画素電極に隣接している第３副画素電極、及び、
第１副画素電極の屈曲した辺より長く、かつ屈曲した辺、を含み、第１方向では第３副画素電極に隣接し、第２方向では第１副画素電極に隣接している第４副画素電極、を有する。好ましくは、第２方向に対し、第３副画素電極が第１副画素電極と反転対称であり、第４副画素電極が第２副画素電極と反転対称である。

本発明による上記の液晶表示装置は好ましくは、各副画素電極に対向している傾斜方向決定部材、が形成されている共通電極、を更に有する。ここで、傾斜方向決定部材は、副画素電極と共通電極との間の電圧により液晶層に生成される電場を歪曲し、（各電極の表面に対して平行な）水平成分を生み出す部材である。その水平成分が液晶層の液晶分子を所定の方向に傾ける。更に好ましくは、第１乃至第４副画素電極のそれぞれに対向した共通電極の領域に、第１乃至第４副画素電極のそれぞれの屈曲した辺と実質的に平行な屈曲部、を含む切開部が形成されている。その切開部が上記の傾斜方向決定部材に含まれている。

好ましくは、同じ映像情報に基づき、第１副画素電極と第２副画素電極とに対して異なるデータ電圧が印加される。その場合、好ましくは、第１方向で隣接する、第１副画素電極と第２副画素電極との対、及び第３副画素電極と第４副画素電極との対がそれぞれ、同じ画素に含まれる。その他に、同じ映像情報に基づき、第１副画素電極と第４副画素電極とに対して異なるデータ電圧が印加されても良い。その場合、好ましくは、第２方向で隣接する、第１副画素電極と第４副画素電極との対、及び第２副画素電極と第３副画素電極との対がそれぞれ、同じ画素に含まれる。従って、本発明による上記の液晶表示装置では画素全体が屈曲している。

本発明による上記の液晶表示装置が、複数の第１信号線、複数の第２信号線、第１副画素電極に連結されている第１薄膜トランジスタ、及び、第２副画素電極または第４副画素電極に連結されている第２薄膜トランジスタ、を更に有しても良い。その場合、好ましくは、第１薄膜トランジスタと第２薄膜トランジスタとが異なる第１信号線に連結され、同じ第２信号線に連結されている。ここで、各薄膜トランジスタが、第１信号線からの信号に従って導通しても、第２信号線からの信号に従って導通しても良い。その他に、第１副画素電極が第２副画素電極または第４副画素電極に容量性結合で連結されていても良い。

本発明の他の観点による液晶表示装置は、
高さ方向に延び、互いに平行な一対の屈曲した辺、を含む第１副画素電極、及び、
高さ方向に延び、互いに平行な一対の屈曲した辺、を含み、第１副画素電極の高さより高い第２副画素電極、
を含み、全体が屈曲している画素電極、を有する。ここで、第１副画素電極が第２副画素電極に、長さ方向または高さ方向のいずれで隣接していても良い。好ましくは、第１副画素電極の屈曲した辺と第２副画素電極の屈曲した辺とで屈曲方向が、前者では等しく、後者では異なる。特に、一対の屈曲した辺が凹辺と凸辺とから成る場合、好ましくは、長さ方向で、第１副画素電極の凸辺が第２副画素電極の凹辺に隣接し、第１副画素電極の凹辺が別の第２副画素電極の凸辺に隣接している。その他に、高さ方向で、第１副画素電極の凹辺と第２副画素電極の凸辺とが連続的に配置され、第１副画素電極の凸辺と第２副画素電極の凹辺とが連続的に配置されていても良い。

本発明による液晶表示装置では上記の通り、屈曲した複数の副画素電極が組み合わされることにより、画素電極全体が屈曲している。それにより、従来の矩形状の画素電極とは異なり、画素電極の辺自体が傾斜方向決定部材として機能する。従って、液晶分子の傾斜方向の種類が多様に維持されたまま、画素電極に形成されるべき切開部が最小限に抑えられる。その結果、広い視野角と高い側面視認性とが共に維持されたまま、画素の透過率（開口率）が更に向上する。

図１に本発明の実施例による液晶表示装置の基本構成を示す。その基本構成は、液晶表示パネルアセンブリ300、信号制御部600、階調電圧生成部800、ゲート駆動部400、及びデータ駆動部500を含む。
液晶表示パネルアセンブリ300は、図２に示されているように、互いに対向する下部パネル100と上部パネル200、及びそれらの間に挟まれている液晶層3から成り、図１に示されているように、マトリックス状に配列された複数の画素PXを含む。好ましくは下部パネル100の表面が画素PXごとに画素電極PEで覆われている（図２参照）。各画素電極PEは一対の副画素電極PE1、PE2から成る。後述のように、各副画素電極PE1、PE2には一般に異なる電圧が印加される。一方、上部パネル200の表面全体が一つの共通電極CEで覆われている。共通電極CEに対しては外部から一定の電圧（共通電圧Vcom）が印加される。各副画素電極PE1、PE2が液晶層3を隔てて共通電極CEと対向し、液晶キャパシタClc1、Clc2を構成している。すなわち、各画素PXが、液晶キャパシタClc1、Clc2を一つずつ含む、一対の副画素に分かれている。

液晶表示装置による色表示方式には、各画素PXが基本色の特定の一つのみを表示する空間分割方式や、一つの画素PXが各基本色を交互に異なる時間ずつ表示する時間分割方式がある。基本色間の空間的分布の差又は表示時間の差により所望の色相が表現される。基本色としては例えば三原色（赤色、緑色、青色）がある。図２は空間分割方式の一例であり、各画素PXが、好ましくは上部パネル200の表面に色フィルタCFを備えている。尚、図２とは異なり、色フィルタCFが下部パネル100の副画素電極PE1、PE2を覆っていても、それらの下地に形成されていても良い。更に好ましくは、色フィルタCFの色が画素PXのマトリックスの各列では共通であり、一列ごとに交互に変化する。

下部パネル100には更に、外部の駆動回路から各画素PXに信号を伝達する信号線が備えられている（図７、１７、１９参照）。その信号線は、ゲート信号（“走査信号”ともいう）を伝達する複数のゲート線と、データ電圧を伝達する複数のデータ線とを含む。ゲート線は各画素PXの間をマトリックスの行方向に延びている。データ線は各画素PXの間をマトリックスの列方向に延びている。上記の信号線は更に好ましくは維持電極線を含む。維持電極線は隣接する二本のゲート線の間を画素PXのマトリックスの行方向に延び、各画素PXを横断している。維持電極線に対しては外部から一定の電圧（好ましくは、共通電極CEと同様に共通電圧Vcom）が印加される。

図７に、本発明の一つの実施例による信号線及び画素の等価回路を示す。図７に示されているように、各画素PXは一対の副画素PXa、PXbを含む。図７では特に、各副画素PXa、PXbが、異なるゲート線GLa、GLbに連結され、共通のデータ線DLと共通の維持電極線SLとに連結されている。各副画素PXa、PXbは、スイッチング素子Qa、Qb、液晶キャパシタClca、Clcb、及びストレージキャパシタCsta、Cstbを含む。スイッチング素子Qa、Qbは下部パネル100に備えられた薄膜トランジスタであり、制御端子がゲート線GLa、GLbに連結され、入力端子がデータ線DLに連結され、出力端子が、液晶キャパシタClca、Clcbの一端及びストレージキャパシタCsta、Cstbの一端に連結されている。ストレージキャパシタCsta、Cstbの他端は維持電極線SLに連結されている。ストレージキャパシタCsta、Cstbはそれぞれ、液晶キャパシタClca、Clcbに並列に接続され、それぞれの容量を補っている。好ましくは、ストレージキャパシタCsta、Cstbが、絶縁層を隔てて重なっている維持電極線SLと画素電極PEとから構成されている（図１１、１２、１６、２１、２３（以下、図１１等と略す）参照）。尚、ストレージキャパシタCsta、Cstbが、絶縁層を隔てて重なっている副画素電極とゲート線とから構成されていても良い。

図１７に、本発明の別の実施例による信号線及び画素の等価回路を示す。図１７に示されているように、各画素PXは一対の副画素PXc、PXdを含む。図１７では図７とは異なり、各副画素PXc、PXdが、異なるデータ線Dla、DLbに連結され、共通のゲート線GLと共通の維持電極線SLとに連結されている。各副画素PXc、PXdは、スイッチング素子Qc、Qd、液晶キャパシタClcc、Clcd、及びストレージキャパシタCstc、Cstdを含む。スイッチング素子Qc、Qdは下部パネル100に備えられた薄膜トランジスタであり、制御端子がゲート線GLに連結され、入力端子がデータ線Dla、DLbに連結され、出力端子が、液晶キャパシタClcc、Clcdの一端及びストレージキャパシタCstc、Cstdの一端に連結されている。ストレージキャパシタCstc、Cstdの他端は維持電極線SLに連結されている。それらの素子の詳細は図７に示されているものと同様である。

図１９に、本発明の更に別の実施例による信号線及び画素の等価回路を示す。図１９に示されているように、各画素PXは第１副画素Pxeと第２副画素PXfとの対を含む。図１９では図７とは異なり、第１副画素Pxeがゲート線GLとデータ線DLとに直結され、第２副画素PXfが結合キャパシタCcpで第１副画素Pxeに連結されている（容量性結合）。第１副画素PXeは、スイッチング素子Q、第１液晶キャパシタClce、及びストレージキャパシタCstを含む。第２副画素PXfは第２液晶キャパシタClcfを含む。スイッチング素子Qは下部パネル100に備えられた薄膜トランジスタであり、制御端子がゲート線GLに連結され、入力端子がデータ線DLに連結され、出力端子が、液晶キャパシタClce、ストレージキャパシタCste、及び結合キャパシタCcpの各一端に連結されている。ストレージキャパシタCsteの他端は維持電極線（図示せず）に連結されている。結合キャパシタCcpの他端は第２液晶キャパシタClcfの一端に連結されている。

図１９に示されている画素では、ストレージキャパシタCsteの他端（すなわち維持電極線）に対して共通電圧Vcomが印加されている場合、第１液晶キャパシタClceの両端電圧Veと第２液晶キャパシタClcfの両端電圧Vfとの間に次式(1)が成り立つ：

Vf＝Ve×[Ccp／(Ccp＋Clcf)]。 (1)

ここで、各キャパシタの容量がそれぞれの参照符号で表されている。第２液晶キャパシタClcfの両端電圧Vfが第１液晶キャパシタClceの両端電圧Veに比べて常に小さいように、結合キャパシタCcpと第２液晶キャパシタClcfとの各容量が設計される。尚、ストレージキャパシタCsteの他端（すなわち維持電極線）に対して印加された電圧が共通電圧Vcomでなくても同様に、第２液晶キャパシタClcfの両端電圧Vfが第１液晶キャパシタClceの両端電圧Veに比べて常に小さいようにできる。

液晶層3は誘電率異方性を示す。すなわち、図２に示されている液晶キャパシタClc1、Clc2の各両端電圧（各副画素電極PE1、PE2と共通電極CEとの間の電圧に相当する。画素電圧ともいう）に応じ、液晶層3の液晶分子の配向が変化する。それにより、副画素ごとに液晶層3を透過する光の偏光方向の回転角が変化する。好ましくは、液晶層3が負の誘電率異方性を示す。すなわち、液晶層3に対して電場が印加されていない状態では、液晶分子の長軸が二つのパネル100、200の表面に対して垂直を成す（垂直配向方式）。下部パネル100と上部パネル200との各外面には偏光子12、22が備えられている（図１１等参照）。二つの偏光子12、22の偏光軸は交差し、好ましくは直交するので、液晶層3に対して印加される電圧に応じ、二つの偏光子12、22をいずれも透過可能な光量が変化する。特に、垂直配向方式の場合、液晶層3に対して電場が印加されていない状態では、液晶層3を透過した光が一方の偏光子により遮断される。尚、液晶表示装置が反射型である場合には、二つの偏光子12、22のいずれかを省略できる。

信号制御部600（図１参照）は、好ましくは外部のグラフィックコントローラ（図示せず）から入力映像信号R、G、B及び入力制御信号を受信する。入力映像信号R、G、Bは各画素PXの輝度情報を含む。ここで、その輝度情報は所定数（例えば、1024（＝2¹⁰）、256（＝2⁸）、または64（＝2⁶）個）の階調で表されている。入力制御信号は好ましくは、垂直同期信号Vsync、水平同期信号Hsync、メインクロックMCLK、及びデータイネーブル信号DEを含む。信号制御部600は、液晶表示パネルアセンブリ300及びデータ駆動部500の動作条件に合わせて入力映像信号R、G、Bを適切に処理し、出力映像信号DATに変換する。出力映像信号DATはデジタル信号であり、各画素PXまたは各副画素の輝度の階調を表す数を含む。信号制御部600は更に、垂直同期信号Vsyncと水平同期信号Hsyncとに基づいてゲート制御信号CONT1及びデータ制御信号CONT2を生成する。ゲート制御信号CONT1は好ましくは走査開始信号とクロック信号とを含む。ゲート制御信号CONT1はその他に、出力イネーブル信号をさらに含んでいても良い。データ制御信号CONT2は好ましくは、水平同期開始信号、ロード信号、及びデータクロック信号を含む。データ制御信号CONT2はその他に、反転信号をさらに含んでいても良い。信号制御部600はゲート制御信号CONT1をゲート駆動部400に出力し、データ制御信号CONT2と出力映像信号DATとをデータ駆動部500に出力する。

階調電圧生成部800（図１参照）は複数の階調電圧を生成する。各階調電圧が、画素の輝度の各階調に対応するデータ電圧のレベルを定める。尚、階調電圧生成部800が、全ての階調に対応する階調電圧を全て生成するのではなく、それらの階調電圧の基準とされるべき電圧（基準階調電圧）のみを生成して出力しても良い。ここで、出力映像信号DATには画素PXごとの輝度情報しか含まれていない場合、階調電圧生成部800が、各画素PXの輝度情報に基づき、その画素PXに含まれる二つの副画素電極PE1、PE2（図２参照）のそれぞれに対する階調電圧を別々に生成しても良い。それらの階調電圧は交互にデータ駆動部500に提供され、またはデータ駆動部500がそれらを交互に選択する。それにより、二つの副画素電極PE1、PE2に対し、一般には異なるデータ電圧が印加される。この場合、好ましくは、出力映像信号の補正、または各階調電圧のレベルの設定により、二つの副画素間での合成ガンマ曲線が画面の正面方向での基準ガンマ曲線に近似する。更に好ましくは、上記の合成ガンマ曲線が、画面の正面方向では上記の基準ガンマ曲線と一致し、側方では上記の基準ガンマ曲線からわずかしかずれていない。

ゲート駆動部400（図１参照）は液晶表示パネルアセンブリ300のゲート線GLa、GLb、GL（図７、１７、１９参照）に連結されている。ゲート駆動部400は信号制御部600からのゲート制御信号CONT1に従ってゲート信号Vgをゲート線に対して印加する。ここで、ゲート信号Vgはゲートオン電圧Vonとゲートオフ電圧Voffとの組み合わせから成る。ゲートオン電圧Vonの印加によりスイッチング素子Qa、Qb、Qc、Qd、Qe（図７、１７、１９参照）は導通し、ゲートオフ電圧Voffの印加によりスイッチング素子Qa、Qb、Qc、Qd、Qeは遮断される。ゲート駆動部400は特に、ゲート制御信号CONT1に含まれる走査開始信号に応じて先頭のゲート線からゲートオン電圧Vonの印加を開始し、クロック信号に応じて各ゲート線に順次、ゲートオン電圧Vonを印加し、かつ、ゲートオン電圧Vonをゲートオフ電圧Voffに切り換える。

データ駆動部500（図１参照）は液晶表示パネルアセンブリ300のデータ線DLa、DLb、DL（図７、１７、１９参照）に連結されている。データ駆動部500はまず、信号制御部600からのデータ制御信号CONT2に含まれる水平同期開始信号に従い、画素PXのマトリックスの行ごとに出力映像信号DATを信号制御部600から受信する。データ駆動部500は次に、出力映像信号DATに基づいて階調電圧生成部800からの階調電圧を選択する。尚、階調電圧生成部800が基準階調電圧のみを提供する場合、データ駆動部500は予め、基準階調電圧を分圧して全階調に対する階調電圧群を生成し、それらの中から出力映像信号DATの輝度情報に対応するデータ電圧Vdを選択する。データ駆動部500は続いて、選択された階調電圧をデータ電圧Vdとしてデータ線に対し、信号制御部600からのロード信号の示すタイミングで印加する。

ゲート駆動部400、データ駆動部500、信号制御部600、及び階調電圧生成部800の各々は好ましくは集積回路チップであり、好ましくは下部パネル100に直接実装されている。その他に、ＴＣＰ（tape carrier package）の形で下部パネル100に接着され、または別の印刷回路基板に実装され、下部パネル100に外付けされていても良い。それらとは更に異なり、ゲート駆動部400、データ駆動部500、信号制御部600、または階調電圧生成部800が下部パネル100に集積化されていても良い。

上記の液晶表示装置は以下のように動作する。
まず、信号制御部600が外部のグラフィックコントローラから入力映像信号R、G、B及び入力制御信号を受信する（図１参照）。信号制御部600は入力映像信号R、G、Bを出力映像信号DATに変換し、入力制御信号に基づいてゲート制御信号CONT1及びデータ制御信号CONT2を生成する。次に、データ制御信号CONT2に従い、データ駆動部500が画素PXのマトリックスの行ごとに、画素または副画素に対する出力映像信号DATを受信する。データ駆動部500はさらに、受信された出力映像信号DATに基づいて階調電圧を選択し、データ電圧として目標のデータ線に対して印加する。一方、ゲート駆動部400はゲート制御信号CONT1に従ってゲートオン電圧Vonをゲート線に対して順番に印加する。そのとき、そのゲート線に連結された画素のスイッチング素子が導通し、データ線からデータ電圧がそのスイッチング素子を通じて副画素電極に対して印加される。

各画素PXでは各副画素電極PE1、PE2（図２参照）と共通電極CEとの間の電圧により、それらの間に挟まれた液晶層3の各部分に電場が生成される。その電場の強さは各液晶キャパシタClc1、Clc2の両端電圧で決まる。更にその電場の方向は、下部パネル100と上部パネル200との各表面に対してほとんど垂直である。特に垂直配向方式の液晶層3では液晶分子の長軸が電場の方向から斜めに傾く。その傾斜角度は電場の強さで決まる。更に、その傾斜角度に応じ、液晶層3を透過する光の偏光方向の回転角が変わる。その結果、二枚の偏光子12、22（図１１等参照）を同時に透過可能な光量が変化し、すなわち各副画素の透過率が変化する。それにより、液晶表示装置の画面には、出力映像信号DATの示す映像の一行が表示される。

図７に示されている画素では、二つのスイッチング素子Qa、Qbが異なるタイミングで導通するので、同じデータ線DLから二つの副画素PXa、PXaに対して異なるデータ電圧が所定の時間差で印加される。図１７に示されている画素では、二つのスイッチング素子Qc、Qdが同時に導通するので、各副画素PXc、PXdに対して異なるデータ線DLa、DLbから異なるデータ電圧が同時に印加される。図１９に示されている画素では、データ電圧がデータ線DLからスイッチング素子Qeを通し、第１液晶キャパシタClceに対しては直接印加され、第２液晶キャパシタClcfに対しては結合キャパシタCcpを通して印加される。従って、第２液晶キャパシタClcfに対して実際に印加される電圧Vfは第１液晶キャパシタClceに対して印加されたデータ電圧Veに比べ、式(1)に示されている係数だけ低い。尚、図７（または図１７）では、二つの液晶キャパシタClca、Clcb（または、Clcc、Clcd）を一旦同じデータ電圧で充電した後、ストレージキャパシタCsta、Cstb（または、Cstc、Cstd）を利用し、二つの液晶キャパシタClca、Clcb（または、Clcc、Clcd）の両端電圧の間に差を生じさせても良い。

図７、１７、１９では上記の通り、同じ画素に含まれる二つの液晶キャパシタClc1、Clc2（図２参照）の両端電圧が一般に互いに異なるので、各副画素の液晶層3では液晶分子が異なる角度で傾く。その結果、同じ画素に含まれる二つの副画素間では一般に輝度が異なる。特に、第１液晶キャパシタClc1の電圧と第２液晶キャパシタClc2の電圧とを適切に調節することにより、画面の側方でのガンマ曲線を正面方向でのガンマ曲線に最大限に接近させることができる。こうして、側面視認性が向上するので、画面の側方から見える映像を正面から見える映像に最大限に接近させることができる。

以上の動作が１水平周期（“１Ｈ”ともいう。水平同期信号Hsync及びデータイネーブル信号DEの一周期に等しい。）に等しい周期で、画素PXのマトリックスの全行数と同じ回数、繰り返される。その結果、全ての画素PXにデータ電圧が印加されるので、画面には１フレームの映像が表示される。１フレームが終われば、次のフレームが始まる。ここで、好ましくは、信号制御部600からデータ駆動部500に伝達される反転信号の状態が制御され、各画素PXに対して印加されるデータ電圧の（共通電圧に対する）極性が直前のフレームにおける極性と反対になる（“フレーム反転”）。更に、各フレーム内でも、反転信号の状態が制御され、データ線ごとにデータ電圧の極性が反転し（列反転、または点反転）、または、画素PXのマトリックスの行ごとにデータ電圧の極性が反転しても良い（行反転、または点反転）。

好ましくは、信号制御部600がＤＣＣ（dynamic capacitance compensation）により、各副画素に対するデータ電圧を目標データ電圧からずらし、液晶分子の低い応答速度に起因する画素電圧の目標画素電圧からのずれを補償する。ここで、目標データ電圧は、目標画素電圧に対応するデータ電圧であり、目標画素電圧は、液晶層3の安定時に目標の透過率を得るのに必要な画素電圧（各液晶キャパシタClc1、Clc2の両端電圧）である。液晶分子の応答速度に比べ、各画素PXに対するデータ電圧の印加時間が短いので、データ電圧の印加期間内では液晶分子の配向状態が安定化しない。従って、スイッチング素子の遮断後も液晶分子の配向が変化し続けるので、液晶層3の誘電率が変化し、液晶キャパシタClc1、Clc2の静電容量が変化する。スイッチング素子が遮断された状態では液晶キャパシタClc1、Clc2に保存された電荷がほとんど一定であるので、液晶キャパシタClc1、Clc2の静電容量の変化は液晶キャパシタClc1、Clc2の両端電圧（画素電圧）を変化させる。こうして、液晶分子の配向状態が安定化したときに維持されている画素電圧は、データ電圧の印加時に得られる画素電圧とは一般に異なる。ＤＣＣでは、その画素電圧間の差が次のように補償される。

ＤＣＣでは、各フレームでの任意の副画素に対する映像信号（以下、“現在映像信号”という）が、直前のフレームでのその副画素に対する映像信号（以下、“直前映像信号”という）に基づいて補正され、補正映像信号が生成される。補正映像信号は基本的に実験結果によって決められている。補正映像信号と直前映像信号との間でのデータ電圧の差は現在映像信号と直前映像信号との間でのデータ電圧の差より、ほとんどの場合、大きい。尚、現在映像信号と直前映像信号とが同一であり、または両者間の差が小さい時は、補正映像信号を現在映像信号と同一に維持しても良い（つまり、補正を行わなくても良い）。その他に、信号制御部600がＤＣＣの際、直前映像信号だけでなく、次のフレームでの映像信号（以下、“直後映像信号”という）を考慮しても良い。好ましくは、現在映像信号が直前映像信号と等しい場合、直後映像信号と現在映像信号との間の差が大きければ、補正映像信号を現在映像信号から変化させる。尚、ＤＣＣによる映像信号（すなわちデータ電圧）の補正が、最高階調または最低階調に対しては行われなくても良い。その代わり、最高階調または最低階調に対するデータ電圧の補正では好ましくは、階調電圧生成部800により生成される階調電圧の範囲が、映像信号により示される目標輝度の範囲（または目標透過率の範囲）を得るのに必要な目標データ電圧の範囲より拡げられる。尚、ＤＣＣだけでは目標透過率を得難い場合、直前のフレームで低めの電圧を与えて液晶分子を予め少し傾かせた上で（予備傾斜）、現在のフレームで十分なレベルの電圧を印加しても良い。

図３〜６に、本発明の実施例による液晶表示パネルアセンブリの画素電極の平面図を示す。図３〜５に示されているように、本発明の実施例による液晶表示装置では各画素電極191が一対の副画素電極191a、191bから成る。各副画素電極191a、191bは同様に屈曲した形状であり、好ましくは図６に示されているように、屈曲部VV−CVに対して対称な「Ｖ」字形（chevron）193である。より具体的には、図６に示されているように、各副画素電極193は、一対の平行な、Ｖ字形の屈曲辺193o1、193o2、及び一対の平行な横辺193t1、193t2を有する。一対の屈曲辺の一方（以下、凸辺という）193o1では、一対の斜辺の一端が頂点（以下、凸点という）VVでほぼ直角に交わり、各斜辺の他端が横辺193t1、193t2と鈍角（好ましくは約135゜）で交わっている。屈曲辺の他方（以下、凹辺という）193o2では、一対の斜辺の一端が頂点（以下、凹点という）CVでほぼ直角に交わり、各斜辺の他端が横辺193t1、193t2と鋭角（好ましくは約45゜）で交わっている。各副画素電極193には更に切開部90が形成されている。切開部90は好ましくは、凹辺193o2の凹点CVから凸辺193o1の凸点VVに向かって副画素電極193のほぼ中心まで延びている。各副画素電極193は特に、凸点VVと凹点CVとを結ぶ仮想的な直線（以下、横中心線という）に対してほぼ反転対称である。

各横辺193t1、193t2の長さLを副画素電極193の長さとし、二つの横辺193t1、193t2の間の距離Hを副画素電極193の高さとする（図６参照）。そのとき、好ましくは、図３〜５に示されているように、第２副画素電極191bの長さが第１副画素電極191aの長さと実質的に等しく、第２副画素電極191bの高さが第１副画素電極191aの高さのほぼ２倍である。従って、第２副画素電極191bの面積が第１副画素電極191aの面積のほぼ２倍である。

図３〜５に示されているように、第１副画素電極191aと第２副画素電極191bとは画素PXのマトリックスの各行と各列とで交互に配置されている。各行では各副画素電極191a、191bの屈曲方向が等しい。すなわち、第１副画素電極191aの凸辺（図６に示されている193o1）が第２副画素電極191bの凹辺（図６に示されている193o2）に隣接し、第１副画素電極191aの凹辺が第２副画素電極191bの凸辺に隣接している。特に第１副画素電極191aの横中心線と第２副画素電極191bの横中心線とが同一直線上に配置されている。更に、各副画素電極191a、191bの屈曲方向が一行ごとに交互に反転している。特に各列では、第１副画素電極191aの凸辺と第２副画素電極191bの凹辺とが連続的に配置され、第１副画素電極191aの凹辺と第２副画素電極191bの凸辺とが連続的に配置され、それらが互いに平行なジクザクの縞模様を描いている。

本発明の実施例による液晶表示パネルアセンブリでは更に、共通電極CE（図２参照）の各画素を覆う部分に、図３〜５に示されているような一対の切開部（細いスリット）71a、71bが形成されている。第１切開部71aが液晶層3を隔てて第１副画素電極191aと対向し、第２切開部71bが液晶層3を隔てて第２副画素電極191bと対向する。各切開部71a、71bは、三つの枝から成る同様な形状であり、特に各副画素電極193の横中心線VV−CVに対してほぼ反転対称である（図６参照）。具体的には、共通電極の切開部70は、屈曲部70o、中央部70t1、及び一対の横部70t2、70t3を含む。屈曲部70oは、屈曲点CPで直角に交わる一対の斜線部から成り、副画素電極193の屈曲辺193o1、193o2に対してほとんど平行であり、特に図６では副画素電極193を左右に二等分している。中央部70t1は副画素電極193の横中心線VV−CVに対して平行であり、その一端が副画素電極193の凸点VVと対向し、他端が屈曲点CPで屈曲部70oと交わっている。中央部701tと屈曲部70oとの間の角度は鈍角（好ましくは約135゜）である。各横部70t2、70t3は液晶層3を隔てて副画素電極193の各横辺193t1、193t2と対向している。各横部70t2、70t3の一端は屈曲部70oと鈍角（好ましくは約135゜）で交わっている。

図６に示されているように、副画素電極193の切開部90と共通電極の切開部70とにより、各副画素（特に副画素電極193に面した液晶層3の領域）が４つの副領域S1、S2、S3、S4に分けられている。各副領域S1−S4の平面形状は平行四辺形であり、特に、切開部70の屈曲部70o及び副画素電極193の屈曲辺193oに相当する二つの斜辺間の距離（各副領域S1−S4の幅）が好ましくは約20μm〜35μmである。

図３では、行方向で隣接している第１副画素電極191a及び第２副画素電極191bが一つの画素電極191を構成し（図３の一点鎖線で囲まれている部分参照）、図７のように、それぞれが異なるスイッチング素子Qa、Qbを通して異なるデータ線DLa、DLbに連結されている。その他に、図１９のように、第１副画素電極191aがスイッチング素子Qeに連結され、第２副画素電極191bが第１副画素電極191aと容量性結合で連結されていても良い。図３では特に、各画素電極191での第１副画素電極191aと第２副画素電極191bとの配置が一行ごとに反対である。つまり、ある行の画素電極191で第１副画素電極191aが右側に配置され、第２副画素電極191bが左側に配置されている場合、次の行の画素電極191では第１副画素電極191aが左側に配置され、第２副画素電極191bが右側に配置されている。その場合、各列の画素電極191、並びに、赤色フィルタ230R、緑色フィルタ230G、及び青色フィルタ230B（図３の破線で囲まれている部分参照）が、比較的単純なジクザク模様を描く。

図４では、行方向で隣接している第１副画素電極191a及び第２副画素電極191bが一つの画素電極191を構成し（図４の一点鎖線で囲まれている部分参照）、図７のように、それぞれが異なるスイッチング素子Qa、Qbを通して異なるデータ線DLa、DLbに連結されている。その他に、図１９のように、第１副画素電極191aがスイッチング素子Qeに連結され、第２副画素電極191bが第１副画素電極191aと容量性結合で連結されていても良い。図４では特に、各画素電極191での第１副画素電極191aと第２副画素電極191bとの配置が全ての行で等しい。つまり、全ての行の画素電極191で第１副画素電極191aが右側に配置され、第２副画素電極191bが左側に配置されている。尚、反対に、全ての行の画素電極191で第１副画素電極191aが左側に配置され、第２副画素電極191bが右側に配置されていても良い。図４では図３と比べ、各列の画素電極191、並びに、赤色フィルタ230R、緑色フィルタ230G、及び青色フィルタ230B（図３の破線で囲まれている部分参照）の各配置が、より一直線に近い。

図５では、列方向で隣接している第１副画素電極191a及び第２副画素電極191bが一つの画素電極191を構成し（図５の一点鎖線で囲まれている部分参照）、図１７のように、それぞれが異なるスイッチング素子Qc、Qdを通して同じデータ線DLに連結されている。その他に、図１９のように、第１副画素電極191aがスイッチング素子Qeに連結され、第２副画素電極191bが第１副画素電極191aと容量性結合で連結されていても良い。図５では特に、各画素電極191での第１副画素電極191aと第２副画素電極191bとの配置が一列ごとに反対である。つまり、ある列の画素電極191では第１副画素電極191aが下側に配置され、第２副画素電極191bが上側に配置されている場合、次の列の画素電極191では第１副画素電極191aが上側に配置され、第２副画素電極191bが下側に配置されている。その場合、各列の画素電極191、並びに、赤色フィルタ230R、緑色フィルタ230G、及び青色フィルタ230B（図５の破線で囲まれている部分参照）が、図３と同様に、比較的単純なジクザク模様を描く。但し、図５では各色フィルタ230R、230G、230Bの幅が図３及び図４に示されている幅の半分である。

図３〜５では、面積比が1：2である一対の副画素電極191a、191bが隙間なく配置されている。図３及び図４の配置は、画素が比較的大きい表示装置（好ましくは32インチ以上の大型表示装置、特に、40インチテレビ）に適し、図５の配置は、画素が比較的小さい表示装置（好ましくは17インチまたは19インチモニタ）に適している。更に、各画素電極191及び各色フィルタ230R、230G、230Bが列方向にほとんど直線的に延びているので、特定の色の列が容易に表示される。特に色フィルタ230R、230G、230Bの面積がいずれも等しいので、三原色間のバランスが調節しやすい。その上、図４に示されている配置の場合、各列の画素電極191及び各色フィルタ230R、230G、230Bがより一直線に近いので、列の表示が更に容易である。その他に、行方向（または列方向）から45°傾いた方向では各画素電極191に別の画素電極が必ず隣接しているので、斜線表示も難しくない。

二つの副画素電極191a、191bに対して印加される電圧は上記の通り、互いに異なる。好ましくは、面積が相対的に小さい第１副画素電極191aの電圧が、面積が相対的に大きい第２副画素電極191bの電圧より高い。それにより、画面の側方でのガンマ曲線を正面方向でのガンマ曲線に更に接近させることができる。特に、副画素電極191a、191b間の面積比がほぼ1：2である場合、両ガンマ曲線間の近似度が高いので、側面視認性が更に向上する。

液晶層3では、画素電極191の切開部92a、92b、共通電極の切開部71a、71b、及び副画素電極191a、191bの辺が電場を歪曲し、（各電極の表面に対して平行な）水平成分を生み出す。それらの水平成分は、切開部71a、71b、92a、92bの各辺、または副画素電極191a、191bの各辺に対してほとんど垂直である。更に、隣接する副画素電極191a、191b間の電圧差に起因する副次的な電場の方向も上記の各辺に対して垂直であり、上記の水平成分の方向と一致する。それらの水平成分と副次的な電場とによって液晶分子の傾斜方向が決まる。特に図６に示されている通り、各副画素電極193に面した液晶層3の領域が切開部70、90により４つの副領域S1−S4に分かれ、副領域ごとに液晶分子の傾斜方向が異なる。このように、各副画素で液晶分子の傾斜方向が４つに分散されているので、液晶表示装置の基準視野角が大きくなる。本発明の実施例による液晶表示装置では特に、画素電極191全体が従来の矩形状ではなく、屈曲している。従って、図３〜５のように、画素電極191の切開部92a、92b及び共通電極の切開部71a、71bの画素に占める割合が低くても、液晶分子の傾斜方向を十分に多様に変化させ得る。従って、十分に広い視野角を維持したまま、画素の開口率を従来のものより高くできる。尚、開口率の向上では、各画素電極191の屈曲が一回だけである方が、二回以上である場合より有利である。その他に、各副領域S1−S4の幅（つまり、共通電極の切開部71a、71bの屈曲部と副画素電極191a、191bの屈曲辺との間隔）は上述の通り、好ましくは20μm〜35μm程度である。その場合、電場の水平成分が適切に活用され、かつ切開部71a、72b、92a、92bによる開口率の低下が抑えられる。

図３に示されている副画素電極191a、191bを用いて図７に示されている画素の回路を構成する場合、好ましくは、以下のような積層構造で実現される（図８〜１１参照）。
まず、下部パネル100について説明する。
図１１に示されている基板110は透明な絶縁体（好ましくはガラスまたはプラスチック）から成る。基板110の表面には、複数対の第１ゲート線121aと第２ゲート線121b、及び複数の維持電極線131が形成されている（図８、１１参照）。第１ゲート線121aと第２ゲート線121bとは交互に配置されている。後述のように、第１ゲート線121aと第２ゲート線121bとの各対が同じ画素に連結される（図７のゲート線GLa、GLb参照）。各第１ゲート線121aは各画素に一つずつ第１ゲート電極124aを含み、端部129aで他の層またはゲート駆動部400に接続されている。第２ゲート線121bは各画素に一つずつ第２ゲート電極124bを含み、端部129bで他の層またはゲート駆動部400に接続されている。ゲート駆動部400が基板110に集積化されている場合、ゲート線121a、121bがゲート駆動部400と直結されていても良い。各維持電極線131は、同じ画素に連結される第１ゲート線121aと第２ゲート線121bとの対の間に配置されている。維持電極線131と各ゲート線121a、121bとの間隔はほとんど等しい。尚、維持電極線131の模様及び配置はその他に、多様に変更され得る。例えば維持電極線131が各画素に、幅の広い拡張部を含んでいても良い。

ゲート線121a、121b、及び維持電極線131は導電膜であり、好ましくは、アルミニウム系金属（アルミニウムやアルミニウム合金）、銀系金属（銀や銀合金）、銅系金属（銅や銅合金）、モリブデン系金属（モリブデンやモリブデン合金）、クロム、タンタル、またはチタニウムから成る。上記の導電膜が更に、物理的性質の異なる二つの導電膜であっても良い。好ましくは、一方の導電膜が比抵抗の低い金属（好ましくは、アルミニウム系金属、銀系金属、または銅系金属）から成り、信号の遅延や電圧降下を低減させる。一方、他方の導電膜が、ＩＴＯ（酸化インジウムスズ）及びＩＺＯ（酸化インジウム亜鉛）との物理的、化学的、及び電気的な接触特性に優れた物質（好ましくは、モリブデン系金属、クロム、タンタル、またはチタニウム）から成る。このような組み合わせとしては、クロム下部膜とアルミニウム（合金）上部膜、またはアルミニウム（合金）下部膜とモリブデン（合金）上部膜が好ましい。尚、ゲート線121a、121b、及び維持電極線131がその他にも多様な金属または導電体から構成されても良い。ゲート線121a、121b、及び維持電極線131の各側面は好ましくは基板110の表面に対し、約30゜〜約80゜で傾いている。

ゲート線121a、121b、維持電極線131、及び基板110はゲート絶縁膜140で覆われている（図１１参照）。ゲート絶縁膜140は好ましくは窒化シリコン（SiNx）または酸化シリコン（SiOx）から成る。ゲート電極124a、124bを覆うゲート絶縁膜140の各部分の上には島状の半導体154a、154bが形成されている（図８、１１参照）。各半導体154a、154bは好ましくは水素化非晶質シリコン（a−Si：H）または多結晶シリコンから成る。各第１半導体154aの上には一対の島状抵抗性接触部材（図示せず）が形成され、各第２半導体154bの上には一対の島状抵抗性接触部材163b、165bが形成されている（図１１参照）。抵抗性接触部材163b、165bは好ましくはｎ⁺水素化非晶質シリコン（リンなどのｎ型不純物が高濃度でドーピングされている水素化非晶質シリコン）、またはシリサイドから成る。半導体154a、154b及び抵抗性接触部材163b、165bの各側面は好ましくは基板110の表面に対し、30゜〜80゜程度で傾いている。

抵抗性接触部材163b、165b及びゲート絶縁膜140の上には、複数のデータ線171、及び複数対の第１ドレイン電極175aと第２ドレイン電極175bが形成されている（図８、１１参照）。各データ線171は、維持電極線131との交差点付近に屈曲部172を含む。屈曲部172はＶ字形の斜線部を含み、各斜線部がゲート線121に対して約45゜で傾いている。各データ線171は、各第１ゲート線121aとの交差点付近に第１ソース電極173aを含み、各第２ゲート線121bとの交差点付近に第２ソース電極173bを含む。各ソース電極173a、173bはゲート電極124a、124bに向かって延び、鍵型の先端部で抵抗性接触部材の一方163bを覆っている。各データ線171の端部179は幅が広く、他の層またはデータ駆動部500に接続されている。尚、データ駆動部500が基板110の上に集積化されている場合、データ線171がデータ駆動部500に直結されていても良い。ドレイン電極175a、175bの各対は各画素に一つずつ形成されている。ドレイン電極175a、175bは互いに分離され、データ線171からも分離されている。第１ドレイン電極175aの一端は棒状であり、第１ゲート電極124aの上方で抵抗性接触部材の他方を覆い、所定の距離を隔てて第１ソース電極173aの鍵型の端部に囲まれている。第２ドレイン電極175bの一端は棒状であり、第２ゲート電極124bの上方で抵抗性接触部材の他方165bを覆い、所定の距離を隔てて第２ソース電極173bの鍵型の端部に囲まれている。各ゲート電極124a、124bの上方では、ソース電極173a、173bとドレイン電極175a、175bとの間から半導体154a、154bが露出している。各ドレイン電極175a、175bの他端にある拡張部177a、177bは幅が広く、ゲート絶縁膜140を隔てて維持電極線131と重なっている。

第１ゲート電極124a、それを覆うゲート絶縁膜140の部分、第１ソース電極173a、第１ドレイン電極175a、及び第１半導体154aの露出部分が薄膜トランジスタを構成し、図７に示されている一方のスイッチング素子Qaとして機能する。第２ゲート電極124b、それを覆うゲート絶縁膜140の部分、第２ソース電極173b、第２ドレイン電極175b、及び第２半導体154bの露出部分が別の薄膜トランジスタを構成し、図７に示されている他方のスイッチング素子Qbとして機能する。各薄膜トランジスタQa、Qbのチャンネルは、ソース電極173a、173bとドレイン電極175a、175bとの間から露出した半導体154a、154bに形成される。ここで、抵抗性接触部材163b、165bが、半導体154a、154bとソース電極173a、173bとの間、及び半導体154a、154bとドレイン電極175a、175bとの間に介在し、それらの間の接触抵抗を低くする。

データ線171、及びドレイン電極175a、175bは耐熱性金属（好ましくは、モリブデン、クロム、タンタル、若しくはチタニウム）、またはその合金から成る。更に好ましくは、耐熱性金属膜と低抵抗導電膜とを含む多重膜構造である。多重膜構造としては、クロム下部膜若しくはモリブデン（合金）下部膜とアルミニウム（合金）上部膜との二重膜、または、モリブデン（合金）下部膜とアルミニウム（合金）中間膜とモリブデン（合金）上部膜との三重膜が好ましい。尚、データ線171、及びドレイン電極175a、175bがその他の多様な金属または導電体から構成されていても良い。データ線171、及びドレイン電極175a、175bの各側面は好ましくは、基板110の表面に対して30゜〜80゜程度で傾いている。

データ線171、ドレイン電極175a、175b、及び半導体154a、154bの露出部分は保護膜180で覆われている（図１１参照）。保護膜180は好ましくは無機絶縁物または有機絶縁物から成る。保護膜180の表面が平坦であってもよい。保護膜180は好ましくは、4.0以下の誘電常数を持つ有機絶縁物を含み、更に好ましくは感光性を示す。保護膜180は好ましくは下部無機膜と上部有機膜との二重膜であり、有機膜の優れた絶縁特性を生かしながら、半導体154a、154bの露出部分を外部から保護する。ゲート絶縁膜140と保護膜180とには複数の接触孔181a、181bが形成され、それぞれからゲート線121a、121bの端部129a、129bが露出している。保護膜180には更に、複数の接触孔182、185a、185bが形成され、データ線171の端部179、及びドレイン電極175a、175bの端部177a、177bが露出している。

保護膜180の上には複数の画素電極191が形成されている（図８〜１１参照）。液晶表示装置が透過型である場合、画素電極191は透明な導電物質（好ましくはＩＴＯまたはＩＺＯ）から成る。液晶表示装置が反射型である場合、画素電極191は反射率の高い金属（好ましくは、アルミニウム、クロム、またはそれらの合金）から成る。各画素電極191は図３に示されている一対の副画素電極191a、191bから成る。第１副画素電極191aと上部パネル200の共通電極270とが、それらの間に挟まれた液晶層3の部分と共に、第１液晶キャパシタClcaを構成し、薄膜トランジスタQaが遮断された後も印加電圧を維持する。第２副画素電極191bと共通電極270とは、それらの間に挟まれた液晶層3の部分と共に、第２液晶キャパシタClcbを構成し、薄膜トランジスタQbが遮断された後も印加電圧を維持する。

第１副画素電極191aは接触孔185aを通じて第１ドレイン電極175aの拡張部177aと連結され、第２副画素電極191bは接触孔185bを通じて第２ドレイン電極175bの拡張部177bと連結されている（図８、１０、１１参照）。第１ドレイン電極175aの拡張部177aはゲート絶縁膜140を隔てて維持電極線131と重なり、第１ストレージキャパシタCstaを構成している。第１ストレージキャパシタCstaは第１液晶キャパシタClcaの電圧維持能力（すなわち容量）を補う（図７参照）。第２ドレイン電極175bの拡張部177bはゲート絶縁膜140を隔てて維持電極線131と重なり、第２ストレージキャパシタCstbを構成している。第２ストレージキャパシタCstbは第２液晶キャパシタClcbの電圧維持能力を補っている。

図８、１０に示されているように、各画素では、一対のゲート線121a、121bとの間に第１副画素電極191aが配置され、特に第１副画素電極191aの横辺（図６に示されている横辺193t1、193t2参照）が各ゲート線121a、121bに重なっている。一方、データ線171の屈曲部172が第１副画素電極191aの凹辺と第２副画素電極191bの凸辺との間に配置され、それらと同じ方向に屈曲している。データ線171の屈曲部172と共通電極270との間の電圧に起因する電場の水平成分が上記の水平成分と同じ方向であるので、液晶分子が所定の方向に更に大きく傾斜する。こうして、高い開口率を確保できる。維持電極線131、ドレイン電極175a、175bの拡張部177a、177b、及び接触孔185a、185bは、各副画素電極191a、191bの横中心線の上に配置されている。それにより、横中心線の近傍の液晶層3の部分では液晶分子の配列が乱れにくいのでテクスチャーが現れない。従って、開口率を更に向上できる。

保護膜180の上には複数の接触補助部材81a、81b、82が形成されている（図８、１０、１１参照）。これらは画素電極191と同様に、透明な導電物質（ＩＴＯ若しくはＩＺＯ）、または反射率の高い金属（アルミニウム、クロム、若しくはそれらの合金）から成る。接触補助部材81a、81b、82は各々、接触孔181a、181b、182を通じ、ゲート線121a、121bの端部129a、129b、及びデータ線171の端部179と連結されている。接触補助部材81a、81b、82は、ゲート線121a、121bの端部129a、129bと外部の装置との間、及びデータ線171の端部179と外部の装置との間の接着を補完し、その接着部を保護する。

次に、上部パネル200について説明する（図９〜１１参照）。
図１１に示されている基板210は透明な絶縁物（好ましくはガラスまたはプラスチック）から成る。基板210の上には遮光部材220が形成されている（図９、１１参照）。遮光部材220は、液晶層3を隔てて画素電極191の境界に対向する線状部221と、薄膜トランジスタに対向する広い部分222とを含む。遮光部材220は、画素電極191の境界と薄膜トランジスタQa、Qb付近とからの光漏れを防止する。尚、遮光部材220の模様は図９に示されている模様の他に、多様であり得る。

基板210及び遮光部材220の上には複数の色フィルタ230が形成されている（図１１参照）。色フィルタ230は、遮光部材230で囲まれた領域を覆っている。更に、色フィルタ230が画素電極191の列方向に長く延びていても良い。色フィルタ230及び遮光部材220はオーバーコート膜250で覆われている。オーバーコート膜250は好ましくは有機絶縁物から成り、色フィルタ230の露出を防止し、その表面を平坦化させる。尚、オーバーコート膜250は省略可能である。

オーバーコート膜250は共通電極270で覆われている（図９〜１１参照）。共通電極270は透明な導電体（好ましくはＩＴＯまたはＩＺＯ）から成り、上記の切開部71a、71b（図３、９参照）が形成されている。尚、切開部71a、71bの数は設計要素によって変更可能である。更に、遮光部材220が切開部71a、71bを覆い、切開部71a、71b付近からの光漏れを遮断しても良い。

下部パネル100と上部パネル200との各対向面には配向膜11、21が形成されている（図１１参照）。これらの配向膜11、21は好ましくは、垂直配向膜である。下部パネル100と上部パネル200の各外面には偏光子12、22が備えられている。二つの偏光子12、22の偏光軸は好ましくは互いに直交し、かつ副画素電極191a、191bの屈曲辺からほぼ45゜傾いている。尚、反射型液晶表示装置の場合には、二つの偏光子12、22の一方が省略可能である。

本発明の上記の実施例による液晶表示装置が、液晶パネルアセンブリ300に光を供給する照明部（図示せず）を含んでいても良い。その他に、共通電極の切開部71a、71b、または副画素電極の切開部92a、92bはそれぞれ、突起や陥没部に置換されても良い。ここで、突起は好ましくは有機物または無機物から成り、画素電極191や共通電極270を覆っていても、またはそれらの下地に配置されていても良い。

図１１に示されている色フィルタ230とは異なり、色フィルタ230が、上部パネル200に代え、下部パネル100（好ましくは、保護膜180の下地）に形成されていても良い（図１２参照）。ここで、図１２では図１１に示されている構成要素と同様な構成要素に対し、図１１に示されている符号と同じ符号を付し、それら同様な構成要素については、図１１に関する上記の説明を援用する。図１２の場合、色フィルタ230が画素電極191の列方向に沿って長く延び、特に図３に破線で示されているようにジクザクに折れている。ドレイン電極の拡張部177a、177bを覆う色フィルタ230の部分には更に貫通孔235が形成され、その中を覆う保護膜180に接触孔185aが形成されている。好ましくは、隣接する色フィルタ230が画素電極191の間で重なり、遮光部材として光漏れを遮断する。この場合、上部パネル200の遮光部材220が省略可能であるので、製造工程が簡単になる。尚、色フィルタ230の下地に別の保護膜が形成されていても良い（図示せず）。

図４に示されている副画素電極191a、191bを用いて図７に示されている画素の回路を構成する場合、好ましくは、以下のような積層構造で実現される（図１３〜１６参照）。ここで、図１３〜１６では図８〜１１に示されている構成要素と同様な構成要素に対し、図８〜１１に示されている符号と同じ符号を付し、それら同様な構成要素については、図８〜１１に関する上記の説明を援用する。

副画素電極191a、191bの配置が図４に示されたものである場合、データ線171は図１３、１５に示されているように、画素電極191の各列の中心付近を通る。特に、データ線171の屈曲部172が第１副画素電極191aまたは第２副画素電極191bの中央部分に配置され、図１５では共通電極270の切開部71a、71b（図６に示されている屈曲点CP近傍の屈曲部70o）と重なっている。従って、データ線171の屈曲部172と共通電極270との間の電圧に起因する電場の水平成分が、副画素電極191a、191bと共通電極270との間の電圧に起因する電場の水平成分と同じ方向である。それ故、液晶分子が所定の方向に更に大きく傾斜するので、高い開口率を確保できる。

好ましくは、各画素に含まれる二つの薄膜トランジスタQa、Qbがデータ線171の左右に配置される（図１３、１５参照）。それにより、第１薄膜トランジスタQaと第２ドレイン電極175bの拡張部177bとの間の距離が、図８、１０に示されている距離と比べて短いので、第２ドレイン電極175bが比較的小さい。その結果、開口率がさらに高まる。

好ましくは、半導体154a、154bがデータ線171及びドレイン電極175a、175bの下地全体に拡がり、線状半導体151を構成している（図１６参照）。更に、抵抗性接触部材の一方163bがデータ線171の下地全体に拡がり、線状抵抗性接触部材161を構成している。更に好ましくは、下部パネル100の製造工程で、データ線171、ドレイン電極175a、175b、線状半導体151、及び抵抗性接触部材161、165bを一回のフォトエッチングで同時に形成する。それにより、工程数が削減されるので、製造工程が簡単になる。

そのフォトエッチングでは好ましくは、エッチング時にマスクとして使用される感光膜の厚さが場所によって異なる。特に、データ線171及びドレイン電極175a、175bのパターンが残されるべき領域では感光膜が厚く、薄膜トランジスタQa、Qbのチャンネルが形成されるべき領域では感光膜が薄い。場所によって感光膜の厚さを変化させる方法としては好ましくは、光マスクに透光領域及び遮光領域の他に、半透明領域が設置される。半透明領域は好ましくは、スリットパターンや格子パターンを含む。ここで、そのスリットパターンでは好ましくは、スリットの幅やスリットの間隔が露光器の分解能より狭い。その他に、透過率が透光領域と遮光領域との各透過率の中間である薄膜、または、透光領域より厚い薄膜、若しくは遮光領域より薄い薄膜を半透明領域が含んでいても良い。更に他の方法として、リフロー可能な感光膜が次のように使用されても良い。まず、（透光領域と遮光領域とから成る）通常の光マスクを用いてリフロー可能な感光膜のパターンを基板110に一旦形成する。次に、その感光膜をリフローさせてパターンの外に流す。その流れ込んだ領域では感光膜が元のパターンより薄い。

図４に示されている副画素電極191a、191bを用いて図１７に示されている画素の回路を構成する場合、好ましくは、以下のような積層構造で実現される（図１８参照）。ここで、図１８では図１３〜１６に示されている構成要素と同様な構成要素に対し、図１３〜１６に示されている符号と同様な符号を付し、それら同様な構成要素については、図１３〜１６に関する上記の説明を援用する。

図１８では図１３〜１６とは異なり、各画素に１本のゲート線121と２本のデータ線171a、171bとが連結されている（図１７参照）。各データ線171a、171bの屈曲部172a、172bは二つの副画素電極191c、191dの間、特に一方の凹辺と他方の凸辺との間でそれらに対して平行に配置されている。各データ線171a、171bの屈曲部172a、172bと共通電極（図１６参照）との間の電圧に起因する電場の水平成分が、各副画素電極191c、191dと共通電極との間の電圧に起因する電場の水平成分と同じ方向であるので、液晶層3では液晶分子が所定の方向に更に大きく傾斜する。こうして、高い開口率を確保できる。各画素では更に、二つの薄膜トランジスタQc、Qdが同じゲート線121と異なるデータ線171a、171bとに連結されている。好ましくは、各画素では二つの薄膜トランジスタQc、Qdが、各データ線171a、171bに対して同じ側に配置されている。

図３に示されている副画素電極191a、191bを用いて図１９に示されている画素の回路を構成する場合、好ましくは以下のような積層構造で実現される（図２０、２１参照）。ここで、図２０、２１では、図８〜１１に示されている構成要素と同様な構成要素に対して図８〜１１に示されている符号と同様な符号を付し、それら同様な構成要素については図８〜１１に関する上記の説明を援用する。

図２０、２１では、第１副画素電極191eが図８〜１１に示されているものと同様に、接触孔185を通してドレイン電極175の拡張部177に連結されている。しかし、図８〜１１とは異なり、第２副画素電極191fはドレイン電極175に連結されていない。その代わり、ドレイン電極175の拡張部177が維持電極線131に沿って第２副画素電極191fの下地にまで延びていて、保護膜180（特に下部保護膜180p）を隔てて第２副画素電極191fと重なっている。それらの重なり部分が結合キャパシタCcpを構成している（図１９参照）。こうして、第２副画素電極191bが第１副画素電極191eと容量性結合で連結されている。

図２０、２１に示されているように、好ましくは、保護膜180が下部保護膜180p、及び上部保護膜180qを含む。下部保護膜180は無機絶縁物（好ましくは、窒化シリコンや酸化シリコン）から成り、上部保護膜180qは有機絶縁物（好ましくは、4.0以下の誘電常数を有し、更に感光性を示す）から成る。上部保護膜180qは更に、平坦性に優れていても良い。第２副画素電極191fの下地では上部保護膜180qに開口部187が形成され、そこから、ドレイン電極175の拡張部177の先端を覆う下部保護膜180pの部分が露出している。その開口部187に上記の結合キャパシタCcpが形成されている。結合キャパシタCcpは誘電体として下部保護膜180pのみを含むので、電極間の距離が小さい。従って、電極の面積が小さくても容量が十分に大きくできるので、結合キャパシタCcpの小型化により画素の開口率が高まる。

図３に示されている副画素電極191a、191bを用いて図１９に示されている画素の回路を構成する場合、上記の他に、以下のような積層構造で実現されても良い（図２２、２３参照）。ここで、図２２、２３では、図２０、２１に示されている構成要素と同様な構成要素に対して図２０、２１に示されている符号と同様な符号を付し、それら同様な構成要素については図２０、２１に関する上記の説明を援用する。

図２２、２３では図２０、２１とは異なり、各画素に一対ずつ、容量電極136が基板110の上に形成されている。容量電極136はゲート線121及び維持電極線131と同じ層であるが、ゲート線121及び維持電極線131の両方から分離されている。一対の容量電極136は特に、維持電極線131に対して対称に配置され、共通電極270の切開部71fに沿って延びている。容量電極136の上を覆うゲート絶縁膜140と保護膜180との各部分には接触孔186が形成され、その接触孔186から露出した容量電極136に第２副画素電極191fが連結されている。

図２２、２３では更に図２０、２１とは異なり、ドレイン電極175の拡張部177の先端が一対の分枝部176を含む。ここで、拡張部177の先端は共通電極270の切開部71fの屈曲点と重なっている。各分枝部176は拡張部177の先端から共通電極270の切開部71fに沿って延び、ゲート絶縁膜140を隔てて各容量電極136と重なっている。各分枝部176の先端部には貫通孔176Hが形成され、その中に上記の接触孔186が形成されている。図２２、２３では各分枝部176と各容量電極136との重なり部分が結合キャパシタCcpを構成している。尚、第２副画素電極191fと、その下地に配置されたドレイン電極175の拡張部177との重なり部分の容量も結合キャパシタCcpに寄与している。

以上、本発明の好ましい実施例について詳細に説明した。しかし、本発明の技術的範囲はこれらの実施例には限定されない。当業者であれば、特許請求の範囲で定義されている本発明の基本概念を利用し、多様な変形及び改良が可能であろう。従って、それらの変形や改良もまた本発明の技術的範囲に属する。

本発明の実施例による液晶表示装置のブロック図本発明の実施例による液晶表示装置に含まれている一つの画素を示す模式図本発明の実施例による画素電極と共通電極の切開部との平面図本発明の別の実施例による画素電極と共通電極の切開部との平面図本発明の他の実施例による画素電極と共通電極の切開部との平面図図３〜５に示されている副画素電極と共通電極の切開部との平面図本発明の実施例による信号線及び画素の等価回路図本発明の実施例による下部パネルの平面図本発明の実施例による上部パネルの平面図図８の下部パネルと図９の上部パネルとを重ねた平面図図１０に示されている折線XI−XIに沿った断面の一例を示す展開図図１０に示されている折線XI−XIに沿った断面の他の例を示す展開図本発明の別の実施例による下部パネルの平面図本発明の別の実施例による上部パネルの平面図図１３の下部パネルと図１４の上部パネルとを重ねた平面図図１５に示されている各折線XVI−XVI’、XVI’−XVI”に沿った断面の展開図本発明の別の実施例による信号線及び画素の等価回路図本発明の他の実施例による液晶表示パネルアセンブリの平面図本発明の他の実施例による信号線及び画素の等価回路図本発明の更に別の実施例による液晶表示パネルアセンブリの平面図図２０に示されている折線XXI−XXIに沿った断面の展開図本発明の更に異なる実施例による液晶表示パネルアセンブリの平面図図２２に示されている折線XXIII−XXIIIに沿った断面の展開図

符号の説明

12、22 偏光板
11、21 配向膜
71a、71b、71c、71d、71e、71f 共通電極の切開部
92a、92b、92c、92d、92e、92f 画素電極の切開部
81、81a、81b、82、82a、82b 接触補助部材
110、210 基板
121、121a、121b、129a、129b ゲート線
124、124a、124b、124c、124d ゲート電極
131 維持電極線
136 容量電極
140 ゲート絶縁膜
154 半導体
163、163b、165、165b 抵抗性接触部材
171、171a、171b、179、179a、179b データ線
173、173a、173b、173c、173d ソース電極
175、175a−175d、176、177、177a−177d ドレイン電極
176H 貫通孔
180 保護膜
181a、181b、182、182a、182b、185、185a−185d、186 接触孔
187 開口部
191、191a、191b、191c、191d 画素電極
220 遮光部材
230 色フィルタ
250 オーバーコート膜
270 共通電極

Claims

基板、
該基板上に配置され、第１副画素電極と第２副画素電極とを含む画素電極及び
該画素電極に対向する共通電極を備え、
前記第１副画素電極は、互いに平行な一対の屈曲した辺を有し、
前記第２副画素電極は、前記第１副画素電極の屈曲部分に対して長さ方向において一致する屈曲部分を有する互いに平行な一対の屈曲した辺を有し、かつ前記第１副画素電極の高さより高く、
長さ方向に隣接する画素において、前記第１副画素電極の屈曲部分と前記第２副画素電極の屈曲部分とは一致しており、高さ方向に隣接する画素において、前記第１副画素電極と前記第２副画素電極とが交互に配置されるとともに屈曲方向が異なることで、隣接する副画素領域が噛み合うように配置されている液晶表示装置。
前記第１副画素電極の長さが前記第２副画素電極の長さと等しい請求項１に記載の液晶表示装置。
前記第２副画素電極の高さが前記第１副画素電極高さの２倍である請求項２に記載
の液晶表示装置。
前記一対の屈曲した辺の屈曲点間を結ぶ直線に対し、前記第１副画素電極と前記第２副
画素電極との各々が対称である請求項１に記載の液晶表示装置。
前記一対の屈曲した辺が凹辺と凸辺とを含み、前記第１副画素電極の凸辺が前記第２副画素電極の凹辺に隣接するか、前記第１副画素電極の凹辺が前記第２副画
素電極の凸辺に隣接している請求項１に記載の液晶表示装置。
前記一対の屈曲した辺が凹辺と凸辺とを含み、前記第１副画素電極の凹辺と前記第２副画素電極の凸辺とが連続的に配置され、かつ、前記第１副画素電極の凸辺と前記第２副画素電極の凹辺とが連続的に配置されている請求項１に記載の液晶表示装置。