KR101483623B1 - 액정 표시 장치 - Google Patents

액정 표시 장치 Download PDF

Info

Publication number
KR101483623B1
KR101483623B1 KR20080009738A KR20080009738A KR101483623B1 KR 101483623 B1 KR101483623 B1 KR 101483623B1 KR 20080009738 A KR20080009738 A KR 20080009738A KR 20080009738 A KR20080009738 A KR 20080009738A KR 101483623 B1 KR101483623 B1 KR 101483623B1
Authority
KR
South Korea
Prior art keywords
sub
pixel electrode
liquid crystal
electrode
pattern
Prior art date
Application number
KR20080009738A
Other languages
English (en)
Other versions
KR20090083751A (ko
Inventor
김동규
전상익
백승수
박기범
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR20080009738A priority Critical patent/KR101483623B1/ko
Priority to US12/363,406 priority patent/US8643816B2/en
Publication of KR20090083751A publication Critical patent/KR20090083751A/ko
Priority to US14/150,687 priority patent/US9304364B2/en
Application granted granted Critical
Publication of KR101483623B1 publication Critical patent/KR101483623B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)

Abstract

액정의 응답 속도를 증가시키고 화소의 유효 개구율을 증가시켜 화소의 투과율이 향상된 액정 표시 장치를 제공한다. 액정 표시 장치는, 절연 기판과, 절연 기판 위에 서로 나란히 연장되어 형성되는 제1 게이트선 및 제2 게이트선과, 상기 절연 기판 위에 상기 제1 게이트선 및 상기 제2 게이트선과 절연되어 교차 형성된 데이터선과, 제1 스위칭 소자를 통하여 제1 게이트선 및 데이터선과 연결되고 가장 자리에 복수의 제1 미세 돌기 패턴을 포함하는 제1 부화소 전극으로서, 복수의 제1 미세 돌기 패턴은 서로 제1 간격 만큼 이격된 제1 부화소 전극과, 제2 스위칭 소자를 통하여 제2 게이트선 및 데이터선과 연결되고 가장 자리에 복수의 제2 미세 돌기 패턴을 포함하는 제2 부화소 전극으로서, 복수의 제2 미세 돌기 패턴은 서로 제2 간격 만큼 이격된 제2 부화소 전극을 포함하되, 제1 간격의 폭과 제1 미세 돌기 패턴의 폭의 합은 제2 간격의 폭과 제2 미세 돌기 패턴의 폭의 합 보다 크다.
미세 돌기, 부화소 전극, 절개 패턴

Description

액정 표시 장치{Liquid crystal display}
본 발명은 액정 표시 장치에 관한 것으로서, 액정의 응답 속도를 증가시키고 화소의 유효 개구율을 증가시켜 화소의 투과율이 향상된 액정 표시 장치에 관한 것이다.
액정 표시 장치(Liquid Crystal Display)는 현재 가장 널리 사용되고 있는 평판 표시 장치(Flat Panel Display) 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.
액정 표시 장치는 박형화가 용이하고, 전력 소모가 상대적으로 작으며, 인체에 유해한 전자파 등이 거의 발생하지 않는 장점을 지니고 있지만, 전면 시인성에 비해 측면 시인성이 떨어지는 단점이 있어 이를 극복하기 위한 다양한 방식의 액정 배열 및 구동 방법이 개발되고 있다. 이러한 광시야각을 구현하기 위한 방법으로서, 수직 배향 모드의 액정 표시 장치에 도메인 분할을 위한 절개부를 적용한 PVA(Patterned Vertically Alignde) 모드, 횡전계 방식을 도입한 IPS(in-plane switching) 모드 등이 제시되고 있다.
이와 같이 광시야각을 얻기 위해 화소 전극을 다수의 도메인으로 분할하는 경우, 하나의 화소를 구성하는 도메인의 수가 증가할수록 개구율이 저하되어 휘도가 감소하게 된다. 반면, 하나의 화소를 구성하는 도메인의 수가 감소할수록 개구율은 높아지지만 전극 간격이 증가하여 액정을 효과적으로 제어하기 어렵게 되므로 액정의 방향성이 불안정하여 텍스쳐(texture)가 발생하여 휘도가 감소하고, 또한 응답 속도가 저하된다.
이에 따라, 개구율은 높이면서 액정의 응답 속도를 증가시킬 수 있는 최적화된 구조가 필요하게 되었다.
본 발명이 해결하고자 하는 과제는 액정의 응답 속도를 증가시키고 화소의 유효 개구율을 증가시켜 화소의 투과율이 향상된 액정 표시 장치에 관한 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 액정 표시 장치는, 절연 기판과, 상기 절연 기판 위에 서로 나란히 연장되어 형성되는 제1 게이트선 및 제2 게이트선과, 상기 절연 기판 위에 상기 제1 게이트선 및 상기 제2 게이트선과 절연되어 교차된 데이터선과, 제1 스위칭 소자를 통하여 상기 제1 게이트선 및 상기 데이터선과 연결되고 가장 자리에 복수의 제1 미세 돌기 패턴을 포함하는 제1 부화소 전극으로서, 상기 복수의 제1 미세 돌기 패턴은 서로 제1 간격 만큼 이격된 제1 부화소 전극과, 제2 스위칭 소자를 통하여 상기 제2 게이트선 및 상기 데이터선과 연결되고 가장 자리에 복수의 제2 미세 돌기 패턴을 포함하는 제2 부화소 전극으로서, 상기 복수의 제2 미세 돌기 패턴은 서로 제2 간격 만큼 이격된 제2 부화소 전극을 포함하되, 상기 제1 간격의 폭과 상기 제1 미세 돌기 패턴의 폭의 합 은 상기 제2 간격의 폭과 상기 제2 미세 돌기 패턴의 폭의 합 보다 크다.
상기 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 액정 표시 장치는, 제1 절연 기판 상에 형성되며 제1 스위칭 소자에 의해 구동되는 제1 부화소 전극 및 상기 제 1 절연 기판 상에 형성되며 제2 스위칭 소자에 의해 구동되며 가장자리에 복수의 미세 돌기 패턴을 포함하는 제2 부화소 전극을 포함하는 제1 표시판과, 상기 제1 표시판에 대향하며 상기 제1 부화소 전극 및 상기 제2 부화소 전극의 대향하는 위치에 절개 패턴이 형성된 공통 전극을 포함하는 제2 표시판과, 상기 제1 표시판 및 상기 제2 표시판 사이에 개재된 액정층을 포함하되, 상기 제1 부화소 전극에 대향하는 절개 패턴은 요철 패턴을 포함한다.
상기 과제를 달성하기 위한 본 발명의 또 다른 실시예에 따른 액정 표시 장치는, 절연 기판과, 상기 절연 기판 상에 형성되어 제1 스위칭 소자에 의해 구동되며, 제1 평탄부 및 상기 제1 평탄부의 가장자리에 형성된 제1 미세 돌기 패턴을 포함하는 제1 부화소 전극과, 상기 절연 기판 상에 형성되어 제2 스위칭 소자에 의해 구동되며, 제2 평탄부 및 상기 제2 평탄부의 가장자리에 형성된 제2 미세 돌기 패턴을 포함하는 제2 부화소 전극을 포함하되, 상기 제2 평탄부의 폭은 상기 제1 평탄부의 폭 보다 넓게 형성된다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
이하 도 1 내지 도 6b를 참조하여 본 발명의 제1 실시예에 의한 액정 표시 장치에 대하여 상세히 설명한다. 여기서, 도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치의 배치도이고, 도 2는 도 1의 액정 표시 장치의 박막 트랜지스터 표시판의 배치도이고, 도 3은 도 1의 액정 표시 장치의 공통 전극 표시판의 배치도이고, 도 4는 도 1의 액정 표시 장치를 IV-IV' 선으로 절단한 단면도이다.
먼저 도1 및 도 4를 참조하면, 본 발명의 제1 실시예에 따른 액정 표시 장치는 도 4에서 보는 바와 같이 박막 트랜지스터 표시판(100)과 이와 마주보고 있는 공통 전극 표시판(100) 및 이들 두 표시판(100, 200) 사이에 개재된 액정층(300)을 포함한다.
투명한 유리 등으로 이루어진 제1 절연 기판(10) 위에 주로 가로 방향으로 연장되어 게이트 신호를 전달하는 제1 게이트선(22a) 및 제2 게이트선(22b)이 형성되어 있다. 제1 게이트선(22a) 및 제2 게이트선(22b)은 서로 평행하게 배치되며 하나의 화소에 대하여 하나씩 할당되어 있다. 그리고 제1 게이트선(22a) 및 제2 게이트선(22b)에는 선의 일부 영역에서 돌출되어 넓게 형성된 제1 게이트 전극(26a) 및 제2 게이트 전극(26b)이 각각 형성되어 있다.
이러한 제1 게이트선(22a), 제2 게이트선(22b), 제1 게이트 전극(26a) 및 제2 게이트 전극(26b)을 게이트 배선(22a, 22b, 26a, 26b)이라 한다.
또한, 제1 절연 기판(10) 위에는 제1 유지 전극(27a) 및 제2 유지 전극(27b)이 형성되어 있다. 제1 유지 전극(27a) 및 제2 유지 전극(27b)은 후술할 제1 부화소 전극(80a) 및 제2 부화소 전극(80b)에 중첩되도록 형성되며, 제1 유지 전 극(storage electode)(27a)은 가로 방향으로 연장된 제1 유지 전극선(28a)에 연결되어 있고, 제2 유지 전극(27b)은 제1 유지 전극선(28a)과 평행하게 형성된 제2 유지 전극선(28b)에 연결된다. 이와 같은 제1 유지 전극(27a), 제2 유지 전극(27b), 제1 유지 전극선(28a) 및 제2 유지 전극선(28b)을 유지 전극 배선(27a, 27b, 28a, 28a)이라 하며, 유지 전극 배선의 모양 및 배치는 여러 형태로 변형될 수 있다.
게이트 배선(22a, 22b, 26a, 26b)은 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 따위로 이루어질 수 있다. 또한, 게이트 배선(22a, 22b, 26a, 26b)은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다. 이 중 한 도전막은 게이트 배선(22a, 22b, 26a, 26b)의 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 이루어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 티타늄, 탄탈륨 등으로 이루어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 상부막 및 알루미늄 하부막과 몰리브덴 상부막을 들 수 있다. 다만, 본 발명은 이에 한정되지 않으며, 게이트 배선()은 다양한 여러 가지 금속과 도전체로 만들어질 수 있다.
게이트 배선(22a, 22b, 26a, 26b) 위에는 질화규소(SiNx) 등으로 이루어진 게이트 절연막(30)이 형성되어 있다.
게이트 절연막(30) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 또는 다결정 규소 등으로 이루어진 제1 반도체층(40a) 및 제2 반도체층(40b)이 형성되어 있다. 제1 반도체층(40a) 및 제2 반도체층(40b)은 섬모양, 선형 등과 같이 다양한 형상을 가질 수 있으며, 예를 들어 본 실시예에서와 같이 섬모양으로 형성될 수 있다.
제1 반도체층(40a) 및 제2 반도체층(40b)의 상부에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 등의 물질로 만들어진 오믹 콘택층(ohmic contact layer)(55a, 56a)이 형성되어 있다. 오믹 콘택층(55a, 56a)은 쌍(pair)을 이루어 제1 반도체층(40a) 및 제2 반도체층(40b) 위에 위치한다.
오믹 콘택층(55a, 56a) 및 게이트 절연막(30) 위에는 데이터선(62)이 형성된다. 데이터선(62)은 주로 세로 방향으로 연장되어 제1 게이트선(22a) 및 제2 게이트선(22b)과 교차하며 데이터 전압을 전달한다. 데이터선(62)에는 제1 드레인 전극(66a) 및 제2 드레인 전극(66b)을 향하여 분지된 제1 소스 전극(65a) 및 제2 소스 전극(65b)이 형성되어 있다. 데이터선(62)은 제1 부화소 전극(80a) 및 제2 부화소 전극(80b)에 데이터 신호를 전달한다. 이러한 데이터선(62)과, 제1 소스 전극(65a), 제2 소스 전극(65b), 제1 드레인 전극(66a) 및 제2 드레인 전극(66b)을 데이터 배선(62, 65a, 65b, 66a, 66b)이라고 한다.
데이터 배선(62, 65a, 65b, 66a, 66b)은 크롬, 몰리브덴 계열의 금속, 탄탈 륨 및 티타늄 등 내화성 금속으로 이루어지는 것이 바람직하며, 내화성 금속 따위의 하부막(미도시)과 그 위에 위치한 저저항 물질 상부막(미도시)으로 이루어진 다층막 구조를 가질 수 있다. 다층막 구조의 예로는 앞서 설명한 크롬 하부막과 알루미늄 상부막 또는 알루미늄 하부막과 몰리브덴 상부막의 이중막 외에도 몰리브덴막-알루미늄막-몰리브덴막의 삼중막을 들 수 있다.
제1 소스 전극(65a)은 제1 반도체층(40a)과 적어도 일부분이 중첩되고, 제1 드레인 전극(66b)은 제1 게이트 전극(26a)을 중심으로 제1 소스 전극(65a)과 대향하며 제1 반도체층(40a)과 적어도 일부분이 중첩된다. 여기서, 앞서 언급한 오믹 콘택층(55a, 56a)은 그 하부의 제1 반도체층(40a)과, 그 상부의 제1 소스 전극(65a) 및 제1 드레인 전극(66a) 사이에 존재하며 접촉 저항을 낮추어 주는 역할을 한다.
한편, 제2 소스 전극(65b)은 제2 반도체층(40b)과 적어도 일부분이 중첩되고, 제2 드레인 전극(66b)은 제2 게이트 전극(26b)을 중심으로 제2 소스 전극(65b)과 대향하며 제2 반도체층(40b)과 적어도 일부분이 중첩된다.
데이터 배선(62, 65a, 65b, 66a, 66b)과 노출된 제1 반도체층(40a) 및 제2반도체층(40b) 위에는 보호막(passivation layer)(70)이 형성되어 있다. 보호막(70)은 질화규소 또는 산화규소로 이루어진 무기물, 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기물 또는 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질 등으로 이루어진다. 또한, 보호막(70)은 유기막의 우수한 특성을 살리면서도 노출된 반도체층(40a. 40b) 부분을 보호하기 위하여 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다. 나아가 보호막(70)으로는 적색, 녹색 또는 청색의 컬러 필터층이 사용될 수도 있다.
보호막(70)에는 제1 콘택홀(contact hole)(76a) 및 제2 콘택홀(76b)이 형성되어 있으며, 제1 부화소 전극(80a)은 제1 콘택홀(76a)을 통하여 제1 드레인 전극(66a)과 물리적·전기적으로 연결되어 데이터 전압 및 제어 전압을 인가 받고, 제2 부화소 전극(80b)은 제2 콘택홀(76b)을 통하여 제2 드레인 전극(66b)과 물리적·전기적으로 연결되어 데이터 전압 및 제어 전압을 인가 받는다.
데이터 전압이 인가된 제1 부화소 전극(80a) 및 제2 부화소 전극(80b)은 공통 전극 표시판(200)의 공통 전극(91)과 함께 전기장을 생성함으로써 공통 전극(91)과 제1 및 제2 부화소 전극(80a, 80b) 사이의 액정 분자들의 배열을 결정한다. 이러한 제1 부화소 전극(80a) 및 제2 부화소 전극(80b)을 화소 전극(80a, 80b)이라 한다.
제1 부화소 전극(80a)은 제1 게이트 전극(26a), 제1 소스 전극(65a) 및 제1 드레인 전극(66a)을 삼단 소자로 하여 스위칭 소자를 이루는 제1 박막 트랜지스터(Q1)에 의해 동작한다. 제1 박막 트랜지스터(Q1)는 제1 게이트 전극(26a)을 통해 인가되는 게이트 신호에 의해 동작되며, 제1 게이트 전극(26a)에 게이트 온 신호가 입력되면 데이터 신호는 제1 소스 전극(65a) 및 제1 드레인 전극(66a)을 통하여 제1 부화소 전극(80a)으로 인가된다.
제2 부화소 전극(80b)은 제2 게이트 전극(26b), 제2 소스 전극(65a) 및 제2 드레인 전극(66a)을 삼단 소자로 하여 스위칭 소자를 이루는 제2 박막 트랜지스터(Q2)에 의해 동작한다. 제2 박막 트랜지스터(Q2)는 제2 게이트 전극(26b)을 통해 인가되는 게이트 신호에 의해 동작되며, 제2 게이트 전극(26b)에 게이트 온 신호가 입력되면 데이터 신호는 제2 소스 전극(65b) 및 제2 드레인 전극(66b)을 통하여 제2 부화소 전극(80b)으로 인가된다.
한편, 제1 부화소 전극(80a)에는 제2 부화소 전극(80b) 보다 높은 전압의 데이터 신호가 인가될 수 있으며, 제1 부화소 전극(80a)의 면적을 제2 부화소 전극(80b)의 면적보다 작게 형성할 수 있다.
도 1 및 도 2에 도시된 바와 같이 제1 부화소 전극(80a) 및 제2 부화소 전극(80b)은 데이터선(62)을 따라 교대로 배치될 수 있다. 또한, 제1 부화소 전극(80a) 및 제2 부화소 전극(80b)은 제2 부화소 전극(80b)이 제1 부화소 전극(80a)을 감싸는 형태로 형성될 수 있다. 즉, 한 화소의 면적이 큰 경우, 하나의 부화소 전극이 하나의 부화소 전극을 감싸는 형태로 형성하여 서로 다른 계조의 빛이 혼합된 중간 계조의 빛으로 방출할 수 있도록 하는 것이 바람직하다. 반면에 한 화소의 면적이 작은 경우, 두 부화소 전극을 교대로 배열하더라도 중간 계조의 빛을 효과적으로 방출할 수 있다.
또한, 제1 부화소 전극(80a) 및 제2 부화소 전극(80b)은 액정을 효과적으로 제어할 수 있는 영역을 증가시켜 궁극적으로 개구율을 증가시키기 위하여 제1 절곡부(85a) 및 제2 절곡부(85b)를 각각 포함할 수 있다.
제1 절곡부(85a)는 제1 부화소 전극(80a)이 절곡되어 형성되는 부분으로서, 제1 부화소 전극(80a)의 길이에 따라 하나 이상으로 형성될 수 있으며, 제2 절곡부(85b)는 제2 부화소 전극(80b)이 절곡되어 형성되는 부분으로서, 제2 부화소 전극(80b)의 길이에 따라 하나 이상으로 형성될 수 있다.
제1 부화소 전극(80a) 및 제2 부화소 전극(80b)의 가장자리에는 제1 미세 돌기 패턴(82a) 및 제2 미세 돌기 패턴(82b)이 형성되어 있다. 이러한 제1 미세 돌기 패턴(82a) 및 제2 미세 돌기 패턴(82b)에 관해서는 도 5 및 도 6를 참조하여 구체적으로 후술한다.
다음으로 도 1 및 도 3을 참조하여 공통 전극 표시판(200)에 대하여 설명한다. 투명한 유리 등으로 이루어진 제2 절연 기판(90) 위에 빛샘을 방지하고 화소 영역을 정의하는 블랙 매트릭스(94)가 형성되어 있다. 블랙 매트릭스(94)는 제1 게이트선(22a), 제2 게이트선(22b) 및 데이터선(62)에 대응하는 부분과 제1 박막 트랜지스터(Q1) 및 제2 박막 트랜지스터(Q2)에 대응하는 부분에 형성될 수 있다. 또한, 블랙 매트릭스(94)는 화소 전극(80a, 80b)과 박막 트랜지스터(Q1, Q2) 부근에서의 빛샘을 차단하기 위하여 다양한 모양을 가질 수 있다. 즉, 제1 부화소 전극(80a) 및 제2 부화소 전극(80b)의 모양에 따라 절곡되어 형성될 수 있다. 블랙 매트릭스(94)는 크롬, 크롬 산화물 등의 금속(금속 산화물), 또는 유기 블랙 레지스트 등으로 이루어질 수 있다.
그리고 블랙 매트릭스(94) 사이의 화소 영역에는 적색, 녹색, 청색의 컬러 필터(92)가 순차적으로 배열될 수 있다. 이러한 컬러 필터 위에는 이들의 단차를 평탄화 하기 위한 오버코트층(overcoat layer)(95)이 형성될 수 있다.
오버코트층(95) 위에는 ITO 또는 IZO 등의 투명한 도전 물질로 이루어져 있는 공통 전극(91)이 형성되어 있다. 공통 전극(91)은 화소 전극(80a, 80b)과 마주 보고 배치되며, 화소 전극(80a, 80b)의 형상에 대응되도록 지그재그 형태로 절곡되어 형성될 수 있다. 한편, 공통 전극(91)은 제1 부화소 전극(80a) 및 제2 부화소 전극(80b)의 대응부분에 절개 패턴(93a, 93b)을 포함한다. 절개 패턴(93a, 93b)은 공통 전극(91)의 일부를 패터닝하여 형성하며, 도메인 형성 수단으로서 작용하게 된다. 이와 같은 절개 패턴(93a, 93b)은 제1 부화소 전극(80a) 및 제2 부화소 전극(80b)의 중앙부에 중첩되도록 배열된다.
공통 전극(91) 위에는 액정 분자들을 배향하는 배향막(미도시)이 도포될 수 있다.
이와 같은 구조의 박막 트랜지스터 표시판(100)과 공통 전극 표시판(200)을 정렬하여 결합하고 그 사이에 액정 물질을 주입하여 액정층(300)을 형성하면, 본 발명의 일 실시예에 따른 액정 표시 장치의 기본 구조가 이루어진다. 액정층(300)에 포함되어 있는 액정 분자는 화소 전극(80a, 80b)과 공통 전극(91) 사이에 전계가 인가되지 않은 상태에서 그 방향자가 박막 트랜지스터 표시판(100)과 공통 전극 표시판(200)에 대하여 수직을 이루도록 배향되어 있고, 음의 유전율 이방성을 가질 수 있다. 화소 전극(80a, 80b)과 공통 전극(91) 사이에 전계가 인가되면 액정 분자는 절개 패턴(93a, 93b)에 수직 방향으로 기울어지게 되어 다수의 도메인으로 분할된다.
이하, 도 1 및 도 5 및 도 6을 참조하며, 제1 부화소 전극(80a) 및 제2 부화 소 전극(80b)의 제1 미세 돌기 패턴(82a) 및 제2 미세 돌기 패턴(82b)의 구조에 관하여 상세히 설명한다. 여기서, 도 5는 도 2의 박막 트랜지스터 표시판의 A영역을 확대한 부분 확대도이고, 도 6은 도 2의 박막 트랜지스터 표시판의 B영역을 확대한 부분 확대도이다.
제1 부화소 전극(80a) 및 제2 부화소 전극(80b)에 형성된 제1 미세 돌기 패턴(82a) 및 제2 미세 돌기 패턴(82b)의 길이 및 폭에 따라 액정 표시 장치의 투과율, 응답 속도(화소 전극 중심부의 액정 분자의 지연 거동), 얼룩에 의한 표시 품질 등에 영향을 주게 된다. 이에 따라 미세 돌기 패턴(82a, 82b)의 길이에 대하여 먼저 설명하고, 미세 돌기 패턴(82a, 82b)의 폭에 대하여 이어서 설명한다.
도 1 , 도 5 및 도 6을 참조하면, 제1 부화소 전극(80a)의 가장자리를 따라 제1 미세 돌기 패턴(82a)이 형성되어 있다. 제1 미세 돌기 패턴(82a)은 도메인 형성 수단인 제1 절개 패턴(93a)에 수직 방향으로 형성된다.
한편, 제2 부화소 전극(80b)의 가장자리를 따라 제2 미세 돌기 패턴(82b)이 형성되어 있으며, 제2 미세 돌기 패턴(82b)은 도메인 형성 수단인 제2 절개 패턴(93b)에 수직 방향으로 형성된다. 이와 같은 제1 미세 돌기 패턴(82a) 및 제2 미세 돌기 패턴(82b)은 제1 게이트선(22a) 및 제2 게이트선(22b)에 인접하는 면을 따라서는 형성되지 않을 수 있다.
제1 부화소 전극(80a)은 중심에 위치하는 제1 평탄부(81a)와 제1 평탄부(81a)의 가장자리로부터 돌출된 제1 미세 돌기 패턴(82a)을 포함한다. 제1 미세 돌기 패턴(82a) 사이에는 제1 간격()이 형성되어 있다. 제2 부화소 전극(80b)은 중 심의 중심에 위치하는 제2 평탄부(81b)와 제2 평탄부(81b)의 가장자리로부터 돌출된 제2 미세 돌기 패턴(82b)을 포함하며, 제2 미세 돌기 패턴(82b) 사이에는 제2 간격()이 형성되어 있다.
제1 부화소 전극(80a)의 제1 평탄부(81a)의 폭(LH1)은 제2 부화소 전극(80b)의 제2 평탄부(81b)의 폭(LL1)보다 좁게 형성되며, 제1 미세 돌기 패턴(82a)의 길이 (LH2)는 제2 미세 돌기 패턴(LL2)의 길이보다 길게 형성된다. 액정 분자의 회전 운동은 평탄부(81a, 81b)와 절개 패턴(93a, 93b) 사이의 거리에 따라 영향을 받는다. 구체적으로 설명하면, 화소 전극(80a, 80b)과 공통 전극(91)에 전계가 형성되면 액정 분자는 화소 전극(80a, 80b) 및 공통 전극(91)의 가장자리에서부터 회전이 시작된다. 즉, 액정 분자는 화소 전극(80a, 80b)의 평탄부(81a, 81b)의 가장자리 부분과 공통 전극(91)의 절개 패턴(93a, 93b)으로부터 중심부로 회전 거동을 하게 된다. 따라서, 평탄부(81a, 81b)의 가장자리 부분과 공통 전극(91)의 절개 패턴(93a, 93b) 사이의 거리가 멀어지면 액정 분자의 회전 거동이 느려지게 때문에 잔상이 발생할 수 있다. 이에 따라, 평탄부(81a, 81b)의 폭을 감소시켜 액정 분자의 거동 속도를 높이는 것이 바람직하나, 평탄부(81a, 81b)의 폭을 줄일 경우 전체적인 개구율이 줄어들 수 있어 양자간에는 절충이 필요하게 된다.
제1 부화소 전극(80a)은 제2 부화소 전극(80b)보다 높은 전압이 인가됨에 따라 특히 저계조에서 제2 부화소 전극(80b)에 비해 휘도에 더 영향을 주게 된다. 이에 따라 전체적인 개구율 감소를 최소화하면서, 액정 분자의 거동 시간을 줄이기 위해서는 제1 평탄부(81a)의 폭(LH1)을 제2 평탄부(81b)의 폭(LL1)보다 작게 형성 할 수 있다. 상대적으로 제1 미세 돌기 패턴(82a)의 길이(LH2)는 제2 미세 돌기 패턴(82b)의 길이(LL2)보다 길게 될 수 있다.
다음으로, 제1 미세 돌기 패턴(82a)의 폭(WH)과 제1 간격(83a)의 폭(WG1)의 합은 제2 미세 돌기 패턴(82b)의 폭(WL)과 제2 간격(83b)의 폭(WG2) 합보다 크게 형성할 수 있다. 미세 돌기 패턴의 폭과 간격의 폭의 합이 줄어들수록 화소의 개구율은 증가하게 되나, 액정의 끌림 현상과 얼룩이 발생하는 등 표시 품질이 저하될 수 있다. 특히, 본 발명의 일 실시예에 따른 액정 표시 장치와 같이 화소 전극을 제1 부화소 전극(80a) 및 제2 부화소 전극(80b)으로 나누고 각 부화소 전극(80a, 80b)에 서로 다른 전압을 인가하는 경우에 있어서, 높은 전압이 인가되는 제1 부화소 전극(80a)에 의해 제어되는 액정 분자의 거동이 더 불안정할 수 있다. 이와 같은 액정 분자의 거동이 문제되는 영역은 주로 저계조 영역이며, 저계조 영역에서는 저전압이 인가되는 제2 부화소 전극(80b)은 고전압이 인가되는 제1 부화소 전극(80a)에 비해 그 영향이 상대적으로 작다. 따라서, 저전압이 인가되는 제2 부화소 전극(80b)은 제2 미세 돌기 패턴(82b)의 폭(WL)과 제2 간격(83b)의 폭(WG2)을 상대적으로 늘리고, 고전압이 인가되는 제1 부화소 전극(80a)은 제1 미세 돌기 패턴(82a)의 폭(WH)과 제1 간격(83a)의 폭(WG1)을 상대적으로 줄여, 전체적인 개구율을 증가시키면서 액정의 거동 속도를 증가시킬 수 있다.
제1 부화소 전극(80a)에서는 개구율보다는 액정의 거동의 영향이 더 크기 때문에 제1 미세 돌기 패턴(82a)의 폭(WH) 보다 제1 간격(83a)의 폭(WG1)을 더 크게 형성할 수 있다.
한편, 제2 부화소 전극(80b)에서는 액정의 거동 보다 개구율의 영향이 더 크기 때문에 제2 미세 돌기 패턴(82b)의 폭(WG2) 보다 제2 간격(83b)의 폭(WG2)을 더 크게 형성할 수 있다.
이하 도 7 내지 도 9를 참조하여 본 발명의 제2 실시예에 의한 액정 표시 장치에 대하여 상세히 설명한다. 여기서, 도 7은 본 발명의 제2 실시예에 따른 액정 표시 장치의 배치도이고, 도 8은 도 7의 액정 표시 장치의 박막 트랜지스터 표시판의 배치도이고, 도 9는 도 7의 액정 표시 장치의 공통 전극 표시판의 배치도이다.
본 발명의 제2 실시예에 따른 액정 표시 장치는 미세 패턴을 포함하지 않는 제1 부화소 전극(80a_1), 미세 패턴을 포함하는 제2 부화소 전극(80b_1), 및 제1 부화소 전극(80a_1)에 대향하는 부분에 미세 패턴을 포함하는 공통 전극(191)을 포함한다.
박막 트랜지스터 표시판은 제1 절연 기판(10) 위에 가로 방향으로 평행하게 배열된 제1 게이트선(22a_1) 및 제2 게이트선(22b_1)을 포함하며, 제1 게이트선(22a_1) 및 제2 게이트선(22b_1)과 교차하는 데이터선(62_1)을 포함한다. 제1 게이트선(22a_1) 및 제2 게이트선(22b_1)에는 제1 게이트 전극(26a_1) 및 제2 게이트 전극(26b_1)이 각각 형성되어 있다.
제1 부화소 전극(80a_1) 및 제2 부화소 전극(80b_1)은 지그재그로 굽은 형상으로 형성될 수 있으며, 제1 부화소 전극(80a_1) 및 제2 부화소 전극(80b_1)은 도메인 형성 수단으로서 절개부(86_1)에 의하여 분리되어 있다. 이러한 도메인 형성 수단은 절개부(86_1)에 한정될 것은 아니며, 돌기부로 형성될 수 있을 것이다.
제1 부화소 전극(80a_1)은 제2 부화소 전극(80b_1)에 둘러싸여 있으며, 제2 부화소 전극(80b_1) 보다 높은 데이터 전압이 인가된다. 제2 부화소 전극(80b_1)은 제1 부화소 전극(80a_1) 보다 낮은 데이터 전압이 인가되며, 가장자리에 미세 돌기 패턴(82b_1)을 포함한다. 즉, 제1 부화소 전극(80a_1)에는 미세 돌기 패턴을 형성하지 않고, 제2 부화소 전극(80b_1)에만 미세 돌기 패턴(82b_1)을 형성할 수 있다.
공통 전극 표시판은 박막 트랜지스터 표시판에 대향하여 배치되며, 제1 부화소 전극(80a_1) 및 제2 부화소 전극(80b_1)과 중첩되는 공통 전극(191)을 포함한다. 공통 전극(191)은 제1 부화소 전극(80a_1) 및 제2 부화소 전극(80b_1)에 각각 대향하며, 제1 부화소 영역 및 제2 부화소 영역의 도메인을 분할하는 제1 절개 패턴(193a) 및 제2 절개 패턴(193b)을 포함한다. 제1 절개 패턴(193a)은 제1 부화소 전극(80a_1)의 중앙부를 지나가고, 제1 부화소 영역의 도메인을 분할하는 역할을 하며, 제1 절개 패턴(193a)은 요철 패턴(194)을 포함한다. 요철 패턴(194)은 공통 전극(191)의 폭을 감소시키는 역할을 하여 액정 분자의 거동을 신속하게 하는 역할을 한다.
이하 도 10을 참조하여 본 발명의 제3 실시예에 의한 액정 표시 장치에 대하여 상세히 설명한다. 여기서, 도 10은 본 발명의 제3 실시예에 따른 액정 표시 장치의 배치도이다. 설명의 편의상 상기 제1 또는 제2 실시예의 도면에 나타낸 각 부재와 동일 기능을 갖는 동일 부재는 동일 부호로 나타내고, 따라서 그 설명은 생략한다.
본 발명의 제3 실시예에 따른 액정 표시 장치는 제1 미세 돌기 패턴(82a_2) 과 제1 간격(83a_2)을 포함하는 제1 부화소 전극(80a_2), 및 제2 미세 돌기 패턴(82b_1)과 제2 간격(83b_2)을 포함하는 제2 부화소 전극(80b_2)을 포함한다. 여기서, 제1 미세 돌기 패턴(82a_1)의 길이는 제2 미세 돌기 패턴(82b_1)의 길이보다 길게 형성되며, 제1 미세 돌기 패턴(82a_1)의 폭과 제1 간격(83a_1)의 폭의 합은 제2 미세 돌기 패턴(82b_2)의 폭과 제2 간격(83b_2)의 폭의 합보다 크게 형성된다.
제1 부화소 전극(80a_2) 및 제2 부화소 전극(80b_2)은 지그재그로 굽은 형상으로 형성될 수 있으며, 제1 부화소 전극(80a_2) 및 제2 부화소 전극(82a_2)은 도메인 형성 수단으로서 절개부(86_2)에 의하여 분리되어 있다.
제1 부화소 전극(80a_2)은 중심 부분의 제1 평탄부(81a_2)와 가장자리 부분의 제1 미세 돌기 패턴(82a_2)을 포함하고, 제2 부화소 전극(80b_2)은 중심 부분의 제2 평탄부(81b_2)와 가장자리 부분의 제2 미세 돌기 패턴(82b_2)을 포함한다. 여기서, 제1 평탄부(81a_2)의 폭은 제2 평탄부(81b_2)의 폭 보다 좁게 형성되며, 제1 미세 돌기 패턴(82a_2)의 길이는 제2 미세 돌기 패턴(82b_2)의 길이 보다 길게 형성되는 것이 바람직하다.
한편, 제1 미세 돌기 패턴(82a_2)의 폭과 제1 간격(83a_2)의 폭의 합은 제2 미세 돌기 패턴(82b_2)의 폭과 제2 간격(83b_2)의 폭 보다 크게 형성될 수 있다.
이하 도 11을 참조하여 본 발명의 제4 실시예에 의한 액정 표시 장치에 대하여 상세히 설명한다. 여기서, 도 11은 본 발명의 제4 실시예에 따른 액정 표시 장치의 배치도이다. 설명의 편의상 상기 제1 또는 제2 실시예의 도면에 나타낸 각 부재와 동일 기능을 갖는 동일 부재는 동일 부호로 나타내고, 따라서 그 설명은 생략 한다.
본 발명의 제4 실시예에 따른 액정 표시 장치는 제1 미세 돌기 패턴(82a)을 포함하는 제1 부화소 전극(80a), 및 일부 영역에만 제2 미세 돌기 패턴(82b)을 포함하는 제2 부화소 전극(80b)을 포함한다.
제2 부화소 전극(80b_3)은 일부 영역에는 제2 미세 돌기 패턴(82b_3)을 형성하며, 다른 일부 영역에는 미세 돌기 패턴을 형성하지 않는다. 구체적으로 설명하면, 본 발명의 제4 실시예는 상술한 제3 실시예의 변형 실시예로서, 제1 부화소 전극(80a_3) 및 제2 부화소 전극(80b_3) 중에서 상대적으로 낮은 전압이 인가되는 제2 부화소 전극(80b_3)에는 일정 부분에만 제2 미세 돌기 패턴(82b_2)을 형성하고 일부에는 제2 미세 돌기 패턴(82b_3)을 형성하지 않는다. 제2 미세 돌기 패턴(82b_3)을 형성함에 따라 저계조에서 액정 분자의 거동 성능을 향상시킬 수 있으나, 상대적으로 개구율이 저하될 수 있다. 이에 따라 액정 분자의 거동 성능과 개구율을 상호 절충하는 방법으로 일부분만 미세 돌기 패턴을 형성할 수 있다. 미세 돌기 패턴의 위치에 대해서는 다양한 실시예가 가능할 것이다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치의 배치도이다.
도 2는 도 1의 액정 표시 장치의 박막 트랜지스터 표시판의 배치도이다.
도 3은 도 1의 액정 표시 장치의 공통 전극 표시판의 배치도이다.
도 4는 도 1의 액정 표시 장치를 IV-IV' 선으로 절단한 단면도이다.
도 5는 도 2의 박막 트랜지스터 표시판의 A영역을 확대한 부분 확대도이다.
도 6은 도 2의 박막 트랜지스터 표시판의 B영역을 확대한 부분 확대도이다
도 7은 본 발명의 제2 실시예에 따른 액정 표시 장치의 배치도이다.
도 8은 도 7의 액정 표시 장치의 박막 트랜지스터 표시판의 배치도이다.
도 9는 도 7의 액정 표시 장치의 공통 전극 표시판의 배치도이다.
도 10은 본 발명의 제3 실시예에 따른 액정 표시 장치의 배치도이다.
도 11은 본 발명의 제4 실시예에 따른 액정 표시 장치의 배치도이다.
<도면의 주요부분에 대한 부호의 설명>
10: 제1 절연 기판 22a: 제1 게이트 전극
22b: 제2 게이트 전극 28a: 유지 전극선
28b: 유지 전극선 40a: 제1 반도체층
40b: 제2 반도체층 65a: 제1 소스 전극
65b: 제2 소스 전극 66a: 제1 드레인 전극
66b: 제2 드레인 전극 80a: 제1 부화소 전극
80b: 제2 부화소 전극 81a: 제1 평탄부
81b: 제2 평탄부 82a: 제1 미세 돌기 패턴
82b: 제2 미세 돌기 패턴 83a: 제1 간격
83b: 제2 간격 91: 공통 전극
93a: 제1 절개 패턴 93b: 제2 절개 패턴

Claims (20)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 제1 절연 기판 상에 형성되며 제1 스위칭 소자에 의해 구동되는 제1 부화소 전극 및
    상기 제 1 절연 기판 상에 형성되며 제2 스위칭 소자에 의해 구동되며 가장자리에 복수의 미세 돌기 패턴을 포함하는 제2 부화소 전극을 포함하는 제1 표시판;
    상기 제1 표시판에 대향하며 상기 제1 부화소 전극 및 상기 제2 부화소 전극의 대향하는 위치에 절개 패턴이 형성된 공통 전극을 포함하는 제2 표시판; 및
    상기 제1 표시판 및 상기 제2 표시판 사이에 개재된 액정층을 포함하되,
    상기 제1 부화소 전극에 대향하는 절개 패턴은 요철 패턴을 포함하는 액정 표시 장치.
  11. 제10항에 있어서,
    상기 제1 부화소 전극은 상기 제2 부화소 전극 보다 높은 전압이 인가되는 액정 표시 장치.
  12. 제10항에 있어서,
    상기 제1 부화소 전극 및 상기 제2 부화소 전극은 적어도 하나의 절곡부를 포함하는 액정 표시 장치.
  13. 제12항에 있어서,
    상기 제1 부화소 전극은 상기 제2 부화소 전극에 둘러싸여 배치된 액정 표시 장치.
  14. 제12항에 있어서,
    상기 제1 부화소 전극의 면적은 상기 제2 부화소 전극의 면적보다 작은 액정 표시 장치.
  15. 제10항에 있어서,
    상기 요철 패턴의 길이는 상기 미세 돌기 패턴의 길이 보다 긴 액정 표시 장치.
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR20080009738A 2008-01-30 2008-01-30 액정 표시 장치 KR101483623B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR20080009738A KR101483623B1 (ko) 2008-01-30 2008-01-30 액정 표시 장치
US12/363,406 US8643816B2 (en) 2008-01-30 2009-01-30 Liquid crystal display including subpixel electrodes having fine protruding patterns
US14/150,687 US9304364B2 (en) 2008-01-30 2014-01-08 Liquid crystal display having multiple patterned subpixel electrodes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20080009738A KR101483623B1 (ko) 2008-01-30 2008-01-30 액정 표시 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020140148114A Division KR101528908B1 (ko) 2014-10-29 2014-10-29 액정 표시 장치

Publications (2)

Publication Number Publication Date
KR20090083751A KR20090083751A (ko) 2009-08-04
KR101483623B1 true KR101483623B1 (ko) 2015-01-16

Family

ID=40931320

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20080009738A KR101483623B1 (ko) 2008-01-30 2008-01-30 액정 표시 장치

Country Status (2)

Country Link
US (2) US8643816B2 (ko)
KR (1) KR101483623B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100007081A (ko) * 2008-07-11 2010-01-22 삼성전자주식회사 표시 기판 및 이를 갖는 표시 패널
US11333935B2 (en) 2019-02-27 2022-05-17 Panasonic Liquid Crystal Display Co., Ltd. Liquid crystal display panel
JP6888039B2 (ja) * 2019-02-27 2021-06-16 パナソニック液晶ディスプレイ株式会社 液晶表示パネル

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070013854A1 (en) * 2005-07-15 2007-01-18 Samsung Electronics Co., Ltd. Liquid crystal display

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4738000B2 (ja) 2005-01-19 2011-08-03 シャープ株式会社 液晶表示装置
JP4817695B2 (ja) 2005-03-29 2011-11-16 シャープ株式会社 液晶表示装置
KR20060116580A (ko) 2005-05-10 2006-11-15 삼성전자주식회사 액정 표시 장치
JP5214466B2 (ja) * 2006-12-25 2013-06-19 シャープ株式会社 液晶表示パネル、液晶表示素子、及び、液晶表示装置
EP2136247B1 (en) * 2007-03-15 2014-07-02 Sharp Kabushiki Kaisha Liquid crystal display device
KR101405339B1 (ko) * 2007-05-08 2014-06-10 삼성디스플레이 주식회사 액정 표시 장치 및 그의 제조 방법
KR101521516B1 (ko) * 2008-11-18 2015-05-19 삼성디스플레이 주식회사 액정표시장치
US9052549B2 (en) * 2008-11-27 2015-06-09 Samsung Display Co., Ltd. Liquid crystal display and manufacturing method thereof
TWI382233B (zh) * 2009-02-10 2013-01-11 Au Optronics Corp 顯示面板及其製造方法、光電裝置及其製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070013854A1 (en) * 2005-07-15 2007-01-18 Samsung Electronics Co., Ltd. Liquid crystal display

Also Published As

Publication number Publication date
US8643816B2 (en) 2014-02-04
US20090195743A1 (en) 2009-08-06
US9304364B2 (en) 2016-04-05
KR20090083751A (ko) 2009-08-04
US20140125899A1 (en) 2014-05-08

Similar Documents

Publication Publication Date Title
KR101529957B1 (ko) 액정 표시 장치
KR101405339B1 (ko) 액정 표시 장치 및 그의 제조 방법
KR101319595B1 (ko) 액정 표시 장치
KR101112539B1 (ko) 다중 도메인 액정 표시 장치 및 그에 사용되는 표시판
KR101201969B1 (ko) 액정 표시 장치
US7773168B2 (en) Liquid crystal display wherein the data line overlaps the source region in a direction parallel with the gate line and also overlaps the drain region
US7847907B2 (en) Display substrate, method of fabricating the same, and liquid crystal display device having the same
KR101258218B1 (ko) 액정 표시 장치
KR101483623B1 (ko) 액정 표시 장치
KR20080102798A (ko) 액정 표시 장치
KR101423909B1 (ko) 표시 기판 및 이를 구비하는 액정 표시 장치
KR20090084176A (ko) 액정표시장치
KR20060116580A (ko) 액정 표시 장치
JP2005182048A (ja) 多重ドメイン薄膜トランジスタ表示板及びこれを含む液晶表示装置
KR101528908B1 (ko) 액정 표시 장치
KR20080073573A (ko) 액정패널과 이의 제조방법
JP2006119568A (ja) 反透過型液晶表示装置
US10802323B2 (en) Liquid crystal display device
KR101337265B1 (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR20070104082A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR20070070911A (ko) 액정 표시 장치
KR20080087507A (ko) 액정표시장치와 이의 제조방법
KR20060132164A (ko) 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
KR20070082752A (ko) 액정 표시 장치
KR20060084017A (ko) 표시 장치용 박막 트랜지스터 표시판

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
A107 Divisional application of patent
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190102

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191223

Year of fee payment: 6