JP2008026870A - 液晶表示装置 - Google Patents

Abstract

【課題】表示品質を向上させうる液晶表示装置を提供する。
【解決手段】第１絶縁基板と、第１絶縁基板上に形成され、第１方向に延長されたゲート配線と、ゲート配線と電気絶縁状態で交差し、第２方向に延長されたデータ配線と、データ配線から相異なるデータ電圧が印加される第１及び第２副画素電極を備える画素電極であって、第２副画素電極の少なくとも一部は、データ配線と重畳する画素電極を備える液晶表示装置。
【選択図】図１

Description

本発明は、ディスプレイ装置に係り、より詳細には、液晶表示装置に関する。

液晶表示装置は、現在最も広く使われている平板表示装置の１つであって、画素電極と共通電極など電界生成電極が形成されている２枚の表示板とその間に挿入されている液晶層からなり、電界生成電極に電圧を印加して液晶層に電界を生成し、これを通じて液晶層の液晶分子の配向を決定して入射光の偏光を制御することによって映像を表示する。
その中でも電界が印加されていない状態で液晶分子の主方向子が上下表示板に対して垂直に配列した垂直配向モード液晶表示装置は、コントラスト比（ｃｏｎｔｒａｓｔ ｒａｔｉｏ）が大きく、広い基準視野角の具現が容易なので、脚光を浴びている。このような垂直配向方式の液晶表示装置は、前面視認性に比べて側面視認性が劣る問題点があるが、このような問題点を改善するために、１つの画素を１対の副画素（ｓｕｂ−ｐｉｘｅｌ）に分割して各副画素にスイッチング素子を形成して、各副画素ごとに別途の電圧を印加する方法が提案された。

但し、このような従来技術による液晶表示装置において、データ線の上部に位置する液晶は、画素電極による電界によりその動きを正確に制御することができず、このために、光漏れが発生して液晶表示装置の表示特性を低下させるという問題がある。
また、このような構造の液晶表示装置において相対的に高いデータ電圧が印加される副画素電極とその両側に位置する１対のデータ線とのカップリングキャパシタンスが一致していない場合、表示特性が低下する。したがって、このような副画素とこれに隣接するデータ線とのカップリングキャパシタンスを減らす必要がある。
韓国公開特許２００６−０００４３１６号

本発明が解決しようとする技術的課題は、表示品質を向上させうる液晶表示装置を提供するところにある。
本発明の技術的課題は、以上で言及した技術的課題に制限されず、言及されていない他の課題は下の記載から当業者に明確に理解されうる。

前記技術的課題を達成するための本発明の一実施形態による液晶表示装置は、第１絶縁基板と、前記第１絶縁基板上に形成されて第１方向に延長されたゲート配線と、前記ゲート配線と電気絶縁状態で交差して第２方向に延長されたデータ配線と、前記データ配線から相異なるデータ電圧が印加される第１及び第２副画素電極とを備える画素電極であって、前記第２副画素電極の少なくとも一部は、前記データ配線と重畳する画素電極を備える。

前記技術的課題を達成するための本発明の他の実施形態による液晶表示装置は、絶縁基板上に互いに電気絶縁状態で交差するゲート配線とデータ配線と、前記ゲート配線と前記データ配線に接続された一対の第１及び第２薄膜トランジスタと、前記第１薄膜トランジスタに接続された第１副画素電極と、前記第１副画素電極を取り囲み、前記第１副画素電極と所定の間隙を介して分離され、前記第２薄膜トランジスタに接続された第２副画素電極と、前記第１副画素電極と重畳して第１ストレージ電圧が印加される第１ストレージ線と、前記第２副画素電極と重畳し、前記第１ストレージ電圧と異なる第２ストレージ電圧が印加される第２ストレージ線を備える。

前記技術的課題を達成するための本発明のさらに他の実施形態による液晶表示装置は、ゲート線と前記ゲート線に電気絶縁状態で交差するように形成されるデータ線対と、前記ゲート線と前記データ線対に電気的に各々接続される画素電極とを備える。ここで、前記画素電極は、第１副画素電極と、前記第１副画素電極より小さな面積を有する第２副画素電極とを備え、前記データ線対は、前記第１副画素電極に重畳して形成されることが望ましい。

本発明による液晶表示装置によれば、データ線周辺で発生する光漏れ現象を防止し、開口率を高めうる。また、第１副画素電極と第１及び第２データ線とのカップリングキャパシタンスを減らすことによって、液晶表示装置の表示特性が低下することを防止しうる。したがって、低い階調で発生する垂直クロストークを防止しうる。
また第１及び第２副画素電極間の間隙をストレージ電極で遮蔽して光漏れ現象を防止しうる。

また、液晶表示装置の視認性を高め、高開口率を実現しうる。

その他の実施例の具体的な事項は詳細な説明及び図面に含まれている。
本発明の利点及び特徴、そしてこれを達成する方法は添付された図面に基づいて詳細に後述されている実施例を参照すれば明確になる。しかし、本発明は以下で開示される実施例に限定されず、この実施例から外れて多様な形に具現でき、本明細書で説明する実施例は本発明の開示を完全にし、本発明が属する技術分野で当業者に発明の範ちゅうを完全に報せるために提供されるものであり、本発明は請求項及び発明の詳細な説明によってのみ定義される。図面において、層及び領域のサイズ及び相対的なサイズは、説明の明瞭性のために誇張して表現している場合がある。

素子（ｅｌｅｍｅｎｔｓ）または層が他の素子または層の”上（ｏｎ）”にあるということは、他の素子または層の真上だけでなく、中間に他の層または他の素子を介在した場合も含む。一方、素子が”真上（ｄｉｒｅｃｔｌｙ ｏｎ）”にあるということは、中間に他の素子または層を介在していないということを示す。明細書全体として同一の参照符号は、同一の構成要素を示す。”及び/または”は言及されたアイテムの１つ以上のあらゆる組合を含む。

空間的に相対的な用語である”下（ｂｅｌｏｗ）”、”下（ｂｅｎｅａｔｈ）”、”下部（ｌｏｗｅｒ）”、”上（ａｂｏｖｅ）”、”上部（ｕｐｐｅｒ）”などは図面に示されているように１つの素子または構成要素と他の素子または構成要素との相関関係を容易に記述するために使われうる。空間的に相対的な用語は、図面に示されている方向に加えて使用時または動作時に素子の相異なる方向を含む用語と理解されねばならない。

本明細書で記述する実施形態は、本発明の理想的な概略図である平面図及び断面図を参考にして説明される。したがって、製造技術及び／または許容誤差などにより例示図の形態が変形されうる。したがって、本発明の実施形態は、示された特定形態に制限されるものではなく、製造工程によって生成される形態の変化も含む。したがって、図面において例示された領域は、概略的な属性を有し、図面において例示された領域の形状は、素子領域の特定形態を例示するためのものであり、発明の範ちゅうを制限するためのものではない。

以下、添付された図面を参照して本発明の第１実施形態による液晶表示装置について詳細に説明する。
図１は、本発明の第１実施形態による液晶表示装置の画素アレイを概略的に示す図面であり、図２は、図１の液晶表示装置の一画素についての等価回路図である。
本発明の第１実施形態による液晶表示装置は、液晶パネルアセンブリ（ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｐａｎｅｌ ａｓｓｅｍｂｌｙ）と、これに接続されたゲート駆動部及びデータ駆動部と、データ駆動部に接続された階調電圧生成部と、これらを制御する信号制御部とを備える。

液晶パネルアセンブリは、複数の表示信号線と、これに接続されており、ほぼ行列状に配列された複数の画素（ＰＸ）とを含む。ここで、液晶パネルアセンブリは、互いに対向する下部表示板と上部表示板、そしてこれらの間に介在された液晶層を備える。
図１及び図２に示すように、表示信号線は、下部表示板に設けられており、ゲート信号を伝達する複数のゲート線Ｇとデータ信号を伝達するデータ線Ｄａ、Ｄｂを含む。ゲート線Ｇは、ほぼ行方向に延長されて互いにほぼ平行に形成されており、データ線Ｄａ、Ｄｂはほぼ列方向に延長されて互いにほぼ平行に形成されている。

各画素ＰＸは、一対の副画素ＰＸａ、ＰＸｂを含み、各副画素ＰＸａ、ＰＸｂは、該当データ線Ｄａ、Ｄｂ及び１つのゲート線Ｇに接続されているスイッチング素子Ｑａ、Ｑｂと、これに接続された液晶キャパシタＣｌｃａ、Ｃｌｃｂと、これに接続されたストレージキャパシタＣｓｔａ、Ｃｓｔｂを含む。すなわち、一対の副画素ＰＸａ、ＰＸｂには、２つのデータ線Ｄａ、Ｄｂと１つのゲート線Ｇが割り当てられる。ストレージキャパシタＣｓｔａ、Ｃｓｔｂは必要によって省略しうる。

各副画素ＰＸａ、ＰＸｂのスイッチング素子Ｑａ、Ｑｂは、下部表示板に設けられている薄膜トランジスタからなり、ゲート信号が印加されるゲート線Ｇに接続されている制御端子（以下、ゲート電極）、データ線Ｄａ、Ｄｂに接続されている入力端子（以下、ソース電極）、そして液晶キャパシタＣｌｃａ、Ｃｌｃｂ及びストレージキャパシタＣｓｔａ、Ｃｓｔｂに接続されている出力端子（以下、ドレイン電極）を有する三端子素子である。

液晶キャパシタＣｌｃａ、Ｃｌｃｂは、下部表示板の副画素電極と上部表示板の共通電極とを二端子とし、副画素電極と共通電極との間の液晶層は誘電体として機能を行う。各副画素電極Ｐａ、Ｐｂは、各スイッチング素子Ｑａ、Ｑｂに接続され、共通電極は上部表示板の全面に形成されており、共通電圧Ｖｃｏｍを印加される。ここで、共通電極が下部表示板に設けられる場合もあり、この際、副画素電極と共通電極のうち、少なくとも１つが線状または棒状に形成することができる。

液晶キャパシタＣｌｃａ、Ｃｌｃｂの補助的な役割を果たすストレージキャパシタＣｓｔａ、Ｃｓｔｂは、下部表示板に設けられたストレージ配線と副画素電極が絶縁体を挟んで重畳されてなり、ストレージ配線には共通電圧Ｖｃｏｍなどの所定電圧が印加される。ここで、ストレージキャパシタＣｓｔａ、Ｃｓｔｂは、副画素電極が絶縁体を介して直上の前段ゲート線と重畳されて形成され得る。

一方、色表示を具現するためには、各画素が原色（ｐｒｉｍａｒｙ ｃｏｌｏｒ）のうちの１つを固有に表示するか（空間分割）、各画素が時間によって交互に三原色を表示するようにし（時間分割）、これら三原色の空間的、時間的和で所望の色相を認識させる。原色の例としては、赤色、緑色及び青色を挙げられる。空間分割の一例として各画素が上部表示板の領域に原色のうち、１つを示すカラーフィルタを備るように構成できる。また、カラーフィルタは、下部表示板の副画素電極の上下に形成しても良い。

ゲート駆動部は、ゲート線Ｇに接続されて外部からのゲートオン電圧Ｖｏｎとゲートオフ電圧Ｖｏｆｆとの組合わせからなるゲート信号をゲート線Ｇに印加する。
階調電圧生成部は、画素の透過率と関連した２つの階調電圧集合（または基準階調電圧集合）を生成し、データ駆動部に提供しうる。すなわち、２つの階調電圧集合は、１つの画素をなす１対の副画素に独立して提供しうる。但し、本発明はこれに限定されず、２つの階調電圧集合の代わりに１つの階調電圧集合のみを生成することもできる。

データ駆動部は、一対のデータ線Ｄａ、Ｄｂに各々接続されている。データ駆動部は、データ線Ｄａを通じて１つの画素を構成する１対の副画素のうち、いずれか１つの副画素にデータ電圧を伝達し、データ線Ｄｂを通じて１つの画素を構成する１対の副画素のうち、他の１つの副画素に別途のデータ電圧を伝達する。
このようなゲート駆動部またはデータ駆動部は、複数の駆動集積回路チップ状に液晶パネルアセンブリ上に直接装着されるか、可撓性印刷回路フィルム（ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｆｉｌｍ）上に装着されてテープキャリアパッケージの形で液晶パネルアセンブリに付着することもできる。これとは異なって、ゲート駆動部またはデータ駆動部は、表示信号線Ｇ、Ｄａ、Ｄｂと薄膜トランジスタスイッチング素子Ｑａ、Ｑｂと共に液晶パネルアセンブリに集積（ｉｎｔｅｇｒａｔｉｏｎ）することもできる。

信号制御部は、ゲート駆動部及びデータ駆動部などの動作を制御する。
さらに図１に示すように、１つの画素は、２つのスイッチング素子と、各スイッチング素子に接続された副画素電極Ｐａ、Ｐｂを含む。ここで、第１副画素電極Ｐａに相対的に高いデータ電圧が印加され、第２副画素電極Ｐｂに相対的に低いデータ電圧が印加される場合を仮定する。以下、データ電圧の高低は、共通電圧とデータ電圧との差の高低を意味する。また、第１データ線Ｄａを通じて第１副画素電極Ｐａにデータ電圧が印加される画素をＡ型画素といい、第２データ線Ｄｂを通じて第１副画素電極Ｐａにデータ電圧が印加される画素をＢ型画素という。

図１に示されたように、Ａ型画素とＢ型画素とを横方向及び縦方向に交互に配置することによって、液晶表示装置において縦縞または横縞が視認されることを防止しうる。
もし、あらゆる画素に対して第１データ線Ｄａを通じて第１副画素電極Ｐａにデータ電圧が印加される場合、すなわち、画素アレイがいずれもＡ型画素からなる場合、液晶表示装置がカラム反転（ｃｏｌｕｍｎ ｉｎｖｅｒｓｉｏｎ）により駆動すれば、フレーム当り１画素だけ水平方向に移動する検査パターンに対して水平方向に移動する縦縞が視認されうる。

また、もし１つの画素行（ｒｏｗ）に対しては、第１データ線Ｄａを通じて第１副画素電極Ｐａにデータ電圧が印加され、次の画素行をなす画素に対して第２データ線Ｄｂを通じて第１副画素電極Ｐａにデータ電圧が印加される場合、すなわち、Ａ型画素の行とＢ型画素の行とが交互に配される場合、前述した水平方向に移動する縦縞が視認されることを防止しうる。但し、第１副画素電極Ｐａはその両側に位置する第１及び第２データ線Ｄａ、Ｄｂとカップリングが発生するが、第１副画素電極Ｐａと第１及び第２データ線Ｄａ、ＤｂのカップリングキャパシタンスがＡ型画素及びＢ型画素によって異なるために横縞が視認されうる。

したがって、図１に示された本発明の第１実施形態による液晶表示装置のようにＡ型画素とＢ型画素とを横方向及び縦方向に交互に配置することによって、前述した水平方向に移動する縦縞または横縞を防止しうる。但し、このような構造の液晶表示装置が低い階調で動作する場合、相対的に高いデータ電圧が印加される第１副画素電極Ｐａによってのみ液晶が実質的に動作するために、Ａ型画素及びＢ型画素各々に対して第１副画素電極Ｐａと第１データ線Ｄａとのカップリングキャパシタンスと第１副画素電極Ｐａと第２データ線Ｄｂとのカップリングキャパシタンスの差を減らすことによって、クロストークによる表示品質の低下を改善しうる。

さらに、本発明の第１実施形態と同様に第１及び第２データ線Ｄａ、Ｄｂを第２副画素電極Ｐｂと重畳するように配置し、第２副画素電極Ｐｂが第１副画素電極Ｐａを取り囲むようにして、Ａ型画素とＢ型画素を横方向及び縦方向に交互に配置せずとも、縦線縞または横線縞が認識されることを防止しうる。すなわち、第１及び第２データ線Ｄａ、Ｄｂと第１副画素電極Ｐａのカップリングキャパシタンスを最小化することによって、表示特性が低下することを防止しうる。これについては、後述する。

以下、図３Ａ〜図５を参照して、本発明の第１実施形態による液晶表示装置を詳細に説明する。本実施形態による液晶表示装置は、薄膜トランジスタアレイ（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ ａｒｒａｙ）が形成された下部表示板、これと対向している上部表示板及びこれらの間に介在されている液晶層を含む。
まず、図３Ａ〜図３Ｃを参照して本発明の第１実施形態による液晶表示装置の下部表示板について詳細に説明する。ここで、図３Ａは、本発明の第１実施形態による図１のＡ型画素を含む下部表示板の配置図であり、図３Ｂは、図３Ａの下部表示板をIIIb−IIIb’線に沿って切った断面図であり、図３Ｃは、図３Ａの下部表示板をIIIc−IIIc’線に沿って切った断面図である。

透明なガラスからなる絶縁基板１０上に主に横方向に延長されており、ゲート信号を伝達するゲート線２２が形成されている。ゲート線２２は、１つの画素に対して１つずつ割り当てられている。そして、ゲート線２２には、突出した一対の第１及び第２ゲート電極２６ａ、２６ｂが形成されている。このようなゲート線２２と第１及び第２ゲート電極２６ａ、２６ｂとをゲート配線という。

また絶縁基板１０上には、画素領域を横切ってゲート線２２と実質的に平行であって横方向に延長されているストレージ線２８が形成されており、ストレージ線２８に接続されて幅広のストレージ電極２７が形成されている。ストレージ電極２７は、画素電極８２と重畳されて画素の電荷保存能力を向上させるストレージキャパシタを形成する。このようなストレージ電極２７及びストレージ線２８をストレージ配線という。本実施形態でストレージ配線２７、２８は、画素領域の中心と重畳して形成されているが、本発明はこれに限定されず、ストレージ配線２７、２８の形状及び配置はいろいろな形で変形されうる。さらに、画素電極８２とゲート線２２との重畳によって発生するストレージキャパシタンスが十分である場合、ストレージ配線２７、２８を形成しないことも可能である。

ゲート配線２２、２６ａ、２６ｂとストレージ配線２７、２８は、アルミニウム（Ａｌ）とアルミニウム合金などアルミニウム系の金属、銀（Ａｇ）と銀合金など銀系の金属、銅（Ｃｕ）と銅合金など銅系の金属、モリブデン（Ｍｏ）とモリブデン合金などモリブデン系の金属、クロム（Ｃｒ）、チタン（Ｔｉ）、タンタル（Ｔａ）などから形成される。また、ゲート配線２２、２６ａ、２６ｂとストレージ配線２７、２８は、物理的性質が他の２つの導電膜（図示せず）を含む多重膜構造を有する構成とすることができる。このうち、１つの導電膜は、ゲート配線２２、２６ａ、２６ｂとストレージ配線２７、２８の信号遅延や電圧降下を減らすように低い比抵抗の金属、例えば、アルミニウム系金属、銀系金属、銅系の金属からなる。これとは異なって、他の導電膜は、他の物質、特にＩＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）及びＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）との接触特性に優れた物質、例えば、モリブデン系金属、クロム、チタン、タンタルからなる。このような組合わせの望ましい例としては、クロム下部膜とアルミニウム上部膜及びアルミニウム下部膜とモリブデン上部膜を挙げることができる。但し、本発明はこれに限定されず、ゲート配線２２、２６ａ、２６ｂとストレージ配線２７、２８は、多様な金属と導電体で構成することができる。

ゲート線２２及びストレージ配線２７、２８上には、窒化ケイ素（ＳｉＮｘ）からなるゲート絶縁膜３０が形成されている。
ゲート絶縁膜３０上には、水素化非晶質ケイ素または多結晶ケイ素からなる一対の半導体層４０ａ、４０ｂが形成されている。半導体層４０ａ、４０ｂは、島形、線形など多様な形状を有することができ、例えば、本実施形態のように島形で形成されうる。

各半導体層４０ａ、４０ｂの上部には、シリサイドまたはｎ型不純物が高濃度でドーピングされているｎ＋水素化非晶質ケイ素などの物質からなるオーミックコンタクト層５５ａ、５６ａが形成されている。オーミックコンタクト層５５ａ、５６ａは、対（ｐａｉｒ）をなして半導体層４０ａ、４０ｂ上に位置する。
オーミックコンタクト層５５ａ、５６ａ及びゲート絶縁膜３０上には、一対の第１及び第２データ線６２ａ、６２ｂと、第１及び第２データ線６２ａ、６２ｂに各々対応する１対の第１及び第２ドレイン電極６６ａ、６６ｂが形成されている。

第１及び第２データ線６２ａ、６２ｂは、主に縦方向に延長されてゲート線２２及びストレージ線２８と交差してデータ電圧を伝達する。第１及び第２データ線６２ａ、６２ｂには、第１及び第２ドレイン電極６６ａ、６６ｂに向かって各々延長された第１及び第２ソース電極６５ａ、６５ｂが形成されている。図３Ａに示されたように、１つの画素が一対の副画素に分割され、第１データ線６２ａは、１つの副画素にデータ信号を伝達し、第２データ線６２ｂは他の副画素に別途のデータ信号を伝達する。

このような第１及び第２データ線６２ａ、６２ｂと、第１及び第２ソース電極６５ａ、６５ｂと、第１及び第２ドレイン電極６６ａ、６６ｂをデータ配線という。
データ配線６２ａ、６２ｂ、６５ａ、６５ｂ、６６ａ、６６ｂは、クロム、モリブデン系の金属、タンタル及びチタンなど耐火性金属で構成することが望ましく、耐火性金属などの下部膜（図示せず）とその上に位置した低抵抗物質上部膜（図示せず）からなる多層膜構造に構成することができる。多層膜構造の例としては、前述したクロム下部膜とアルミニウム上部膜またはアルミニウム下部膜とモリブデン上部膜の二重膜以外にも、モリブデン膜−アルミニウム膜−モリブデン膜の三重膜を挙げることができる。

第１及び第２ソース電極６５ａ、６５ｂは、各々半導体層４０ａ、４０ｂと少なくとも一部が重畳され、第１及び第２ドレイン電極６６ａ、６６ｂは、各々ゲート電極２６ａ、２６ｂを中心に第１及び第２ソース電極６５ａ、６５ｂと対向して半導体層４０ａ、４０ｂと少なくとも一部が重畳される。ここで、前述したオーミックコンタクト層５５ａ、５６ａは、半導体層４０ａ、４０ｂと第１及び第２ソース電極６５ａ、６５ｂとの間、または半導体層４０ａ、４０ｂと第１及び第２ドレイン電極６６ａ、６６ｂとの間に存在し、接触抵抗を下げる役割を果たす。

データ配線６２ａ、６２ｂ、６５ａ、６５ｂ、６６ａ、６６ｂと露出された半導体層４０ａ、４０ｂ上には、保護膜７０が形成されている。保護膜７０は、窒化ケイ素または酸化ケイ素からなる無機物、平坦化特性に優れ、かつ感光性（ｐｈｏｔｏｓｅｎｓｉｔｉｖｉｔｙ）を有する有機物またはプラズマ化学気相蒸着（ｐｌａｓｍａ ｅｎｈａｎｃｅｄ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ：ＰＥＣＶＤ）で形成されるａ−Ｓｉ：Ｃ：Ｏ、ａ−Ｓｉ：Ｏ：Ｆなどのオイル低誘電率絶縁物質からなる。また、保護膜７０は、有機膜の優秀な特性を生かしつつも、露出された半導体層４０ａ、４０ｂ部分を保護するために下部無機膜と上部有機膜との二重膜構造に構成することができる。さらに、保護膜７０としては、赤色、緑色または青色のカラーフィルタ層を使用することができる。

保護膜７０上に形成された画素電極８２は、互いに分離された第１及び第２副画素電極８２ａ、８２ｂからなる。ここで、第１及び第２副画素電極８２ａ、８２ｂは、ＩＴＯまたはＩＺＯなどの透明導電体またはアルミニウムなどの反射性導電体で形成することができる。
第１及び第２副画素電極８２ａ、８２ｂは、各々第１及び第２コンタクトホール７６ａ、７６ｂを介して第１及び第２ドレイン電極６６ａ、６６ｂと電気的に接続されて第１及び第２ドレイン電極６６ａ、６６ｂから相異なるデータ電圧を印加される。

データ電圧が印加された第１及び第２副画素電極８２ａ、８２ｂは、上部表示板の共通電極と共に電場を生成することによって、第１及び第２副画素電極８２ａ、８２ｂと共通電極間の液晶分子の配列を決定する。
また、前述したように図２及び図３Ａを参照すれば、各副画素電極８２ａ、８２ｂと共通電極は、液晶キャパシタＣｌｃａ、Ｃｌｃｂをなして薄膜トランジスタＱａ、Ｑｂがターンオフした後にも、印加された電圧を維持する。電圧維持能力を強化するために液晶キャパシタＣｌｃａ、Ｃｌｃｂと並列に接続されたストレージキャパシタＣｓｔａ、Ｃｓｔｂは、第１及び第２副画素電極８２ａ、８２ｂまたはこれに接続されている第１及び第２ドレイン電極６６ａ、６６ｂに対してストレージ配線２７、２８を重畳させて作ることができる。

再び図３Ａないし図３Ｃを参照すれば、１つの画素電極８２は、所定の間隙８３を挟んで互いに噛み合っており、電気的に分離された第１及び第２副画素電極８２ａ、８２ｂからなる。第１副画素電極８２ａは、ほぼ横になったＶ字形状であり、第２副画素電極８２ｂは、画素内で第１副画素電極８２ａ以外の領域に形成されている。具体的に、第２副画素電極８２ｂは、第１副画素電極８２ａを取り囲むように形成されている。

このような間隙８３は、ゲート線２２と約４５°または−４５°をなす斜線部と、斜線部間を接続し、第１及び第２データ線６２ａ、６２ｂに沿って配列された縦部を含む。
図示していないが、第１副画素電極８２ａ及び第２副画素電極８２ｂには、ゲート線２２と約４５°または−４５°をなすドメイン分割手段（図示せず）、例えば、切開部（ｃｕｔ ｏｕｔ）または突出部（ｐｒｏｔｒｕｓｉｏｎ）を形成することができる。画素電極８２の表示領域は、液晶層に含まれた液晶分子の主方向子が電界印加時に配列される方向によって複数のドメインに分割される。間隙８３及びドメイン分割手段は、画素電極８２を多くのドメインに分割する役割を果たす。ここで、ドメインとは、画素電極８２と共通電極（図４の図面符号９０参照）との間に形成された電界により液晶分子の方向子が特定方向に集中して傾斜する液晶分子からなる領域を意味する。

前述したように第１副画素電極８２ａは全体的にＶ字形状であり、第２副画素電極８２ｂは、第１副画素電極８２ａを取り囲むように形成されている。具体的に、第２副画素電極８２ｂは、間隙８３の斜線部と隣接して全体的にゲート線２２と約４５°または−４５°をなして液晶分子の動きを制御するメイン領域と、間隙８３の縦部と隣接して第１及び第２データ線６２ａ、６２ｂに沿って配列されてメイン領域を接続するブリッジ領域からなる。

図３Ａ及び図３Ｃに示すように、第１及び第２データ線６２ａ、６２ｂは、第２副画素電極８２ｂと少なくとも一部が重畳して形成される。望ましくは、第１及び第２データ線６２ａ、６２ｂは、幅方向に第２副画素電極８２ｂと完全に重畳して形成される。具体的に、第１及び第２データ線６２ａ、６２ｂは、第２副画素電極８２ｂのブリッジ領域と重畳される。

このような第１及び第２副画素電極８２ａ、８２ｂ、及び保護膜７０上には、液晶層を配向する配向膜（図示せず）を塗布することができる。
次いで、図４及び図５を参照して、上部表示板及び液晶表示装置について説明する。ここで、図４は、図３Ａの下部表示板と結合する上部表示板の配置図であり、図５は、図３Ａの下部表示板と図４の上部表示板とを含む液晶表示装置の配置図である。

透明なガラスからなる絶縁基板（図示せず）上に光漏れを防止し、画素領域を定義するブラックマトリックス９４が形成されている。ブラックマトリックス９４は、ゲート線２２と第１及び第２データ線６２ａ、６２ｂに対応する部分と薄膜トランジスタに対応する部分とに形成することができる。また、ブラックマトリックス９４は、第１及び第２副画素電極８２ａ、８２ｂと薄膜トランジスタ付近での光漏れを遮断するために多様な形状に形成することができる。ブラックマトリックス９４は、クロム、クロム酸化物などの金属（金属酸化物）、または有機ブラックレジストなどで形成することができる。

そして、ブラックマトリックス９４間の画素領域には、赤色、緑色、青色のカラーフィルタ（図示せず）が順に配列することができる。
このようなカラーフィルタ上には、これらの段差を平坦化するためのオーバコート層（図示せず）を形成することができる。
オーバコート層上には、ＩＴＯまたはＩＺＯなどの透明な導電物質でなる共通電極９０が形成されている。共通電極９０は、第１及び第２副画素電極８２ａ、８２ｂと対向し、ゲート線２２に対して約４５°または−４５°をなすドメイン分割手段９２、例えば、切開部または突出部を設けることができる。

共通電極９０上には、液晶分子を配向する配向膜（図示せず）を塗布することができる。
このような構造の下部表示板と上部表示板とを整列して結合し、その間に液晶物質を注入して垂直配向すれば、本発明の第１実施形態による液晶表示装置の基本構造を構成することができる。

液晶層に含まれている液晶分子は、画素電極８２と共通電極９０との間に電界が印加されていない状態で、その方向子が下部表示板と上部表示板に対して垂直に配向されており、負の誘電率異方性を有する。
液晶表示装置は、このような基本構造に偏光板、バックライトなどの要素を配置してなされる。この際、偏光板は、基本構造の両側に各々１つずつ配され、その透過軸は、ゲート線２２に対して、１つは平行であり、残りの１つは、それに垂直に配置する。

下部表示板と上部表示板との間に電界を印加すれば、ほとんどの領域では、両表示板に垂直な電界が形成されるが、画素電極８２の間隙８３及び共通電極９０のドメイン分割手段９２近くでは、水平電界が形成される。このような水平電界は、各ドメインの液晶分子の配向を助ける役割を果たす。
本実施形態の液晶分子は、負の誘電率異方性を有するので、液晶分子に電界が印加される場合、各ドメイン内の液晶分子は、ドメインを区画する間隙８３またはドメイン分割手段９２に対して垂直な方向に傾く。したがって、間隙８３またはドメイン分割手段９２を中心に両側で液晶分子の傾斜方向が逆となり、間隙８３の斜線部またはドメイン分割手段９２の斜線部が画素の中心に対して対称的に形成されているので、液晶分子は、ゲート線２２と実質的に４５°または−４５°をなして４方向に傾く。このように４方向に傾く液晶分子により光学的特性が互いに補償されて視野角が広くなる。

以下、図３Ａ〜図５を参照して本発明の第１実施形態による液晶表示装置の作用について具体的に説明する。
第１データ線６２ａと接続された第１副画素電極８２ａに相対的に高いデータ電圧を印加し、第２データ線６２ｂと接続された第２副画素電極８２ｂに相対的に低いデータ電圧を印加することによって、液晶表示装置の側面視認性を向上することができる。

特に低い階調（ｌｏｗ ｇｒａｙ ｌｅｖｅｌ）で液晶表示装置が動作する場合、相対的に高いデータ電圧が印加される第１副画素電極８２ａによってのみ液晶が実質的に動作し、第２副画素電極８２ｂには、電圧が印加されない。この場合、第２副画素電極８２ｂには、上部表示板の共通電極９０と実質的に同じ電圧が印加されるために、第２副画素電極８２ｂ上に配された液晶分子は、その方向子が下部表示板に対して垂直に配向される。したがって、バックライトから放出された光は、第２副画素電極８２ｂを通過できずに遮蔽される。

高い階調（ｈｉｇｈ ｇｒａｙ ｌｅｖｅｌ）で液晶表示装置が動作する場合、液晶表示装置の全体的な輝度が高いために、光漏れ現象があまり問題にはならない。したがって、低い階調で液晶表示装置が動作する時、光漏れ現象を防止することが重要である。一般的に、第１及び第２データ線６２ａ、６２ｂの周辺で光漏れ現象が発生する。しかし、本発明の第１実施形態のように第２副画素電極８２ｂを第１及び第２データ線６２ａ、６２ｂと重畳させて配置し、低い階調で液晶表示装置を動作させる場合、第２副画素電極８２ｂによって、これを通過する光が遮蔽されるので、第１及び第２データ線６２ａ、６２ｂの周辺で発生する光漏れ現象を防止することができる。また、上部表示板のブラックマトリックス９４の面積を広げずに第１副画素電極８２ａを取り囲んでいる第２副画素電極８２ｂを用いて光漏れ現象を防止するために、液晶表示装置の開口率を高めることができる。

相対的に高い電圧が印加される第１副画素電極８２ａは、第１及び第２データ線６２ａ、６２ｂとの各カップリングキャパシタンスが一致していない場合、液晶表示装置の表示特性が低下しうる。したがって、第１副画素電極８２ａを第１及び第２データ線６２ａ、６２ｂと重畳しないように配置して、第１副画素電極８２ａと第１及び第２データ線６２ａ、６２ｂとのカップリングキャパシタンス自体を減らすことによって、このようなカップリングキャパシタンスが、液晶表示装置の表示特性に影響を与えることを防止しうる。

以下、図６を参照して本発明の第１実施形態による液晶表示装置の下部表示板について詳細に説明する。ここで、図６は、本発明の第１実施形態による図１のＢ型画素を含む下部表示板の配置図である。説明の便宜上、前述した実施形態の図面（図３Ａ〜図５）に示された各部材と同一機能を有する部材は、同一符号で表し、その説明は省略し、以下その差異を中心に説明する。

図６に示されたように、第１ドレイン電極６６ａは、第１コンタクトホール７６ａを介して第２副画素電極８２ｂと接続し、第２ドレイン電極６６ｂは、第２コンタクトホール７６ｂを介して第１副画素電極８２ａと接続する。第２データ線６２ｂと接続された第１副画素電極８２ａに相対的に高いデータ電圧を印加し、第１データ線６２ａと接続された第２副画素電極８２ｂに相対的に低いデータ電圧を印加することによって、液晶表示装置の側面視認性を向上することができる。

このような構造の液晶表示装置の場合、前述した実施形態と同様に第１及び第２データ線６２ａ、６２ｂの周辺で発生する光漏れ現象を防止し、液晶表示装置の開口率を高めることができる。また、第１副画素電極８２ａと第１及び第２データ線６２ａ、６２ｂとのカップリングキャパシタンスを減らすことによって、液晶表示装置の表示特性が低下することを防止することができる。

以下、図７Ａ及び図７Ｂを参照して本発明の第２実施形態による液晶表示装置の下部表示板について詳細に説明する。ここで、図７Ａは、本発明の第２実施形態による図１のＡ型画素を含む下部表示板の配置図であり、図７Ｂは、図７Ａの下部表示板をVIIb−VIIb’線に沿って切った断面図である。説明の便宜上、前述した実施形態の図面（図１〜図６）に示す各部材と同一機能を有する部材は、同一符号で表し、その説明は省略し、以下その差異を中心に説明する。

図７Ａ及び図７Ｂに示されたように、第１副画素電極８２ａと第１及び第２データ線６２ａ、６２ｂとのカップリングキャパシタンスをさらに減らすためにストレージ線２８に接続され、第１及び第２データ線６２ａ、６２ｂと実質的に平行に縦方向に延長されている第１及び第２追加ストレージ電極２９ａ、２９ｂが形成されている。
第１及び第２追加ストレージ電極２９ａ、２９ｂは、第１副画素電極８２ａと第２副画素電極８２ｂとを分離する間隙８３と一部重畳して形成することができる。ここで、間隙８３は、ゲート線２２と約４５°または−４５°をなす斜線部と、斜線部の間を接続し、第１及び第２データ線６２ａ、６２ｂに沿って配列された縦部とを備える。したがって、第１及び第２追加ストレージ電極２９ａ、２９ｂは、第１及び第２データ線６２ａ、６２ｂと隣接した間隙８３の縦部と一部重畳して形成することが望ましい。

このような第１及び第２追加ストレージ電極２９ａ、２９ｂと第１副画素電極８２ａは、ストレージキャパシタを形成することによって、第１副画素電極８２ａが第１及び第２データ線６２ａ、６２ｂとカップリングされることを防止できる。
さらに、図７Ｂに示されたように、第１及び第２追加ストレージ電極２９ａ、２９ｂの少なくとも一部を第１副画素電極８２ａと重畳させる場合、第１副画素電極８２ａと第１及び第２データ線６２ａ、６２ｂとのカップリングキャパシタンスをさらに減らすことができる。第１及び第２追加ストレージ電極２９ａ、２９ｂと第１副画素電極８２ａとが重畳された幅Ｌは、例えば、約１−３μｍとすることができる。

以下、図８を参照して本発明の第２実施形態による液晶表示装置の下部表示板について詳細に説明する。ここで、図８は、本発明の第２実施形態による図１のＢ型画素を含む下部表示板の配置図である。説明の便宜上、前述した実施形態の図面（図７Ａ〜図７Ｂ）に示す各部材と同一機能を有する部材は同一符号で表し、その説明は省略し、以下その差異を中心に説明する。

図８に示すように、第１ドレイン電極６６ａは、第１コンタクトホール７６ａを介して第２副画素電極８２ｂと接続し、第２ドレイン電極６６ｂは、第２コンタクトホール７６ｂを介して第１副画素電極８２ａと接続する。第２データ線６２ｂと接続された第１副画素電極８２ａに相対的に高いデータ電圧を印加し、第１データ線６２ａと接続された第２副画素電極８２ｂに相対的に低いデータ電圧を印加することによって、液晶表示装置の側面視認性を向上することができる。

このような構造の液晶表示装置の場合、前述した実施形態と同様に第１及び第２データ線６２ａ、６２ｂの周辺で発生する光漏れ現象を防止し、液晶表示装置の開口率を高めることができる。また、第１副画素電極８２ａと第１及び第２データ線６２ａ、６２ｂとのカップリングキャパシタンスをさらに効率よく減らすことによって、液晶表示装置の表示特性が低下することを防止できる。

以下、図１、図９Ａ及び図９Ｂを参照して本発明の実施形態による液晶表示装置において副画素電極とデータ線とのカップリングキャパシタンスについて説明する。液晶表示装置で動映像再生時に発生する残像及びブラーリング（ｂｌｕｒｒｉｎｇ）現象を改善するために入力映像信号の周波数を高めて液晶分子の応答速度を速くすることが望ましい。例えば、１２０Ｈｚ以上の高周波数で動作する液晶表示装置の場合、液晶分子の応答速度を考慮してドット反転（ｄｏｔ ｉｎｖｅｒｓｉｏｎ）よりはカラム反転（ｃｏｌｕｍｎ ｉｎｖｅｒｓｉｏｎ）で駆動することが望ましい。以下、カラム反転で駆動される液晶表示装置を例として、副画素電極とデータ線とのカップリングキャパシタンスについて詳細に説明する。カラム反転駆動による液晶表示装置において、最初のフレームにおいて、第１データ線Ｄａには正極性データ電圧を印加し、第２データ線Ｄｂには負極性データ電圧を印加する（ここで、正極性及び負極性は共通電圧に対するデータ電圧の極性をいう）。次いで、２番目のフレームでは、第１データ線Ｄａには、負極性データ電圧を印加し、第２データ線Ｄｂには、正極性データ電圧を印加する。

まず、図１及び図９Ａを参照して相対的に高いデータ電圧が印加される第１副画素電極Ｐａとデータ線Ｄａ、Ｄｂとのカップリングキャパシタンスについて説明する。図９Ａは、階調を変化させることによって、図１のＡ型画素の第１副画素電極ＰａとＢ型画素の第１副画素電極Ｐａとの間の輝度差を示すグラフである。ここで、Ａ型及びＢ型画素の第１副画素電極Ｐａは、第２データ線Ｄｂより第１データ線Ｄａに対して相対的に隣接した領域が広いために、第１副画素電極Ｐａと第１データ線Ｄａとのカップリングキャパシタンスが液晶表示装置の輝度変化に主な役割を果たす。また、第１副画素電極Ｐａは、高い階調では常に輝度が高いために低い階調で輝度差の変化が現れる。

Ａ型画素の場合、最初のフレームで第１副画素電極Ｐａには、第１データ線Ｄａを通じて正極性データ電圧が印加される。２番目のフレームの間に第１データ線Ｄａには、負極性データ電圧が提供される。したがって、２番目のフレームで第１副画素電極Ｐａにデータ電圧が印加される前に、第１副画素電極Ｐａは、第１データ線Ｄａとカップリングされて、最初のフレームの間に第１副画素電極Ｐａに保存されたデータ電圧の大きさが小さくなる。したがって、第１副画素電極Ｐａの輝度が減少する。

Ｂ型画素の場合、最初のフレームで第１副画素電極Ｐａには、第２データ線Ｄｂを通じて負極性データ電圧が印加される。２番目のフレームの間に第１データ線Ｄａには、負極性データ電圧が提供される。したがって、２番目のフレームで第１副画素電極Ｐａにデータ電圧が印加される前に、第１副画素電極Ｐａは、第１データ線Ｄａとカップリングされて最初のフレームの間に第１副画素電極Ｐａに保存されたデータ電圧の大きさがさらに大きくなる。したがって、第１副画素電極Ｐａの輝度が増加する。

図９Ａの輝度差データは、最初及び２番目のフレームに対するＡ型画素の第１副画素電極Ｐａの輝度ＲＭＳ（ｒｏｏｔ−ｍｅａｎ−ｓｑｕａｒｅ）値で最初及び２番目のフレームに対するＢ型画素の第１副画素電極Ｐａの輝度ＲＭＳ値の差を表す。図９Ａに示すように、低い階調でＡ型及びＢ型画素の第１副画素電極Ｐａに対する輝度差が存在するが、輝度差が約１．５％以下に微小であることが分かる。これは第１副画素電極Ｐａと第１及び第２データ線Ｄａ、Ｄｂとのカップリングキャパシタンスが顕著に減ったことを示す。

次いで、図１及び図９Ｂを参照して相対的に低いデータ電圧が印加される第２副画素電極Ｐｂとデータ線Ｄａ、Ｄｂとのカップリングキャパシタンスについて説明する。ここで、図９Ｂは階調を変化させることによって、図１のＡ型画素の第２副画素電極ＰｂとＢ型画素の第２副画素電極Ｐｂとの間の輝度差を示すグラフである。ここで、Ａ型及びＢ型画素の第２副画素電極Ｐｂは、第２データ線Ｄｂより第１データ線Ｄａに対して相対的に重畳した面積が広いために、第２副画素電極Ｐｂと第１データ線Ｄａとのカップリングキャパシタンスが液晶表示装置の輝度変化に主な役割を果たす。また、第２副画素電極Ｐｂは、低い階調では、動作せず、高い階調で動作するので、高い階調で輝度差の変化が現れる。

Ａ型画素の場合、最初のフレームで第２副画素電極Ｐｂには、第２データ線Ｄｂを通じて負極性データ電圧が印加される。２番目のフレームの間に第１データ線Ｄａには、負極性データ電圧が提供される。したがって、２番目フレームで第２副画素電極Ｐｂにデータ電圧が印加される前に、第２副画素電極Ｐｂは、第１データ線Ｄａとカップリングされて最初フレームの間に第２副画素電極Ｐｂに保存されたデータ電圧の大きさが大きくなる。したがって、第２副画素電極Ｐｂの輝度が増加する。

Ｂ型画素の場合、最初のフレームで第２副画素電極Ｐｂには、第１データ線Ｄａを通じて正極性データ電圧が印加される。２番目のフレームの間に第１データ線Ｄａには、負極性データ電圧が提供される。したがって、２番目のフレームで第２副画素電極Ｐｂにデータ電圧が印加される前に、第２副画素電極Ｐｂは第１データ線Ｄａとカップリングされて、最初のフレームの間に第２副画素電極Ｐｂに保存されたデータ電圧の大きさが小さくなる。したがって、第２副画素電極Ｐｂの輝度が減少する。

図９Ｂの輝度差データは、最初及び２番目のフレームに対するＡ型画素の第２副画素電極Ｐｂの輝度ＲＭＳ（ｒｏｏｔ−ｍｅａｎ−ｓｑｕａｒｅ）値で最初及び２番目のフレームに対するＢ型画素の第２副画素電極Ｐｂの輝度ＲＭＳ値の差を表す。図９Ｂに示すように、高い階調でＡ型及びＢ型画素の第２副画素電極Ｐｂに対する輝度差が存在するが、輝度差が約２．５％以下で微小であることが分かる。これは第２副画素電極Ｐｂが第１及び第２データ線Ｄａ、Ｄｂと重畳していても、第２副画素電極Ｐｂと第１及び第２データ線Ｄａ、Ｄｂのカップリングキャパシタンスの差が微小であることを示す。

以下、図１０〜図１１Ｃを参照して本発明の第３実施形態による液晶表示装置について詳細に説明する。説明の便宜上、前記第１実施形態の図面（図１〜図６）に示す各部材と同一機能を有する部材は、同一符号で表し、その説明は省略し、以下その差異を中心に説明する。
まず、図１０には、表示信号線と画素の等価回路を示している。ここで、１０は、本発明の第３実施形態による液晶表示装置の一画素についての等価回路図である。

図１０に示すように、表示信号線は、ゲート線Ｇ_Ｌ、データ線Ｄ_Ｌ及びゲート線Ｇ_Ｌとほぼ平行に延長された第１及び第２ストレージ線 ＳＬ_１、ＳＬ_２などを含む。
また、各画素ＰＸは、一対の副画素、例えば、第１及び第２副画素Ｐ_Ｈ、Ｐ_Ｌを含む。ここで、各副画素Ｐ_Ｈ、Ｐ_Ｌは、ゲート線Ｇ_Ｌ及びデータ線Ｄ_Ｌに接続されているスイッチング素子Ｑ１、Ｑ２と、これに接続された液晶キャパシタＣｌｃａ、Ｃｌｃｂと、スイッチング素子Ｑ１、Ｑ２及びストレージ線ＳＬ_１、ＳＬ_２に接続されたストレージキャパシタＣｓｔａ、Ｃｓｔｂを含む。

具体的に第１副画素Ｐ_Ｈは、ゲート線Ｇ_Ｌ及びデータ線Ｄ_Ｌに接続された第１スイッチング素子Ｑ１と、これに接続された第１液晶キャパシタＣｌｃａと、第１スイッチング素子Ｑ１及び第１ストレージ線ＳＬ_１に接続された第１ストレージキャパシタＣｓｔａを含む。また、第２副画素ＰＬは、ゲート線Ｇ_Ｌ及びデータ線Ｄ_Ｌに接続された第２スイッチング素子Ｑ２と、これに接続された第２液晶キャパシタＣｌｃｂと、第２スイッチング素子Ｑ２及び第２ストレージ線ＳＬ２に接続された第２ストレージキャパシタＣｓｔｂを含む
第１及び第２副画素Ｐ_Ｈ、Ｐ_Ｌの各第１及び第２スイッチング素子Ｑ１、Ｑ２は、１つのゲート線Ｇ_Ｌから分岐されており、薄膜トランジスタとして具現することができる。ここで、第１及び第２スイッチング素子Ｑ１、Ｑ２は、各々ゲート線Ｇ_Ｌに接続された制御端子（以下、ゲート電極）、データ線Ｄ_Ｌに接続された入力端子（以下、ソース電極）、そして第１及び第２液晶キャパシタＣｌｃａ、Ｃｌｃｂ及び第１及び第２ストレージキャパシタＣｓｔａ、Ｃｓｔｂに接続された出力端子（以下、ドレイン電極）を備える三端子素子とすることができる。

第１及び第２液晶キャパシタＣｌｃａ、Ｃｌｃｂは、各々下部表示板の第１及び第２副画素電極と上部表示板の共通電極とを二端子とし、第１及び第２副画素電極と共通電極との間の液晶層は誘電体としての機能を行う。第１及び第２副画素電極は、各第１及び第２スイッチング素子Ｑ１、Ｑ２に接続され、共通電極は上部表示板の全面に形成されており、共通電圧Ｖｃｏｍが印加される。

第１及び第２液晶キャパシタＣｌｃａ、Ｃｌｃｂの補助的な役割を行う第１及び第２ストレージキャパシタＣｓｔａ、Ｃｓｔｂは、下部表示板に設けられた第１及び第２ストレージ線ＳＬ_１、ＳＬ_２と第１及び第２副画素電極とが絶縁体を挟んで重畳することによる構成される。第１及び第２ストレージ線ＳＬ_１、ＳＬ_２には、各々第１及び第２ストレージ電圧を印加することができる。第１及び第２ストレージ電圧は、相異なる値を有することができ、例えば、互いに位相が反転した共通電圧Ｖｃｏｍとすることができる。

ここで、第１副画素Ｐ_Ｈの第１副画素電極と第２副画素Ｐ_Ｌの第２副画素電極には相異なるデータ電圧を形成することができる。
具体的に説明すれば、初期に同じデータ電圧をデータ線Ｄ_Ｌから第１及び第２スイッチング素子Ｑ１、Ｑ２を通じて第１副画素電極と第２副画素電極とに印加する。ここで、第１副画素電極は、第１ストレージ線ＳＬ_１とカップリングされているので、第１副画素電極に印加されたデータ電圧は、第１ストレージ線ＳＬ_１に印加された第１ストレージ電圧とカップリングされて、その値が変わる。同様に、第２副画素電極は、第２ストレージ線ＳＬ_２とカップリングされているので、第２副画素電極に印加されたデータ電圧は、第２ストレージ線ＳＬ_２に印加された第２ストレージ電圧とカップリングされてその値が変わる。前述したように第１及び第２ストレージ電圧が相異なる値を有する場合、結果的に、第１及び第２副画素電極に形成されたデータ電圧は相異なる値を有する。

例えば、第１副画素電極に形成されたデータ電圧は、第２副画素電極に形成されたデータ電圧より高い値を有しうる。この場合、第１副画素Ｐ_Ｈは、低い階調で動作し、第２副画素Ｐ_Ｌは、中間階調以上で動作することとなる。
以下、図１１Ａ〜図１１Ｃを参照して本発明の第３実施形態による液晶表示装置の下部表示板について詳細に説明する。ここで、図１１Ａは、本発明の第３実施形態による液晶表示装置の下部表示板の配置図であり、図１１Ｂは、図１１Ａの下部表示板をXIb−XIb’線に沿って切った断面図であり、図１１Ｃは、図１１Ａの下部表示板をXIc−XIc’線に沿って切った断面図である。

透明なガラスからなる絶縁基板１０上にゲート線１２２と、第１及び第２ストレージ線１２８ａ、１２８ｂとが形成されている。
ゲート線１２２は、第１方向、例えば、横方向に複数個延長されており、物理的・電気的に互いに分離されており、ゲート信号を伝達する。また、ゲート線１２２には、突起形態からなるゲート電極１２６が形成されている。このようなゲート線１２２及びゲート電極１２６をゲート配線という。

第１及び第２ストレージ線１２８ａ、１２８ｂは、ゲート線１２２と実質的に同じ方向に延長されており、第１及び第２ストレージ線１２８ａ、１２８ｂに比べて幅広のストレージ電極１２９ａ、１２９ｂが各々形成されている。ここで、第１及び第２ストレージ電極１２９ａ、１２９ｂは、後述する画素電極１８２と重畳して画素の電荷保存能力を向上させるストレージキャパシタを形成する。このような第１及び第２ストレージ線１２８ａ、１２８ｂと第１及び第２ストレージ電極１２９ａ、１２９ｂとをストレージ配線という。このような第１及び第２ストレージ線１２８ａ、１２８ｂ及び第１及び第２ストレージ電極１２９ａ、１２９ｂの形状及び配置は多様な形で変形することができる。ここで、第１ストレージ線１２８ａと第２ストレージ線１２８ｂには、外部から提供される第１及び第２ストレージ電圧、例えば、互いに反転した位相を有する共通電圧Ｖｃｏｍを印加することができる。

ゲート配線１２２、１２６とストレージ配線１２８ａ、１２８ｂ、１２９ａ、１２９ｂは、図３Ａで言及したゲート配線２２、２６ａ、２６ｂと実質的に同じ物質で形成されている。
ゲート配線１２２、１２６とストレージ配線１２８ａ、１２８ｂ、１２９ａ、１２９ｂの上部には、窒化ケイ素（ＳｉＮｘ）からなるゲート絶縁膜３０が形成されている。

ゲート絶縁膜３０の上部には、水素化非晶質ケイ素または多結晶ケイ素からなる半導体層１４０が形成されている。半導体層１４０は、島形、線形など多様な形状に構成することができ、例えば、本実施形態のように島形に形成することができる。
半導体層１４０の上部には、シリサイドまたはｎ型不純物が高濃度でドーピングされたｎ＋水素化非晶質ケイ素などの物質からなるオーミックコンタクト層１５５、１５６が各々形成されている。

オーミックコンタクト層１５５、１５６及びゲート絶縁膜３０上には、データ線１６２と、ソース電極１６５と、第１及び第２ドレイン電極１６６ａ、１６６ｂが形成されている。
データ線１６２は、第２方向、例えば、縦方向に延長されてゲート線１２２及びストレージ線１２８ａ、１２８ｂと交差してデータ電圧を伝達する。データ線１６２には、第１及び第２ドレイン電極１６６ａ、１６６ｂに向かって延長されたソース電極１６５が形成されている。図１１Ａに示されたように、データ線１６２からソース電極１６５に印加されたデータ電圧は、第１及び第２ドレイン電極１６６ａ、１６６ｂを通じて各々第１及び第２副画素電極１８２ａ、１８２ｂに伝達される。

このようなデータ線１６２と、ソース電極１６５と、第１及び第２ドレイン電極１６６ａ、１６６ｂをデータ配線という。データ配線１６２、１６５、１６６ａ、１６６ｂは、図３Ａの説明で言及したデータ配線６２ａ、６２ｂ、６５ａ、６５ｂ、６６ａ、６６ｂと実質的に同じ物質で形成されている。
データ線１６２からブランチ状に分岐したソース電極１６５は、半導体層１４０と一部が重畳し、第１及び第２ドレイン電極１６６ａ、１６６ｂは、ゲート電極１２６を中心にソース電極１６５と対向して半導体層１４０と少なくとも一部が重畳する。ここで、前述したオーミックコンタクト層１５５、１５６は、半導体層１４０とソース電極１６５との間、または半導体層１４０と第１及び第２ドレイン電極１６６ａ、１６６ｂとの間に存在して接触抵抗を下げる役割を果たす。

そして、第１及び第２ドレイン電極１６６ａ、１６６ｂは、半導体層１４０と重畳する棒状パターンと、棒状パターンから延長されて広い面積を有し、第１及び第２コンタクトホール１７６ａ、１７６ｂが位置するドレイン電極拡張部を各々含む。ドレイン電極拡張部は、画素電極１８２または第１及び第２ストレージ電極１２９ａ、１２９ｂと重畳するように形成されてストレージキャパシタを形成する。

データ配線１６２、１６５、１６６ａ、１６６ｂ及び露出された半導体層１４０の上部には、保護膜７０が形成されている。保護膜７０には、第１及び第２ドレイン電極１６６ａ、１６６ｂを露出させる第１及び第２コンタクトホール１７６ａ、１７６ｂが形成されている。
保護膜７０上に形成された画素電極１８２は、互いに分離された第１及び第２副画素電極１８２ａ、１８２ｂから構成されている。ここで、第１及び第２副画素電極１８２ａ、１８２ｂは、ＩＴＯまたはＩＺＯなどの透明導電体またはアルミニウムなどの反射性導電体から形成することができる。

第１及び第２副画素電極１８２ａ、１８２ｂは、各々第１及び第２コンタクトホール１７６ａ、１７６ｂを介して第１及び第２ドレイン電極１６６ａ、１６６ｂと電気的に接続されて第１及び第２ドレイン電極１６６ａ、１６６ｂからデータ電圧が印加される。
データ電圧が印加された第１及び第２副画素電極１８２ａ、１８２ｂは、上部表示板の共通電極と共に電場を生成することによって、第１及び第２副画素電極１８２ａ、１８２ｂと共通電極との間の液晶分子の配列を決定する。

また、図１０及び図１１Ａを参照すれば、各副画素電極１８２ａ、１８２ｂと共通電極は、液晶キャパシタＣｌｃａ、Ｃｌｃｂを構成し、薄膜トランジスタＱ１、Ｑ２がターンオフした後にも、印加された電圧を維持する。電圧維持能力を強化するために液晶キャパシタＣｌｃａ、Ｃｌｃｂと並列に接続されたストレージキャパシタＣｓｔａ、Ｃｓｔｂは、第１及び第２副画素電極１８２またはこれに接続されている第１及び第２ドレイン電極１６６ａ、１６６ｂに対して第１及び第２ストレージ線１２８ａ、１２８ｂを重畳して形成することができる。

第１及び第２ストレージ線１２８ａ、１２８ｂには、各々異なる値を有する第１及び第２ストレージ電圧を印加することができる。例えば、第１及び第２ストレージ電圧は、互いに位相が反転した共通電圧Ｖｃｏｍとすることができる。
第１及び第２副画素電極１８２ａ、１８２ｂは、各々第１及び第２ストレージ線１２８ａ、１２８ｂとカップリングされているので、第１副画素電極１８２ａに印加されたデータ電圧と第２副画素電極１８２ｂに印加されたデータ電圧は、各々第１及び第２ストレージ電圧とカップリングされてその値が変わる。

例えば、第１及び第２ストレージ電圧は互いに位相が反転した電圧であり、これにより、第１及び第２副画素電極１８２ａ、１８２ｂは、所定の電圧偏差を有する。例えば、第１副画素電極１８２ａに形成されたデータ電圧は、第２副画素電極１８２ｂに形成されたデータ電圧より高い値を有しうる。この場合、第１副画素電極１８２ａは、低い階調で動作し、第２副画素電極１８２ｂは、中間階調以上で動作することとなる。

図１１Ａ〜図１１Ｃに示すように、１つの画素電極１８２は、所定の間隙１８３を挟んで互いに噛み合っており、電気的に分離された第１及び第２副画素電極１８２ａ、１８２ｂから構成されている。
第１副画素電極１８２ａは、データ線１６２と重畳しないように画素領域内に形成することが望ましい。例えば、第１副画素電極１８２ａは、四角形状とすることができるが、本発明はこのような形状に限定されるものではない。

第２副画素電極１８２ｂは、画素内で第１副画素電極１８２ａ以外の領域に形成されている。具体的に第２副画素電極１８２ｂは、第１副画素電極１８２ａの外郭周辺、すなわち、第１副画素電極１８２ａの上／下／左／右を取り囲んでいる。第２副画素電極１８２ｂの少なくとも一部はデータ線１６２と重畳するように形成することが望ましい。第２副画素電極１８２ｂとデータ線１６２とが重畳する幅を所定の幅ｄ２とすると、このような重畳幅ｄ２は、ほぼ２〜３μｍとすることができる。ここで、第２副画素電極１８２ｂをデータ線１６２と重畳するように形成することによって、液晶表示装置の開口率を高めることができる。

第１及び第２副画素電極１８２ａ、１８２ｂを分離する所定の間隙１８３は、約５〜６μｍの幅ｄ１に形成することができる。
初期に第１及び第２副画素電極１８２ａ、１８２ｂに同じデータ電圧を印加するが、第１及び第２ストレージ線１２８ａ、１２８ｂと第１及び第２副画素電極１８２ａ、１８２ｂのカップリングによって第１副画素電極１８２ａに相対的に高いデータ電圧が形成され、第２副画素電極１８２ｂに相対的に低いデータ電圧が形成されることによって、液晶表示装置の側面視認性を向上することができる。

また、第１副画素電極１８２ａは、データ線１６２と重畳せず、第２副画素電極１８２ｂが第１副画素電極１８２ａとデータ線１６２との間に位置して、これらのカップリングを抑制する役割を果たす。したがって、垂直クロストークを防止しうる。
特に低い階調で液晶表示装置が動作する場合、相対的に高い電圧が印加される第１副画素電極１８２ａによって液晶が実質的に動作するために、第１副画素電極１８２ａとデータ線１６２とのカップリングを抑制することによって、効率よく垂直クロストークを防止しうる。

このような第１及び第２副画素電極１８２ａ、１８２ｂ及び保護膜７０上には、液晶層を配向する配向膜（図示せず）を塗布することができる。
以下、図１２Ａ及び図１２Ｂを参照して本発明の第４実施形態による液晶表示装置の下部表示板について詳細に説明する。ここで、図１２Ａは、本発明の第４実施形態による液晶表示装置の下部表示板の配置図であり、図１２Ｂは、図１２Ａの下部表示板をXIIb−XIIb’線に沿って切った断面図である。説明の便宜上、第３実施形態の図面（図１０ないし図１１Ｃ）に示す各部材と同一機能を有する部材は同一符号で表し、その説明は省略し、以下その差異を中心に説明する。

第１副画素電極１８２ａとカップリングする第１ストレージ配線１２７、１２８ａ、１２９ａは、ゲート線１２２と実質的に同じ方向に延長されている第１ストレージ線１２８ａと、第１ストレージ線１２８ａから突出して広い面積を有し、第１ドレイン電極１６６ａと重畳してストレージキャパシタを形成する第１ストレージ電極１２９ａと、第１ストレージ線１２８ａから分岐されて間隙１８３に沿って延長された追加ストレージ電極１２７とを備える。

第１副画素電極１８２ａと第２副画素電極１８２ｂは、所定の間隙１８３、例えば、ほぼ５〜６μｍの幅に分離されうる。このような間隙１８３を通じて光漏れ現象が発生しうるが、本実施形態のように第１ストレージ線１２８ａから分岐した追加ストレージ電極１２７を間隙１８３と重畳するように形成することによって、間隙１８３付近を遮蔽して光漏れ現象を防止することができる。

追加ストレージ電極１２７は、第１ストレージ線１２８ａから分岐してデータ線１６２と実質的に平行に延長して形成することができる。
以下、図１３〜図１６を参照して本発明の第５実施形態による液晶表示装置について説明する。
図１３は、本発明の第５実施形態による液晶表示装置の下部表示板の一部を示す図面である。

図１３を参照すれば、下部表示板２１０は、ベース基板２１２、複数のゲート線ＧＬ１〜ＧＬｎと複数のデータ線対ＤＬ１／ＤＬ２、ＤＬ３／ＤＬ４、ＤＬ５／ＤＬ６〜ＤＬｍ−１／ＤＬｍ、複数の画素電極ＰＸを含む。また、本発明の下部表示板２１０は、各画素電極として、相異なる極性を有する２つのデータ電圧を提供する第１スイッチング素子Ｔ１及び第２スイッチング素子Ｔ２をさらに含む。

ベース基板２１２は、透明な絶縁基板であって、マトリックス状に配列された複数の画素領域ＰＡを備える。ベース基板２１２上には、複数のゲート線ＧＬ１〜ＧＬｎと複数のデータ線対ＤＬ１／ＤＬ２、ＤＬ３／ＤＬ４、ＤＬ５／ＤＬ６〜ＤＬｍ−１／ＤＬｍが形成されて配線される。複数のゲート線ＧＬ１〜ＧＬｎは、第２方向Ｄ２に延長して形成される。複数のデータ線ＤＬ１／ＤＬ２、ＤＬ３／ＤＬ４、ＤＬ５／ＤＬ６〜ＤＬｍ−１／ＤＬｍは、複数のゲート線ＧＬ１〜ＧＬｎに電気絶縁状態で交差するように第１方向Ｄ１に延長して形成される。

ここで、データ線対ＤＬ１／ＤＬ２、ＤＬ３／ＤＬ４、ＤＬ５／ＤＬ６〜ＤＬｍ−１／ＤＬｍは、隣接する２つのデータ線がグループを形成し、１つの画素領域ＰＡに重畳して’Ｍ’字形状となるように第２方向Ｄ２に反復するジグザグ状に形成されている。
複数の画素電極ＰＸは、マトリックス状に配列された複数の画素領域ＰＡ上に各々設けられ、各画素電極ＰＸは、第２方向Ｄ２に順に形成された第１副画素電極ＰＸａと第２副画素電極ＰＸｂとを備える。そして、画素領域上には、画素電極と共に第１薄膜トランジスタＴ１と第２薄膜トランジスタＴ２とがさらに含まれる。

図１４は、図１３に示された１つの画素電極ＰＸの構造を詳細に示す配置図である。
図１４に示すように、画素電極ＰＸは、第１副画素電極ＰＸａと第２副画素電極ＰＸｂとで構成される。画素電極ＰＸは、中心がゲート線ＧＬ３に平行である左側方向に折り曲げられ、折り曲げられた中心に対して相互に対称となる。そして、折り曲げられた中心に対して画素電極ＰＸの両端部が画素電極の中心が折り曲げられた方向と逆となる右側方向に各々折り曲げられる。

画素電極に対応して隣接する２つのデータ線ＤＬ３、ＤＬ４が第１方向Ｄ１に形成される。したがって、データ線対ＤＬ３、ＤＬ４は、各画素電極ＰＸに重畳して形成される。データ線ＤＬ３、ＤＬ４は、相異なるデータ電圧が入力されて画素電極ＰＸに印加する。
第１薄膜トランジスタＴ１は、ゲート線ＧＬ３とデータ線ＤＬ４から形成され、第１副画素電極ＰＸａは、第１薄膜トランジスタＴ１と電気的に接続される。第１薄膜トランジスタＴ１は、ゲート線ＧＬ３から分岐された第１ゲート電極Ｇ１、データ線ＤＬ４から分岐された第１ソース電極Ｓ１、及び第１ソース電極Ｓ１から離間し、第１コンタクトホールＨ１を介して第１副画素電極ＰＸａに電気的に接続される第１ドレイン電極Ｄ１を含む。

第２薄膜トランジスタＴ２は、ゲート線ＧＬ３とデータ線ＤＬ５とから形成され、第２副画素電極ＰＸｂは、第２薄膜トランジスタＴ２と電気的に接続される。ここで、データ線ＤＬ５は、隣接した画素電極（図１３に示された’ＰＸ２’）に対応して形成されたデータ線ＤＬ５であることに注意する必要がある。
第２薄膜トランジスタＴ２は、ゲート線ＧＬ３から分岐された第２ゲート電極Ｇ２、隣接した画素電極ＰＸ２に対応して配線されたデータ線ＤＬ５から分岐された第２ソース電極Ｓ２、及び第２ソース電極Ｓ２から離間し、第２コンタクトホールＨ２を介して第２副画素電極ＰＸｂに電気的に接続される第２ドレイン電極Ｄ２を含む。

第１及び第２薄膜トランジスタＴ１、Ｔ２を通じて、第１副画素電極ＰＸａと第２副画素電極ＰＸｂには相異なるデータ電圧が印加される。
第１及び第２副画素電極ＰＸａ、ＰＸｂは、互いに同じ画素領域に属し、各副画素電極ＰＸａ、ＰＸｂには、同じ映像情報に対応するが、相互間に補完されて高画質の映像が表示されるように相異なるデータ電圧が各々印加される。例えば、第１副画素電極ＰＸａに印加されるデータ電圧の電圧レベル（共通電圧を基準に）のスイング幅は、第２副画素電極ＰＸｂに印加されるデータ電圧のレベル（共通電圧を基準に）のスイング幅より大きいか、または小さい。また、第１副画素電極ＰＸａに印加されるデータ電圧と第２副画素電極ＰＸｂに印加されるデータ電圧は互いに反転した位相差を有しうる。図１４では、第１副画素電極ＰＸａの面積が第２副画素電極ＰＸｂの面積より大きく設計された例が示される。

相対的に高い電圧が印加される第２副画素電極ＰＸｂの面積を第１副画素電極ＰＸａの面積より小さくすれば、側面ガンマ曲線を正面ガンマ曲線にさらに近づけることができる。特に第１副画素電極ＰＸａと第２副画素電極ＰＸｂの面積比が約２：１〜３：１である場合、側面ガンマ曲線が正面ガンマ曲線にさらに近くなって側面視認性がさらに向上する。

したがって、第１及び第２副画素電極ＰＸａ、ＰＸｂが形成された領域で相異なる光特性が現れ、これらが互いに補償されてさらに向上した表示品質を提供する。
一方、第１副画素電極ＰＸａと第２副画素電極ＰＸｂとからなる画素電極ＰＸは、図１４に示すように、ゲート線ＧＬ３の長手方向に対して相互対称であるＭ字形状に形成される。そして、隣接したデータ線ＤＬ３、ＤＬ４は、画素電極ＰＸに対応する形状を有し、第１副画素電極ＰＸａに重畳する。望ましくは、隣接したデータ線ＤＬ３、ＤＬ４が第１副画素電極ＰＸａに完全に重畳して形成される。

一般的に、ゲート線とデータ線により単位画素領域が定義される。この際、データ線は、画素電極の縁部に重畳して形成されるか、または画素領域の縁部の外郭周辺に形成される。この場合、パターン形成過程で画素電極とデータ線との間の一定の間隔を維持することは難しい。
したがって、本発明の一実施形態による下部表示板では、データ線を画素電極に完全に重畳させることによって、データ線対と画素電極との間の不均一な間隔によって発生するカップリング偏差を除去しうる。

図１５は、図１３に示された下部表示板が適用された液晶表示装置を示すブロック図である。図面を簡略化するために各画素電極ＰＸに連結されるデータ線対は、直線に示したが、各データ線対は、図１３及び図１４に示されたように、ジグザグ状に配線され、また各画素電極と重畳して形成される。
図１５に示された液晶表示装置３００は、液晶表示パネル３１０、タイミングコントローラ３２０、階調電圧生成部３３０、データ駆動部３４０、及びゲート駆動部３５０を備える。

液晶表示パネル３１０は、図１３の下部表示板２１０及びこれに対向する上部表示板（図示せず）を備えうる。
タイミングコントローラ３２０は、データ駆動部３４０及びゲート駆動部３５０で要求されるタイミングに合わせて映像データ信号Ｒ、Ｇ、Ｂを調節して出力する。また、タイミングコントローラ３２０は、データ駆動部３４０及びゲート駆動部３５０を制御する第１及び第２制御信号ＣＮＴＬ１、ＣＮＴＬ２を出力する。第１制御信号ＣＮＴＬ１には、水平同期開始信号ＳＴＨ、データ出力信号ＴＰなどがある。第２制御信号ＣＮＴＬ２には、走査開始信号ＳＴＶ、ゲートクロック信号ＣＰＶ、出力イネーブル信号ＯＥなどがある。

階調電圧生成部３３０は、画素電極ＰＸの透過率と関連した複数の階調電圧を生成して後述するデータ駆動部３４０に提供する。
データ駆動部３４０は、タイミングコントローラ３２０から印加される第１制御信号ＣＮＴＬ１と、階調電圧生成部３３０から印加される階調電圧に応答し、液晶表示パネル３１０のデータ線対ＤＬ１／ＤＬ２、ＤＬ３／ＤＬ４〜ＤＬｍ−１／ＤＬｍを駆動する。

データ駆動部３４０は、タイミングコントローラ３２０から第１制御信号ＣＮＴＬ１と１画素の行に対する映像信号ＤＡＴが入力され、階調電圧生成部３３０で生成した階調電圧のうち、各映像信号ＤＡＴに対応する階調電圧を選択する。以降、データ駆動部３４０は、選択された階調電圧を対応するデータ電圧に変換した後、これを該当するデータ線対ＤＬ１／ＤＬ２、ＤＬ３／ＤＬ４〜ＤＬｍ−１／ＤＬｍに印加する。前述したように、各データ線対に互いに反転した位相差と相異なる大きさの電圧レベルを有するデータ電圧が印加される。

ゲート駆動部３５０は、タイミングコントローラ３２０から入力された第２制御信号ＣＮＴＬ２と駆動電圧生成部（図示せず）から出力されたゲートオン電圧ＶＯＮ及びゲートオフ電圧ＶＯＦＦに応答して、液晶表示パネル３１０のゲート線Ｇ１〜Ｇｎを駆動する。ゲート駆動部３５０は、ゲート線Ｇ１〜Ｇｎを通じて各画素電極ＰＸにゲート電圧を印加し、各画素電極ＰＸに接続された第１及び第２薄膜トランジスタ（図１４のＴ１、Ｔ２）を’ターンオン’または’ターンオフ’させる。

図１６は、ホワイトパターンとグレーパターンからなる画像パターンを具現するために各画素電極に印加されるデータ電圧の波形である。
図１６に示すように、ＤＬ３の電圧波形は、データ駆動部３４０から第１副画素電極（図１３のＰＸａ）に印加される電圧波形であり、ＤＬ４の電圧波形は、データ駆動部３４０から第２副画素電極（図１３のＰＸｂ）に印加される電圧波形である。

図１３及び図１６に示されたように、隣接するデータ線対ＤＬ３／ＤＬ４が画素電極ＰＸ１に及ぼすカップリング効果を相殺するように、ＤＬ３とＤＬ４との電圧波形は互いに逆位相でもってスイングすることが望ましい。したがって、画素電極ＰＸとデータ線対ＤＬ１／ＤＬ２、ＤＬ３／ＤＬ４〜ＤＬｍ−１／ＤＬｍとの間に発生するカップリングを完全に除去しうる。

結果的に、各データ線対ＤＬ１／ＤＬ２、ＤＬ３／ＤＬ４〜ＤＬｍ−１／ＤＬｍが各画素電極（具体的に、第１副画素電極）と完全に重畳することによって、データ線対と画素電極ＰＸとの間のカップリング偏差を除去することができる。そして、重畳した各データ線対には、互いに相殺する方向にスイングするデータ電圧が各々印加される。したがって、データ線対と画素電極とのカップリングが除去される。

以上、添付図を参照して本発明の実施例を説明したが、 本発明が属する技術分野で当業者ならば本発明がその技術的思想や必須特徴を変更せずとも他の具体的な形に実施されうるということが理解できるであろう。したがって、前述した実施例は全ての面で例示的なものであって、限定的なものではないと理解せねばならない。

本発明のディスプレイ装置は、広視野角を具現し、側面視野角特性が良く、かつ垂直クロストークを防止しうる液晶表示装置に適用されうる。

本発明の第１実施形態による液晶表示装置の画素アレイを概略的に示す図面である。 図１の液晶表示装置の一画素についての等価回路図である。 本発明の第１実施形態による図１のＡ型画素を含む下部表示板の配置図である。 図３Ａの下部表示板をIIIb−IIIb’線に沿って切った断面図である。 図３Ａの下部表示板をIIIc−IIIc’線に沿って切った断面図である。 図３Ａの下部表示板と結合する上部表示板の配置図である。 図３Ａの下部表示板と図４の上部表示板とを備える液晶表示装置の配置図である。 本発明の第１実施形態による図１のＢ型画素を含む下部表示板の配置図である。 本発明の第２実施形態による図１のＡ型画素を含む下部表示板の配置図である。 図７Ａの下部表示板をVIIb−VIIb’線に沿って切った断面図である。 本発明の第２実施形態による図１のＢ型画素を含む下部表示板の配置図である。 階調を変化させることによって、図１のＡ型画素の第１副画素電極ＰａとＢ型画素の第１副画素電極Ｐａとの間の輝度差を示すグラフである。 階調を変化させることによって、図１のＡ型画素の第２副画素電極ＰｂとＢ型画素の第２副画素電極Ｐｂとの間の輝度差を示すグラフである。 本発明の第３実施形態による液晶表示装置の１画素についての等価回路図である。 本発明の第３実施形態による液晶表示装置の下部表示板の配置図である。 図１１Ａの下部表示板をXIb−XIb’線に沿って切った断面図である。 図１１Ａの下部表示板をXIc−XIc’線に沿って切った断面図である。 本発明の第４実施形態による液晶表示装置の下部表示板の配置図である。 図１２Ａの下部表示板をXIIb−XIIb’線に沿って切った断面図である。 本発明の第５実施形態による液晶表示装置の下部表示板の一部を示す図面である。 図１３に図示された１つの画素電極ＰＸの構造を詳細に示す配置図である。 図１３に示された下部表示板が適用された液晶表示装置を示すブロック図である。 ホワイトパターンとグレーパターンとからなる画像パターンを具現するために各画素電極に印加されるデータ電圧の波形である。

符号の説明

１０ 絶縁基板
２２ ゲート線
２６ａ、２６ｂ ゲート電極
２７ ストレージ電極
２８ ストレージ線
２９ａ、２９ｂ 追加ストレージ電極
３０ ゲート絶縁膜
４０ａ、４０ｂ 半導体層
５５ａ、５６ａ オーミックコンタクト層
６２ａ、６２ｂ データ線
６５ａ、６５ｂ ソース電極
６６ａ、６６ｂ ドレイン電極
７０ 保護膜
７６ａ、７６ｂ コンタクトホール
８２ 画素電極
８２ａ、８２ｂ 副画素電極
８３ 間隙
９０ 共通電極
９２ ドメイン分割手段
９４ ブラックマトリックス

Claims (28)

1. 第１絶縁基板と、
   前記第１絶縁基板上に形成され、第１方向に延長されたゲート配線と、
   前記ゲート配線と電気絶縁状態で交差し、第２方向に延長されたデータ配線と、
   前記データ配線から相異なるデータ電圧が印加される第１及び第２副画素電極を備える画素電極であって、前記第２副画素電極の少なくとも一部は前記データ配線と重畳する画素電極と、
   を備える液晶表示装置。
2. 前記第１副画素電極には高いデータ電圧が印加され、前記第２副画素電極には低いデータ電圧が印加される請求項１に記載の液晶表示装置。
3. 前記データ配線は、幅方向に前記第２副画素電極と完全に重畳する請求項１に記載の液晶表示装置。
4. 前記第１副画素電極はＶ字形状であり、前記第２副画素電極は、画素内で前記第１副画素電極以外の領域に形成されている、請求項１に記載の液晶表示装置。
5. 前記第２副画素電極は、前記第１副画素電極を取り囲むように形成された請求項１に記載の液晶表示装置。
6. 前記第２副画素電極は、前記ゲート配線と実質的に４５°または−４５°をなすメイン領域と、前記データ配線に沿って配列されて前記メイン領域間を連結するブリッジ領域からなり、前記データ配線は、前記ブリッジ領域と重畳する請求項５に記載の液晶表示装置。
7. 前記データ配線は、前記第１副画素電極と重畳しない請求項１に記載の液晶表示装置。
8. 前記データ配線は、前記第１及び第２副画素電極に各々異なるデータ電圧を提供する第１及び第２データ配線を備える請求項１に記載の液晶表示装置。
9. 前記第１データ配線から前記第１副画素電極にデータ電圧が印加される第１型画素と、
   前記第２データ配線から前記第１副画素電極にデータ電圧が印加される第２型画素とが前記第１及び第２方向に交互に配置された請求項８に記載の液晶表示装置。
10. 前記第１絶縁基板上に形成されて前記ゲート配線と実質的に平行に延長されたストレージ線と、前記ストレージ線に接続され、前記データ配線と実質的に平行に延長された追加ストレージ電極とをさらに備える請求項１に記載の液晶表示装置。
11. 前記追加ストレージ電極は、前記第１及び第２副画素電極を分離する間隙と一部重畳する請求項１０に記載の液晶表示装置。
12. 前記追加ストレージ電極の少なくとも一部は、前記第１副画素電極と重畳する請求項１１に記載の液晶表示装置。
13. 前記追加ストレージ電極と前記第１副画素電極との重畳幅は、１〜３μｍである請求項１２に記載の液晶表示装置。
14. 前記第１絶縁基板と対向する第２絶縁基板と、前記第２絶縁基板上に形成された共通電極と、前記第１及び第２絶縁基板間に介在されて負の誘電率異方性を有する液晶分子からなる液晶層とをさらに備える請求項１に記載の液晶表示装置。
15. 絶縁基板上に互いに電気絶縁状態で交差して配置されるゲート配線とデータ配線と、
    前記ゲート配線と前記データ配線に接続された一対の第１及び第２薄膜トランジスタと、
    前記第１薄膜トランジスタに接続された第１副画素電極と、
    前記第１副画素電極を取り囲み、前記第１副画素電極と所定の間隙を介して分離され、前記第２薄膜トランジスタに接続された第２副画素電極と、
    前記第１副画素電極と重畳し、第１ストレージ電圧が印加される第１ストレージ線と、
    前記第２副画素電極と重畳し、前記第１ストレージ電圧と異なる第２ストレージ電圧が印加される第２ストレージ線と、
    を備える液晶表示装置。
16. 前記第２ストレージ電圧は、前記第１ストレージ電圧を反転した位相を有する請求項１５に記載の液晶表示装置。
17. 前記データ配線から前記第１副画素電極及び第２副画素電極に同一のデータ電圧が印加され、前記データ電圧がそれぞれ前記第１ストレージ電圧及び第２ストレージ電圧とのカップリングにより異なる電圧に変更される、請求項１５に記載の液晶表示装置。
18. 前記第１副画素電極は、前記データ配線と重畳せず、前記第２副画素電極の少なくとも一部は、前記データ配線と重畳する請求項１５に記載の液晶表示装置。
19. 前記第２副画素電極は、前記データ配線と２〜３μｍの幅に重畳する請求項１８に記載の液晶表示装置。
20. 前記第１ストレージ線から分岐して前記間隙と重畳する追加ストレージ電極をさらに備える請求項１５に記載の液晶表示装置。
21. 前記追加ストレージ電極は、前記データ配線と実質的に平行に延びた請求項２０に記載の液晶表示装置。
22. ゲート線と前記ゲート線に電気絶縁状態で交差するように形成されるデータ線対と、
    前記ゲート線と前記データ線対に電気的に各々接続される画素電極と、
    を備え、前記画素電極は、第１副画素電極と、前記第１副画素電極より小さな面積を有する第２副画素電極とを備え、前記データ線対は前記第１副画素電極に重畳して形成されている液晶表示装置。
23. 前記画素電極は、中心が前記ゲート線に平行である第１方向に折り曲げられ、前記折り曲げられた中心に対して相互対称であり、前記折り曲げられた中心に対して前記画素電極の両端部が前記第１方向に対して逆である第２方向に各々折り曲げられる請求項２２に記載の液晶表示装置。
24. 前記データ線対は、前記画素電極に対応する形状を有し、前記第１副画素電極に完全に重畳する請求項２３に記載の液晶表示装置。
25. 前記データ線対は、ジグザグ状に形成されて前記第１副画素電極に完全に重畳する請求項２３に記載の液晶表示装置。
26. 前記データ線対からの２つのデータ電圧を前記第１副画素電極及び第２副画素電極に各々提供する第１薄膜トランジスタ及び第２薄膜トランジスタをさらに備える請求項２２に記載の液晶表示装置。
27. 前記２つのデータ電圧は、互いに反転した位相を有する請求項２６に記載の液晶表示装置。
28. 前記２つのデータ電圧は、相異なる大きさの電圧レベルである請求項２６に記載の液晶表示装置。

Images