JP5064515B2

JP5064515B2 - 液晶表示装置、テレビジョン受像機

Info

Publication number: JP5064515B2
Application number: JP2009543697A
Authority: JP
Inventors: 俊英津幡
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2007-11-30
Filing date: 2008-09-03
Publication date: 2012-10-31
Anticipated expiration: 2028-09-03
Also published as: WO2009069359A1; EP2219069A4; CN101878448B; EP2219069A1; EP2219069B1; CN101878448A; JPWO2009069359A1; US20100302131A1

Description

本発明は、１画素が複数の副画素からなる画素分割方式の液晶表示装置並びにそれに用いられるアクティブマトリクス基板および液晶パネルに関する。

液晶表示装置のγ特性の視角依存性（液晶表示装置を正面から観測した時のγ特性と斜めから観測した時のγ特性との差異）を改善するための一手法として、１画素を複数の副画素で構成する画素分割方式（いわゆるマルチ画素技術）が提案されている（例えば、特許文献１参照）。

図４６に画素分割方式の液晶表示装置の等価回路を示す。同図に示されるように、該液晶表示装置には、直交するデータ信号線ｓおよび走査信号線ｇと、保持容量配線ｃｓｘ・ｃｓｙと、マトリクス配置された画素ｐとが設けられる。画素ｐは、２つの副画素ｓｐａ・ｓｐｂからなり、副画素ｓｐａはトランジスタＴｒａと画素電極ｐｅａとを含み、副画素ｓｐｂはトランジスタＴｒｂと画素電極ｐｅｂとを含む。走査信号線ｇは、画素ｐの中央を横切るように配され、トランジスタＴａ・Ｔｒｂは同一の走査信号線ｇおよび同一のデータ信号線ｓに接続される。そして、画素電極ｐｅａは、保持容量配線ｃｓｘと容量Ｃｃｓａを形成するとともに、共通電極ｃｏｍ（対向電極）とＣｌｃａを形成し、画素電極ｐｅｂは、保持容量配線ｃｓｙと容量Ｃｃｓｂを形成するとともに、共通電極ｃｏｍ（対向電極）とＣｌｃｂを形成する。すなわち、上記液晶表示装置では、１画素ｐに対応して２本の保持容量配線（ｃｓｘ・ｃｓｙ）を設けている。

上記液晶表示装置においては、データ信号線ｓから画素電極ｐｅａ・ｐｅｂに同じ信号電位（データ信号に対応する電位）が供給されるが、トランジスタＴｒａ・ＴｒｂのＯＦＦ時あるいはその後に保持容量配線ｃｓｘ・ｃｓｙの電位を個別制御する（例えば、ｃｓｘの電位がプラス方向にレベルシフトするとともにｃｓｙの電位がマイナス方向にレベルシフトし、１水平走査期間後にｃｓｘの電位がマイナス方向にレベルシフトするとともにｃｓｙの電位がプラス方向にレベルシフトするというように、各フレーム期間においてｃｓｘ・ｃｓｙの電位を１水平走査期間ごとに反転させる）ことによって、保持容量Ｃｃｓａ・Ｃｃｓｂを介して画素電極ｐｅａ・ｐｅｂを異なる実効電位とすることができる。例えば、データ信号線ｓに供給される信号電位をＶｓ、トランジスタＯＦＦ時の引き込み電位をＶＦ、保持容量配線ｃｓｘ・ｃｓｙの電位のレベルシフト量をともに２×Ｖｐ、Ｋｃａ＝Ｃｃｓａ／（Ｃｌｃａ＋Ｃｃｓａ）およびＫｃｂ＝Ｃｃｓｂ／（Ｃｌｃｂ＋Ｃｃｓｂ）として、画素電極ｐｅａの実効電位＝Ｖｓ−ＶＦ＋Ｋｃａ×Ｖｐ、画素電極ｐｅｂの実効電位＝Ｖｓ−ＶＦ−Ｋｃｂ×Ｖｐとすることができる。

このように、上記液晶表示装置においては、１つの画素を高輝度の副画素ｓｐａ（明副画素）と低輝度の副画素ｓｐｂ（暗副画素）とで構成して中間調を表現することが可能となり、γ特性の視角依存性（例えば、画面の白浮き等）が改善される。

上記の画素分割方式は、各副画素のγ特性の重ね合わせによって画素単位のγ特性の視角依存性を改善するものであるが、１画素に２つの副画素を形成する従来の構成ではこの効果に限界があった。
日本国公開特許公報「特開２００４−６２１４６号公報（２００４年２月２６日公開）」

そこで、本願発明者らは１画素に対応させる保持容量配線数を増やすことで１画素に設けた３つ以上の副画素を異なる輝度に制御する構成も考えたが、保持容量配線数を増やすと、各保持容量配線の電位を制御するための構成が複雑になるのに加え、保持容量配線同士が短絡し易くなり、また画素開口率も低下するという問題があった。

本発明は、上記課題に鑑みなされたものであり、その目的は、画素分割方式の液晶表示装置において、保持容量配線数を増やすことなく１画素に設けた３つ以上の副画素を異なる輝度に制御し、これら副画素の面積階調によって中間調表示を行うことにある。

本発明の液晶表示装置は、走査信号線に沿う方向を行方向として、行および列方向に並ぶ画素と、１つの画素列に対応して設けられる第１および第２データ信号線と、電位制御可能な複数の保持容量配線とを備えた液晶表示装置であって、１つの画素には同一の走査信号線に接続された４個の副画素が含まれるとともに、該画素に２本の保持容量配線が対応し、該画素の２個の副画素が上記２本の保持容量配線の一方と容量を形成するとともに、これら副画素の一方が第１データ信号線に接続され、かつ他方が第２データ信号線に接続されており、残る２個の副画素が上記２本の保持容量配線の他方と容量を形成するとともに、これら副画素の一方が第１データ信号線に接続され、かつ他方が第２データ信号線に接続されていることを特徴とする。

上記構成によれば、第１および第２データ信号線に異なる信号電位（例えば、基準電位からの方向が逆で絶対値が等しい電位）を供給し、かつ上記２本の保持容量配線を個別に電位制御することで、１画素に設けた４つの副画素を異なる輝度に制御することが可能となる。これにより、保持容量配線数を増やすことなく、すなわち各保持容量配線の電位を制御するための構成を複雑化することなく、これら異なる輝度をもつ４個の副画素の面積階調によって中間調表示を行うことができる。これにより、γ特性の視角依存性（例えば、画面の白浮き等）を向上させることができる。

本発明の液晶表示装置は、走査信号線に沿う方向を行方向として、行および列方向に並ぶ画素と、１つの画素列に対応して設けられる第１および第２データ信号線と、電位制御可能な複数の保持容量配線とを備えた液晶表示装置であって、１つの画素には同一の走査信号線に接続された３個の副画素が含まれるとともに、該画素に２本の保持容量配線が対応し、該画素の２個の副画素が上記２本の保持容量配線の一方と容量を形成するとともに、これら副画素の一方が第１データ信号線に接続され、かつ他方が第２データ信号線に接続されており、残る１個の副画素が上記２本の保持容量配線の他方と容量を形成するとともに、この副画素が第１あるいは第２データ信号線に接続されていることを特徴とする。

上記構成によれば、第１および第２データ信号線に異なる信号電位（例えば、基準電位からの方向が逆で絶対値が等しい電位）を供給し、かつ上記２本の保持容量配線を個別に電位制御することで、１画素に設けた３つの副画素を異なる輝度に制御することが可能となる。これにより、保持容量配線数を増やすことなく、すなわち各保持容量配線の電位を制御するための構成を複雑化することなく、これら異なる輝度をもつ３個の副画素の面積階調によって中間調表示を行うことができる。これにより、γ特性の視角依存性（例えば、画面の白浮き等）を向上させることができる。

本液晶表示装置では、第１および第２データ信号線には、同一データに対応する、極性の異なった信号電位が供給される構成とすることもできる。こうすれば、これらデータ信号線に異なる階調に対応する信号電位を供給する場合と比較して、データ処理およびそのための演算回路構成を簡易化することができる。

本液晶表示装置は、各保持容量配線の電位は、これと容量を形成する副画素に接続された走査信号線が走査された後にそのフレームにおいて少なくとも１回レベルシフトする構成とすることもできる。

本液晶表示装置では、上記２本の保持容量配線の一方と他方とでは、電位のレベルシフトの大きさが異なっている構成とすることができる。この場合、上記２本の保持容量配線の一方と１つの副画素との間の容量値が、該２本の保持容量配線の他方と１つの副画素との間の容量値に実質的に等しい構成とすることもできる。

本液晶表示装置では、上記２本の保持容量配線の一方と他方とでは、電位のレベルシフトの大きさが同じである構成とすることもできる。この場合、上記２本の保持容量配線の一方と１つの副画素との間の容量値が、該２本の保持容量配線の他方と１つの副画素との間の容量値よりも大きい構成とすることができる。

本液晶表示装置では、上記２本の保持容量配線の一方と他方とでは、上記走査信号線が走査された後における最初のレベルシフトの方向が逆になっている構成とすることができる。

本液晶表示装置では、上記信号電位の極性が、１あるいは複数水平走査期間ごとに反転するか、または１垂直走査期間ごとに反転する構成とすることもできる。

本液晶表示装置では、列方向に隣り合う２つの画素の一方に含まれる副画素と該２つの画素の他方に含まれる副画素とが、同一の保持容量配線と容量を形成している構成とすることもできる。こうすれば、保持容量配線数を削減することができる。

本液晶表示装置では、上記２本の保持容量配線の一方と他方とでは、電位のレベルシフトのタイミングが同じである構成とすることもできる。また、上記２本の保持容量配線の一方と他方とでは、電位のレベルシフトのタイミングが一水平走査期間だけずれている構成とすることもできる。

本液晶表示装置では、各保持容量配線の電位は、２つのレベルが周期的に入れ替わるように変動し、画素列内で最初に書き込みが行われる画素に対応する保持容量配線のうち走査方向上流側にあるものを数え始めの１番目の保持容量配線とした場合に、任意の奇数番目にあたる保持容量配線の電位位相と次の奇数番目にあたる保持容量配線の電位位相とが、同方向に同一量だけずれ、任意の偶数番目にあたる保持容量配線の電位位相と次の偶数番目にあたる保持容量配線の電位位相とが、同方向に同一量だけずれている構成とすることもできる。

本液晶表示装置では、任意の奇数番目にあたる保持容量配線の電位位相は次の奇数番目にあたる保持容量配線の電位位相よりも２水平走査期間だけ進み、任意の偶数番目にあたる保持容量配線の電位位相は次の偶数番目にあたる保持容量配線の電位位相よりも２水平走査期間だけ進んでいる構成とすることもできる。

本液晶表示装置では、１番目にあたる保持容量配線の電位と２番目にあたる保持容量配線の電位とが、同タイミングで逆方向にレベルシフトする構成とすることもできる。

本液晶表示装置では、上記２つのレベルそれぞれが複数水平走査期間継続する構成とすることもできる。

本液晶表示装置では、各保持容量配線で、上記走査信号線が走査された後における最初のレベルシフトの方向および大きさの少なくとも一方が、連続するフレーム間で異なっている構成とすることもできる。この場合、上記最初のレベルシフトの大きさは大・小２種類あるとともに、その方向はプラス方向・マイナス方向の２種類あり、この大きさと方向とを組み合わせた４種類のレベルシフトパターンが、連続する４フレームそれぞれの上記最初のレベルシフトで実行される構成とすることもできる。

本液晶表示装置では、１つの画素では、走査信号線の一方の側に２つの副画素が行方向に並べられるとともに他方の側に２つの副画素が行方向に並べられることによって４つの画素が行および列方向に配され、列方向に並ぶ２つの副画素はともに第１データ信号線に接続されるかあるいは第２データ信号線に接続されるとともに行方向に並ぶ２つの副画素は１本の保持容量配線と容量を形成し、かつ走査信号線を挟むことなく列方向に隣接する２つの副画素が、同一の保持容量配線と容量を形成している構成とすることもできる。この場合、列方向に隣接する２つの画素の一方においては、列方向に並ぶ第１および第２副画素が第１データ信号線に接続されるとともに、列方向に並ぶ第３および第４副画素が第２データ信号線に接続され、上記２つの画素の他方においては、上記第１および第２副画素と同じ副画素列に含まれる２つの副画素が第１データ信号線に接続されるとともに、上記第３および第４副画素と同じ副画素列に含まれる２つの副画素が第２データ信号線に接続されている構成とすることもできる。また、列方向に隣接する２つの画素の一方においては、列方向に並ぶ第１および第２副画素が第１データ信号線に接続されるとともに、列方向に並ぶ第３および第４副画素が第２データ信号線に接続され、上記２つの画素の他方においては、上記第１および第２副画素と同じ副画素列に含まれる２つの副画素が第２データ信号線に接続されるとともに、上記第３および第４副画素と同じ副画素列に含まれる２つの副画素が第１データ信号線に接続されている構成とすることもできる。

本液晶表示装置では、１つの画素では、走査信号線の一方の側に２つの副画素が行方向に並べられるとともに他方の側に１つの副画素が配され、行方向に並ぶ２つの副画素は１本の保持容量配線と容量を形成し、かつ走査信号線を挟むことなく列方向に隣接する２つの副画素が、同一の保持容量配線と容量を形成している構成とすることもできる。この場合、隣接する２つの画素の一方においては、行方向に並ぶ第１および第３副画素が同一の保持容量配線と容量を形成するとともに、残る第２副画素が別の保持容量配線と容量を形成し、上記隣接する２つの画素の他方においては、行方向に並ぶ２つの副画素が上記別の保持容量配線容量と容量を形成している構成とすることもできる。また、隣接する２つの画素の一方においては、行方向に並ぶ第１および第３副画素が同一の保持容量配線と容量を形成するとともに、残る第２副画素が別の保持容量配線と容量を形成し、上記隣接する２つの画素の他方においては、行方向に並ぶ２つの副画素を除いた残りの画素が上記別の保持容量配線容量と容量を形成している構成とすることもできる。

本液晶表示装置では、画素列内で最初に書き込みが行われる画素に対応する保持容量配線のうち走査方向上流側にあるものを数え始めの１番目の保持容量配線とした場合に、任意の奇数番目にあたる保持容量配線の電位は、２つのレベルが周期的に入れ替わるように変動するとともに、該奇数番目にあたる電位位相と次の奇数番目にあたる保持容量配線の電位位相とが同方向に同一量だけずれ、かつ任意の偶数番目にあたる保持容量配線の電位はレベル変動しないか、あるいは、任意の偶数番目にあたる保持容量配線の電位は、２つのレベルが周期的に入れ替わるように変動するとともに、該偶数番目にあたる電位位相と次の偶数番目にあたる保持容量配線の電位位相とが同方向に同一量だけずれ、かつ任意の奇数番目にあたる保持容量配線の電位は実質的にレベル変動しない構成とすることもできる。

本液晶表示装置では、１つの画素列の両側に該画素列に対応する第１および第２データ信号線が配されており、隣接する２つの画素列の一方に対応する第１データ信号線と、該２つの画素列の他方に対応する第２データ信号線とが画素列を挟むことなく隣接するとともに、これらに異極性の信号電位が供給される構成とすることもできる。なお、これらに同極性の信号電位が供給される構成とすることもできる。

本液晶表示装置では、各副画素には画素電極とトランジスタとが含まれ、該トランジスタは走査信号線に接続されるとともに第１あるいは第２データ信号線に接続され、上記画素電極あるいはこれと電気的に接続する電極と保持容量配線とが容量を形成している構成とすることもできる。

本液晶表示装置では、１つの画素内において行方向に並ぶ２つの副画素の一方に含まれる画素電極と該２つの副画素の他方に含まれる画素電極との間隙が、配向制御用構造物として機能する構成とすることもできる。この場合、上記間隙は、行方向から視てＶ字形状をなす構成とすることもできる。

上記保持容量配線の電位は、例えば、該保持容量配線に供給される保持容量配線信号（ＣＳ信号）によって制御される。この場合、保持容量配線の電位を保持容量配線信号のレベル（電位）と換言することも可能である。

本発明のアクティブマトリクス基板は、走査信号線に沿う方向を行方向として、行および列方向に並ぶ画素領域と、１つの画素領域の列に対応して設けられる第１および第２データ信号線と、複数の保持容量配線とを備えたアクティブマトリクス基板であって、１つの画素領域には４個の画素電極が形成されるとともに各画素電極はトランジスタを介して同一の走査信号線に接続され、該画素領域に２本の保持容量配線が対応しており、該画素領域の２個の画素電極が上記２本の保持容量配線の一方と容量を形成するとともに、これら画素電極の一方がトランジスタを介して第１データ信号線に接続され、かつ他方がトランジスタを介して第２データ信号線に接続され、残る２個の画素電極が上記２本の保持容量配線の他方と容量を形成するとともに、これら画素電極の一方がトランジスタを介して第１データ信号線に接続され、かつ他方がトランジスタを介して第２データ信号線に接続されていることを特徴とする。

本アクティブマトリクス基板は、走査信号線に沿う方向を行方向として、行および列方向に並ぶ画素領域と、１つの画素領域の列に対応して設けられる第１および第２データ信号線と、複数の保持容量配線とを備えたアクティブマトリクス基板であって、１つの画素領域には３個の画素電極が形成されるとともに各画素電極はトランジスタを介して同一の走査信号線に接続され、該画素領域に２本の保持容量配線が対応しており、該画素領域の２個の画素電極が上記２本の保持容量配線の一方と容量を形成するとともに、これら画素電極の一方がトランジスタを介して第１データ信号線に接続され、かつ他方がトランジスタを介して第２データ信号線に接続され、残る１個の画素電極が上記２本の保持容量配線の他方と容量を形成するとともに、該画素電極がトランジスタを介して第１あるいは第２データ信号線に接続されていることを特徴とする。

本発明の液晶パネルは、上記アクティブマトリクス基板と共通電極を含む基板とを備えることを特徴とする。また、本液晶表示ユニットは、上記液晶パネルとドライバとを備えることを特徴とする。また、本テレビジョン受像機は、上記液晶表示装置と、テレビジョン放送を受信するチューナー部とを備えることを特徴とする。

以上のように、本液晶表示装置によれば、保持容量配線数を増やすことなく、すなわち各保持容量配線の電位を制御するための構成を複雑化することなく、１画素に設けた３つ以上の副画素を異なる輝度に制御し、これら副画素の面積階調によって中間調を表示することができる。これにより、γ特性の視角依存性（例えば、画面の白浮き等）を向上させることができる。

（ａ）は実施の形態１にかかる液晶表示装置の表示部を示す模式図であり、（ｂ）は該表示部の駆動方法を示す模式図である。（ａ）は実施の形態１にかかる液晶表示装置の表示部を示す模式図であり、（ｂ）は該表示部の駆動方法を示す模式図である。（ａ）は実施の形態１にかかる液晶表示装置の表示部を示す模式図であり、（ｂ）は該表示部の駆動方法を示す模式図である。（ａ）は実施の形態１にかかる液晶表示装置の表示部を示す模式図であり、（ｂ）は該表示部の駆動方法を示す模式図である。（ａ）は実施の形態１にかかる液晶表示装置の表示部を示す模式図であり、（ｂ）は該表示部の駆動方法を示す模式図である。（ａ）は実施の形態１にかかる液晶表示装置の表示部を示す模式図であり、（ｂ）は該表示部の駆動方法を示す模式図である。（ａ）は実施の形態１にかかる液晶表示装置の表示部を示す模式図であり、（ｂ）は該表示部の駆動方法を示す模式図である。（ａ）は実施の形態１にかかる液晶表示装置の表示部を示す模式図であり、（ｂ）は該表示部の駆動方法を示す模式図である。（ａ）は実施の形態１にかかる液晶表示装置の表示部を示す模式図であり、（ｂ）は該表示部の駆動方法を示す模式図である。（ａ）は実施の形態１にかかる液晶表示装置の表示部を示す模式図であり、（ｂ）は該表示部の駆動方法を示す模式図である。（ａ）は実施の形態１にかかる液晶表示装置の表示部を示す模式図であり、（ｂ）は該表示部の駆動方法を示す模式図である。図１（ａ）（ｂ）に示す表示部の駆動方法を示すタイミングチャートである。図３（ａ）（ｂ）に示す表示部の駆動方法を示すタイミングチャートである。図８（ａ）（ｂ）に示す表示部の駆動方法を示すタイミングチャートである。図９（ａ）（ｂ）に示す表示部の駆動方法を示すタイミングチャートである。図１１（ａ）（ｂ）に示す表示部の駆動方法を示すタイミングチャートである。（ａ）（ｂ）は、図１（ｂ）に示す表示部の具体的構成を示す平面図である。図１（ｂ）に示す表示部の他の具体的構成を示す平面図である。（ａ）（ｂ）は、図６（ｂ）・７（ｂ）に示す表示部の具体的構成を示す平面図である。図１１（ｂ）に示す表示部の具体的構成を示す平面図である。図１１（ｂ）に示す表示部の他の具体的構成を示す平面図である。（ａ）は図１（ｂ）に示す表示部を示す模式図であり、（ｂ）は該表示部の駆動方法を示す模式図である。（ａ）は図２（ｂ）に示す表示部を示す模式図であり、（ｂ）は該表示部の駆動方法を示す模式図である。（ａ）は図３（ｂ）に示す表示部を示す模式図であり、（ｂ）は該表示部の駆動方法を示す模式図である。（ａ）は図８（ｂ）に示す表示部を示す模式図であり、（ｂ）は該表示部の駆動方法を示す模式図である。（ａ）は実施の形態２にかかる液晶表示装置の表示部を示す模式図であり、（ｂ）は該表示部の駆動方法を示す模式図である。（ａ）は実施の形態２にかかる液晶表示装置の表示部を示す模式図であり、（ｂ）は該表示部の駆動方法を示す模式図である。（ａ）は実施の形態２にかかる液晶表示装置の表示部を示す模式図であり、（ｂ）は該表示部の駆動方法を示す模式図である。（ａ）は実施の形態２にかかる液晶表示装置の表示部を示す模式図であり、（ｂ）は該表示部の駆動方法を示す模式図である。（ａ）は実施の形態２にかかる液晶表示装置の表示部を示す模式図であり、（ｂ）は該表示部の駆動方法を示す模式図である。（ａ）は実施の形態２にかかる液晶表示装置の表示部を示す模式図であり、（ｂ）は該表示部の駆動方法を示す模式図である。（ａ）は実施の形態２にかかる液晶表示装置の表示部を示す模式図であり、（ｂ）は該表示部の駆動方法を示す模式図である。（ａ）は実施の形態２にかかる液晶表示装置の表示部を示す模式図であり、（ｂ）は該表示部の駆動方法を示す模式図である。（ａ）は実施の形態２にかかる液晶表示装置の表示部を示す模式図であり、（ｂ）は該表示部の駆動方法を示す模式図である。（ａ）は実施の形態２にかかる液晶表示装置の表示部を示す模式図であり、（ｂ）は該表示部の駆動方法を示す模式図である。（ａ）は実施の形態２にかかる液晶表示装置の表示部を示す模式図であり、（ｂ）は該表示部の駆動方法を示す模式図である。図２６（ｂ）に示す表示部の駆動方法を示すタイミングチャートである。図１（ｂ）の画素Ｐの等価回路図である。図２６（ｂ）の画素Ｐの等価回路図である。本液晶表示装置（画素分割方式）の構成を示すブロック図である。本液晶表示装置のデータ並び替え回路の構成を示すブロック図である。本液晶表示装置のソースドライバの構成を示すブロック図である。本液晶表示装置の機能を説明するブロック図である。本テレビジョン受像機の機能を説明するブロック図である。本テレビジョン受像機の構成を示す分解斜視図である。従来の液晶表示装置の１画素構成を示す回路図である。

符号の説明

１０ａ・１０ｂ表示部
Ｓ１・Ｓ２・ｓ１・ｓ２第１・第２データ信号線
Ｐ画素
Ｇ１〜Ｇ４走査信号線
Ｃｓ１〜Ｃｓ５保持容量配線
ＰＥ画素電極
８４液晶表示ユニット
６０１テレビジョン受像機
８００液晶表示装置

本発明にかかる実施の形態の例を、図１〜４５を用いて説明すれば、以下のとおりである。本液晶表示装置（例えば、ノーマリブラックモード）の表示部には、直交する走査信号線およびデータ信号線が設けられており、説明の便宜上、走査信号線の伸びる方向を行方向、データ信号線の伸びる方向を列方向としている。さらに、上記表示部には、行方向に伸びる電位制御可能な保持容量配線と、行および列方向に並べられた画素とが設けられている。各画素には３あるいは４個の副画素が設けられ、各副画素がデータ信号線および走査信号線に接続されるとともに、２本の保持容量配線と容量（保持容量）を形成している。より具体的には、各副画素にはトランジスタと画素電極とが含まれており、該トランジスタは走査信号線に接続されるとともにデータ信号線に接続され、上記画素電極あるいはこれと電気的に接続する電極（保持容量電極）と保持容量配線とが容量を形成している。

〔実施の形態１〕
以下に、図１の形態を説明する。なお、図１（ａ）は、本液晶表示装置の表示部の駆動方法を示すタイミングチャートであり、図１（ｂ）は、該表示部の構成およびその駆動過程を説明する模式図である。なお、図１（ｂ）の左図は図１（ａ）のｔ１での状態を示し、中央図は図１（ａ）のｔ２での状態を示し、右図は図１（ａ）のｔ３での状態を示す。図１（ｂ）に示すように、表示部１０ａには、１つの画素列に対応して、その両側に、第１および第２データ信号線が設けられ、１つの画素には同一の走査信号線に接続された４個の副画素が設けられる。この画素には２本の保持容量配線が対応し、該画素の２個の副画素が上記２本の保持容量配線の一方と容量を形成するとともに、これら副画素の一方が第１データ信号線に接続され、かつ他方が第２データ信号線に接続されており、また、残る２個の副画素が上記２本の保持容量配線の他方と容量を形成するとともに、これら副画素の一方が第１データ信号線に接続され、かつ他方が第２データ信号線に接続されている。

より具体的には、１つの画素では、走査信号線の一方の側に２つの副画素が行方向に並べられるとともに他方の側に２つの副画素が行方向に並べられることによって４つの副画素が行および列方向に配され、列方向に並ぶ２つの副画素はともに第１データ信号線に接続されるかあるいは第２データ信号線に接続されるとともに行方向に並ぶ２つの副画素は１本の保持容量配線と容量を形成する。なお、列方向に隣接する２つの画素の一方においては、列方向に並ぶ２つの副画素（第１および第２副画素）が第１データ信号線に接続されるとともに、列方向に並ぶ２つの副画素（第３および第４副画素）が第２データ信号線に接続され、上記２つの画素の他方においては、上記第１および第２副画素と同じ副画素列に含まれる２つの副画素が第１データ信号線に接続されるとともに、上記第３および第４副画素と同じ副画素列に含まれる２つの副画素が第２データ信号線に接続されている。また、隣接する２つの画素列の一方に対応する第２データ信号線と該２つの画素列の他方に対応する第１データ信号線とが画素列を挟むことなく隣接している。

さらに、列方向に隣り合う２つの画素の一方に含まれる副画素と該２つの画素の他方に含まれる副画素とが、同一の保持容量配線と容量を形成している。具体的には、走査信号線を挟むことなく列方向に隣接する２つの副画素が、同一の保持容量配線と容量を形成している。

例えば、画素Ｐを含む画素列に対応して第１および第２データ信号線Ｓ１・ｓ１が設けられ、画素Ｐには走査信号線Ｇ１に接続された４つの副画素１ａ〜１ｄが設けられる。具体的には、画素Ｐでは、走査信号線Ｇ１の一方の側（図中上側）に２つの副画素１ａ・１ｃが行方向に並べられるとともに他方の側（図中下側）に２つの副画素１ｂ・１ｄが行方向に並べられることによって４つの画素が行および列方向に配される。そして、列方向に並ぶ２つの副画素１ａ・１ｂ（第１および第２副画素）はともに第１データ信号線Ｓ１に接続され、列方向に並ぶ２つの副画素１ｃ・１ｄ（第３および第４副画素）はともに第２データ信号線ｓ１に接続される。また、行方向に並ぶ２つの副画素１ａ・１ｃは保持容量配線Ｃｓ１と容量を形成し、行方向に並ぶ２つの副画素１ｂ・１ｄは保持容量配線Ｃｓ２と容量を形成している。

同様に、画素Ｐに列方向に隣接する画素には、走査信号線Ｇ２に接続された４つの副画素２ａ〜２ｄが設けられる。具体的には、走査信号線Ｇ２の一方の側（図中上側）に２つの副画素２ａ・２ｃが行方向に並べられるとともに他方の側（図中下側）に２つの副画素２ｂ・２ｄが行方向に並べられる。そして、画素Ｐの副画素１ａ・１ｂと同じ画素列に含まれる２つの副画素２ａ・２ｂはともに第１データ信号線Ｓ１に接続され、画素Ｐの副画素１ｃ・１ｄと同じ画素列に含まれる２つの副画素２ｃ・２ｄはともに第２データ信号線ｓ１に接続される。また、行方向に並ぶ２つの副画素２ａ・２ｃは保持容量配線Ｃｓ２と容量を形成し、行方向に並ぶ２つの副画素２ｂ・２ｄは保持容量配線Ｃｓ３と容量を形成している。

また、画素Ｐを含む画素列に隣接する画素列に対応して第１および第２データ信号線Ｓ２・ｓ２が設けられ、画素Ｐに行方向に隣接する画素には、走査信号線Ｇ１に接続された４つの副画素１Ａ〜１Ｄが設けられる。具体的には、走査信号線Ｇ１の一方の側（図中上側）に２つの副画素１Ａ・１Ｃが行方向に並べられるとともに他方の側（図中下側）に２つの副画素１Ｂ・１Ｄが行方向に並べられ、列方向に並ぶ２つの副画素１Ａ・１Ｂはともに第１データ信号線Ｓ２に接続され、列方向に並ぶ２つの副画素１Ｃ・１Ｄはともに第２データ信号線ｓ２に接続される。また、行方向に並ぶ２つの副画素１Ａ・１Ｃは保持容量配線Ｃｓ１と容量を形成し、行方向に並ぶ２つの副画素１Ｂ・１Ｄは保持容量配線Ｃｓ２と容量を形成している。

このように、列方向に隣り合う２つの画素の一方に含まれる副画素（１ｂ、１ｄ、１Ｂ、１Ｄ）と該２つの画素の他方に含まれる副画素（２ａ、２ｃ、２Ａ、２Ｃ）とが、同一の保持容量配線Ｃｓ２と容量を形成している。換言すれば、走査信号線を挟むことなく列方向に隣接する２つの副画素（１ｂと２ａ、１ｄと２ｃ、１Ｂと２Ａ、１Ｄと２Ｃ）が、同一の保持容量配線Ｃｓ２と容量を形成している。

図３８に、画素Ｐの等価回路を示す。同図に示されるように、画素Ｐは、４つの副画素１ａ〜１ｄからなり、副画素１ａはトランジスタＴＲａと画素電極ＰＥａとを含み、副画素１ｂはトランジスタＴＲｂと画素電極ＰＥｂとを含み、副画素１ｃはトランジスタＴＲｃと画素電極ＰＥｃとを含み、副画素１ｄはトランジスタＴＲｄと画素電極ＰＥｄとを含む。

トランジスタＴＲａ・ＴＲｂは走査信号線Ｇ１およびデータ信号線Ｓ１に接続され、トランジスタＴＲｃ・ＴＲｄは走査信号線Ｇ１およびデータ信号線ｓ１に接続される。そして、画素電極ＰＥａは、保持容量配線Ｃｓ１と容量ＣＣＳａを形成するとともに、共通電極ｃｏｍ（対向電極）とＣＬＣａを形成し、画素電極ＰＥｂは、保持容量配線Ｃｓ２と容量ＣＣＳｂを形成するとともに、共通電極ｃｏｍ（対向電極）とＣＬＣｂを形成し、画素電極ＰＥｃは、保持容量配線Ｃｓ１と容量ＣＣＳｃを形成するとともに、共通電極ｃｏｍ（対向電極）とＣＬＣｃを形成し、画素電極ＰＥｄは、保持容量配線Ｃｓ２と容量ＣＣＳｄを形成するとともに、共通電極ｃｏｍ（対向電極）とＣＬＣｄを形成する。

図１（ａ）（ｂ）に戻って、第１および第２データ信号線には、同一のデータ（階調データ）に対応する、極性の異なった信号電位（例えばＶｃｏｍを基準としたときに、Ｖｃｏｍからの方向が逆で絶対値が等しい電位）が供給される。そして、信号電位の極性は１垂直走査期間ごとに反転する。なお、隣接する２つの画素列の一方に対応する第１データ信号線と、該２つの画素列の他方に対応する第２データ信号線とには異極性の信号電位が供給される。例えば、あるフレームでは第１データ信号線Ｓ１・Ｓ２にプラスの信号電位が供給される一方、第２データ信号線ｓ１・ｓ２にマイナスの信号電位が供給され、次のフレームでは、第１データ信号線Ｓ１・Ｓ２にマイナスの信号電位が供給される一方、第２データ信号線ｓ１・ｓ２にプラスの信号電位が供給される。

さらに、図１（ａ）（ｂ）に示すように、各保持容量配線の電位は、これと容量を形成する副画素に接続された走査信号線が走査された後、そのフレーム期間内において複数回レベルシフトする。具体的には、各保持容量配線の電位は、２つのレベルが１フレーム期間内において周期的に入れ替わるように変動し、画素列内で最初に書き込みが行われる画素に対応する保持容量配線のうち走査方向上流側にあるものを数え始めの１番目の保持容量配線とした場合に、任意の奇数番目にあたる保持容量配線の電位位相と次の奇数番目にあたる保持容量配線の電位位相とが、同方向に同一量だけずれ、任意の偶数番目にあたる保持容量配線の電位位相と次の偶数番目にあたる保持容量配線の電位位相とが、同方向に同一量だけずれている。また、上記２つのレベルそれぞれが複数水平走査期間継続する。

より具体的には、任意の奇数番目にあたる保持容量配線の電位位相は次の奇数番目にあたる保持容量配線の電位位相よりも２水平走査期間だけ進み、任意の偶数番目にあたる保持容量配線の電位位相は次の偶数番目にあたる保持容量配線の電位位相よりも２水平走査期間だけ進んでおり、１番目にあたる保持容量配線の電位と２番目にあたる保持容量配線の電位とが、フレーム開始から２水平走査期間後に同タイミングで逆方向にレベルシフトする。また、各奇数番目にあたる保持容量配線がとる２つの電位レベルの差は等しく、各偶数番目にあたる保持容量配線がとる２つの電位レベルの差も等しいが、各奇数番目にあたる保持容量配線がとる２つの電位レベルの差は、各偶数番目にあたる保持容量配線がとる２つの電位レベルの差よりも大きくなっている。なお、１画素に設けられた４つの副画素それぞれの面積は等しく、行方向に並ぶ２つの副画素それぞれと保持容量配線との容量値は、残る２つの副画素それぞれと保持容量配線との容量値に等しくなっている。

例えば、保持容量配線Ｃｓ１の電位は、これと容量を形成する副画素（１ａ・１ｃ等）に接続された走査信号線Ｇ１が走査された後に、そのフレーム期間内において複数回レベルシフトし、保持容量配線Ｃｓ２の電位は、これと容量を形成する副画素（１ｂ・１ｄ・１Ｂ・１Ｄ・２ａ・２Ｃ・２Ａ・２Ｃ等）に接続された走査信号線Ｇ１・Ｇ２が走査された後、そのフレーム期間内において複数回レベルシフトする。すなわち、各保持容量配線（Ｃｓ１、Ｃｓ２・・・）の電位は、２つのレベル（Ｈｉｇｈ＆Ｌｏｗ）が１０水平走査期間（１０Ｈ）ごとに入れ替わるように変動し、画素列内で最初に書き込みが行われる画素（例えば、画素Ｐ）に対応する保持容量配線Ｃｓ１・Ｃｓ２のうち走査方向上流側にあるＣｓ１を数え始めの１番目の保持容量配線とした場合に、任意の奇数番目にあたる保持容量配線（例えば、Ｃｓ１）の電位位相は次の奇数番目にあたる保持容量配線（例えば、Ｃｓ３）の電位位相よりも２水平走査期間だけ進み、任意の偶数番目にあたる保持容量配線（例えば、Ｃｓ２）の電位位相は次の偶数番目にあたる保持容量配線（例えば、Ｃｓ４）の電位位相よりも２水平走査期間だけ進んでおり、１番目にあたる保持容量配線Ｃｓ１の電位は、フレーム開始から２水平走査期間（２Ｈ）後となるｔ２にプラス方向に（Ｌ→Ｈに）レベルシフトし、２番目にあたる保持容量配線Ｃｓ２の電位は、フレーム開始から２水平走査期間（２Ｈ）後となるｔ２にマイナス方向に（Ｈ→Ｌに）レベルシフトする。また、各奇数番目にあたる保持容量配線（Ｃｓ１、Ｃｓ３・・・）がとる２つの電位レベルの差（レベルシフト量）は１フレーム期間において等しく、各偶数番目にあたる保持容量配線（Ｃｓ２、Ｃｓ４・・・）がとる２つの電位レベルの差（レベルシフト量）も１フレーム期間において等しいが、各奇数番目にあたる保持容量配線（Ｃｓ１、Ｃｓ３・・・）がとる２つの電位レベルの差は、各偶数番目にあたる保持容量配線（Ｃｓ２、Ｃｓ４・・・）がとる２つの電位レベルの差よりも大きくなっている。なお、例えば、画素Ｐに設けられた４つの副画素（１ａ〜１ｄ）それぞれの面積は等しく、行方向に並ぶ２つの副画素それぞれ（１ａあるいは１ｃ）と保持容量配線Ｃｓ１との容量値は、残る２つの副画素それぞれ（１ｂあるいは１ｄ）と保持容量配線Ｃｓ２との容量値に等しくなっている。

以上のように表示部１０ａを構成し、かつ第１および第２データ信号線並びに保持容量配線を制御することで、表示部１０ａは図１（ｂ）に示すように駆動される。以下に、図１・図１２・図３８を用いて画素Ｐの駆動について説明する。なお、図１２は、第１および第２データ信号線Ｓ１・ｓ１の電位、保持容量配線Ｃｓ１・Ｃｓ２の電位、および画素Ｐの各副画素（１ａ〜１ｄ）の電位（各副画素に含まれる画素電極の電位）を示すタイミングチャートである。

図３８では、データ信号線Ｓ１に供給される信号電位をＶＳ、データ信号線ｓ１に供給される信号電位をＶｓ、トランジスタＯＦＦ時の引き込み電位をＶＦ、保持容量配線Ｃｓ１の電位のレベルシフト量（ＨｉｇｈとＬｏｗの差）を２×Ｖｐ、保持容量配線Ｃｓ２の電位のレベルシフト量（ＨｉｇｈとＬｏｗの差）を２×Ｖｑ、ＫＣａ＝ＣＣＳａ／（ＣＬＣａ＋ＣＣＳａ）、ＫＣｂ＝ＣＣＳｂ／（ＣＬＣｂ＋ＣＣＳｂ）、ＫＣｃ＝ＣＣＳｃ／（ＣＬＣｃ＋ＣＣＳｃ）、ＫＣｄ＝ＣＣＳｄ／（ＣＬＣｄ＋ＣＣＳｄ）とすると、画素電極１ａの実効電位＝ＶＳ−ＶＦ＋ＫＣａ×Ｖｐ、画素電極１ｂの実効電位＝ＶＳ−ＶＦ−ＫＣｂ×Ｖｑ、画素電極１ｃの実効電位＝Ｖｓ−ＶＦ＋ＫＣｃ×Ｖｐ、画素電極１ｄの実効電位＝Ｖｓ−ＶＦ−ＫＣｄ×Ｖｑとなる。

ここで図１・１２に示すとおり、図１の形態では、ＶＳ＝Ｖｄａ（階調データｄａに対応するプラスの信号電位）、Ｖｓ＝−Ｖｄａ（階調データｄａに対応するマイナスの信号電位）、ＫＣａ＝ＫＣｂ＝ＫＣｃ＝ＫＣｄ＝ＫＣであるから、画素電極１ａの実効電位＝Ｖｄａ−ＶＦ＋ＫＣ×Ｖｐ、画素電極１ｂの実効電位＝Ｖｄａ−ＶＦ−ＫＣ×Ｖｑ、画素電極１ｃの実効電位＝−Ｖｄａ−ＶＦ＋ＫＣ×Ｖｐ、画素電極１ｄの実効電位＝−Ｖｄａ−ＶＦ−ＫＣ×Ｖｑとなる。

さらに、Ｖｐ＞Ｖｑであるから、超明副画素は明副画素よりも輝度が高く、超暗副画素は暗副画素よりも輝度が低いものとして、画素Ｐでは、１ａを超明副画素（以下、適宜Ｍで示す）、１ｂを暗副画素（以下、適宜ａで示す）、１ｃを超暗副画素（以下、適宜Ａで示す）、１ｄを明副画素（以下、適宜ｍで示す）とすることができる。また、画素Ｐに列方向に隣接する画素では、２ａを暗副画素（ａ）、２ｂを超明副画素（Ｍ）、２ｃを明副画素（ｍ）、２ｄを超暗副画素（Ａ）とすることができる。また、画素Ｐに行方向に隣接する画素では、１Ａを超明副画素（Ｍ）、１Ｂを暗副画素（ａ）、１Ｃを超暗副画素（Ａ）、１Ｄを明副画素（ｍ）とすることができる。

以上のように、図１の形態によれば、保持容量配線数を増やすことなく、すなわち各保持容量配線の電位を制御するための構成を複雑化することなく、１画素に設けた４つの副画素を異なる輝度に制御し、これら副画素の面積階調によって中間調を表示することができる。これにより、γ特性の視角依存性（例えば、画面の白浮き等）を向上させることができる。また、第１および第２データ信号線に同一階調に対応しつつ互いに極性の異なる信号電位が供給されるため、これらデータ信号線に異なる階調に対応する信号電位を供給することにより各副画素を異なる輝度とする場合と比較して、データ処理およびそのための演算回路構成を簡易化することができる。

また、各副画素列において、超明副画素と明副画素が１列に並ばず、かつ超暗副画素と暗副画素が１列に並ばないため、画面のざらつきや列方向のライン状のムラを抑制することができる。また、各副画素行において、超明副画素と超暗副画素が交互に並ぶか、あるいは明副画素と暗副画素が交互に並ぶため、画面のざらつきや行方向のライン状のムラを抑制することができる。また、各保持容量配線の電位を周期的にレベルシフトさせているため、所定本ごとに保持容量配線の電位位相を共通化することができる。これにより、各保持容量配線の電位を制御するための構成を簡易化することができる。さらに、レベルシフトの周期を１０Ｈとしているため、波形鈍りがあってもレベルシフト量を十分に確保することができる。

なお、表示部１０ａの構成例を図１７（ａ）に示す。同図に示すように、画素Ｐでは、これを横切る走査信号線Ｇ１上に４つのトランジスタそれぞれのソース電極・ドレイン電極が形成され、副画素１ａに含まれる画素電極ＰＥａと副画素１ｃに含まれるＰＥｃとに重なるように保持容量配線Ｃｓ１が配され、副画素１ｂに含まれる画素電極ＰＥｂと副画素１ｄに含まれるＰＥｄとに重なるように保持容量配線Ｃｓ２が配されている。なお、画素Ｐ内において行方向に隣接する画素電極同士を分かつスリットは、図１７（ａ）のように列方向の直線形状であってもよいし、図１７（ｂ）のように横Ｖ字形状であってもよい。図１７（ｂ）の構成は、例えば、カラーフィルタ基板側に横Ｖ字形状のリブやスリットを有するＭＶＡ（マルチドメインバーティカルアライメント）構造の液晶表示装置に好適である。

また、図１や図１７では画素列の両側にこれに対応する第１および第２データ信号線を配しているがこれに限定されない。例えば、図１８のように、画素列の一方の側およびその中央（例えば、行方向に隣り合う２つの副画素１ａ・１ｃの間隙）それぞれに、該画素列に対応する第１および第２データ信号線Ｓ１・ｓ１を配することもできる。このような配置とすることで、第１および第２データ信号線Ｓ１・ｓ１同士を短絡し難くすることができる。また、第１および第２データ信号線Ｓ１・ｓ１に極性が異なる信号が入力される場合、これらデータ信号線を図１８のように配置することでデータ信号線と副画素との間の寄生容量による副画素電位の変動をキャンセルすることができ、表示品位を向上させることができる。

以下に、図２の形態を説明する。なお、図２（ａ）は、本液晶表示装置の表示部の駆動方法を示すタイミングチャートであり、図２（ｂ）は、該表示部の構成およびその駆動過程を説明する模式図である。なお、図２（ｂ）の左図は図２（ａ）のｔ１での状態を示し、中央図は図２（ａ）のｔ２での状態を示し、右図は図２（ａ）のｔ３での状態を示す。図１の形態と図２の形態との違いは各保持容量配線の制御であり、図２の形態における表示部の構成並びに第１および第２データ信号線の制御は図１のそれと同じである。

図２（ａ）（ｂ）に示すように、保持容量配線Ｃｓ１の電位は、これと容量を形成する副画素（１ａ・１ｃ等）に接続された走査信号線Ｇ１が走査された後に、そのフレーム期間内において複数回レベルシフトし、保持容量配線Ｃｓ２の電位は、これと容量を形成する副画素（１ｂ・１ｄ・１Ｂ・１Ｄ・２ａ・２Ｃ・２Ａ・２Ｃ等）に接続された走査信号線Ｇ１・Ｇ２が走査された後、そのフレーム期間内において複数回レベルシフトする。すなわち、各保持容量配線（Ｃｓ１、Ｃｓ２・・・）の電位は、２つのレベル（Ｈｉｇｈ＆Ｌｏｗ）が１０水平走査期間（１０Ｈ）ごとに入れ替わるように変動し、画素列内で最初に書き込みが行われる画素（例えば、画素Ｐ）に対応する保持容量配線Ｃｓ１・Ｃｓ２のうち走査方向上流側にあるＣｓ１を数え始めの１番目の保持容量配線とした場合に、任意の奇数番目にあたる保持容量配線（例えば、Ｃｓ１）の電位位相は次の奇数番目にあたる保持容量配線（例えば、Ｃｓ３）の電位位相よりも２水平走査期間だけ進み、任意の偶数番目にあたる保持容量配線（例えば、Ｃｓ２）の電位位相は次の偶数番目にあたる保持容量配線（例えば、Ｃｓ４）の電位位相よりも２水平走査期間だけ進んでおり、１番目にあたる保持容量配線Ｃｓ１の電位は、フレーム開始から２水平走査期間（２Ｈ）後となるｔ２にプラス方向に（Ｌ→Ｈに）レベルシフトし、２番目にあたる保持容量配線Ｃｓ２の電位は、フレーム開始から２水平走査期間（２Ｈ）後となるｔ２にプラス方向に（Ｌ→Ｈに）レベルシフトする。また、各奇数番目にあたる保持容量配線（Ｃｓ１、Ｃｓ３・・・）がとる２つの電位レベルの差は等しく、各偶数番目にあたる保持容量配線（Ｃｓ２、Ｃｓ４・・・）がとる２つの電位レベルの差も等しいが、各奇数番目にあたる保持容量配線（Ｃｓ１、Ｃｓ３・・・）がとる２つの電位レベルの差は、各偶数番目にあたる保持容量配線（Ｃｓ２、Ｃｓ４・・・）がとる２つの電位レベルの差よりも大きくなっている。

本形態によれば、画素Ｐでは、１ａを超明副画素（Ｍ）、１ｂを明副画素（ｍ）、１ｃを超暗副画素（Ａ）、１ｄを暗副画素（ａ）とすることができる。また、画素Ｐに列方向に隣接する画素では、２ａを明副画素（ｍ）、２ｂを超明副画素（Ｍ）、２ｃを暗副画素（ａ）、２ｄを超暗副画素（Ａ）とすることができる。また、画素Ｐに行方向に隣接する画素では、１Ａを超明副画素（Ｍ）、１Ｂを明副画素（ｍ）、１Ｃを超暗副画素（Ａ）、１Ｄを暗副画素（ａ）とすることができる。

図２の形態によれば、各副画素列の明・暗配置に関する効果を除いて、図１の形態と同様の効果を得ることができる。

以下に、図３の形態を説明する。なお、図３（ａ）は、本液晶表示装置の表示部の駆動方法を示すタイミングチャートであり、図３（ｂ）は、該表示部の構成およびその駆動過程を説明する模式図である。なお、図３（ｂ）の左図は図３（ａ）のｔ１での状態を示し、中央図は図３（ａ）のｔ２での状態を示し、右図は図３（ａ）のｔ３での状態を示す。図１の形態と図３の形態との違いは各保持容量配線の制御であり、図３に形態における表示部の構成並びに第１および第２データ信号線の制御は図１のそれと同じである。

図３（ａ）（ｂ）に示すように、保持容量配線Ｃｓ１の電位は、これと容量を形成する副画素（１ａ・１ｃ等）に接続された走査信号線Ｇ１が走査された後に、そのフレーム期間内において１回レベルシフトし、保持容量配線Ｃｓ２の電位は、これと容量を形成する副画素（１ｂ・１ｄ・１Ｂ・１Ｄ・２ａ・２Ｃ・２Ａ・２Ｃ等）に接続された走査信号線Ｇ１・Ｇ２が走査された後、そのフレーム期間内において１回レベルシフトする。すなわち、各保持容量配線（Ｃｓ１、Ｃｓ２・・・）の電位は、２つのレベル（Ｈｉｇｈ＆Ｌｏｗ）が１垂直走査期間（１フレーム期間）ごとに入れ替わるように変動し、画素列内で最初に書き込みが行われる画素（例えば、画素Ｐ）に対応する保持容量配線Ｃｓ１・Ｃｓ２のうち走査方向上流側にあるＣｓ１を数え始めの１番目の保持容量配線とした場合に、任意の奇数番目にあたる保持容量配線（例えば、Ｃｓ１）の電位位相は次の奇数番目にあたる保持容量配線（例えば、Ｃｓ３）の電位位相よりも２水平走査期間だけ進み、任意の偶数番目にあたる保持容量配線（例えば、Ｃｓ２）の電位位相は次の偶数番目にあたる保持容量配線（例えば、Ｃｓ４）の電位位相よりも２水平走査期間だけ進んでおり、１番目にあたる保持容量配線Ｃｓ１の電位は、フレーム開始から１水平走査期間（１Ｈ）後となるｔ１にプラス方向に（Ｌ→Ｈに）レベルシフトし、２番目にあたる保持容量配線Ｃｓ２の電位は、フレーム開始から２水平走査期間（２Ｈ）後となるｔ２にマイナス方向に（Ｈ→Ｌに）レベルシフトする。また、各奇数番目にあたる保持容量配線（Ｃｓ１、Ｃｓ３・・・）がとる２つの電位レベルの差は等しく、各偶数番目にあたる保持容量配線（Ｃｓ２、Ｃｓ４・・・）がとる２つの電位レベルの差も等しいが、各奇数番目にあたる保持容量配線（Ｃｓ１、Ｃｓ３・・・）がとる２つの電位レベルの差は、各偶数番目にあたる保持容量配線（Ｃｓ２、Ｃｓ４・・・）がとる２つの電位レベルの差よりも大きくなっている。

図１３は、図３の形態における、第１および第２データ信号線Ｓ１・ｓ１の電位、保持容量配線Ｃｓ１・Ｃｓ２の電位、および画素Ｐの各副画素（１ａ〜１ｄ）の電位（各副画素に含まれる画素電極の電位）を示すタイミングチャートである。図１３に示されるように、図３の形態では、１フレーム期間において保持容量配線の電位が１回しかレベルシフトしないため、図１の形態よりレベルシフト量を小さくしても、副画素１ａ〜１ｄ（各副画素の画素電極）に図１の形態と同じ実効値を得ることができる。

本形態によれば、画素Ｐでは、１ａを超明副画素（Ｍ）、１ｂを暗副画素（ａ）、１ｃを超暗副画素（Ａ）、１ｄを明副画素（ｍ）とすることができる。また、画素Ｐに列方向に隣接する画素では、２ａを暗副画素（ａ）、２ｂを超明副画素（Ｍ）、２ｃを明副画素（ｍ）、２ｄを超暗副画素（Ａ）とすることができる。また、画素Ｐに行方向に隣接する画素では、１Ａを超明副画素（Ｍ）、１Ｂを暗副画素（ａ）、１Ｃを超暗副画素（Ａ）、１Ｄを明副画素（ｍ）とすることができる。

図３の形態によれば、保持容量配線の電位位相の共通化に関する効果を除いて、図１の形態と同様の効果を得ることができる。加えて、保持容量配線の電位のレベルシフト量（振幅）を小さくして、消費電力を低減することができる。

以下に、図４の形態を説明する。なお、図４（ａ）は、本液晶表示装置の表示部の駆動方法を示すタイミングチャートであり、図４（ｂ）は、該表示部の構成およびその駆動過程を説明する模式図である。なお、図４（ｂ）の左図は図４（ａ）のｔ１での状態を示し、中央図は図４（ａ）のｔ２での状態を示し、右図は図４（ａ）のｔ３での状態を示す。図３の形態と図４の形態との違いは各保持容量配線の制御であり、図４の形態における表示部の構成並びに第１および第２データ信号線の制御は図１のそれと同じである。

図４（ａ）（ｂ）に示すように、保持容量配線Ｃｓ１の電位は、これと容量を形成する副画素（１ａ・１ｃ等）に接続された走査信号線Ｇ１が走査された後に、そのフレーム期間内において１回レベルシフトし、保持容量配線Ｃｓ２の電位は、これと容量を形成する副画素（１ｂ・１ｄ・１Ｂ・１Ｄ・２ａ・２Ｃ・２Ａ・２Ｃ等）に接続された走査信号線Ｇ１・Ｇ２が走査された後、そのフレーム期間内において１回レベルシフトする。すなわち、各保持容量配線（Ｃｓ１、Ｃｓ２・・・）の電位は、２つのレベル（Ｈｉｇｈ＆Ｌｏｗ）が１垂直走査期間（１フレーム期間）ごとに入れ替わるように変動し、画素列内で最初に書き込みが行われる画素（例えば、画素Ｐ）に対応する保持容量配線Ｃｓ１・Ｃｓ２のうち走査方向上流側にあるＣｓ１を数え始めの１番目の保持容量配線とした場合に、任意の奇数番目にあたる保持容量配線（例えば、Ｃｓ１）の電位位相は次の奇数番目にあたる保持容量配線（例えば、Ｃｓ３）の電位位相よりも２水平走査期間だけ進み、任意の偶数番目にあたる保持容量配線（例えば、Ｃｓ２）の電位位相は次の偶数番目にあたる保持容量配線（例えば、Ｃｓ４）の電位位相よりも２水平走査期間だけ進んでおり、１番目にあたる保持容量配線Ｃｓ１の電位は、フレーム開始から１水平走査期間（１Ｈ）後となるｔ１にプラス方向に（Ｌ→Ｈに）レベルシフトし、２番目にあたる保持容量配線Ｃｓ２の電位は、フレーム開始から２水平走査期間（２Ｈ）後となるｔ２にプラス方向に（Ｌ→Ｈに）レベルシフトする。また、各奇数番目にあたる保持容量配線（Ｃｓ１、Ｃｓ３・・・）がとる２つの電位レベルの差は等しく、各偶数番目にあたる保持容量配線（Ｃｓ２、Ｃｓ４・・・）がとる２つの電位レベルの差も等しいが、各奇数番目にあたる保持容量配線（Ｃｓ１、Ｃｓ３・・・）がとる２つの電位レベルの差は、各偶数番目にあたる保持容量配線（Ｃｓ２、Ｃｓ４・・・）がとる２つの電位レベルの差よりも大きくなっている。

図４の形態によれば、各副画素列の明・暗配置に関する効果を除いて、図３の形態と同様の効果を得ることができる。

以下に、図５の形態を説明する。なお、図５（ａ）は、本液晶表示装置の表示部の駆動方法を示すタイミングチャートであり、図５（ｂ）は、該表示部の構成およびその駆動過程を説明する模式図である。なお、図５（ｂ）の左図は図５（ａ）のｔ１での状態を示し、中央図は図５（ａ）のｔ２での状態を示し、右図は図５（ａ）のｔ３での状態を示す。図１の形態と図５の形態との違いは各保持容量配線の制御であり、図３の形態における表示部の構成並びに第１および第２データ信号線の制御は図１のそれと同じである。

図５（ａ）（ｂ）に示すように、保持容量配線Ｃｓ１の電位は、これと容量を形成する副画素（１ａ・１ｃ等）に接続された走査信号線Ｇ１が走査された後に、そのフレーム期間内において複数回レベルシフトし、保持容量配線Ｃｓ２の電位は、これと容量を形成する副画素（１ｂ・１ｄ・１Ｂ・１Ｄ・２ａ・２Ｃ・２Ａ・２Ｃ等）に接続された走査信号線Ｇ１・Ｇ２が走査された後、そのフレーム期間内において複数回レベルシフトする。すなわち、各保持容量配線（Ｃｓ１、Ｃｓ２・・・）の電位は、２つのレベル（Ｈｉｇｈ＆Ｌｏｗ）が１水平走査期間（１Ｈ）ごとに入れ替わるように変動し、画素列内で最初に書き込みが行われる画素（例えば、画素Ｐ）に対応する保持容量配線Ｃｓ１・Ｃｓ２のうち走査方向上流側にあるＣｓ１を数え始めの１番目の保持容量配線とした場合に、任意の奇数番目にあたる保持容量配線（Ｃｓ１、Ｃｓ３・・・）の電位位相はすべて等しく、任意の偶数番目にあたる保持容量配線（例えば、Ｃｓ２、Ｃｓ４・・・）の電位位相はすべて等しく、１番目にあたる保持容量配線Ｃｓ１の電位は、フレーム開始から１水平走査期間（１Ｈ）後となるｔ１にプラス方向に（Ｌ→Ｈに）レベルシフトし、２番目にあたる保持容量配線Ｃｓ２の電位は、フレーム開始から１水平走査期間（１Ｈ）後となるｔ１にマイナス方向に（Ｈ→Ｌに）レベルシフトする。また、各奇数番目にあたる保持容量配線（Ｃｓ１、Ｃｓ３・・・）がとる２つの電位レベルの差は等しく、各偶数番目にあたる保持容量配線（Ｃｓ２、Ｃｓ４・・・）がとる２つの電位レベルの差も等しいが、各奇数番目にあたる保持容量配線（Ｃｓ１、Ｃｓ３・・・）がとる２つの電位レベルの差は、各偶数番目にあたる保持容量配線（Ｃｓ２、Ｃｓ４・・・）がとる２つの電位レベルの差よりも大きくなっている。

本形態によれば、画素Ｐでは、１ａを超明副画素（Ｍ）、１ｂを暗副画素（ａ）、１ｃを超暗副画素（Ａ）、１ｄを明副画素（ｍ）とすることができる。また、画素Ｐに列方向に隣接する画素では、２ａを明副画素（ｍ）、２ｂを超暗副画素（Ａ）、２ｃを暗副画素（ａ）、２ｄを超明副画素（Ｍ）とすることができる。また、画素Ｐに行方向に隣接する画素では、１Ａを超明副画素（Ｍ）、１Ｂを暗副画素（ａ）、１Ｃを超暗副画素（Ａ）、１Ｄを明副画素（ｍ）とすることができる。

以上のように、図５の形態によれば、レベルシフト量の確保に関する効果を除いて図１の形態と同様の効果を得ることができる。加えて、各副画素列において、超明副画素あるいは明副画素と、超暗副画素あるいは暗副画素とを市松配置することができ、画面のざらつきが一層抑制される。さらに、保持容量配線の電位位相の種類を２つとすることができ、各保持容量配線の電位を制御するための構成を一層簡易化することができる。

以下に、図６の形態を説明する。なお、図６（ａ）は、本液晶表示装置の表示部の駆動方法を示すタイミングチャートであり、図６（ｂ）は、該表示部の構成およびその駆動過程を説明する模式図である。なお、図６（ｂ）の左図は図６（ａ）のｔ１での状態を示し、中央図は図６（ａ）のｔ２での状態を示し、右図は図６（ａ）のｔ３での状態を示す。図１の形態と図６の形態との違いは、副画素と第１および第２データ信号線との接続関係であり、図６の形態における第１および第２データ信号線並びに保持容量配線の制御は図１のそれと同じである。

すなわち、図６（ｂ）に示すように、列方向に隣接する２つの画素の一方においては、列方向に並ぶ２つの副画素（第１および第２副画素）が第１データ信号線に接続されるとともに、列方向に並ぶ２つの副画素（第３および第４副画素）が第２データ信号線に接続され、上記２つの画素の他方においては、上記第１および第２副画素と同じ副画素列に含まれる２つの副画素が第２データ信号線に接続されるとともに、上記第３および第４副画素と同じ副画素列に含まれる２つの副画素が第１データ信号線に接続されている。

例えば、画素Ｐを含む画素列に対応して第１および第２データ信号線Ｓ１・ｓ１が設けられ、画素Ｐには走査信号線Ｇ１に接続された４つの副画素１ａ〜１ｄが設けられる。そして、列方向に並ぶ２つの副画素１ａ・１ｂ（第１および第２副画素）はともに第１データ信号線Ｓ１に接続され、列方向に並ぶ２つの副画素１ｃ・１ｄ（第３および第４副画素）はともに第２データ信号線ｓ１に接続される。一方、画素Ｐに列方向に隣接する画素には、走査信号線Ｇ２に接続された４つの副画素２ａ〜２ｄが設けられ、走査信号線Ｇ２の一方の側（図中上側）に２つの副画素２ａ・２ｃが行方向に並べられるとともに他方の側（図中下側）に２つの副画素２ｂ・２ｄが行方向に並べられる。そして、画素Ｐの副画素１ａ・１ｂと同じ画素列に含まれる２つの副画素２ａ・２ｂはともに第２データ信号線ｓ１に接続され、画素Ｐの副画素１ｃ・１ｄと同じ画素列に含まれる２つの副画素２ｃ・２ｄはともに第１データ信号線Ｓ１に接続される。

図６の形態によれば、図１の形態と同様の効果に加えて、各副画素列において超明副画素あるいは明副画素と、超暗副画素あるいは暗副画素とを市松配置することができ、画面のざらつきが一層抑制されるという効果が得られる。

以下に、図７の形態を説明する。なお、図７（ａ）は、本液晶表示装置の表示部の駆動方法を示すタイミングチャートであり、図７（ｂ）は、該表示部の構成およびその駆動過程を説明する模式図である。なお、図７（ｂ）の左図は図７（ａ）のｔ１での状態を示し、中央図は図７（ａ）のｔ２での状態を示し、右図は図７（ａ）のｔ３での状態を示す。図３の形態と図７の形態との違いは、副画素と第１および第２データ信号線との接続関係であり、図７の形態における第１および第２データ信号線並びに保持容量配線の制御は図３のそれと同じである。

すなわち、図７（ｂ）に示すように、列方向に隣接する２つの画素の一方においては、列方向に並ぶ２つの副画素（第１および第２副画素）が第１データ信号線に接続されるとともに、列方向に並ぶ２つの副画素（第３および第４副画素）が第２データ信号線に接続され、上記２つの画素の他方においては、上記第１および第２副画素と同じ副画素列に含まれる２つの副画素が第２データ信号線に接続されるとともに、上記第３および第４副画素と同じ副画素列に含まれる２つの副画素が第１データ信号線に接続されている。

図７の形態では、図３の形態と同様の効果に加えて、各副画素列において超明副画素あるいは明副画素と、超暗副画素あるいは暗副画素とを市松配置することができ、画面のざらつきが一層抑制されるという効果が得られる。

なお、図６・７の表示部の構成例を図１９（ａ）に示す。同図に示すように、各画素では、これを横切る走査信号線上にトランジスタのソース電極・ドレイン電極が形成されているが、各画素列の偶数番目の画素では、これに含まれるトランジスタのドレイン電極が引き回されることによって図６（ｂ）・図７（ｂ）に示すような副画素と第１および第２データ信号線との接続関係が実現される。なお、画素内において行方向に隣接する画素電極同士を分かつスリットは、図１９（ａ）のように列方向の直線形状であってもよいし、図１９（ｂ）のように横Ｖ字形状であってもよい。図１９（ｂ）の構成は、例えば、カラーフィルタ基板側に横Ｖ字形状のリブやスリットを有するＭＶＡ構造の液晶表示装置に好適である。

以下に、図８の形態を説明する。なお、図８（ａ）は、本液晶表示装置の表示部の駆動方法を示すタイミングチャートであり、図８（ｂ）は、該表示部の構成およびその駆動過程を説明する模式図である。なお、図８（ｂ）の左図は図８（ａ）のｔ１での状態を示し、中央図は図８（ａ）のｔ２での状態を示し、右図は図８（ａ）のｔ３での状態を示す。図１の形態と図８の形態との違いは第１および第２データ信号線の制御であり、図８の形態における表示部の構成および各保持容量配線の制御は図１のそれと同じである。

すなわち、図８（ａ）（ｂ）に示すように、第１および第２データ信号線には、同一のデータ（階調データ）に対応する、極性の異なった信号電位（例えばＶｃｏｍを基準としたときに、Ｖｃｏｍからの方向が逆で絶対値が等しい電位）が供給される。そして、信号電位の極性は１水平走査期間（１Ｈ）ごとに反転する。なお、図８の形態でも、隣接する２つの画素列の一方に対応する第１データ信号線と、該２つの画素列の他方に対応する第２データ信号線とには異極性の信号電位が供給される。図１４に、図８の形態における、第１および第２データ信号線Ｓ１・ｓ１の電位、保持容量配線Ｃｓ１・Ｃｓ２の電位、および画素Ｐの各副画素（１ａ〜１ｄ）の電位（各副画素に含まれる画素電極の電位）を示すタイミングチャートを示しておく。

図８の形態では、図１の形態と同様の効果に加えて、各副画素列において超明副画素あるいは明副画素と、超暗副画素あるいは暗副画素とを市松配置することができ、画面のざらつきが一層抑制されるという効果が得られる。

以下に、図９の形態を説明する。なお、図９（ａ）は、本液晶表示装置の表示部の駆動方法を示すタイミングチャートであり、図９（ｂ）は、該表示部の構成およびその駆動過程を説明する模式図である。なお、図９（ｂ）の左図は図９（ａ）のｔ１での状態を示し、中央図は図９（ａ）のｔ２での状態を示し、右図は図９（ａ）のｔ３での状態を示す。図３の形態と図９の形態との違いは第１および第２データ信号線の制御であり、図９の形態における表示部の構成並びに各保持容量配線の制御は図３のそれと同じである。

すなわち、図９（ａ）（ｂ）に示すように、第１および第２データ信号線には、同一のデータ（階調データ）に対応する、極性の異なった信号電位（例えばＶｃｏｍを基準としたときに、Ｖｃｏｍからの方向が逆で絶対値が等しい電位）が供給される。そして、信号電位の極性は１水平走査期間（１Ｈ）ごとに反転する。なお、図９の形態でも、隣接する２つの画素列の一方に対応する第１データ信号線と、該２つの画素列の他方に対応する第２データ信号線とには異極性の信号電位が供給される。図１５に、図９の形態における、第１および第２データ信号線Ｓ１・ｓ１の電位、保持容量配線Ｃｓ１・Ｃｓ２の電位、および画素Ｐの各副画素（１ａ〜１ｄ）の電位（各副画素に含まれる画素電極の電位）を示すタイミングチャートを示しておく。

図９の形態では、図３の形態と同様の効果に加えて、各副画素列において超明副画素あるいは明副画素と、超暗副画素あるいは暗副画素とを市松配置することができ、画面のざらつきが一層抑制されるという効果が得られる。

以下に、図１０の形態を説明する。なお、図１０（ａ）は、本液晶表示装置の表示部の駆動方法を示すタイミングチャートであり、図１０（ｂ）は、該表示部の構成およびその駆動過程を説明する模式図である。なお、図１０（ｂ）の左図は図１０（ａ）のｔ１での状態を示し、中央図は図１０（ａ）のｔ２での状態を示し、右図は図１０（ａ）のｔ３での状態を示す。図１の形態と図１０の形態との違いは第１および第２データ信号線の制御であり、図１０の形態における表示部の構成および各保持容量配線の制御は図１のそれと同じである。

すなわち、図１０（ａ）（ｂ）に示すように、第１および第２データ信号線には、同一のデータ（階調データ）に対応する、極性の異なった信号電位（例えばＶｃｏｍを基準としたときに、Ｖｃｏｍからの方向が逆で絶対値が等しい電位）が供給される。そして、信号電位の極性は１垂直走査期間ごとに反転する。なお、隣接する２つの画素列の一方に対応する第１データ信号線と、該２つの画素列の他方に対応する第２データ信号線とには同極性の信号電位が供給される。例えば、あるフレームでは、第１データ信号線Ｓ１・Ｓ２にそれぞれプラス・マイナスの信号電位が供給されるとともに、第２データ信号線ｓ１・ｓ２にそれぞれマイナス・プラスの信号電位が供給され、次のフレームでは、第１データ信号線Ｓ１・Ｓ２にそれぞれマイナス・プラスの信号電位が供給されるとともに、第２データ信号線ｓ１・ｓ２にそれぞれプラス・マイナスの信号電位が供給される。

本形態によれば、画素Ｐでは、１ａを超明副画素（Ｍ）、１ｂを暗副画素（ａ）、１ｃを超暗副画素（Ａ）、１ｄを明副画素（ｍ）とすることができる。また、画素Ｐに列方向に隣接する画素では、２ａを暗副画素（ａ）、２ｂを超明副画素（Ｍ）、２ｃを明副画素（ｍ）、２ｄを超暗副画素（Ａ）とすることができる。また、画素Ｐに行方向に隣接する画素では、１Ａを超暗副画素（Ａ）、１Ｂを明副画素（ｍ）、１Ｃを超明副画素（Ｍ）、１Ｄを暗副画素（ａ）とすることができる。

図１０の形態によれば、各副画素行の明・暗配置に関する効果を除いて、図１の形態と同様の効果を得ることができる。加えて、画素列を挟むことなく隣接する２本のデータ信号線に同極性の信号電位が供給されるため、この２本のデータ信号線間の寄生容量に起因する電力消費を抑制でき、ソースドライバの負荷を小さくすることができる。

以下に、図１１の形態を説明する。なお、図１１（ａ）は、本液晶表示装置の表示部の駆動方法を示すタイミングチャートであり、図１１（ｂ）は、該表示部の構成およびその駆動過程を説明する模式図である。なお、図１１（ｂ）の左図は図１１（ａ）のｔ１での状態を示し、中央図は図１１（ａ）のｔ２での状態を示し、右図は図１１（ａ）のｔ３での状態を示す。図１の形態と図１１の形態との違いは、表示部における各副画素と保持容量配線との容量値および保持容量配線の電位のレベルシフト量であり、図１１の形態におけるその他の構成および配線制御は図１のそれと同じである。

図１１（ａ）（ｂ）に示すように、各奇数番目にあたる保持容量配線（Ｃｓ１、Ｃｓ３・・・）がとる２つの電位レベルの差は等しく、各偶数番目にあたる保持容量配線（Ｃｓ２、Ｃｓ４・・・）がとる２つの電位レベルの差も等しく、さらに、各奇数番目にあたる保持容量配線（Ｃｓ１、Ｃｓ３・・・）がとる２つの電位レベルの差と、各偶数番目にあたる保持容量配線（Ｃｓ２、Ｃｓ４・・・）がとる２つの電位レベルの差とが等しくなっている。一方で、１画素に設けられた４つの副画素それぞれの面積は等しく、行方向に並ぶ２つ副画素それぞれと保持容量配線との容量値は、残る２つの副画素それぞれと保持容量配線との容量値よりも大きくなっている。例えば、画素Ｐに設けられた４つの副画素（１ａ〜１ｄ）それぞれの面積は等しく、行方向に並ぶ２つの副画素それぞれ（１ａあるいは１ｃ）と保持容量配線Ｃｓ１との容量値は、残る２つの副画素それぞれ（１ｂあるいは１ｄ）と保持容量配線Ｃｓ２との容量値よりも大きくなっている。

ここで、上記のとおり、画素電極１ａの実効電位＝ＶＳ−ＶＦ＋ＫＣａ×Ｖｐ、画素電極１ｂの実効電位＝ＶＳ−ＶＦ−ＫＣｂ×Ｖｑ、画素電極１ｃの実効電位＝Ｖｓ−ＶＦ＋ＫＣｃ×Ｖｐ、画素電極１ｄの実効電位＝Ｖｓ−ＶＦ−ＫＣｄ×Ｖｑであるが、本形態では、ＫＣａ＝ＣＣＳａ／（ＣＬＣａ＋ＣＣＳａ）＝ＫＣｃ＝ＣＣＳｃ／（ＣＬＣｃ＋ＣＣＳｃ）＞ＫＣｂ＝ＣＣＳｂ／（ＣＬＣｂ＋ＣＣＳｂ）＝ＫＣｄ＝ＣＣＳｄ／（ＣＬＣｄ＋ＣＣＳｄ）となっており、さらに、Ｖｐ＝Ｖｑとなっているから、画素Ｐでは、１ａを超明副画素（Ｍ）、１ｂを暗副画素（ａ）、１ｃを超暗副画素（Ａ）、１ｄを明副画素（ｍ）とすることができる。また、画素Ｐに列方向に隣接する画素では、２ａを暗副画素（ａ）、２ｂを超明副画素（Ｍ）、２ｃを明副画素（ｍ）、２ｄを超暗副画素（Ａ）とすることができる。また、画素Ｐに行方向に隣接する画素では、１Ａを超明副画素（Ｍ）、１Ｂを暗副画素（ａ）、１Ｃを超暗副画素（Ａ）、１Ｄを明副画素（ｍ）とすることができる。なお、図１６に、図１１の形態における、第１および第２データ信号線Ｓ１・ｓ１の電位、保持容量配線Ｃｓ１・Ｃｓ２の電位、および画素Ｐの各副画素（１ａ〜１ｄ）の電位（各副画素に含まれる画素電極の電位）を示すタイミングチャートを示しておく。

図１１の形態によれば、図１の形態と同様の効果を得ることができる。加えて、各保持容量配線の電位のレベルシフト量を等しくすることができ、各保持容量配線の電位を制御するための構成を簡易化することができる。

なお、図１１（ｂ）に示す表示部の構成例を図２０に示す。同図に示すように、画素Ｐでは、これを横切る走査信号線Ｇ１上に４つのトランジスタそれぞれのソース電極・ドレイン電極が形成され、副画素１ａに含まれる画素電極ＰＥａと副画素１ｃに含まれるＰＥｃとに重なるように保持容量配線Ｃｓ１が配され、副画素１ｂに含まれる画素電極ＰＥｂと副画素１ｄに含まれるＰＥｄとに重なるように保持容量配線Ｃｓ２が配されている。ここで、画素電極ＰＥａと保持容量配線Ｃｓ１との重なり面積よりも画素電極ＰＥｂと保持容量配線Ｃｓ２との重なり面積の方が大きく、また、画素電極ＰＥｃと保持容量配線Ｃｓ１との重なり面積よりも画素電極ＰＥｄと保持容量配線Ｃｓ２との重なり面積の方が大きくなっている。また、図２０では画素列の両側にこれに対応する第１および第２データ信号線を配しているがこれに限定されない。例えば、図２１のように、画素列の一方の側およびその中央（例えば、行方向に隣り合う２つの副画素１ａ・１ｃの間隙）それぞれに、該画素列に対応する第１および第２データ信号線Ｓ１・ｓ１を配することもできる。

図１の形態では、フレームごとに各保持容量配線のレベルシフトの量（大きさ）および方向を変えることもできる。すなわち、各保持容量配線で、走査信号線が走査された後における最初のレベルシフトの量および方向の少なくとも一方が、連続するフレーム間で異なっている構成とする。より具体的には、上記最初のレベルシフトの量を大・小２種類とするとともに、その方向をプラス方向・マイナス方向の２種類とし、この量と方向とを組み合わせた４種類のレベルシフトパターン（レベルシフト量大・レベルシフト方向マイナスと、レベルシフト量大・レベルシフト方向プラスと、レベルシフト量小・レベルシフト方向マイナスと、レベルシフト量小・レベルシフト方向プラス）を、連続する４フレームそれぞれの上記最初のレベルシフトで実行する。

例えば、図２２（ａ）に示すように、フレーム１では、その開始から２水平走査期間後のｔ２に、保持容量配線Ｃｓ１の電位がプラス方向に（Ｌ→Ｈに）大きくレベルシフトする一方、保持容量配線Ｃｓ２の電位がマイナス方向に（Ｈ→Ｌに）小さくレベルシフトする。続くフレーム２では、その開始から２水平走査期間後のｔ２に、保持容量配線Ｃｓ１の電位がプラス方向に（Ｌ→Ｈに）小さくレベルシフトする一方、保持容量配線Ｃｓ２の電位がマイナス方向に（Ｈ→Ｌに）大きくレベルシフトする。続くフレーム３では、その開始から２水平走査期間後のｔ２に、保持容量配線Ｃｓ１の電位がマイナス方向に（Ｈ→Ｌに）大きくレベルシフトする一方、保持容量配線Ｃｓ２の電位がプラス方向に（Ｌ→Ｈに）小さくレベルシフトする。続くフレーム３では、その開始から２水平走査期間後のｔ２に、保持容量配線Ｃｓ１の電位がマイナス方向に（Ｈ→Ｌに）小さくレベルシフトする一方、保持容量配線Ｃｓ２の電位がプラス方向に（Ｌ→Ｈに）大きくレベルシフトする。こうすれば、図２２（ｂ）に示すように、各画素における、超明副画素（Ｍ）、暗副画素（ａ）、超暗副画素および明副画素（ｍ）の配置をフレームごとに変えていくことができ、焼き付き防止や画面のざらつき抑制といった効果を得ることができる。

また、図２の形態でも、図２３（ａ）のようにフレームごとに各保持容量配線のレベルシフトの量および方向を変えることで、図２３（ｂ）に示すように、焼き付き防止や画面のざらつき抑制といった効果を得ることができる。また、図３の形態でも、図２４（ａ）のようにフレームごとに各保持容量配線のレベルシフトの量および方向を変えることで、図２４（ｂ）に示すように、焼き付き防止や画面のざらつき抑制といった効果を得ることができる。さらに、図８の形態でも、図２５（ａ）のようにフレームごとに各保持容量配線のレベルシフトの量および方向を変えることで、図２５（ｂ）に示すように、焼き付き防止の効果を得ることができる。

〔実施の形態２〕
以下に、図２６の形態を説明する。なお、図２６（ａ）は、本液晶表示装置の表示部の駆動方法を示すタイミングチャートであり、図２６（ｂ）は、該表示部の構成およびその駆動過程を説明する模式図である。なお、図２６（ｂ）の左図は図２６（ａ）のｔ１での状態を示し、中央図は図２６（ａ）のｔ２での状態を示し、右図は図２６（ａ）のｔ３での状態を示す。図２６（ｂ）に示すように、表示部１０ｂには、１つの画素列に対応して、その両側に、第１および第２データ信号線が設けられ、１つの画素には同一の走査信号線に接続された３個の副画素が設けられる。この画素には２本の保持容量配線が対応し、該画素の２個の副画素が上記２本の保持容量配線の一方と容量を形成するとともに、これら副画素の一方が第１データ信号線に接続され、かつ他方が第２データ信号線に接続されており、また、残る１個の副画素が上記２本の保持容量配線の他方と容量を形成するとともに、この副画素が第１あるいは第２データ信号線に接続されている。

より具体的には、１つの画素では、走査信号線の一方の側に２つの副画素が行方向に並べられるとともに他方の側に１つの副画素が行方向に並べられ、行方向に並ぶ２つの副画素は１本の保持容量配線と容量を形成する。なお、列方向に隣接する２つの画素の一方においては、行方向に並ぶ２つの副画素（第１および第３副画素）が同一の保持容量配線と容量を形成するとともに、残る副画素（第２副画素）が別の保持容量配線と容量を形成し、上記隣接する２つの画素の他方においては、行方向に並ぶ２つの副画素が、上記別の保持容量配線と容量を形成している。また、隣接する２つの画素列の一方に対応する第２データ信号線と該２つの画素列の他方に対応する第１データ信号線とが画素列を挟むことなく隣接している。

例えば、画素Ｐを含む画素列に対応して第１および第２データ信号線Ｓ１・ｓ１が設けられ、画素Ｐには走査信号線Ｇ１に接続された３つの副画素１ａ〜１ｃが設けられる。具体的には、画素Ｐでは、走査信号線Ｇ１の一方の側（図中上側）に２つの副画素１ａ・１ｃが行方向に並べられるとともに他方の側（図中下側）に残る副画素１ｂが配される。そして、副画素１ａ・１ｂ（第１および第２副画素）はともに第１データ信号線Ｓ１に接続され、副画素１ｃ（第３副画素）は第２データ信号線ｓ１に接続される。また、行方向に並ぶ２つの副画素１ａ・１ｃは保持容量配線Ｃｓ１と容量を形成し、残る副画素１ｂは保持容量配線Ｃｓ２と容量を形成している。

同様に、画素Ｐに列方向に隣接する画素には、走査信号線Ｇ２に接続された３つの副画素２ａ〜２ｃが設けられる。具体的には、走査信号線Ｇ２の一方の側（図中上側）に２つの副画素２ａ・２ｃが行方向に並べられるとともに他方の側（図中下側）に残る副画素２ｂが配される。そして、２つの副画素２ａ・２ｂはともに第１データ信号線Ｓ１に接続され、副画素２ｃは第２データ信号線ｓ１に接続される。また、行方向に並ぶ２つの副画素２ａ・２ｃは、（画素Ｐの副画素１ｂとも容量を形成する）保持容量配線Ｃｓ２と容量を形成し、残る副画素２ｂは保持容量配線Ｃｓ３と容量を形成している。

また、画素Ｐを含む画素列に隣接する画素列に対応して第１および第２データ信号線Ｓ２・ｓ２が設けられ、画素Ｐに行方向に隣接する画素には、走査信号線Ｇ１に接続された３つの副画素１Ａ〜１Ｃが設けられる。具体的には、走査信号線Ｇ１の一方の側（図中上側）に２つの副画素１Ａ・１Ｃが行方向に並べられるとともに他方の側（図中下側）に残る副画素１Ｂが配され、２つの副画素１Ａ・１Ｂはともに第１データ信号線Ｓ２に接続され、残る副画素１Ｃは第２データ信号線ｓ２に接続される。また、行方向に並ぶ２つの副画素１Ａ・１Ｃは保持容量配線Ｃｓ１と容量を形成し、残る副画素１Ｂは保持容量配線Ｃｓ２と容量を形成している。

このように、列方向に隣り合う２つの画素の一方に含まれる副画素（１ｂ、１Ｂ）と該２つの画素の他方に含まれる副画素（２ａ、２ｃ、２Ａ、２Ｃ）とが、同一の保持容量配線Ｃｓ２と容量を形成している。換言すれば、走査信号線を挟むことなく列方向に隣接する２つの副画素（１ｂと２ａや２ｃ、１Ｂと２Ａや２Ｃ）が、同一の保持容量配線Ｃｓ２と容量を形成している。

図３９に、画素Ｐの等価回路を示す。同図に示されるように、画素Ｐは、３つの副画素１ａ〜１ｃからなり、副画素１ａはトランジスタＴＲａと画素電極ＰＥａとを含み、副画素１ｂはトランジスタＴＲｂと画素電極ＰＥｂとを含み、副画素１ｃはトランジスタＴＲｃと画素電極ＰＥｃとを含む。

トランジスタＴＲａ・ＴＲｂは走査信号線Ｇ１およびデータ信号線Ｓ１に接続され、トランジスタＴＲｃは走査信号線Ｇ１およびデータ信号線ｓ１に接続される。そして、画素電極ＰＥａは、保持容量配線Ｃｓ１と容量ＣＣＳａを形成するとともに、共通電極ｃｏｍ（対向電極）とＣＬＣａを形成し、画素電極ＰＥｂは、保持容量配線Ｃｓ２と容量ＣＣＳｂを形成するとともに、共通電極ｃｏｍ（対向電極）とＣＬＣｂを形成し、画素電極ＰＥｃは、保持容量配線Ｃｓ１と容量ＣＣＳｃを形成するとともに、共通電極ｃｏｍ（対向電極）とＣＬＣｃを形成する。

図２６（ａ）（ｂ）に戻って、第１および第２データ信号線には、同一のデータ（階調データ）に対応する、極性の異なった信号電位（例えばＶｃｏｍを基準としたときに、Ｖｃｏｍからの方向が逆で絶対値が等しい電位）が供給される。そして、信号電位の極性は１垂直走査期間ごとに反転する。なお、隣接する２つの画素列の一方に対応する第１データ信号線と、該２つの画素列の他方に対応する第２データ信号線とには異極性の信号電位が供給される。例えば、あるフレームでは第１データ信号線Ｓ１・Ｓ２にプラスの信号電位が供給される一方、第２データ信号線ｓ１・ｓ２にマイナスの信号電位が供給され、次のフレームでは、第１データ信号線Ｓ１・Ｓ２にマイナスの信号電位が供給される一方、第２データ信号線ｓ１・ｓ２にプラスの信号電位が供給される。

さらに、図２６（ａ）（ｂ）に示すように、各保持容量配線の電位は、これと容量を形成する副画素に接続された走査信号線が走査された後、そのフレーム期間内において複数回レベルシフトする。具体的には、各保持容量配線の電位は、２つのレベルが１フレーム期間内において周期的に入れ替わるように変動し、画素列内で最初に書き込みが行われる画素に対応する保持容量配線のうち走査方向上流側にあるものを数え始めの１番目の保持容量配線とした場合に、任意の奇数番目にあたる保持容量配線の電位位相と次の奇数番目にあたる保持容量配線の電位位相とが、同方向に同一量だけずれ、任意の偶数番目にあたる保持容量配線の電位位相と次の偶数番目にあたる保持容量配線の電位位相とが、同方向に同一量だけずれている。また、上記２つのレベルそれぞれが複数水平走査期間継続する。

より具体的には、任意の奇数番目にあたる保持容量配線の電位位相は次の奇数番目にあたる保持容量配線の電位位相よりも２水平走査期間だけ進み、任意の偶数番目にあたる保持容量配線の電位位相は次の偶数番目にあたる保持容量配線の電位位相よりも２水平走査期間だけ進んでおり、１番目にあたる保持容量配線の電位と２番目にあたる保持容量配線の電位とが、フレーム開始から２水平走査期間後に同タイミングで逆方向にレベルシフトする。また、各奇数番目にあたる保持容量配線がとる２つの電位レベルの差は等しく、各偶数番目にあたる保持容量配線がとる２つの電位レベルの差も等しく、さらに各奇数番目にあたる保持容量配線がとる２つの電位レベルの差は、各偶数番目にあたる保持容量配線がとる２つの電位レベルの差に等しくなっている。なお、１画素内において行方向に並ぶ２つの副画素それぞれの面積は等しいが、この面積は残る１つの副画素の面積よりも小さく、行方向に並ぶ２つの副画素それぞれと保持容量配線との容量値は、残る１つの副画素と保持容量配線との容量値に等しくなっている。

例えば、保持容量配線Ｃｓ１の電位は、これと容量を形成する副画素（１ａ・１ｃ等）に接続された走査信号線Ｇ１が走査された後に、そのフレーム期間内において複数回レベルシフトし、保持容量配線Ｃｓ２の電位は、これと容量を形成する副画素（１ｂ・１Ｂ・２ａ・２Ｃ・２Ａ・２Ｃ等）に接続された走査信号線Ｇ１・Ｇ２が走査された後、そのフレーム期間内において複数回レベルシフトする。すなわち、各保持容量配線（Ｃｓ１、Ｃｓ２・・・）の電位は、２つのレベル（Ｈｉｇｈ＆Ｌｏｗ）が１０水平走査期間（１０Ｈ）ごとに入れ替わるように変動し、画素列内で最初に書き込みが行われる画素（例えば、画素Ｐ）に対応する保持容量配線Ｃｓ１・Ｃｓ２のうち走査方向上流側にあるＣｓ１を数え始めの１番目の保持容量配線とした場合に、任意の奇数番目にあたる保持容量配線（例えば、Ｃｓ１）の電位位相は次の奇数番目にあたる保持容量配線（例えば、Ｃｓ３）の電位位相よりも２水平走査期間だけ進み、任意の偶数番目にあたる保持容量配線（例えば、Ｃｓ２）の電位位相は次の偶数番目にあたる保持容量配線（例えば、Ｃｓ４）の電位位相よりも２水平走査期間だけ進んでおり、１番目にあたる保持容量配線Ｃｓ１の電位は、フレーム開始から２水平走査期間（２Ｈ）後となるｔ２にプラス方向に（Ｌ→Ｈに）レベルシフトし、２番目にあたる保持容量配線Ｃｓ２の電位は、フレーム開始から２水平走査期間（２Ｈ）後となるｔ２にマイナス方向に（Ｈ→Ｌに）レベルシフトする。また、各奇数番目にあたる保持容量配線（Ｃｓ１、Ｃｓ３・・・）がとる２つの電位レベルの差（レベルシフト量）は１フレーム期間において等しく、各偶数番目にあたる保持容量配線（Ｃｓ２、Ｃｓ４・・・）がとる２つの電位レベルの差（レベルシフト量）も１フレーム期間において等しく、さらに、各奇数番目にあたる保持容量配線（Ｃｓ１、Ｃｓ３・・・）がとる２つの電位レベルの差は、各偶数番目にあたる保持容量配線（Ｃｓ２、Ｃｓ４・・・）がとる２つの電位レベルの差に等しい。また、例えば、画素Ｐ内において行方向に並ぶ２つの副画素（１ａ・１ｃ）それぞれの面積は等しいが、この面積は残る１つの副画素（１ｂ）の面積よりも小さく、行方向に並ぶ２つの副画素（１ａ・１ｃ）それぞれと保持容量配線Ｃｓ１との容量値は、残る１つの副画素１ｂと保持容量配線Ｃｓ２との容量値に等しくなっている。すなわち、図３９において、ＫＣａ＝ＣＣＳａ／（ＣＬＣａ＋ＣＣＳａ）＝ＫＣｃ＝ＣＣＳｃ／（ＣＬＣｃ＋ＣＣＳｃ）＞ＫＣｂ＝ＣＣＳｂ／（ＣＬＣｂ＋ＣＣＳｂ）となっている。

以上のように表示部１０ｂを構成し、かつ第１および第２データ信号線並びに保持容量配線を制御することで、表示部１０ｂは図２６（ｂ）に示すように駆動される。以下に、図２６・図３７・図３９を用いて画素Ｐの駆動について説明する。なお、図３７は、第１および第２データ信号線Ｓ１・ｓ１の電位、保持容量配線Ｃｓ１・Ｃｓ２の電位、および画素Ｐの各副画素（１ａ〜１ｃ）の電位（各副画素に含まれる画素電極の電位）を示すタイミングチャートである。

すなわち、データ信号線Ｓ１に供給される信号電位をＶＳ、データ信号線ｓ１に供給される信号電位をＶｓ、トランジスタＯＦＦ時の引き込み電位をＶＦ、保持容量配線Ｃｓ１の電位のレベルシフト量（ＨｉｇｈとＬｏｗの差）を２×Ｖｐ、保持容量配線Ｃｓ２の電位のレベルシフト量（ＨｉｇｈとＬｏｗの差）を２×Ｖｑとすれば、画素電極１ａの実効電位＝ＶＳ−ＶＦ＋ＫＣａ×Ｖｐ、画素電極１ｂの実効電位＝ＶＳ−ＶＦ−ＫＣｂ×Ｖｑ、画素電極１ｃの実効電位＝Ｖｓ−ＶＦ＋ＫＣｃ×Ｖｐであるが、本形態では、ＫＣａ＝ＣＣＳａ／（ＣＬＣａ＋ＣＣＳａ）＝ＫＣｃ＝ＣＣＳｃ／（ＣＬＣｃ＋ＣＣＳｃ）＞ＫＣｂ＝ＣＣＳｂ／（ＣＬＣｂ＋ＣＣＳｂ）となっており、さらに、Ｖｐ＝Ｖｑとなっているから、画素Ｐでは、１ａを超明副画素（Ｍ）、１ｂを暗副画素（ａ）、１ｃを超暗副画素（Ａ）とすることができる。また、画素Ｐに列方向に隣接する画素では、２ａを超暗副画素（Ａ）、２ｂを暗副画素（ａ）、２ｃを超明副画素（Ｍ）とすることができる。また、画素Ｐに行方向に隣接する画素では、１Ａを超明副画素（Ｍ）、１Ｂを暗副画素（ａ）、１Ｃを超暗副画素（Ａ）とすることができる。

以上のように、図２６の形態によれば、保持容量配線数を増やすことなく、すなわち各保持容量配線の電位を制御するための構成を複雑化することなく、１画素に設けた３つの副画素を異なる輝度に制御し、これら副画素の面積階調によって中間調を表示することができる。これにより、γ特性の視角依存性（例えば、画面の白浮き等）を向上させることができる。また、第１および第２データ信号線に同一階調に対応しつつ互いに極性の異なる信号電位が供給されるため、これらデータ信号線に異なる階調に対応する信号電位を供給することにより各副画素を異なる輝度とする場合と比較して、データ処理およびそのための演算回路構成を簡易化することができる。また、各副画素行において、超明副画素と超暗副画素が交互に並ぶか、あるいは明副画素と暗副画素が交互に並ぶため、画面のざらつきや行方向のライン状のムラを抑制することができる。また、各保持容量配線の電位を周期的にレベルシフトさせているため、所定本ごとに保持容量配線の電位位相を共通化することができる。これにより、各保持容量配線の電位を制御するための構成を簡易化することができる。さらに、レベルシフトの周期を１０Ｈとしているため、波形鈍りがあってもレベルシフト量を十分に確保することができる。

以下に、図２７の形態を説明する。なお、図２７（ａ）は、本液晶表示装置の表示部の駆動方法を示すタイミングチャートであり、図２７（ｂ）は、該表示部の構成およびその駆動過程を説明する模式図である。なお、図２７（ｂ）の左図は図２７（ａ）のｔ１での状態を示し、中央図は図２７（ａ）のｔ２での状態を示し、右図は図２７（ａ）のｔ３での状態を示す。図２６の形態と図２７の形態との違いは各保持容量配線の制御であり、図２７の形態における表示部の構成並びに第１および第２データ信号線の制御は図２６のそれと同じである。

図２７（ａ）（ｂ）に示すように、保持容量配線Ｃｓ１の電位は、これと容量を形成する副画素（１ａ・１ｃ等）に接続された走査信号線Ｇ１が走査された後に、そのフレーム期間内において１回レベルシフトし、保持容量配線Ｃｓ２の電位は、これと容量を形成する副画素（１ｂ・１Ｂ・２ａ・２Ｃ・２Ａ・２Ｃ等）に接続された走査信号線Ｇ１・Ｇ２が走査された後、そのフレーム期間内において１回レベルシフトする。すなわち、各保持容量配線（Ｃｓ１、Ｃｓ２・・・）の電位は、２つのレベル（Ｈｉｇｈ＆Ｌｏｗ）が１垂直走査期間（１フレーム期間）ごとに入れ替わるように変動し、画素列内で最初に書き込みが行われる画素（例えば、画素Ｐ）に対応する保持容量配線Ｃｓ１・Ｃｓ２のうち走査方向上流側にあるＣｓ１を数え始めの１番目の保持容量配線とした場合に、任意の奇数番目にあたる保持容量配線（例えば、Ｃｓ１）の電位位相は次の奇数番目にあたる保持容量配線（例えば、Ｃｓ３）の電位位相よりも２水平走査期間だけ進み、任意の偶数番目にあたる保持容量配線（例えば、Ｃｓ２）の電位位相は次の偶数番目にあたる保持容量配線（例えば、Ｃｓ４）の電位位相よりも２水平走査期間だけ進んでおり、１番目にあたる保持容量配線Ｃｓ１の電位は、フレーム開始から１水平走査期間（１Ｈ）後となるｔ１にプラス方向に（Ｌ→Ｈに）レベルシフトし、２番目にあたる保持容量配線Ｃｓ２の電位は、フレーム開始から２水平走査期間（２Ｈ）後となるｔ２にマイナス方向に（Ｈ→Ｌに）レベルシフトする。また、各奇数番目にあたる保持容量配線（Ｃｓ１、Ｃｓ３・・・）がとる２つの電位レベルの差（レベルシフト量）は１フレーム期間において等しく、各偶数番目にあたる保持容量配線（Ｃｓ２、Ｃｓ４・・・）がとる２つの電位レベルの差（レベルシフト量）も１フレーム期間において等しく、さらに、各奇数番目にあたる保持容量配線（Ｃｓ１、Ｃｓ３・・・）がとる２つの電位レベルの差は、各偶数番目にあたる保持容量配線（Ｃｓ２、Ｃｓ４・・・）がとる２つの電位レベルの差に等しい。

本形態によれば、画素Ｐでは、１ａを超明副画素（Ｍ）、１ｂを暗副画素（ａ）、１ｃを超暗副画素（Ａ）とすることができる。また、画素Ｐに列方向に隣接する画素では、２ａを超暗副画素（Ａ）、２ｂを暗副画素（ａ）、２ｃを超明副画素（Ｍ）とすることができる。また、画素Ｐに行方向に隣接する画素では、１Ａを超明副画素（Ｍ）、１Ｂを暗副画素（ａ）、１Ｃを超暗副画素（Ａ）とすることができる。

図２７の形態によれば、保持容量配線の電位位相の共通化に関する効果を除いて、図２６の形態と同様の効果を得ることができる。加えて、保持容量配線の電位のレベルシフト量（振幅）を小さくして、消費電力を低減することができる。

以下に、図２８の形態を説明する。なお、図２８（ａ）は、本液晶表示装置の表示部の駆動方法を示すタイミングチャートであり、図２８（ｂ）は、該表示部の構成およびその駆動過程を説明する模式図である。図２８（ｂ）の左図は図２８（ａ）のｔ１での状態を示し、中央図は図２８（ａ）のｔ２での状態を示し、右図は図２８（ａ）のｔ３での状態を示す。

図２８の形態は、図２６の形態における各保持容量配線の位相を半周期ずらしたものであり、これによって、画素Ｐでは、１ａを超暗副画素（Ａ）、１ｂを明副画素（ｍ）、１ｃを超明副画素（Ｍ）とすることができる。また、画素Ｐに列方向に隣接する画素では、２ａを超明副画素（Ｍ）、２ｂを明副画素（ｍ）、２ｃを超暗副画素（Ａ）とすることができる。また、画素Ｐに行方向に隣接する画素では、１Ａを超暗副画素（Ａ）、１Ｂを明副画素（ｍ）、１Ｃを超明副画素（Ｍ）とすることができる。

図２８の形態によれば、図２６の形態と同様の効果を得ることができる。

以下に、図２９の形態を説明する。なお、図２９（ａ）は、本液晶表示装置の表示部の駆動方法を示すタイミングチャートであり、図２９（ｂ）は、該表示部の構成およびその駆動過程を説明する模式図である。図２９（ｂ）の左図は図２９（ａ）のｔ１での状態を示し、中央図は図２９（ａ）のｔ２での状態を示し、右図は図２９（ａ）のｔ３での状態を示す。

図２９の形態は、図２６の形態における第１および第２データ信号線の制御を変えたものである。具体的には、隣接する２つの画素列の一方に対応する第１データ信号線と、該２つの画素列の他方に対応する第２データ信号線とには同極性の信号電位が供給される。こうすれば、画素Ｐでは、１ａを超明副画素（Ｍ）、１ｂを暗副画素（ａ）、１ｃを超暗副画素（Ａ）とすることができる。また、画素Ｐに列方向に隣接する画素では、２ａを超暗副画素（Ａ）、２ｂを暗副画素（ａ）、２ｃを超明副画素（Ｍ）とすることができる。また、画素Ｐに行方向に隣接する画素では、１Ａを超暗副画素（Ａ）、１Ｂを暗副画素（ａ）、１Ｃを超明副画素（Ｍ）とすることができる。

図２９の形態によれば、図２６の形態と同様の効果を得ることができる。加えて、画素列を挟むことなく隣接する２本のデータ信号線に同極性の信号電位が供給されるため、この２本のデータ信号線間の寄生容量に起因する電力消費を抑制でき、ソースドライバの負荷を小さくすることができる。

以下に、図３０の形態を説明する。なお、図３０（ａ）は、本液晶表示装置の表示部の駆動方法を示すタイミングチャートであり、図３０（ｂ）は、該表示部の構成およびその駆動過程を説明する模式図である。図３０（ｂ）の左図は図３０（ａ）のｔ１での状態を示し、中央図は図３０（ａ）のｔ２での状態を示し、右図は図３０（ａ）のｔ３での状態を示す。

図３０の形態は、図２６の形態における保持容量配線の位相を変えたものである。具体的には、任意の奇数番目にあたる保持容量配線（例えば、Ｃｓ１）の電位位相は次の奇数番目にあたる保持容量配線（例えば、Ｃｓ３）の電位位相よりも２水平走査期間だけ進み、任意の偶数番目にあたる保持容量配線（例えば、Ｃｓ２）の電位位相は次の偶数番目にあたる保持容量配線（例えば、Ｃｓ４）の電位位相よりも２水平走査期間だけ進んでおり、１番目にあたる保持容量配線Ｃｓ１の電位は、フレーム開始から２水平走査期間（２Ｈ）後となるｔ２にマイナス方向に（Ｈ→Ｌに）レベルシフトし、２番目にあたる保持容量配線Ｃｓ２の電位は、フレーム開始から２水平走査期間（２Ｈ）後となるｔ２にマイナス方向に（Ｈ→Ｌに）レベルシフトする。

こうすれば、画素Ｐでは、１ａを超暗副画素（Ａ）、１ｂを暗副画素（ａ）、１ｃを超明副画素（Ｍ）とすることができる。また、画素Ｐに列方向に隣接する画素では、２ａを超暗副画素（Ａ）、２ｂを暗副画素（ａ）、２ｃを超明副画素（Ｍ）とすることができる。また、画素Ｐに行方向に隣接する画素では、１Ａを超暗副画素（Ａ）、１Ｂを暗副画素（ａ）、１Ｃを超明副画素（Ｍ）とすることができる。

図３０の形態によれば、図２６の形態と同様の効果を得ることができる。加えて、保持容量配線の電位位相の種類を削減することができ、各保持容量配線の電位を制御するための構成を一層簡易化することができる。

以下に、図３１の形態を説明する。なお、図３１（ａ）は、本液晶表示装置の表示部の駆動方法を示すタイミングチャートであり、図３１（ｂ）は、該表示部の構成およびその駆動過程を説明する模式図である。図３１（ｂ）の左図は図３１（ａ）のｔ１での状態を示し、中央図は図３１（ａ）のｔ２での状態を示し、右図は図３１（ａ）のｔ３での状態を示す。

図３１の形態は、図２６の形態における第１および第２データ信号線の制御を変えたものである。具体的には、第１および第２データ信号線には、同一のデータ（階調データ）に対応する、極性の異なった信号電位が供給されるが、信号電位の極性は１水平走査期間（１Ｈ）ごとに反転する。

図３１の形態によれば、図２６の形態と同様の効果を得ることができる。

以下に、図３２の形態を説明する。なお、図３２（ａ）は、本液晶表示装置の表示部の駆動方法を示すタイミングチャートであり、図３２（ｂ）は、該表示部の構成およびその駆動過程を説明する模式図である。図３２（ｂ）の左図は図３２（ａ）のｔ１での状態を示し、中央図は図３２（ａ）のｔ２での状態を示し、右図は図３２（ａ）のｔ３での状態を示す。図３２の形態は、図２６の形態における画素の配置および保持容量配線の制御を変えたものである。

図３２（ｂ）に示すように、列方向に隣接する２つの画素の一方においては、行方向に並ぶ２つの副画素（第１および第３副画素）が同一の保持容量配線と容量を形成するとともに、残る副画素（第２副画素）が別の保持容量配線と容量を形成し、上記隣接する２つの画素の他方においては、行方向に並ぶ２つの副画素を除いた残りの副画素が、上記別の保持容量配線容量と容量を形成している。また、隣接する２つの画素列の一方に対応する第２データ信号線と該２つの画素列の他方に対応する第１データ信号線とが画素列を挟むことなく隣接している。

一方、画素Ｐに列方向に隣接する画素には、走査信号線Ｇ２に接続された３つの副画素２ａ〜２ｃが設けられる。具体的には、走査信号線Ｇ２の一方の側（図中上側）に２つの副画素２ａ・２ｃが行方向に並べられるとともに他方の側（図中下側）に残る副画素２ｂが配される。そして、２つの副画素２ａ・２ｂはともに第１データ信号線Ｓ１に接続され、副画素２ｃは第２データ信号線ｓ１に接続される。また、行方向に並ぶ２つの副画素２ａ・２ｃを除いた残りの副画素２ｂは、（画素Ｐの副画素１ｂとも容量を形成する）保持容量配線Ｃｓ２と容量を形成し、副画素２ａ・２ｃは保持容量配線Ｃｓ３と容量を形成している。

また、各保持容量配線の位相については、任意の奇数番目にあたる保持容量配線の電位位相は次の奇数番目にあたる保持容量配線の電位位相よりも２水平走査期間だけ進み、任意の偶数番目にあたる保持容量配線の電位は変動せず、１番目にあたる保持容量配線の電位が、フレーム開始から１水平走査期間後にレベルシフトする。また、各奇数番目にあたる保持容量配線がとる２つの電位レベルの差は等しくなっている。

すなわち、任意の奇数番目にあたる保持容量配線（例えば、Ｃｓ１）の電位位相は次の奇数番目にあたる保持容量配線（例えば、Ｃｓ３）の電位位相よりも２水平走査期間だけ進み、任意の偶数番目にあたる保持容量配線（例えば、Ｃｓ２・Ｃｓ４・・・）の電位は変動しない。また、保持容量配線Ｃｓ１の電位は、フレーム開始から１水平走査期間（１Ｈ）後となるｔ１にプラス方向に（Ｌ→Ｈに）レベルシフトする。また、各奇数番目にあたる保持容量配線（Ｃｓ１、Ｃｓ３・・・）がとる２つの電位レベルの差（レベルシフト量）は１フレーム期間において等しくなっている。

こうすれば、画素Ｐでは、供給された信号電位に対応する輝度の副画素を中副画素（Ｎと示す）として、１ａを超明副画素（Ｍ）、１ｂを中副画素（Ｎ）、１ｃを超暗副画素（Ａ）とすることができる。また、画素Ｐに列方向に隣接する画素では、２ａを超暗副画素（Ａ）、２ｂを中副画素（Ｎ）、２ｃを超明副画素（Ｍ）とすることができる。また、画素Ｐに行方向に隣接する画素では、１Ａを超明副画素（Ｍ）、１Ｂを中副画素（Ｎ）、１Ｃを超暗副画素（Ａ）とすることができる。

図３２の形態によれば、図２６の形態と同様の効果を得ることができる。加えて、保持容量配線の電位位相の種類を削減することができ、各保持容量配線の電位を制御するための構成を一層簡易化することができる。さらに、３つの画素を、超明副画素および超暗副画素並びに信号電位に対応する輝度の中副画素とすることができるため、各画素において明あるいは暗への偏りをなくすことができる。

以下に、図３３の形態を説明する。なお、図３３（ａ）は、本液晶表示装置の表示部の駆動方法を示すタイミングチャートであり、図３３（ｂ）は、該表示部の構成およびその駆動過程を説明する模式図である。図３３（ｂ）の左図は図３３（ａ）のｔ１での状態を示し、中央図は図３３（ａ）のｔ２での状態を示し、右図は図３３（ａ）のｔ３での状態を示す。

図３３の形態は、図３２の形態における画素と第１および第２データ信号線の接続関係を変えたものである。具体的には、列方向に隣り合う２つの画素の一方では、行方向に並ぶ２つの副画素を除く副画素が第１データ信号線に接続され、他方では、行方向に並ぶ２つの副画素を除く副画素が第２データ信号線に接続される。また、行方向に隣り合う２つの画素の一方では、行方向に並ぶ２つの副画素を除く副画素が第１データ信号線に接続され、他方では、行方向に並ぶ２つの副画素を除く副画素が第２データ信号線に接続される。

こうすれば、画素Ｐでは、１ａを超明副画素（Ｍ）、１ｂを中副画素（Ｎ）、１ｃを超暗副画素（Ａ）とすることができる。また、画素Ｐに列方向に隣接する画素では、２ａを超暗副画素（Ａ）、２ｂを中副画素（Ｎ）、２ｃを超明副画素（Ｍ）とすることができる。また、画素Ｐに行方向に隣接する画素では、１Ａを超明副画素（Ｍ）、１Ｂを中副画素（Ｎ）、１Ｃを超暗副画素（Ａ）とすることができる。

図３３の形態によれば、図３２の形態と同様の効果を得ることができる。加えて、２×２のマトリクス状に配される中副画素（Ｎ）の極性分布を市松状にすることができ、ちらつき感をなくすことができる。

以下に、図３４の形態を説明する。なお、図３４（ａ）は、本液晶表示装置の表示部の駆動方法を示すタイミングチャートであり、図３４（ｂ）は、該表示部の構成およびその駆動過程を説明する模式図である。図３４（ｂ）の左図は図３４（ａ）のｔ１での状態を示し、中央図は図３４（ａ）のｔ２での状態を示し、右図は図３４（ａ）のｔ３での状態を示す。

図３４の形態は、図３２の形態における第１および第２データ信号線の制御を変えたものである。具体的には、隣接する２つの画素列の一方に対応する第１データ信号線と、該２つの画素列の他方に対応する第２データ信号線とには同極性の信号電位が供給される。こうすれば、画素Ｐでは、１ａを超明副画素（Ｍ）、１ｂを中副画素（Ｎ）、１ｃを超暗副画素（Ａ）とすることができる。また、画素Ｐに列方向に隣接する画素では、２ａを超暗副画素（Ａ）、２ｂを中副画素（Ｎ）、２ｃを超明副画素（Ｍ）とすることができる。また、画素Ｐに行方向に隣接する画素では、１Ａを超暗副画素（Ａ）、１Ｂを中副画素（Ｎ）、１Ｃを超明副画素（Ｍ）とすることができる。

図３４の形態によれば、図３２の形態と同様の効果を得ることができる。加えて、画素列を挟むことなく隣接する２本のデータ信号線に同極性の信号電位が供給されるため、この２本のデータ信号線間の寄生容量に起因する電力消費を抑制でき、ソースドライバの負荷を小さくすることができる。

以下に、図３５の形態を説明する。なお、図３５（ａ）は、本液晶表示装置の表示部の駆動方法を示すタイミングチャートであり、図３５（ｂ）は、該表示部の構成およびその駆動過程を説明する模式図である。なお、図３５（ｂ）の左図は図３５（ａ）のｔ１での状態を示し、中央図は図３５（ａ）のｔ２での状態を示し、右図は図３５（ａ）のｔ３での状態を示す。図３５の形態と図３２の形態との違いは各保持容量配線の制御であり、図３５の形態における表示部の構成並びに第１および第２データ信号線の制御は図３２のそれと同じである。

図３５（ａ）（ｂ）に示すように、各保持容量配線（Ｃｓ１、Ｃｓ２・・・）の電位は、２つのレベル（Ｈｉｇｈ＆Ｌｏｗ）が１０水平走査期間（１０Ｈ）ごとに入れ替わるように変動し、画素列内で最初に書き込みが行われる画素（例えば、画素Ｐ）に対応する保持容量配線Ｃｓ１・Ｃｓ２のうち走査方向上流側にあるＣｓ１を数え始めの１番目の保持容量配線とした場合に、任意の奇数番目にあたる保持容量配線（例えば、Ｃｓ１）の電位位相は次の奇数番目にあたる保持容量配線（例えば、Ｃｓ３）の電位位相よりも２水平走査期間だけ進み、任意の偶数番目にあたる保持容量配線（例えば、Ｃｓ２）の電位位相は次の偶数番目にあたる保持容量配線（例えば、Ｃｓ４）の電位位相よりも２水平走査期間だけ進んでおり、１番目にあたる保持容量配線Ｃｓ１の電位は、フレーム開始から２水平走査期間（２Ｈ）後となるｔ２にプラス方向に（Ｌ→Ｈに）レベルシフトし、２番目にあたる保持容量配線Ｃｓ２の電位は、フレーム開始から２水平走査期間（２Ｈ）後となるｔ２にマイナス方向に（Ｈ→Ｌに）レベルシフトする。また、各奇数番目にあたる保持容量配線（Ｃｓ１、Ｃｓ３・・・）がとる２つの電位レベルの差（レベルシフト量）は１フレーム期間において等しく、各偶数番目にあたる保持容量配線（Ｃｓ２、Ｃｓ４・・・）がとる２つの電位レベルの差（レベルシフト量）も１フレーム期間において等しいが、各奇数番目にあたる保持容量配線（Ｃｓ１、Ｃｓ３・・・）がとる２つの電位レベルの差は、各偶数番目にあたる保持容量配線（Ｃｓ２、Ｃｓ４・・・）がとる２つの電位レベルの差よりも大きい。一方、１画素内において行方向に並ぶ２つの副画素それぞれの面積は等しいが、この面積は残る副画素の面積の１／２であり、行方向に並ぶ２つの副画素それぞれと保持容量配線との容量値は、残る副画素と保持容量配線との容量値の１／２となっている。例えば、画素Ｐ内において行方向に並ぶ２つの副画素（１ａ・１ｃ）それぞれの面積は等しいが、この面積は残る副画素（１ｂ）の面積の１／２であり、行方向に並ぶ２つの副画素（１ａ・１ｃ）それぞれと保持容量配線Ｃｓ１との容量値は、残る副画素１ｂと保持容量配線Ｃｓ２との容量値の１／２となっている。これにより、図３９において、ＫＣａ＝ＣＣＳａ／（ＣＬＣａ＋ＣＣＳａ）＝ＫＣｃ＝ＣＣＳｃ／（ＣＬＣｃ＋ＣＣＳｃ）＝ＫＣｂ＝ＣＣＳｂ／（ＣＬＣｂ＋ＣＣＳｂ）となっている。

図３５の形態によれば、各画素における明あるいは暗への偏りをなくす効果を除いて、図３２の形態と同様の効果を得ることができる。

以下に、図３６の形態を説明する。なお、図３６（ａ）は、本液晶表示装置の表示部の駆動方法を示すタイミングチャートであり、図３６（ｂ）は、該表示部の構成およびその駆動過程を説明する模式図である。図３６（ｂ）の左図は図３６（ａ）のｔ１での状態を示し、中央図は図３６（ａ）のｔ２での状態を示し、右図は図３６（ａ）のｔ３での状態を示す。

図３６の形態は、図３５の形態における第１および第２データ信号線の制御を変えたものである。具体的には、隣接する２つの画素列の一方に対応する第１データ信号線と、該２つの画素列の他方に対応する第２データ信号線とには同極性の信号電位が供給される。こうすれば、画素Ｐでは、１ａを超明副画素（Ｍ）、１ｂを暗副画素（ａ）、１ｃを超暗副画素（Ａ）とすることができる。また、画素Ｐに列方向に隣接する画素では、２ａを超暗副画素（Ａ）、２ｂを暗副画素（ａ）、２ｃを超明副画素（Ｍ）とすることができる。また、画素Ｐに行方向に隣接する画素では、１Ａを超暗副画素（Ａ）、１Ｂを暗副画素（ａ）、１Ｃを超明副画素（Ｍ）とすることができる。

図３６の形態によれば、図３５の形態と同様の効果を得ることができる。加えて、画素列を挟むことなく隣接する２本のデータ信号線に同極性の信号電位が供給されるため、この２本のデータ信号線間の寄生容量に起因する電力消費を抑制でき、ソースドライバの負荷を小さくすることができる。

本実施の形態では、保持容量配線の電位は該保持容量配線に供給される保持容量配線信号（ＣＳ信号）によって制御される。なお、上記保持容量配線の電位位相には寄生容量等に起因する波形なまりを記載していないため、該保持容量配線の電位位相は保持容量配線信号（ＣＳ信号）の位相（波形）に等しいものとなっている。

図４０は、本液晶表示装置の構成を示すブロック図である。同図に示されるように、本液晶表示装置は、表示部（液晶パネル）と、ソースドライバと、ゲートドライバと、バックライトと、バックライト駆動回路と、表示制御回路と、データ並べ替え回路４４と、ＣＳ制御回路とを備えている。ソースドライバはデータ信号線を駆動し、ゲートドライバは走査信号線を駆動し、データ並べ替え回路４４は入力データの並べ替えを行い（後述）、表示制御回路は、ソースドライバ、ゲートドライバおよびバックライト駆動回路を制御する。また、ＣＳ制御回路は、保持容量配線（ＣＳ配線）の電位を制御するためのＣＳ信号の位相および周期等を制御する回路である。

表示制御回路は、外部の信号源（例えばチューナー）から、表示すべき画像を表すデジタルビデオ信号Ｄｖと、当該デジタルビデオ信号Ｄｖに対応する水平同期信号ＨＳＹおよび垂直同期信号ＶＳＹと、表示動作を制御するための制御信号Ｄｃとを受け取る。また、表示制御回路は、受け取ったこれらの信号Ｄｖ，ＨＳＹ，ＶＳＹ，Ｄｃに基づき、そのデジタルビデオ信号Ｄｖの表す画像を表示部に表示させるための信号として、データスタートパルス信号ＳＳＰと、データクロック信号ＳＣＫと、ラッチストローブ信号ＬＳと、表示すべき画像を表すデジタル画像信号ＤＡ（ビデオ信号Ｄｖに対応する信号）と、ゲートスタートパルス信号ＧＳＰと、ゲートクロック信号ＧＣＫと、ゲートドライバ出力制御信号（走査信号出力制御信号）ＧＯＥとを生成し、これらを出力する。

より詳しくは、ビデオ信号Ｄｖを内部メモリで必要に応じてタイミング調整等を行った後に、デジタル画像信号ＤＡとして表示制御回路から出力し、そのデジタル画像信号ＤＡの表す画像の各画素に対応するパルスからなる信号としてデータクロック信号ＳＣＫを生成し、水平同期信号ＨＳＹに基づき１水平走査期間毎に所定期間だけハイレベル（Ｈレベル）となる信号としてデータスタートパルス信号ＳＳＰを生成し、垂直同期信号ＶＳＹに基づき１フレーム期間（１垂直走査期間）毎に所定期間だけＨレベルとなる信号としてゲートスタートパルス信号ＧＳＰを生成し、水平同期信号ＨＳＹに基づきゲートクロック信号ＧＣＫを生成し、水平同期信号ＨＳＹおよび制御信号Ｄｃに基づきラッチストローブ信号ＬＳ、ならびにゲートドライバ出力制御信号ＧＯＥを生成する。

上記のようにして表示制御回路において生成された信号のうち、デジタル画像信号ＤＡ、ラッチストローブ信号ＬＳ、信号電位（データ信号電位）の極性を制御する信号ＰＯＬ、データスタートパルス信号ＳＳＰ、およびデータクロック信号ＳＣＫは、ソースドライバに入力され、ゲートスタートパルス信号ＧＳＰとゲートクロック信号ＧＣＫとゲートドライバ出力制御信号ＧＯＥとは、ゲートドライバに入力される。また、表示制御回路から出力されるゲートスタートパルス信号ＧＳＰ、ゲートクロック信号ＧＣＫが、ＣＳ制御回路に入力される。

ソースドライバは、デジタル画像信号ＤＡ、データクロック信号ＳＣＫ、ラッチストローブ信号ＬＳ、データスタートパルス信号ＳＳＰ、および極性反転信号ＰＯＬに基づき、デジタル画像信号ＤＡの表す画像の各走査信号線における画素値に相当するアナログ電位としてのデータ信号を１水平走査期間毎に順次生成し、これらのデータ信号をデータ信号線（例えば、Ｓ１ａ・Ｓ１Ａ，Ｓ１ｘ・Ｓ１ｙ）に出力する。

ゲートドライバは、ゲートスタートパルス信号ＧＳＰおよびゲートクロック信号ＧＣＫと、ゲートドライバ出力制御信号ＧＯＥとに基づき、走査信号を生成し、これらを走査信号線に出力し、これによって走査信号線を選択的に駆動する。

上記のようにソースドライバおよびゲートドライバにより表示部（液晶パネル）のデータ信号線および走査信号線が駆動されることで、選択された走査信号線に接続されたＴＦＴを介して、データ信号線から画素電極に信号電位が書き込まれる。これにより各画素の液晶層にデジタル画像信号ＤＡに応じた電圧が印加され、その電圧印加によってバックライトからの光の透過量が制御され、デジタルビデオ信号Ｄｖの示す画像が画素に表示される。

図４１に、本液晶表示装置に用いられるデータ並べ替え回路４４（図４０参照）の構成を示す。図４１に示すように、データ並び替え回路４４は、並び替え制御回路６１と第１ラインメモリ５１Ａと第２ラインメモリ５１Ｂとを備える。並び替え制御回路６１は、入力される信号Ｄｖ、ＨＳＹ、ＶＳＹおよびＤｃを用いて、パラレルに入力される１ライン分のデータを用いて１水平走査期間（１Ｈ）分の出力データを生成する。例えば、並び替え制御回路６１は、ある画素行の各データを第１ラインメモリ５１Ａに一旦書き込むとともに、この各データと同一のデータを第２ラインメモリ５１Ｂに一旦書き込んでおき、第１ラインメモリ５１Ａおよび第２ラインメモリ５１Ｂから交互にデータを読み出すことで、同じデータが２つずつ並んだ１Ｈ分のシリアルデータを生成する。ここで、第１ラインメモリ５１Ａおよび第２ラインメモリ５１Ｂから交互にデータを読み出されたデータは、第１および第２のデータ信号線に供給される信号電位に対応する。

また、図４２に示すように、表示制御回路は、データ並べ替え回路４４で生成されたデータをソースドライバに出力する。ソースドライバでは、ＤＡＣ１（＋極性用）とＤＡＣ２（−極性用）が設けられており、１画素列（第１および第２データ信号線）に対応する２つのデータ（同一の階調データ）は、ＤＡＣ１・２それぞれに入力され、アナログの信号電位とされる。

なお、本願でいう「電位極性」とは、基準となる電位に対する高低を示すものであり、また、「電位の反転（電位極性の反転）」とは、基準となる電位よりも低いレベルから高いレベルへシフトすること、あるいは基準となる電位よりも高いレベルから低いレベルへシフトすることを示すものである。ここで、基準となる電位は、共通電極（対向電極）の電位であるＶｃｏｍ（コモン電位）であってもその他任意の電位であってもよい。

次に、本液晶表示装置をテレビジョン受信機に適用するときの一構成例について説明する。図４３は、テレビジョン受信機用の液晶表示装置８００の構成を示すブロック図である。液晶表示装置８００は、液晶表示ユニット８４と、Ｙ／Ｃ分離回路８０と、ビデオクロマ回路８１と、Ａ／Ｄコンバータ８２と、液晶コントローラ８３と、バックライト駆動回路８５と、バックライト８６と、マイコン（マイクロコンピュータ）８７と、階調回路８８とを備えている。なお、液晶表示ユニット８４は、液晶パネルと、これを駆動するためのソースドライバおよびゲートドライバとで構成される。

上記構成の液晶表示装置８００では、まず、テレビジョン信号としての複合カラー映像信号Ｓｃｖが外部からＹ／Ｃ分離回路８０に入力され、そこで輝度信号と色信号に分離される。これらの輝度信号と色信号は、ビデオクロマ回路８１にて光の３原色に対応するアナログＲＧＢ信号に変換され、さらに、このアナログＲＧＢ信号はＡ／Ｄコンバータ８２により、デジタルＲＧＢ信号に変換される。このデジタルＲＧＢ信号は液晶コントローラ８３に入力される。また、Ｙ／Ｃ分離回路８０では、外部から入力された複合カラー映像信号Ｓｃｖから水平および垂直同期信号も取り出され、これらの同期信号もマイコン８７を介して液晶コントローラ８３に入力される。

液晶表示ユニット８４には、液晶コントローラ８３からデジタルＲＧＢ信号が、上記同期信号に基づくタイミング信号と共に所定のタイミングで入力される。また、階調回路８８では、カラー表示の３原色Ｒ，Ｇ，Ｂそれぞれの階調電位が生成され、それらの階調電位も液晶表示ユニット８４に供給される。液晶表示ユニット８４では、これらのＲＧＢ信号、タイミング信号および階調電位に基づき内部のソースドライバやゲートドライバ等により駆動用信号（データ信号＝信号電位、走査信号等）が生成され、それらの駆動用信号に基づき、内部の液晶パネルにカラー画像が表示される。なお、この液晶表示ユニット８４によって画像を表示するには、液晶表示ユニット内の液晶パネルの後方から光を照射する必要があり、この液晶表示装置８００では、マイコン８７の制御の下にバックライト駆動回路８５がバックライト８６を駆動することにより、液晶パネルの裏面に光が照射される。

上記の処理を含め、システム全体の制御はマイコン８７が行う。なお、外部から入力される映像信号（複合カラー映像信号）としては、テレビジョン放送に基づく映像信号のみならず、カメラにより撮像された映像信号や、インターネット回線を介して供給される映像信号なども使用可能であり、この液晶表示装置８００では、様々な映像信号に基づいた画像表示が可能である。

液晶表示装置８００でテレビジョン放送に基づく画像を表示する場合には、図４４に示すように、液晶表示装置８００にチューナー部９０が接続され、これによって本テレビジョン受像機６０１が構成される。このチューナー部９０は、アンテナ（不図示）で受信した受信波（高周波信号）の中から受信すべきチャンネルの信号を抜き出して中間周波信号に変換し、この中間周波数信号を検波することによってテレビジョン信号としての複合カラー映像信号Ｓｃｖを取り出す。この複合カラー映像信号Ｓｃｖは、既述のように液晶表示装置８００に入力され、この複合カラー映像信号Ｓｃｖに基づく画像が該液晶表示装置８００によって表示される。

図４５は、本テレビジョン受像機の一構成例を示す分解斜視図である。同図に示すように、本テレビジョン受像機６０１は、その構成要素として、液晶表示装置８００の他に第１筐体８０１および第２筐体８０６を有しており、液晶表示装置８００を第１筐体８０１と第２筐体８０６とで包み込むようにして挟持した構成となっている。第１筐体８０１には、液晶表示装置８００で表示される画像を透過させる開口部８０１ａが形成されている。また、第２筐体８０６は、液晶表示装置８００の背面側を覆うものであり、当該表示装置８００を操作するための操作用回路８０５が設けられると共に、下方に支持用部材８０８が取り付けられている。

本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

本発明の液晶パネルおよび液晶表示装置は、例えば液晶テレビに好適である。

Claims

走査信号線に沿う方向を行方向として、行および列方向に並ぶ画素と、１つの画素列に対応して設けられる第１および第２データ信号線と、電位制御可能な複数の保持容量配線とを備えた液晶表示装置であって、
１つの画素には同一の走査信号線に接続された４個の副画素が含まれるとともに、該画素に２本の保持容量配線が対応し、該画素の２個の副画素が上記２本の保持容量配線の一方と容量を形成するとともに、これら副画素の一方が第１データ信号線に接続され、かつ他方が第２データ信号線に接続されており、残る２個の副画素が上記２本の保持容量配線の他方と容量を形成するとともに、これら副画素の一方が第１データ信号線に接続され、かつ他方が第２データ信号線に接続されていることを特徴とする液晶表示装置。
走査信号線に沿う方向を行方向として、行および列方向に並ぶ画素と、１つの画素列に対応して設けられる第１および第２データ信号線と、電位制御可能な複数の保持容量配線とを備えた液晶表示装置であって、
１つの画素には同一の走査信号線に接続された３個の副画素が含まれるとともに、該画素に２本の保持容量配線が対応し、該画素の２個の副画素が上記２本の保持容量配線の一方と容量を形成するとともに、これら副画素の一方が第１データ信号線に接続され、かつ他方が第２データ信号線に接続されており、残る１個の副画素が上記２本の保持容量配線の他方と容量を形成するとともに、この副画素が第１あるいは第２データ信号線に接続されていることを特徴とする液晶表示装置。
第１および第２データ信号線には、同一データに対応する、極性の異なった信号電位が供給されることを特徴とする請求項１または２記載の液晶表示装置。
各保持容量配線の電位は、これと容量を形成する副画素に接続された走査信号線が走査された後にそのフレームにおいて少なくとも１回レベルシフトすることを特徴とする請求項１〜３のいずれか１項に記載の液晶表示装置。
上記２本の保持容量配線の一方と他方とでは、電位のレベルシフトの大きさが異なっていることを特徴とする請求項４に記載の液晶表示装置。
上記２本の保持容量配線の一方と１つの副画素との間の容量値が、該２本の保持容量配線の他方と１つの副画素との間の容量値に実質的に等しいことを特徴とする請求項５に記載の液晶表示装置。
上記２本の保持容量配線の一方と他方とでは、電位のレベルシフトの大きさが同じであることを特徴とする請求項４に記載の液晶表示装置。
上記２本の保持容量配線の一方と１つの副画素との間の容量値が、該２本の保持容量配線の他方と１つの副画素との間の容量値よりも大きいことを特徴とする請求項７に記載の液晶表示装置。
上記２本の保持容量配線の一方と他方とでは、上記走査信号線が走査された後における最初のレベルシフトの方向が逆になっていることを特徴とする請求項４に記載の液晶表示装置。
上記信号電位の極性が、１あるいは複数水平走査期間ごとに反転するか、または１垂直走査期間ごとに反転することを特徴とする請求項３に記載の液晶表示装置。
列方向に隣り合う２つの画素の一方に含まれる副画素と該２つの画素の他方に含まれる副画素とが、同一の保持容量配線と容量を形成していることを特徴とする請求項４に記載の液晶表示装置。
上記２本の保持容量配線の一方と他方とでは、電位のレベルシフトのタイミングが同じであることを特徴とする請求項１１記載の液晶表示装置。
上記２本の保持容量配線の一方と他方とでは、電位のレベルシフトのタイミングが一水平走査期間だけずれていることを特徴とする請求項１１記載の液晶表示装置。
各保持容量配線の電位は、２つのレベルが周期的に入れ替わるように変動し、画素列内で最初に書き込みが行われる画素に対応する保持容量配線のうち走査方向上流側にあるものを数え始めの１番目の保持容量配線とした場合に、任意の奇数番目にあたる保持容量配線の電位位相と次の奇数番目にあたる保持容量配線の電位位相とが、同方向に同一量だけずれ、任意の偶数番目にあたる保持容量配線の電位位相と次の偶数番目にあたる保持容量配線の電位位相とが、同方向に同一量だけずれていることを特徴とする請求項１２記載の液晶表示装置。
任意の奇数番目にあたる保持容量配線の電位位相は次の奇数番目にあたる保持容量配線の電位位相よりも２水平走査期間だけ進み、任意の偶数番目にあたる保持容量配線の電位位相は次の偶数番目にあたる保持容量配線の電位位相よりも２水平走査期間だけ進んでいることを特徴とする請求項１４記載の液晶表示装置。
１番目にあたる保持容量配線の電位と２番目にあたる保持容量配線の電位とが、同タイミングで逆方向にレベルシフトすることを特徴とする請求項１４または１５記載の液晶表示装置。
上記２つのレベルそれぞれが複数水平走査期間継続することを特徴とする請求項１４〜１６のいずれか１項に記載の液晶表示装置。
各保持容量配線では、上記走査信号線が走査された後における最初のレベルシフトの方向および大きさの少なくとも一方が、連続するフレーム間で異なっていることを特徴とする請求項４に記載の液晶表示装置。
上記最初のレベルシフトの大きさは大・小２種類あるとともに、その方向はプラス方向・マイナス方向の２種類あり、この大きさと方向とを組み合わせた４種類のレベルシフトパターンが、連続する４フレームそれぞれの上記最初のレベルシフトで実行されることを特徴とする請求項１８に記載の液晶表示装置。
１つの画素では、走査信号線の一方の側に２つの副画素が行方向に並べられるとともに他方の側に２つの副画素が行方向に並べられることによって４つの副画素が行および列方向に配され、列方向に並ぶ２つの副画素はともに第１データ信号線に接続されるかあるいは第２データ信号線に接続されるとともに行方向に並ぶ２つの副画素は１本の保持容量配線と容量を形成し、かつ走査信号線を挟むことなく列方向に隣接する２つの副画素が、同一の保持容量配線と容量を形成していることを特徴とする請求項１に記載の液晶表示装置。
列方向に隣接する２つの画素の一方においては、列方向に並ぶ第１および第２副画素が第１データ信号線に接続されるとともに、列方向に並ぶ第３および第４副画素が第２データ信号線に接続され、上記２つの画素の他方においては、上記第１および第２副画素と同じ副画素列に含まれる２つの副画素が第１データ信号線に接続されるとともに、上記第３および第４副画素と同じ副画素列に含まれる２つの副画素が第２データ信号線に接続されていることを特徴とする請求項２０記載の液晶表示装置。
列方向に隣接する２つの画素の一方においては、列方向に並ぶ第１および第２副画素が第１データ信号線に接続されるとともに、列方向に並ぶ第３および第４副画素が第２データ信号線に接続され、上記２つの画素の他方においては、上記第１および第２副画素と同じ副画素列に含まれる２つの副画素が第２データ信号線に接続されるとともに、上記第３および第４副画素と同じ副画素列に含まれる２つの副画素が第１データ信号線に接続されていることを特徴とする請求項２０記載の液晶表示装置。
１つの画素では、走査信号線の一方の側に２つの副画素が行方向に並べられるとともに他方の側に１つの副画素が配され、行方向に並ぶ２つの副画素は１本の保持容量配線と容量を形成し、かつ走査信号線を挟むことなく列方向に隣接する２つの副画素が、同一の保持容量配線と容量を形成していることを特徴とする請求項２に記載の液晶表示装置。
隣接する２つの画素の一方においては、行方向に並ぶ第１および第３副画素が同一の保持容量配線と容量を形成するとともに、残る第２副画素が別の保持容量配線と容量を形成し、上記隣接する２つの画素の他方においては、行方向に並ぶ２つの副画素が上記別の保持容量配線と容量を形成していることを特徴とする請求項２３記載の液晶表示装置。
隣接する２つの画素の一方においては、行方向に並ぶ第１および第３副画素が同一の保持容量配線と容量を形成するとともに、残る第２副画素が別の保持容量配線と容量を形成し、上記隣接する２つの画素の他方においては、行方向に並ぶ２つの副画素を除いた残りの画素が上記別の保持容量配線と容量を形成していることを特徴とする請求項２３記載の液晶表示装置。
画素列内で最初に書き込みが行われる画素に対応する保持容量配線のうち走査方向上流側にあるものを数え始めの１番目の保持容量配線とした場合に、
任意の奇数番目にあたる保持容量配線の電位は、２つのレベルが周期的に入れ替わるように変動するとともに、該奇数番目にあたる電位位相と次の奇数番目にあたる保持容量配線の電位位相とが同方向に同一量だけずれ、かつ任意の偶数番目にあたる保持容量配線の電位はレベル変動しないか、あるいは、
任意の偶数番目にあたる保持容量配線の電位は、２つのレベルが周期的に入れ替わるように変動するとともに、該偶数番目にあたる電位位相と次の偶数番目にあたる保持容量配線の電位位相とが同方向に同一量だけずれ、かつ任意の奇数番目にあたる保持容量配線の電位は実質的にレベル変動しないことを特徴とする請求項２３に記載の液晶表示装置。
１つの画素列の両側に該画素列に対応する第１および第２データ信号線が配されており、
隣接する２つの画素列の一方に対応する第１データ信号線と、該２つの画素列の他方に対応する第２データ信号線とが画素列を挟むことなく隣接するとともに、これらに異極性の信号電位が供給されることを特徴とする請求項３記載の液晶表示装置。
１つの画素列の両側に該画素列に対応する第１および第２データ信号線が配されており、
隣接する２つの画素列の一方に対応する第１データ信号線と、該２つの画素列の他方に対応する第２データ信号線とが画素列を挟むことなく隣接するとともに、これらに同極性の信号電位が供給されることを特徴とする請求項３記載の液晶表示装置。
各副画素には画素電極とトランジスタとが含まれ、該トランジスタは走査信号線に接続されるとともに第１あるいは第２データ信号線に接続され、上記画素電極あるいはこれと電気的に接続する電極と保持容量配線とが容量を形成していることを特徴とする請求項１または２記載の液晶表示装置。
１つの画素内において行方向に並ぶ２つの副画素の一方に含まれる画素電極と該２つの副画素の他方に含まれる画素電極との間隙が、配向制御用構造物として機能することを特徴とする請求項２９に記載の液晶表示装置。
上記間隙は、行方向から視てＶ字形状をなすことを特徴とする請求項３０に記載の液晶表示装置。
請求項１〜３１のいずれか１項に記載の液晶表示装置と、テレビジョン放送を受信するチューナー部とを備えることを特徴とするテレビジョン受像機。