KR101267496B1 - 액정 표시 장치 - Google Patents

Abstract

표시 품질을 향상시킬 수 있는 액정 표시 장치가 제공된다. 액정 표시 장치는, 제1 절연 기판과, 제1 절연 기판 상에 형성되고 제1 방향으로 뻗어 있는 게이트선과, 게이트선과 절연되어 교차하며 서로 분리되어 제2 방향으로 뻗어 있는 제1 및 제2 데이터선과, 게이트선과 제1 및 제2 데이터선에 각각 연결된 제1 및 제2 박막 트랜지스터와, 제1 및 제2 박막 트랜지스터에 각각 연결된 제1 및 제2 부화소 전극과, 제1 및 제2 박막 트랜지스터를 제1 및 제2 부화소 전극에 각각 연결하는 제1 및 제2 드레인 전극 연결부로서, 서로 전기적으로 분리되고 전체적으로 직사각형 밴드 형상을 가진 제1 및 제2 드레인 전극 연결부를 포함한다.

LCD, 커플링, 커패시턴스

Description

액정 표시 장치{Liquid crystal display}

도 1은 본 발명의 일 실시예에 따른 액정 표시 장치의 화소 어레이를 개략적으로 나타낸 도면이다.

도 2는 도 1의 액정 표시 장치의 한 화소에 대한 등가 회로도이다.

도 3은 도 1의 A형 화소를 포함한 하부 표시판의 배치도이다.

도 4는 도 3의 부화소 전극과 데이터선의 커플링 관계를 개략적으로 나타낸 도면이다.

도 5는 도 3의 하부 표시판과 결합하는 상부 표시판의 배치도이다.

도 6은 도 3의 하부 표시판과 도 5의 상부 표시판을 포함하는 액정 표시 장치의 배치도이다.

도 7은 도 1의 B형 화소를 포함한 하부 표시판의 배치도이다.

도 8은 도 7의 부화소 전극과 데이터선의 커플링 관계를 개략적으로 나타낸 도면이다.

(도면의 주요부분에 대한 부호의 설명)

22: 게이트선 26a, 26b: 게이트 전극

28: 스토리지 배선 40a, 40b: 반도체층

62a, 62b: 데이터선 65a, 65b: 소스 전극

66a, 66b: 드레인 전극 67a, 67b: 드레인 전극 연결부

76a, 76b: 콘택홀 82a, 82b: 부화소 전극

83: 간극 84: 도메인 분할 수단

90: 공통 전극 92: 도메인 분할 수단

94: 블랙 매트릭스 96: 색필터

167a, 167b: 드레인 전극 연결부

본 발명은 디스플레이 장치에 관한 것으로, 보다 상세하게는 액정 표시 장치에 관한 것이다.

액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전계 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 삽입되어 있는 액정층으로 이루어지며, 전계 생성 전극에 전압을 인가하여 액정층에 전계를 생성하고 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.

그 중에서도 전계가 인가되지 않은 상태에서 액정 분자의 장축을 상하 표시판에 대하여 수직을 이루도록 배열한 수직 배향 모드 액정 표시 장치는 대비비가 크고 넓은 기준 시야각 구현이 용이하여 각광받고 있다. 여기에서 기준 시야각이란 대비비가 1:10인 시야각 또는 계조간 휘도 반전 한계 각도를 의미한다.

수직 배향 모드 액정 표시 장치에서 광시야각을 구현하기 위한 수단으로는 전계 생성 전극에 절개부를 형성하는 방법과 전계 생성 전극 위에 돌기를 형성하는 방법 등이 있다. 절개부와 돌기로 액정 분자가 기우는 방향을 결정할 수 있으므로, 이들을 사용하여 액정 분자의 경사 방향을 여러 방향으로 분산시킴으로써 기준 시야각을 넓힐 수 있다.

그러나 수직 배향 방식의 액정 표시 장치는 전면 시인성에 비하여 측면 시인성이 떨어지는 문제점이 있다. 예를 들어, 절개부가 구비된 PVA(patterned vertically alignment) 방식 액정 표시 장치의 경우에는 측면으로 갈수록 영상이 밝아져서, 심한 경우에는 높은 계조 사이의 휘도 차이가 없어져 그림이 뭉그러져 보이는 경우도 발생한다.

이러한 문제점을 개선하기 위하여 하나의 화소(pixel)를 한 쌍의 부화소(sub-pixel)로 분할하고 각 부화소에 스위칭 소자를 형성하여 각 부화소마다 별도의 전압을 인가하는 방법이 제시되었다. 즉 하나의 화소에서 특정한 휘도를 표현하기 위해 한 쌍의 부화소에는 서로 다른 데이터 전압이 인가되는데, 특히 액정 표시 장치가 낮은 그레이(gray)에서 동작하는 경우 상대적으로 높은 데이터전압이 인가되는 부화소에 의해서만 실질적으로 액정이 구동하게 된다. 따라서 액정 표시 장치의 표시 품질을 향상시키기 위하여 상대적으로 높은 전압이 인가되는 부화소와 그 부화소 양쪽에 위치하는 한 쌍의 데이터선과의 커플링에 의한 전압의 변화율을 일치시킬 필요가 있다.

본 발명이 이루고자 하는 기술적 과제는, 표시 품질을 향상시킬 수 있는 액정 표시 장치를 제공하고자 하는 것이다.

본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 액정 표시 장치는, 제1 절연 기판과, 상기 제1 절연 기판 상에 형성되고 제1 방향으로 뻗어 있는 게이트선과, 상기 게이트선과 절연되어 교차하며 서로 분리되어 제2 방향으로 뻗어 있는 제1 및 제2 데이터선과, 상기 게이트선과 상기 제1 및 제2 데이터선에 각각 연결된 제1 및 제2 박막 트랜지스터와, 상기 제1 및 제2 박막 트랜지스터에 각각 연결된 제1 및 제2 부화소 전극과, 상기 제1 및 제2 박막 트랜지스터를 상기 제1 및 제2 부화소 전극에 각각 연결하는 제1 및 제2 드레인 전극 연결부로서, 서로 전기적으로 분리되고 전체적으로 직사각형 밴드 형상을 가진 제1 및 제2 드레인 전극 연결부를 포함한다.

상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 액정 표시 장치는, 제1 절연 기판과, 상기 제1 절연 기판 상에 형성되고 제1 방향으로 뻗어 있는 게이트선과, 상기 게이트선과 절연되어 교차하며 서로 분리되어 제2 방향으로 뻗어 있는 제1 및 제2 데이터선과, 상기 게이트선과 상기 제1 및 제2 데이터선에 각각 연결된 제1 및 제2 박막 트랜지스터와, 상기 제2 데이터선과의 인접부에서 꺾 인 V자 형상을 가진 제1 부화소 전극과, 화소 내에서 상기 제1 부화소 전극 이외의 영역에 형성된 제2 부화소 전극과, 상기 제1 또는 제2 박막 트랜지스터를 상기 제1 또는 제2 부화소 전극에 연결하고 전체적으로 직사각형 밴드 형상을 가진 드레인 전극 연결부를 포함한다.

여기서 상기 제1 테이터선으로부터 상기 제1 부화소 전극에 데이터 전압이 인가되는 제1 형 화소와, 상기 제2 테이터선으로부터 상기 제1 부화소 전극에 데이터 전압이 인가되는 제2 형 화소가 상기 제1 및 제2 방향으로 교대로 배치되는 것이 바람직하다.

기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.

이하 첨부된 도면들을 참조하여 본 발명의 일 실시예에 의한 액정 표시 장치에 대하여 상세히 설명한다.

도 1은 본 발명의 일 실시예에 따른 액정 표시 장치의 화소 어레이를 개략적 으로 나타낸 도면이고, 도 2는 도 1의 액정 표시 장치의 한 화소에 대한 등가 회로도이다.

본 발명의 일 실시예에 따른 액정 표시 장치는 액정 패널 어셈블리(liquid crystal panel assembly)와, 이에 연결된 게이트 구동부 및 데이터 구동부와, 데이터 구동부에 연결된 계조 전압 생성부와, 이들을 제어하는 신호 제어부를 포함한다.

액정 패널 어셈블리는 다수의 표시 신호선과 이에 연결되어 있으며 대략 행렬의 형태로 배열된 다수의 화소(PX)를 포함한다. 여기서, 액정 패널 어셈블리는 서로 마주 보는 하부 표시판, 상부 표시판 및 둘 사이에 개재된 액정층을 포함한다.

도 1 및 도 2를 참조하면, 표시 신호선은 하부 표시판에 구비되어 있으며, 게이트 신호를 전달하는 다수의 게이트선(G)과 데이터 신호를 전달하는 데이터선(Da, Db)을 포함한다. 게이트선(G)은 대략 행 방향으로 뻗어 있으며 서로가 거의 평행하고, 데이터선(Da, Db)은 대략 열 방향으로 뻗어 있으며 서로가 거의 평행하다.

각 화소(PX)는 한 쌍의 부화소(PXa, PXb)를 포함하며, 각 부화소(PXa, PXb)는 해당 데이터선(Da, Db) 및 하나의 게이트선(G)에 연결되어 있는 스위칭 소자(Qa, Qb)와, 이에 연결된 액정 커패시터(liquid crystal capacitor)(Clca, Clcb)와, 이에 연결된 스토리지 커패시터(storage capacitor)(Csta, Cstb)를 포함한다. 즉, 한 쌍의 부화소(PXa, PXb)에는 두 개의 데이터선(Da, Db)과 한 개의 게이트 선(G)이 할당된다. 스토리지 커패시터(Csta, Cstb)는 필요에 따라 생략할 수 있다.

각 부화소(PXa, PXb)의 스위칭 소자(Qa, Qb)는 하부 표시판에 구비되어 있는 박막 트랜지스터 등으로 이루어지며, 게이트 신호가 인가되는 게이트선(G)에 연결되어 있는 제어 단자(이하, 게이트 전극), 데이터선(Da, Db)에 연결되어 있는 입력 단자(이하, 소스 전극), 그리고 액정 커패시터(Clca, Clcb) 및 스토리지 커패시터(Csta, Cstb)에 연결되어 있는 출력 단자(이하, 드레인 전극)를 가지는 삼단자 소자이다.

액정 커패시터(Clca, Clcb)는 하부 표시판의 부화소 전극과 상부 표시판의 공통 전극을 두 단자로 하며, 부화소 전극과 공통 전극 사이의 액정층은 유전체로서 기능을 한다. 각 부화소 전극(Pa, Pb)은 각 스위칭 소자(Qa, Qb)에 연결되며 공통 전극은 상부 표시판의 전면에 형성되어 있고 공통 전압(Vcom)을 인가 받는다. 여기서, 공통 전극이 하부 표시판에 구비되는 경우도 있으며 이때에는 부화소 전극과 공통 전극 중 적어도 하나가 선형 또는 막대형으로 만들어질 수 있다.

액정 커패시터(Clca, Clcb)의 보조적인 역할을 하는 스토리지 커패시터(Csta, Cstb)는 하부 표시판에 구비된 스토리지 배선과 부화소 전극이 절연체를 사이에 두고 중첩되어 이루어지며 스토리지 배선에는 공통 전압(Vcom) 따위의 정해진 전압이 인가된다. 여기서, 스토리지 커패시터(Csta, Cstb)는 부화소 전극이 절연체를 매개로 바로 위의 전단 게이트선과 중첩되어 이루어질 수 있다.

한편, 색 표시를 구현하기 위해서는 각 화소가 원색(primary color) 중 하나를 고유하게 표시하거나(공간 분할) 각 화소가 시간에 따라 번갈아 삼원색을 표시 하게(시간 분할) 하여 이들 삼원색의 공간적, 시간적 합으로 원하는 색상이 인식되도록 한다. 원색의 예로는 적색, 녹색 및 청색을 들 수 있다. 공간 분할의 한 예로서 각 화소가 상부 표시판의 영역에 원색 중 하나를 나타내는 색필터를 구비할 수 있다. 또한, 색필터는 하부 표시판의 부화소 전극 위 또는 아래에 형성할 수도 있다.

게이트 구동부는 게이트선(G)에 연결되어 외부로부터의 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 조합으로 이루어진 게이트 신호를 게이트선(G)에 인가한다.

계조 전압 생성부(gray voltage generator)는 화소의 투과율과 관련된 두 개의 계조 전압 집합(또는 기준 계조 전압 집합)을 생성하여, 데이터 구동부에 제공할 수 있다. 즉, 두 개의 계조 전압 집합은 하나의 화소를 이루는 한 쌍의 부화소에 독립적으로 제공될 수 있다. 다만, 본 발명은 이에 한정되지 않으며, 두 개의 계조 전압 집합 대신 하나의 계조 전압 집합만을 생성할 수도 있다.

데이터 구동부는 한 쌍의 데이터선(Da, Db)에 각각 연결되어 있다. 데이터 구동부는 데이터선(Da)을 통하여 하나의 화소를 구성하는 한 쌍의 부화소 중 어느 하나의 부화소에 데이터 전압을 전달하고, 데이터선(Db)을 통하여 하나의 화소를 구성하는 한 쌍의 부화소 중 다른 하나의 부화소에 별도의 데이터 전압을 전달한다.

이러한 게이트 구동부 또는 데이터 구동부는 다수의 구동 집적 회로 칩의 형태로 액정 패널 어셈블리 위에 직접 장착되거나, 가요성 인쇄 회로 필름(flexible printed circuit film) 위에 장착되어 테이프 캐리어 패키지(tape carrier package)의 형태로 액정 패널 어셈블리에 부착될 수도 있다. 이와는 달리, 게이트 구동부 또는 데이터 구동부는 표시 신호선(G, Da, Db)과 박막 트랜지스터 스위칭 소자(Qa, Qb) 등과 함께 액정 패널 어셈블리에 집적(integration)될 수도 있다.

신호 제어부는 게이트 구동부 및 데이터 구동부 등의 동작을 제어한다.

다시 도 1을 참조하면, 하나의 화소는 두 개의 스위칭 소자와, 각 스위칭 소자에 연결된 부화소 전극(Pa, Pb)을 포함한다. 여기서 제1 부화소 전극(Pa)에 상대적으로 높은 데이터 전압이 인가되고, 제2 부화소 전극(Pb)에 상대적으로 낮은 데이터 전압이 인가되는 경우를 가정한다. 이하, 데이터 전압의 높고 낮음은 공통 전압과 데이터 전압의 차이의 높고 낮음을 의미한다. 또한, 제1 데이터선(Da)를 통해 제1 부화소 전극(Pa)에 데이터 전압이 인가되는 화소를 A형 화소라고 하고, 제2 데이터선(Db)를 통해 제1 부화소 전극(Pa)에 데이터 전압이 인가되는 화소를 B형 화소라고 한다.

도 1에 도시된 바와 같이 A형 화소와 B형 화소를 가로 방향 및 세로 방향으로 교대로 배치함으로써, 액정 표시 장치에서 세로줄무늬 또는 가로줄무늬가 시인되는 것을 방지할 수 있다.

만약 모든 화소에 대하여 제1 데이터선(Da)을 통하여 제1 부화소 전극(Pa)에 데이터 전압이 인가되는 경우, 즉 화소 어레이가 모두 A형 화소로 이루어진 경우, 액정 표시 장치가 컬럼 반전(column inversion)에 의해 구동되면 프레임당 한 화소만큼 수평방향으로 이동하는 검사 패턴에 대하여 수평방향으로 이동하는 세로줄무 늬가 시인될 수 있다.

또한 하나의 화소 행(row)에 대해서는 제1 데이터선(Da)을 통하여 제1 부화소 전극(Pa)에 데이터 전압이 인가되고, 다음 화소 행을 이루는 화소에 대하여 제2 데이터선(Db)을 통하여 제1 부화소 전극(Pa)에 데이터 전압이 인가되는 경우, 즉 A형 화소의 행과 B형 화소의 행이 교대로 배치되는 경우, 앞서 언급한 수평방향으로 이동하는 세로줄무늬가 시인되는 것을 방지할 수 있다. 다만 제1 부화소 전극(Pa)은 그 양쪽에 위치하는 제1 및 제2 데이터선(Da, Db)과 커플링(coupling)이 일어나는데, 제1 부화소 전극(Pa)과 제1 및 제2 데이터선(Da, Db)의 커플링 커패시턴스가 A형 화소 및 B형 화소에 따라 다르기 때문에 가로줄무늬가 시인될 수 있다.

따라서 도 1에 도시된 본 발명의 일 실시예에 따른 액정 표시 장치와 같이 A형 화소와 B형 화소를 가로 방향 및 세로 방향으로 교대로 배치함으로써 앞서 언급한 수평방향으로 이동하는 세로줄무늬 또는 가로줄무늬를 방지할 수 있다. 다만 이러한 구조의 액정 표시 장치가 낮은 그레이(gray)에서 동작하는 경우 상대적으로 높은 데이터 전압이 인가되는 제1 부화소 전극(Pa)에 의해서만 액정이 실질적으로 구동하기 때문에, A형 화소 및 B형 화소 각각에 대하여 제1 부화소 전극(Pa)과 제1 데이터선(Da)의 커플링 커패시턴스와 제1 부화소 전극(Pa)과 제2 데이터선(Db)의 커플링 커패시턴스의 차이를 줄임으로써 크로스 토크에 의한 표시 품질의 저하를 개선할 수 있다.

이하, 도 3 내지 도 6을 참조하여 본 발명의 일 실시예에 따른 액정 표시 장치를 상세하게 설명한다. 본 실시예에 따른 액정 표시 장치는 하부 표시판, 이와 마주보고 있는 상부 표시판 및 이들 사이에 들어 있는 액정층을 포함한다.

먼저 도 3을 참조하여 본 발명의 일 실시예에 의한 액정 표시 장치의 하부 표시판에 대하여 상세하게 설명한다. 여기서 도 3은 도 1의 A형 화소를 포함한 하부 표시판의 배치도이다.

투명한 유리 등으로 이루어진 절연 기판 위에 게이트선(22)과 스토리지 배선(28)이 형성되어 있다.

게이트선(22)은 주로 가로 방향으로 뻗어 있고 게이트 신호를 전달한다. 게이트선(22)은 하나의 화소에 대하여 하나씩 할당되어 있다. 그리고, 게이트선(22)에는 돌출한 한 쌍의 제1 및 제2 게이트 전극(26a, 26b)이 형성되어 있다. 이러한 게이트선(22)과 제1 및 제2 게이트 전극(26a, 26b)을 게이트 배선이라 한다.

스토리지 배선(28)은 주로 가로 방향으로 뻗어 있으며 화소 전극(82)과 스토리지 커패시터(storage capacitor)를 형성한다. 본 실시예에서 스토리지 배선(28)은 제1 부화소 전극(82a)의 중심과 중첩되도록 형성되어 있으나 본 발명은 이에 한정되지 않으며 스토리지 배선(28)의 모양 및 배치는 여러 형태로 변형될 수 있다.

게이트 배선(22, 26a, 26b)과 스토리지 배선(28)은 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 따위로 이루어질 수 있다. 또한, 게이트 배선(22, 26a, 26b)과 스토리지 배선(28)은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다. 이 중 한 도전막은 게 이트 배선(22, 26a, 26b)과 스토리지 배선(28)의 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 이루어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 티타늄, 탄탈륨 등으로 이루어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 상부막 및 알루미늄 하부막과 몰리브덴 상부막을 들 수 있다. 다만, 본 발명은 이에 한정되지 않으며, 게이트 배선(22, 26a, 26b)과 스토리지 배선(28)은 다양한 여러 가지 금속과 도전체로 만들어질 수 있다.

게이트선(22) 및 스토리지 배선(28) 위에는 질화규소(SiNx) 등으로 이루어진 게이트 절연막(미도시)이 형성되어 있다.

게이트 절연막 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 또는 다결정 규소 등으로 이루어진 한 쌍의 반도체층(40a, 40b)이 형성되어 있다. 반도체층(40a, 40b)은 섬모양, 선형 등과 같이 다양한 형상을 가질 수 있으며, 예를 들어 본 실시예에서와 같이 섬모양으로 형성될 수 있다.

각 반도체층(40a, 40b)의 상부에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 저항성 접촉층(ohmic contact layer)(미도시)가 형성되어 있다. 저항성 접촉층은 쌍(pair)을 이루어 반도체층(40a, 40b) 위에 위치한다.

저항 접촉층 및 게이트 절연막 위에는 한 쌍의 제1 및 제2 데이터선(62a, 62b)과, 제1 및 제2 데이터선(62a, 62b)에 각각 대응하는 한 쌍의 제1 및 제2 드레인 전극(66a, 66b)이 형성되어 있다.

제1 및 제2 데이터선(62a, 62b)은 주로 세로 방향으로 뻗어 게이트선(22) 및 스토리지 배선(28)과 교차하며 데이터 전압을 전달한다. 제1 및 제2 데이터선(62a, 62b)에는 제1 및 제2 드레인 전극(66a, 66b)을 향하여 각각 뻗은 제1 및 제2 소스 전극(65a, 65b)이 형성되어 있다. 도 3에 도시된 바와 같이, 하나의 화소가 한 쌍의 부화소로 분할되어 있고, 제1 데이터선(62a)은 하나의 부화소에 데이터 신호를 전달하고 제2 데이터선(62b)은 다른 부화소에 별도의 데이터 신호를 전달한다.

이러한 제1 및 제2 데이터선(62a, 62b)과, 제1 및 제2 소스 전극(65a, 65b)와, 제1 및 제2 드레인 전극(66a, 66b)을 데이터 배선이라고 한다.

데이터 배선(62a, 62b, 65a, 65b, 66a, 66b)은 크롬, 몰리브덴 계열의 금속, 탄탈륨 및 티타늄 등 내화성 금속으로 이루어지는 것이 바람직하며, 내화성 금속 따위의 하부막(미도시)과 그 위에 위치한 저저항 물질 상부막(미도시)으로 이루어진 다층막 구조를 가질 수 있다. 다층막 구조의 예로는 앞서 설명한 크롬 하부막과 알루미늄 상부막 또는 알루미늄 하부막과 몰리브덴 상부막의 이중막 외에도 몰리브덴막-알루미늄막-몰리브덴막의 삼중막을 들 수 있다.

제1 및 제2 소스 전극(65a, 65b)은 각각 반도체층(40a, 40b)과 적어도 일부분이 중첩되고, 제1 및 제2 드레인 전극(66a, 66b)은 각각 게이트 전극(26a, 26b)을 중심으로 제1 및 제2 소스 전극(65a, 65b)과 대향하며 반도체층(40a, 40b)과 적어도 일부분이 중첩된다. 여기서, 앞서 언급한 저항성 접촉층은 그 하부의 반도체 층(40a, 40b)과, 그 상부의 제1 및 제2 소스 전극(65a, 65b) 및 제1 및 제2 데이터선(62a, 62b) 사이에 존재하며 접촉 저항을 낮추어 주는 역할을 한다.

데이터 배선(62a, 62b, 65a, 65b, 66a, 66b)과 노출된 반도체층(40a, 40b) 위에는 보호막(passivation layer)(미도시)이 형성되어 있다. 보호막은 질화규소 또는 산화규소로 이루어진 무기물, 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기물 또는 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질 등으로 이루어진다. 또한, 보호막은 유기막의 우수한 특성을 살리면서도 노출된 반도체층(40a, 40b) 부분을 보호하기 위하여 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다.

보호막에는 제1 및 제2 콘택홀(contact hole)(76a, 76b)을 통하여 각각 제1 및 제2 드레인 전극(66a, 66b)과 전기적으로 연결되어 있으며 화소 영역에 위치하는 제1 및 제2 부화소 전극(82a, 82b)이 형성되어 있다. 여기서, 제1 및 제2 부화소 전극(82a, 82b)은 ITO 또는 IZO 따위의 투명 도전체 또는 알루미늄 따위의 반사성 도전체로 이루어진다.

제1 및 제2 부화소 전극(82a, 82b)은 각각 제1 및 제2 콘택홀(76a, 76b)을 통하여 제1 및 제2 드레인 전극(66a, 66b)과 물리적·전기적으로 연결되어 제1 및 제2 드레인 전극(66a, 66b)으로부터 서로 다른 데이터 전압을 인가 받는다.

데이터 전압이 인가된 제1 및 제2 부화소 전극(82a, 82b)은 상부 표시판의 공통 전극과 함께 전기장을 생성함으로써 제1 및 제2 부화소 전극(82a, 82b)과 공 통 전극 사이의 액정 분자들의 배열을 결정한다.

또한 앞서 설명하였듯이, 각 부화소 전극(82a, 82b)과 공통 전극은 액정 커패시터(Clca, Clcb)를 이루어 박막 트랜지스터(Qa, Qb)가 턴 오프된 후에도 인가된 전압을 유지하며, 전압 유지 능력을 강화하기 위하여 액정 커패시터(Clca, Clcb)와 병렬로 연결된 스토리지 커패시터(Csta, Cstb)는 제1 및 제2 부화소 전극(82a, 82b) 또는 이에 연결되어 있는 드레인 전극(66a, 66b)과 스토리지 배선(28)의 중첩으로 만들어진다.

하나의 화소 전극(82)은 소정의 간극(gap)(83)을 사이에 두고 서로 맞물려 있으며 전기적으로 분리된 제1 및 제2 부화소 전극(82a, 82b)으로 이루어진다. 제1 부화소 전극(82a)은 대략 옆으로 누운 V자 형상을 가지며, 제2 부화소 전극(82b)은 화소 내에서 제1 부화소 전극(82a) 이외의 영역에 형성되어 있다.

제1 부화소 전극(82a)과 제2 부화소 전극(82b) 사이의 간극(83)은 게이트선(22)과 약 45도 또는 -45도를 이루는 사선부와 이들 사이를 연결하는 세로부를 포함한다. 제2 부화소 전극(82b)에는 게이트선(22)과 약 45도 또는 -45도를 이루는 도메인 분할 수단(84), 예를 들어 절개부 또는 돌출부가 형성되어 있다.

화소 전극(82)의 표시 영역은 액정층에 포함된 액정 분자의 주 방향자가 전계 인가시 배열되는 방향에 따라 다수의 도메인으로 분할되고, 이러한 도메인 분할 수단(84)은 화소 전극(82), 예를 들어 제2 부화소 전극(82b)을 더 많은 도메인으로 분할하는 역할을 한다. 여기서 도메인이란 화소 전극(82)과 공통 전극(도 4의 도면부호 90 참조) 사이에 형성된 전계에 의해 액정 분자의 방향자가 특정 방향으로 무 리를 지어 기울어지는 액정 분자들로 이루어진 영역을 의미한다.

제1 데이터선(62a)과 연결된 제1 부화소 전극(82a)에 상대적으로 높은 데이터 전압이 인가되고, 제2 데이터선(62b)과 연결된 제2 부화소 전극(82b)에 상대적으로 낮은 데이터 전압이 인가됨으로써 액정 표시 장치의 측면 시인성을 향상시킬 수 있다.

이와 같은 제1 및 제2 부화소 전극(82a, 82b), 및 보호막 위에는 액정층을 배향할 수 있는 배향막(미도시)이 도포될 수 있다.

액정 표시 장치가 낮은 그레이에서 동작하는 경우 상대적으로 높은 데이터 전압이 인가되는 제1 부화소 전극(82a)에 의해서만 액정이 실질적으로 구동하기 때문에 제1 부화소 전극(82a)과 제1 데이터선(62a)의 커플링 커패시턴스와, 제1 부화소 전극(82a)과 제2 데이터선(62b)의 커플링 커패시턴스의 차이를 줄임으로써 제1 및 제2 데이터선(62a, 62b)의 개별 크로스 토크에 의한 표시 품질의 저하를 개선할 수 있다.

이하 도 3 및 도 4를 참조하여, 제1 부화소 전극(82a)과 제1 및 제2 데이터선(62a, 62b)과의 커플링 커패시턴스에 대하여 자세히 설명한다. 여기서 도 4는 도 3의 부화소 전극과 데이터선의 커플링 관계를 개략적으로 나타낸 도면이다.

도 3 및 도 4에 도시된 바와 같이 제1 부화소 전극(82a)은 옆으로 누운 V자 형상은 가지며, 제1 데이터선(62a)과 두 곳에서 인접하여 두 개의 커플링 커패시터(C1, C2)를 구성한다. 또한 제1 부화소 전극(82a)은 제2 데이터선(62b)과 한 곳에서 인접하여 한 개의 커플링 커패시터(C3)를 구성한다. 즉 제1 부화소 전극(82a) 는 제2 데이터선(62b)과의 인접부에서 꺾인 V자 형상을 가지고 있다.

제1 및 제2 드레인 전극(66a, 66b)은 각각 제1 및 제2 게이트 전극(26a, 26b) 상에 배치되고, 제1 및 제2 드레인 전극 연결부(67a, 67b)는 제1 및 제2 드레인 전극(66a, 66b)으로부터 제1 및 제2 콘택홀(76a, 76b)까지 각각 연장되어 형성된다. 제1 및 제2 드레인 전극 연결부(67a, 67b)는 데이터 배선(62a, 62b, 65a, 65b, 66a, 66b)과 실질적으로 동일한 층에 동일한 물질로 이루어진다.

제1 및 제2 드레인 전극 연결부(67a, 67b)는 서로 전기적으로 분리되어 있으나 전체적으로 직사각형 밴드(rectangular band) 형상을 가진다. 구체적으로 제1 드레인 전극 연결부(67a)는 반도체층(40a) 상의 제1 드레인 전극(66a)과 제1 콘택홀(76a)을 연결하며 세로 방향으로 연장된 제1 패턴(67_1)과, 제1 패턴(67_1)으로부터 가로 방향으로 연장된 제2 패턴(67_2)과, 제2 패턴(67_2)으로부터 세로 방향으로 연장되며 제2 데이터선(62b)과 나란히 배열된 제3 패턴(67_3)을 포함한다. 그리고 제2 드레인 전극 연결부(67b)는 반도체층(40b) 상의 제2 드레인 전극(66b)과 제2 콘택홀(76b)을 연결하며 가로 방향으로 연장되어 있다.

제1 부화소 전극(82a)은 제1 데이터선(62a)에 대하여 커플링 커패시터(C1, C2)를 형성하고, 제2 데이터선(62b)에 대하여 커플링 커패시터(C3)를 형성한다. 제1 부화소 전극(82a)은 제2 데이터선(62b)과 비교하여 제1 데이터선(62a)과 인접한 영역이 상대적으로 넓고 또한 제1 부화소 전극(82a)과 제2 데이터선(62b)이 인접한 영역 아래에 커플링을 방해하는 스토리지 배선(28)이 형성되어 있기 때문에, 제1 데이터선(62a)에 대한 커플링 커패시터(C1, C2)의 커플링 커패시턴스가 제2 데이터 선(62b)에 대한 커플링 커패시터(C3)의 커플링 커패시턴스보다 상대적으로 더 크다.

따라서 제1 부화소 전극(82a)과 제2 데이터선(62b)의 커플링 커패시턴스를 보충하기 위하여 제1 드레인 전극 연결부(67a) 중 제2 데이터선(62b)과 나란히 배열된 제3 패턴(67_3)을 형성한다. 여기서 제3 패턴(67_3)은 제2 데이터선(62b)과 커플링 커패시터(Ca)를 형성한다. 따라서 제1 부화소 전극(82a)과 제1 데이터선(62a)에 대한 커플링 커패시터(C1, C2)와 제1 부화소 전극(82a)과 제2 데이터선(62b)에 대한 커플링 커패시터(C3, Ca)의 차이를 줄일 수 있다. 제3 패턴(67_3)의 길이와, 제3 패턴(67_3)과 제2 데이터선(62b)과의 거리 등에 변화를 줌으로써 커플링 커패시터(Ca)의 커플링 커패시턴스를 조절할 수 있다.

다음, 도 5 및 도 6을 참조로 하여, 상부 표시판 및 액정 표시 장치에 대하여 설명한다. 여기서 도 5는 도 3의 하부 표시판과 결합하는 상부 표시판의 배치도이고, 도 6은 도 3의 하부 표시판과 도 5의 상부 표시판을 포함하는 액정 표시 장치의 배치도이다.

투명한 유리 등으로 이루어진 절연 기판(미도시) 위에 빛샘을 방지하기 위한 블랙 매트릭스(94)와 적색, 녹색, 청색의 색필터(96) 및 ITO 또는 IZO 등의 투명한 도전 물질로 이루어져 있는 공통 전극(90)이 형성되어 있다. 여기서, 블랙 매트릭스(94)는 게이트선(22)과 제1 및 제2 데이터선(62a, 62b)에 대응하는 부분과 박막 트랜지스터에 대응하는 부분에 형성될 수 있다. 또한, 블랙 매트릭스(94)는 제1 및 제2 부화소 전극(82a, 82b)과 박막 트랜지스터 부근에서의 빛샘을 차단하기 위하여 다양한 모양을 가질 수 있다.

그리고, 공통 전극(90)은 제1 및 제2 부화소 전극(82a, 82b)과 마주보며, 게이트선(22)에 대하여 약 45도 또는 -45도를 이루는 도메인 분할 수단(92), 예를 들어 절개부 또는 돌출부를 가지고 있다. 도메인 분할 수단(92) 중 사선부는 제1 부화소 전극(82a)과 제2 부화소 전극(82b) 사이의 간극(83) 및 제2 부화소 전극(82b) 내의 도메인 분할 수단(84)과 교대로 배열된다.

공통 전극(90) 위에는 액정 분자들을 배향하는 배향막(미도시)이 도포될 수 있다.

이와 같은 구조의 하부 표시판과 상부 표시판을 정렬하여 결합하고 그 사이에 액정 물질을 주입하여 수직 배향하면 액정 표시 장치의 기본 구조가 마련된다. 하부 표시판과 상부 표시판을 정렬했을 때, 제1 부화소 전극(82a)과 제2 부화소 전극(82b) 사이의 간극(83), 제2 부화소 전극(82b) 내의 도메인 분할 수단(84), 및 공통 전극(90)의 절개부(92)는 화소 영역을 다수의 도메인으로 분할하며, 이에 따라 기준 시야각이 확대된다.

이하, 도 7 및 도 8을 참조하여 본 발명의 다른 실시예에 따른 액정 표시 장치를 상세하게 설명한다. 여기서 도 7은 도 1의 B형 화소를 포함한 하부 표시판의 배치도이고, 도 8은 도 7의 부화소 전극과 데이터선의 커플링 관계를 개략적으로 나타낸 도면이다. 설명의 편의상, 도 3 내지 도 6에 나타낸 각 부재와 동일 기능을 갖는 부재는 동일 부호로 나타내고, 따라서 그 설명은 생략한다. 본 실시예의 액정 표시 장치는, 이전 실시예의 액정 표시 장치와 다음을 제외하고는 기본적으로 동일 한 구조를 갖는다.

즉, 도 7 및 도 8에 도시된 바와 같이 제1 드레인 전극(66a)은 제1 드레인 전극 연결부(167a) 및 제2 콘택홀(76b)을 통하여 제2 부화소 전극(82b)과 접속하고, 제2 드레인 전극(66b)은 제2 드레인 전극 연결부(167b) 및 제1 콘택홀(76a)를 통하여 제1 부화소 전극(82a)과 접속한다. 제1 및 제2 드레인 전극 연결부(167a, 167b)는 데이터 배선(62a, 62b, 65a, 65b, 66a, 66b)과 실질적으로 동일한 층에 동일한 물질로 이루어진다.

제1 및 제2 드레인 전극 연결부(167a, 167b)는 서로 전기적으로 분리되어 있으나 전체적으로 직사각형 밴드(rectangular band) 형상을 가진다. 구체적으로 제1 드레인 전극 연결부(167a)는 반도체층(40a) 상의 제1 드레인 전극(66a)과 제2 콘택홀(76b)을 연결하며 가로 방향으로 연장된 제1 패턴(167_4)과, 제1 드레인 전극(66a)으로부터 세로 방향으로 연장된 제2 패턴(167_1)를 포함한다. 그리고 제2 드레인 전극 연결부(167b)는 반도체층(40b) 상의 제2 드레인 전극(66b)으로부터 세로 방향으로 연장되며 제2 데이터선(62b)과 나란히 배열된 제1 패턴(167_3)과, 제1 패턴(167_3)과 제1 콘택홀(76a)을 연결하며 가로 방향으로 연장된 제2 패턴(167_2)를 포함한다.

제1 부화소 전극(82a)은 제1 데이터선(62a)에 대하여 커플링 커패시터(C1, C2)를 형성하고, 제2 데이터선(62b)에 대하여 커플링 커패시터(C3)를 형성한다. 제1 부화소 전극(82a)은 제2 데이터선(62b)과 비교하여 제1 데이터선(62a)과 인접한 영역이 상대적으로 넓고 또한 제1 부화소 전극(82a)과 제2 데이터선(62b)이 인접한 영역 아래에 커플링을 방해하는 스토리지 배선(28)이 형성되어 있기 때문에, 제1 데이터선(62a)에 대한 커플링 커패시터(C1, C2)의 커플링 커패시턴스가 제2 데이터선(62b)에 대한 커플링 커패시터(C3)의 커플링 커패시턴스보다 상대적으로 더 크다.

따라서 제1 부화소 전극(82a)과 제2 데이터선(62b)의 커플링 커패시턴스를 보충하기 위하여 제2 드레인 전극 연결부(167b) 중 제2 데이터선(62b)과 나란히 배열된 제1 패턴(167_3)을 형성한다. 여기서 제1 패턴(167_3)은 제2 데이터선(62b)과 커플링 커패시터(Cb)를 형성한다. 따라서 제1 부화소 전극(82a)과 제1 데이터선(62a)에 대한 커플링 커패시터(C1, C2)와 제1 부화소 전극(82a)과 제2 데이터선(62b)에 대한 커플링 커패시터(C3, Ca)의 차이를 줄일 수 있다. 제1 패턴(167_3)의 길이와, 제1 패턴(167_3)과 제2 데이터선(62b)과의 거리 등에 변화를 줌으로써 커플링 커패시터(Cb)의 커플링 커패시턴스를 조절할 수 있다.

이하 도 9를 참조하여 본 발명의 실시예들에 의한 액정 표시 장치의 표시 특성에 대하여 설명한다.

도 9는 계조를 변화시켜감에 따라 도 1 및 도 3의 A형 화소와 도 1 및 도 7의 B형 화소 간의 휘도차를 나타낸 그래프이다. 여기서 Q는 본 발명의 실시예들과 같이 전체적으로 직사각형 밴드 형상의 드레인 전극 연결부를 이용한 경우 휘도차 데이터이다. 그리고 P는 전체적으로 직사각형 밴드 형상의 드레인 전극 연결부를 이용하지 않은 경우의 휘도차 데이터이다.

도 9에 도시된 바와 같이, 전체적으로 직사각형 밴드 형상의 드레인 전극 연 결부를 이용하여 부화소 전극과 이의 양쪽에 이웃하는 한 쌍의 데이터선들 간의 커플링 커패시턴스의 차이를 줄임으로써 크로스 토크에 의한 표시 품질의 저하를 개선할 수 있을 뿐만 아니라, A형 화소와 B형 화소 간의 휘도차도 줄일 수 있다. 따라서 본 발명의 실시예들에 따른 액정 표시 장치는 전체적으로 균일한 휘도를 구현할 수 있다.

이상 본 발명의 실시예들에서는 V자 형상의 부화소 전극을 이용할 때 부화소 전극과 인접한 한 쌍의 데이터선과의 커플링 커패시턴스의 차이를 줄이기 위하여 전체적으로 직사각형 밴드 형상의 드레인 전극 연결부를 적용하였다. 이러한 커플링 커패시턴스의 차이는 부화소 전극과 한 쌍의 데이터선 각각의 커플링 면적의 차이에 기인한다. 따라서 본 발명은 이러한 부화소 전극의 형상에 한정되지 않으며, 이웃하는 한 쌍의 데이터선과의 커플링 면적이 다른 임의 형상의 부화소 전극에도 적용될 수 있다.

이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

상술한 바와 같이 본 발명에 따른 액정 표시 장치에 의하면, 하나의 화소를 구성하는 한 쌍의 부화소에 별도의 데이터 전압을 인가함으로써 측면 시인성을 높 일 수 있다.

또한 드레인 전극과 화소 전극을 연결하며 데이터선과 나란히 배열된 드레인 전극 연결부를 이용하여, 부화소 전극과 데이터선과의 커플링 커패시턴스를 조절함으로써 크로스 토크에 의한 표시 품질의 저하를 개선할 수 있다.

Claims (22)

1. 제1 절연 기판;

   상기 제1 절연 기판 상에 형성되고 제1 방향으로 뻗어 있는 게이트선;

   상기 게이트선과 절연되어 교차하며 서로 분리되어 제2 방향으로 뻗어 있는 제1 및 제2 데이터선;

   상기 게이트선과 상기 제1 및 제2 데이터선에 각각 연결된 제1 및 제2 박막 트랜지스터;

   상기 제1 및 제2 박막 트랜지스터에 각각 연결된 제1 및 제2 부화소 전극; 및

   상기 제1 및 제2 박막 트랜지스터를 상기 제1 및 제2 부화소 전극에 각각 연결하는 제1 및 제2 드레인 전극 연결부로서, 서로 전기적으로 분리되고 전체적으로 직사각형 밴드 형상을 가진 제1 및 제2 드레인 전극 연결부를 포함하고,

   상기 제1 부화소 전극은 V자 형상을 가지고, 상기 제2 부화소 전극은 화소 내에서 상기 제1 부화소 전극 이외의 영역에 형성되고,

   상기 제1 부화소 전극은 상기 제1 데이터선과 두 곳에서 인접하고, 상기 제2 데이터선과 한 곳에서 인접하고,

   상기 제1 드레인 전극 연결부는 상기 제2 데이터선과 나란히 배열되어 커플링 커패시터를 형성하는 패턴을 포함하는 액정 표시 장치.
2. 삭제
3. 삭제
4. 삭제
5. 제1 항에 있어서, 상기 제1 드레인 전극 연결부는,

   상기 제1 박막 트랜지스터와 상기 제1 부화소 전극을 연결하며 상기 제2 방향으로 연장된 제1 패턴과, 상기 제1 패턴으로부터 상기 제1 방향으로 연장된 제2 패턴과, 상기 제2 패턴으로부터 상기 제2 방향으로 연장되며 상기 제2 데이터선과 나란히 배열된 제3 패턴을 포함하는 액정 표시 장치.
6. 제1 항에 있어서,

   상기 제1 절연 기판과 대향하는 제2 절연 기판; 및 상기 제2 절연 기판 상에 형성된 공통 전극을 더 포함하는 액정 표시 장치.
7. 제1 항에 있어서,

   상기 제2 드레인 전극 연결부는 상기 제2 박막 트랜지스터와 상기 제2 부화소 전극을 연결하며 상기 제1 방향으로 연장된 액정 표시 장치.
8. 삭제
9. 삭제
10. 삭제
11. 삭제
12. 제1 항에 있어서,

    상기 제1 부화소 전극에 인가되는 제1 데이터 전압은 상기 제2 부화소 전극에 인가되는 제2 데이터 전압보다 공통 전압과의 차이가 더 큰 액정 표시 장치.
13. 제1 항에 있어서,

    상기 제1 부화소 전극의 중심과 중첩되며 상기 제1 방향으로 뻗은 스토리지 배선을 더 포함하는 액정 표시 장치.
14. 제1 항에 있어서,

    상기 제1 및 제2 드레인 전극 연결부는 상기 제1 및 제2 데이터선과 동일한 층에 동일한 물질로 이루어진 액정 표시 장치.
15. 제1 절연 기판;

    상기 제1 절연 기판 상에 형성되고 제1 방향으로 뻗어 있는 게이트선;

    상기 게이트선과 절연되어 교차하며 서로 분리되어 제2 방향으로 뻗어 있는 제1 및 제2 데이터선;

    상기 게이트선과 상기 제1 및 제2 데이터선에 각각 연결된 제1 및 제2 박막 트랜지스터;

    상기 제2 데이터선과의 인접부에서 꺾인 V자 형상을 가진 제1 부화소 전극;

    화소 내에서 상기 제1 부화소 전극 이외의 영역에 형성된 제2 부화소 전극; 및

    상기 제1 또는 제2 박막 트랜지스터 중에서 어느 하나를 상기 제1 또는 제2 부화소 전극 중에서 어느 하나에 연결하고 상기 제1 또는 제2 박막 트랜지스터 중에서 다른 하나를 상기 제1 또는 제2 부화소 전극 중에서 다른 하나에 연결하고 전체적으로 직사각형 밴드 형상을 가진 드레인 전극 연결부를 포함하되,

    상기 제1 데이터선으로부터 상기 제1 부화소 전극에 데이터 전압이 인가되는 제1 형 화소와, 상기 제2 데이터선으로부터 상기 제1 부화소 전극에 데이터 전압이 인가되는 제2 형 화소가 상기 제1 및 제2 방향으로 교대로 배치된 액정 표시 장치.
16. 제15 항에 있어서,

    상기 제1 형 화소의 상기 드레인 전극 연결부는 상기 제1 박막 트랜지스터와 상기 제1 부화소 전극을 연결하는 제1 드레인 전극 연결부와, 상기 제2 박막 트랜지스터와 상기 제2 부화소 전극을 연결하는 제2 드레인 전극 연결부를 포함하고,

    상기 제1 드레인 전극 연결부는 상기 제2 데이터선과 나란히 배열되어 커플링 커패시터를 형성하는 패턴을 포함하는 액정 표시 장치.
17. 제16 항에 있어서, 상기 제1 드레인 전극 연결부는,

    상기 제1 박막 트랜지스터와 상기 제1 부화소 전극을 연결하며 상기 제2 방향으로 연장된 제1 패턴과, 상기 제1 패턴으로부터 상기 제1 방향으로 연장된 제2 패턴과, 상기 제2 패턴으로부터 상기 제2 방향으로 연장되며 상기 제2 데이터선과 나란히 배열된 제3 패턴을 포함하는 액정 표시 장치.
18. 제17 항에 있어서,

    상기 제1 절연 기판과 대향하는 제2 절연 기판; 및 상기 제2 절연 기판 상에 형성된 공통 전극을 더 포함하는 액정 표시 장치.
19. 제15 항에 있어서,

    상기 제2 형 화소의 상기 드레인 전극 연결부는 상기 제1 박막 트랜지스터와 상기 제2 부화소 전극을 연결하는 제1 드레인 전극 연결부와, 상기 제2 박막 트랜지스터와 상기 제1 부화소 전극을 연결하는 제2 드레인 전극 연결부를 포함하고,

    상기 제2 드레인 전극 연결부는 상기 제2 데이터선과 나란히 배열되어 커플링 커패시터를 형성하는 패턴을 포함하는 액정 표시 장치.
20. 제19 항에 있어서, 상기 제2 드레인 전극 연결부는,

    상기 제2 박막 트랜지스터로부터 상기 제2 방향으로 연장되며 상기 제2 데이터선과 나란히 배열된 제1 패턴과, 상기 제1 패턴과 상기 제1 부화소 전극을 연결하며 상기 제1 방향으로 연장된 제2 패턴을 포함하는 액정 표시 장치.
21. 제15 항에 있어서,

    상기 제1 부화소 전극의 중심과 중첩되며 상기 제1 방향으로 뻗은 스토리지 배선을 더 포함하는 액정 표시 장치.
22. 제15 항에 있어서,

    상기 제1 부화소 전극에 인가되는 제1 데이터 전압은 상기 제2 부화소 전극에 인가되는 제2 데이터 전압보다 공통 전압과의 차이가 더 큰 액정 표시 장치.

Images