KR101245119B1 - 어레이 기판 및 이를 갖는 표시패널 - Google Patents

어레이 기판 및 이를 갖는 표시패널 Download PDF

Info

Publication number
KR101245119B1
KR101245119B1 KR1020060049208A KR20060049208A KR101245119B1 KR 101245119 B1 KR101245119 B1 KR 101245119B1 KR 1020060049208 A KR1020060049208 A KR 1020060049208A KR 20060049208 A KR20060049208 A KR 20060049208A KR 101245119 B1 KR101245119 B1 KR 101245119B1
Authority
KR
South Korea
Prior art keywords
electrode
electrode portion
array substrate
lower electrode
pixel
Prior art date
Application number
KR1020060049208A
Other languages
English (en)
Other versions
KR20070115177A (ko
Inventor
조선아
유재진
손지원
박진원
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020060049208A priority Critical patent/KR101245119B1/ko
Priority to US11/809,466 priority patent/US7667805B2/en
Priority to CN2007101065094A priority patent/CN101083270B/zh
Publication of KR20070115177A publication Critical patent/KR20070115177A/ko
Priority to US12/710,106 priority patent/US20100177271A1/en
Application granted granted Critical
Publication of KR101245119B1 publication Critical patent/KR101245119B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/137—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells characterised by the electro-optical or magneto-optical effect, e.g. field-induced phase transition, orientation effect, guest-host interaction or dynamic scattering
    • G02F1/139—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells characterised by the electro-optical or magneto-optical effect, e.g. field-induced phase transition, orientation effect, guest-host interaction or dynamic scattering based on orientation effects in which the liquid crystal remains transparent
    • G02F1/1393—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells characterised by the electro-optical or magneto-optical effect, e.g. field-induced phase transition, orientation effect, guest-host interaction or dynamic scattering based on orientation effects in which the liquid crystal remains transparent the birefringence of the liquid crystal being electrically controlled, e.g. ECB-, DAP-, HAN-, PI-LC cells

Abstract

영상의 표시품질을 향상시킨 어레이 기판 및 표시패널이 개시된다. 어레이 기판은 화소전극, 박막 트랜지스터 및 스토리지 배선을 포함한다. 화소전극은 하부 전극부, 하부 전극부로부터 제1 방향으로 소정거리 이격된 상부 전극부 및 하부 전극부와 상부 전극부를 전기적으로 연결시키는 연결 전극부를 포함한다. 박막 트랜지스터는 화소전극과 전기적으로 연결되어, 화소전극을 구동한다. 스토리지 배선은 하부 전극부보다 상부 전극부에 근접하도록 하부 전극부 및 상부 전극부 사이에 형성된 비대칭 연결전극을 포함한다. 이와 같이, 비대칭 연결전극이 하부 전극부보다 상부 전극부에 근접한 위치에 형성됨에 따라, 단위화소의 일부에서 암부가 발생되는 것을 억제하여 영상의 표시품질을 보다 향상시킬 수 있다.
하부 전극부, 상부 전극부, 비대칭 연결전극

Description

어레이 기판 및 이를 갖는 표시패널{ARRAY PLATE AND DISPLAY PANEL HAVING THE SAME}
도 1은 본 발명의 일 실시예에 따른 표시패널을 도시한 사시도이다.
도 2는 도 1의 표시패널 중 단위화소를 도시한 평면도이다.
도 3은 도 2의 Ⅰ-Ⅰ'선을 따라 절단한 단면도이다.
도 4는 도 2의 Ⅱ-Ⅱ'선을 따라 절단한 단면도이다.
도 5는 도 2의 Ⅱ-Ⅱ'선을 따라 절단한 도 4와 다른 단면도이다.
도 6은 도 2의 단위화소 중 화소전극만을 도시한 평면도이다.
도 7은 도 2의 단위화소 중 공통전극만을 도시한 평면도이다.
도 8은 도 2의 단위화소 중 스토리지 배선만을 도시한 평면도이다.
도 9는 도 2의 Ⅲ-Ⅲ'선을 따라 절단한 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 어레이 기판 130 : 박막 트랜지스터
160 : 화소전극 162 : 하부 전극부
164 : 상부 전극부 166 : 연결 전극부
168 : 모서리 제거부 SL : 스토리지 배선
SL1 : 메인 스토리지 전극 SL2 : 연결 스토리지 전극
SL3 : 비대칭 연결전극 200 : 대향 기판
240 : 평탄화막 250 : 공통전극
252 : 하부 도메인 분할부 254 : 상부 도메인 분할부
300 : 액정층
본 발명은 어레이 기판 및 이를 갖는 표시패널에 관한 것으로, 보다 상세하게는 영상의 표시품질을 향상시킨 어레이 기판 및 이를 갖는 표시패널에 관한 것이다.
액정 표시장치는 액정의 광투과율을 이용하여 영상을 표시하는 액정 표시패널, 상기 액정 표시패널의 하부에 배치되어 상기 액정 표시패널로 광을 제공하는 백라이트 어셈블리를 포함한다.
또한, 상기 액정 표시장치는 일반적으로 상기 액정 표시패널의 상부에 배치된 상부 편광판 및 상기 액정 표시패널의 하부에 배치된 하부 편광판을 더 포함하고, 상기 상부 편광판의 상부 편광축과 상기 하부 편광판의 하부 편광축은 서로 수직한 방향을 갖는다.
상기 액정 표시패널은 박막 트랜지스터 및 화소전극을 갖는 어레이 기판, 컬러필터 및 공통전극을 갖는 대향 기판, 및 상기 어레이 기판과 상기 대향 기판 사이에 개재된 액정들로 이루어진 액정층을 포함한다.
상기 화소전극은 상기 어레이 기판 상에 복수개가 매트릭스 형태로 형성되며, 일반적으로 평면적으로 보았을 때 직사각형 형상을 갖는다. 반면, 상기 공통전극은 상기 대향 기판의 전면에 형성된다.
한편, 상기 액정 표시패널의 액정모드에는 TN(twist nematic mode) 모드, IPS(in plane switch) 모드, VA(vertical alignment) 모드 등이 있다. 이러한 액정모드들 중 VA 모드를 채용한 액정 표시패널은 액정의 응답속도가 빠른 장점을 갖고 있어, 최근에 많이 사용되고 있다.
더욱 최근에는 시야각 특성을 향상된 VA 모드로, 복수의 도메인(domain)들을 갖는 PVA(Patterned Vertical Alignment) 모드 및 MVA(multi-domain vertical alignment) 모드 등이 개발되고 있다. 일반적으로 상기 도메인들에서는 서로 다른 방향으로 전기장들이 형성되고, 이러한 전기장들에 의해 상기 액정들이 서로 다른 방향으로 정렬됨에 따라, 상기 액정 표시패널의 시야각 특성이 보다 향상될 수 있다. 일례로, 상기 액정들은 상하좌우 방향으로 형성된 전기장들에 의해 정렬되어 시야각 특성을 향상시킨다.
그러나, 상기 전기장들이 서로 다른 방향으로 형성될 경우, 상기 전기장들은 상기 도메인들의 경계에서 서로에게 영향을 줄 수 있고, 그 결과 상기 액정들이 상기 각 도메인 내의 전기장 방향으로 배열되지 못하는 경우가 발생된다. 특히, 상기 액정들이 상기 전기장들의 상호영향에 의해 상기 상부 편광축 또는 상기 하부 편광축과 일치하도록 정렬될 경우, 상기 일치되는 부분에서 암부가 발생될 수 있다.
따라서, 본 발명의 기술적 과제는 이러한 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 전기장들의 상호영향에 의해 암부가 발생되는 것을 방지함으로써, 영상의 표시품질을 향상시킨 어레이 기판을 제공하는 것이다.
또한, 본 발명의 다른 목적은 상기한 어레이 기판을 갖는 표시패널을 제공하는 것이다.
상기한 본 발명의 목적을 달성하기 위한 일 실시예에 따른 어레이 기판은 화소전극, 박막 트랜지스터 및 스토리지 배선을 포함한다.
상기 화소전극은 하부 전극부, 상기 하부 전극부로부터 제1 방향으로 소정거리 이격된 상부 전극부, 및 상기 하부 전극부와 상기 상부 전극부를 전기적으로 연결시키는 연결 전극부를 포함한다. 상기 박막 트랜지스터는 상기 화소전극과 전기적으로 연결되어, 상기 화소전극을 구동한다. 상기 스토리지 배선은 상기 하부 전극부보다 상기 상부 전극부에 근접하도록 상기 하부 전극부 및 상기 상부 전극부 사이에 형성된 비대칭 연결전극을 포함한다. 이때, 상기 비대칭 연결전극은 상기 제1 방향과 수직한 제2 방향으로 형성된 것이 바람직하다.
선택적으로, 상기 스토리지 배선은 상기 화소전극 중 상기 제2 방향으로의 양단부와 오버랩되도록 상기 제1 방향을 따라 형성되고, 상기 비대칭 연결전극에 의해 서로 연결된 한 쌍의 메인 스토리지 전극들을 더 포함할 수 있다.
상기한 본 발명의 목적을 달성하기 위한 일 실시예에 따른 표시패널은 어레이 기판, 대향 기판 및 액정층을 포함한다.
상기 어레이 기판은 화소전극, 상기 화소전극의 일부와 오버랩되는 스토리지 배선 및 상기 화소전극을 구동하는 박막 트랜지스터를 포함하고, 상기 화소전극은 하부 전극부, 상기 하부 전극부로부터 제1 방향으로 소정거리 이격된 상부 전극부 및 상기 하부 전극부와 상기 상부 전극부를 전기적으로 연결시키는 연결 전극부를 포함한다. 이때, 상기 스토리지 배선은 상기 하부 전극부보다 상기 상부 전극부에 근접하도록 상기 하부전극 및 상기 상부전극 사이에 형성된 비대칭 연결전극을 포함한다.
상기 대향 기판은 상기 어레이 기판과 마주보도록 형성된 공통전극 및 상기 하부 전극부와 대응되는 위치에 상기 제1 방향을 따라 형성된 하부 도메인 분할부를 포함하고, 선택적으로 상기 상부 전극부와 대응되는 위치에 상기 제1 방향과 수직한 제2 방향을 따라 형성된 상부 도메인 분할부를 더 포함할 수 있다. 여기서, 상기 하부 및 상부 도메인 분할부는 상기 공통전극의 일부가 식각되어 형성된 개구부이거나, 상기 공통전극의 일부 상에 형성된 돌기부일 수 있다.
한편, 상기 액정층은 상기 어레이 기판 및 상기 대향 기판 사이에 개재된 액정들로 이루어진다.
이러한 본 발명에 따르면, 스토리지 배선의 비대칭 연결전극이 하부 전극부보다 상부 전극부에 근접한 위치에 형성됨에 따라, 상부 전극부 상에 형성된 전기장이 하부 전극부 상에 형성된 전기장에 영향을 미치는 것을 방지할 수 있고, 그로 인해 단위화소의 일부에서 암부가 발생되는 것을 억제하여 영상의 표시품질을 보다 향상시킬 수 있다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 표시패널을 도시한 사시도이다.
도 1을 참조하여 본 실시예에 의한 표시패널(400)을 간단하여 설명하면, 표시패널(400)은 어레이 기판(100), 대향 기판(200) 및 액정층(300)을 포함하여, 광을 이용하여 영상을 외부로 표시한다.
어레이 기판(100)은 매트릭스(matrix) 형태로 배치된 복수의 화소전극(pixel electrode)들, 상기 각 화소전극에 구동전압을 인가하는 박막 트랜지스터(Thin Film Transistor)들, 상기 박막 트랜지스터들을 각각 작동시키기 위한 신호선(signal line)들을 포함한다.
대향 기판(200)은 어레이 기판(100)과 마주보도록 배치된다. 대향 기판(200)은 어레이 기판(200)의 전면에 배치되며 투명하면서 도전성인 공통전극(common electrode) 및 상기 화소전극들과 마주보는 곳에 배치된 컬러필터(color filter)들을 포함한다. 상기 컬러필터들에는 적색 컬러필터, 녹색 컬러필터 및 청색 컬러필터 등이 있다.
액정층(300)은 어레이 기판(100) 및 대향 기판(200)의 사이에 개재되며, 상기 화소전극 및 상기 공통전극의 사이에 형성된 전기장에 의하여 재배열된다. 재배열된 액정층(300)은 외부에서 인가된 광의 광투과율을 조절하고, 광투과율이 조절된 광은 상기 컬러필터들을 통과함으로써 영상이 표시된다.
도 2는 도 1의 표시패널 중 단위화소를 도시한 평면도이고, 도 3은 도 2의 Ⅰ-Ⅰ'선을 따라 절단한 단면도이며, 도 4는 도 2의 Ⅱ-Ⅱ'선을 따라 절단한 단면도이고, 도 5는 도 2의 Ⅱ-Ⅱ'선을 따라 절단한 도 4와 다른 단면도이다.
도 2 내지 도 5를 참조하면, 본 실시예에 의한 표시패널(400)은 어레이 기판(100), 대향 기판(200) 및 액정층(300)을 포함한다.
어레이 기판(100)은 제1 투명기판(110), 게이트 배선(GL), 데이터 배선(DL), 스토리지 배선(SL), 게이트 절연막(120), 박막 트랜지스터(130), 보호막(140), 유기절연막(150) 및 화소전극(160)을 포함한다.
제1 투명기판(110)은 플레이트 형상을 갖고, 투명한 물질로 이루어진다. 제1 투명기판(110)은 예를 들면, 유리(Glass), 석영(Quartz), 사파이어(Sapphire) 또는 투명한 합성 수지로 이루어진다.
데이터 배선(DL) 및 게이트 배선(GL)은 서로 수직하게 교차되도록 형성된다. 구체적으로, 데이터 배선(DL)은 제1 방향으로 길게 연장되어 형성되고, 제1 방향과 수직한 제2 방향을 따라 복수개가 병렬로 형성된다. 반면, 게이트 배선(GL)은 데이터 배선(DL)과 교차되도록 제2 방향으로 길게 연장되어 형성되고, 제1 방향을 따라 복수개가 병렬로 형성된다. 이와 같이, 게이트 배선(GL)들 및 데이터 배선(DL)들이 서로 교차되도록 형성됨에 따라, 복수의 단위화소들이 정의된다. 이러한 상기 각 단위화소 내에는 박막 트랜지스터(130) 및 화소전극(160)이 형성된다.
게이트 배선(GL)은 제1 투명기판(110) 상에 형성된다. 또한 스토리지 배선(SL)도 제1 투명기판(110) 상에 형성된다. 여기서, 스토리지 배선(SL)에 대한 자세한 설명은 별도의 도면을 이용하여 후술하기로 한다.
게이트 절연막(120)은 게이트 배선(GL) 및 스토리지 배선(SL)을 덮도록 제1 투명기판(110) 상에 형성된다. 한편, 데이터 배선(DL)은 게이트 절연막(120) 상에 형성되어, 게이트 배선(GL)과 전기적으로 절연된다.
박막 트랜지스터(130)는 게이트 전극(G), 소스 전극(S), 드레인 전극(D), 액티브층(A) 및 오믹콘택층(O)을 포함한다.
게이트 전극(G)은 게이트 배선(GL)으로부터 제1 방향으로 연장된다. 예를 들어, 게이트 전극(G)은 제1 방향 및 제1 방향의 반대방향으로 연장되어, 평면적으로 보았을 때 직사각형 형상을 갖는다.
게이트 전극(G)의 상부에는 액티브층(A)이 형성된다. 즉, 액티브층(A)은 게이트 전극(G)을 커버하도록 게이트 절연막(120) 상에 형성된다. 액티브층(A)은 반도체 물질로 이루어지며, 일례로 아몰퍼스 실리콘(a-Si)으로 이루어진다.
소스 전극(S)은 데이터 배선(DL)에서 분기되어 제2 방향으로 연장되고, 액티브층(A)의 일부와 오버랩된다. 한편, 드레인 전극(D)은 소스 전극(S)으로부터 제1 방향으로 소정거리 이격되어 형성되며, 제1 방향으로 연장된 형상을 갖는다. 이때, 드레인 전극(D)의 일부는 액티브층(A)의 일부와 오버랩된다.
한편, 액티브층(A)과 소스 전극(S) 사이 및 액티브층(A)과 드레인 전극(D) 사이에는 오믹콘택층(O)이 형성된다. 오믹콘택층(O)은 일례로, 고밀도 이온도핑 아몰퍼스 실리콘(n+ a-Si)으로 이루어지고, 액티브층(A)과 소스 전극(S) 사이 및 액티브층(A)과 드레인 전극(D) 사이의 접촉저항을 감소시킨다.
보호막(140)은 박막 트랜지스터(130)를 덮도록 게이트 절연막(120) 상에 형 성된다. 그 결과, 보호막(140)은 박막 트랜지스터(130)를 외부의 물리적 또는 화학적 영향으로부터 보호한다. 유기절연막(150)은 보호막(140)의 전면에 형성되어 표면을 평탄화시킨다. 한편, 드레인 전극(D)의 일부 영역의 상부에는 콘택홀(152)이 형성된다. 즉, 콘택홀(152)은 보호막(140) 및 유기절연막(150)의 일부가 식각되어 개구됨에 따라 형성된다.
화소전극(160)은 상기 각 단위화소 내에 형성되고, 유기절연막(150) 상에 형성된다. 화소전극(160)은 콘택홀(152)을 통해 드레인 전극(D)과 전기적으로 연결된다. 화소전극(160)은 투명한 도전성 물질로 이루어지며, 일례로 산화주석인듐(Indium Tin Oxide, ITO), 산화아연인듐(Indium Zinc Oxide, IZO), 아몰퍼스 산화주석인듐(amorphous Indium Tin Oxide, a-ITO) 등으로 이루어진다.
화소전극(160)은 하부 전극부(162), 하부 전극부(162)로부터 제1 방향으로 소정거리 이격된 상부 전극부(164), 및 하부 전극부(162)와 상부 전극부(164)를 전기적으로 연결시키는 연결 전극부(166)를 포함한다. 여기서, 화소전극(160)에 대한 자세한 설명은 별도의 도면을 이용하여 후술하기로 한다.
대향 기판(200)은 제2 투명기판(210), 차광막(220), 컬러필터(230), 평탄화막(240), 공통전극(250), 하부 도메인 분할부(252) 및 상부 도메인 분할부(254)를 포함한다.
제2 투명기판(210)은 제1 투명기판(110)과 동일하게 플레이트 형상을 갖고, 투명한 물질로 이루어진다.
차광막(220)은 제1 투명기판(110)과 마주보도록 제2 투명기판(210)의 일부분 상에 형성되어 광의 이동을 차단한다. 여기서, 차광막(220)은 게이트 배선(GL), 데이터 배선(DL) 및 박막 트랜지스터(130)와 대응되는 위치에 형성되는 것이 바람직하다.
컬러필터(230)는 차광막(220)을 덮도록 제2 투명기판(210) 상에 형성된다. 컬러필터(230)는 상기 단위화소들 내에 형성된 화소전극(250)들과 대응되는 위치에 형성된다. 컬러필터(230)에는 일례로, 적색 컬러필터, 녹색 컬러필터 및 청색 컬러필터 등이 있다.
평탄화막(240)은 컬러필터(230) 상에 형성되어 표면을 평탄화시킨다. 평탄화막(240)은 투명하면서 절연성인 유기물질로 이루어지는 것이 바람직하다.
공통전극(250)은 평탄화막(240) 상에 형성된다. 공통전극(250)은 화소전극(160)과 마찬가지로 투명한 도전성 물질로 이루어진다.
하부 도메인 분할부(252)는 하부 전극부(162)와 대응되는 위치에 형성되고, 상부 도메인 분할부(254)는 상부 전극부(164)와 대응되는 위치에 형성된다. 이때, 하부 및 상부 도메인 분할부(252, 254)는 도 4에서와 같이 공통전극(250)의 일부가 식각되어 형성된 개구부들이거나, 도 5에서와 같이 공통전극(250)의 일부 상에 형성된 돌기부일 수 있다. 한편, 공통전극(250), 하부 도메인 분할부(252) 및 상부 도메인 분할부(254)에 대한 자세한 설명은 별도의 도면을 이용하여 후술하기로 한다.
도 6은 도 2의 단위화소 중 화소전극만을 도시한 평면도이다.
도 2 및 도 6을 참조하여 본 실시예에 의한 화소전극(160)을 보다 자세하게 설명하기로 한다. 화소전극(160)은 상기 단위화소 내에 형성되며, 하부 전극부(162), 상부 전극부(164) 및 연결 전극부(166)를 포함한다.
하부 전극부(162)는 게이트 배선(GL)으로부터 제1 방향으로 소정거리 이격되어 형성된다. 하부 전극부(162)는 콘택홀(152)을 통해 박막 트랜지스터(130)의 드레인 전극(D)과 전기적으로 직접 연결된다. 하부 전극부(162)는 평면적으로 보았을 때, 직사각형 형상을 갖는 것이 바람직하다.
상부 전극부(164)는 하부 전극부(162)로부터 제1 방향으로 소정거리 이격되어 형성된다. 이때, 연결 전극부(166)는 하부 전극부(162) 및 상부 전극부(164)의 사이에 형성되어, 하부 전극부(162) 및 상부 전극부(164)를 전기적으로 연결시킨다.
하부 전극부(162) 및 상부 전극부(164)는 평면적으로 보았을 때 실질적으로 직사각형 형상을 갖는 것이 바람직하다. 여기서, 하부 전극부(162) 및 상부 전극부(164)에는 상기 직사각형의 모서리가 제거되어, 제1 방향 또는 제2 방향에 대하여 소정의 각도로 경사지게 형성된 모서리 절개부(168)들이 형성된다. 바람직하게, 모서리 절개부(168)들은 제1 방향 또는 제2 방향에 대하여 45도 경사지게 형성된다.
한편, 상부 전극부(164)는 복수개의 메인전극들로 분리되어 있는 것이 바람직하다. 일례로, 상부 전극부(164)는 제1 메인전극(164a), 제2 메인전극(164b) 및 서브 연결전극(164c)을 포함한다.
제1 메인전극(164a)은 하부 전극부(162)로부터 제1 방향으로 소정거리 이격 된 위치에 형성되고, 연결 전극부(166)에 의해 하부 전극부(162)와 전기적으로 연결된다. 제1 메인전극(164a)은 평면적으로 보았을 때 직사각형 형상을 갖는 것이 바람직하다.
제2 메인전극(164b)은 제1 메인전극(164a)으로부터 제1 방향으로 소정거리 이격된 위치에 형성된다. 제2 메인전극(164b)은 평면적으로 보았을 때 직사각형 형상을 갖는 것이 바람직하다.
서브 연결전극(164c)은 제1 및 제2 메인전극(164a, 164b) 사이에 형성되어, 제1 및 제2 메인전극(164a, 164b)을 서로 연결시킨다.
도 7은 도 2의 단위화소 중 공통전극만을 도시한 평면도이다.
도 2 및 도 7을 참조하여 본 실시예에 의한 공통전극(250), 하부 도메인 분할부(252) 및 상부 도메인 분할부(254)를 보다 자세하게 설명하기로 한다.
공통전극(250)에는 하부 도메인 분할부(252) 및 상부 도메인 분할부(254)가 형성된다. 여기서, 본 실시예에 의한 하부 및 상부 도메인 분할부(252, 254)는 공통전극(250)의 일부가 식각되어 형성된 개구부들인 것이 바람직하지만, 공통전극(250)의 일부 상에 소정의 높이로 돌출된 돌기부일 수도 있다.
하부 도메인 분할부(252)는 하부 전극부(162)와 대응되는 위치에 제1 방향을 따라 형성된다. 바람직하게, 하부 도메인 분할부(252)는 하부 전극부(162)의 중심을 가로지르도록 제1 방향을 따라 형성된다. 하부 도메인 분할부(252)의 제1 방향으로의 양쪽 가장자리는 제2 방향으로 서로 대칭이 되는 사다리꼴 형상을 가질 수 있다. 또한, 하부 도메인 분할부(252)의 제1 방향으로의 중앙은 삼각형 형상이 되 도록 제2 방향 및 제2 방향의 반대방향으로 함몰된 홈들을 가질 수 있다.
상부 도메인 분할부(254)는 상부 전극부(164)와 대응되는 위치에 제2 방향을 따라 형성된다. 여기서, 상부 전극부(164)가 복수개의 메인전극들로 분리됨에 따라, 상부 도메인 분할부(254)도 상기 메인전극들의 개수만큼 서브 분할부들을 포함한다. 일례로, 상부 도메인 분할부(254)는 제1 서브 분할부(254a) 및 제2 서브 분할부(254b)를 포함한다.
제1 서브 분할부(254a)는 제1 메인전극(164a)과 대응되는 위치에 제2 방향으로 형성된다. 바람직하게, 제1 서브 분할부(254a)는 제1 메인전극(164a)의 중심을 가로지르도록 제2 방향을 따라 형성된다.
제2 서브 분할부(254b)는 제2 메인전극(164b)과 대응되는 위치에 제2 방향으로 형성된다. 바람직하게, 제2 서브 분할부(254b)는 제2 메인전극(164b)의 중심을 가로지르도록 제2 방향을 따라 형성된다.
제1 및 제2 서브 분할부(254a, 254b)의 제2 방향으로의 양쪽 가장자리는 제1 방향으로 서로 대칭이 되는 사다리꼴 형상을 가질 수 있다. 또한, 제1 및 제2 서브 분할부(254a, 254b)의 중앙은 삼각형 형상이 되도록 제1 방향 및 제1 방향의 반대방향으로 함몰된 홈들을 가질 수 있다.
한편, 박막 트랜지스터(130)는 하부 도메인 분할부(252)의 일단과 대응되는 위치에 형성되는 것이 바람직하다. 즉, 박막 트랜지스터(130)는 게이트 배선(GL)과 근접한 하부 도메인 분할부(252)의 일단과 대응되는 위치에 형성된다. 또한, 보호막(140) 및 유기절연막(150)에 형성되어, 드레인 전극(D)과 화소전극(160)을 전기 적으로 연결시키는 콘택홀(152)도 상기 하부 도메인 분할부(252)의 일단과 대응되는 위치에 형성되는 것이 바람직하다.
도 8은 도 2의 단위화소 중 스토리지 배선만을 도시한 평면도이다.
도 2 및 도 8을 참조하여 본 실시예에 의한 스토리지 배선(SL)을 보다 자세하게 설명하기로 한다.
스토리지 배선(SL)은 화소전극(160)의 일부와 오버랩되고, 메인 스토리지 전극(SL1), 연결 스토리지 전극(SL2) 및 비대칭 연결전극(SL3)을 포함한다.
메인 스토리지 전극(SL1)은 화소전극(160) 중 제2 방향으로의 양단부와 오버랩되도록 제1 방향을 따라 한 쌍이 형성된다. 여기서, 메인 스토리지 전극(SL1)은 이웃하는 단위화소 내에 형성된 다른 메인 스토리지 전극(SL1)과 전기적으로 연결된다.
연결 스토리지 전극(SL2)은 제2 방향을 따라 형성되어 한 쌍의 메인 스토리지 전극(SL1)들을 서로 연결시킨다. 연결 스토리지 전극(SL2)은 제1 및 제2 메인전극 사이와 대응되는 위치에 형성되거나 또는 상부 도메인 분할부(254)와 대응되는 위치에 형성될 수 있다. 여기서, 상부 도메인 분할부(254)는 제1 및 제2 분할부(254a, 254b)를 포함함으로, 연결 스토리지 전극(SL2)은 제1 및 제2 분할부(254a, 254b) 각각과 대응되는 위치에 형성된다. 본 실시예에 의한 연결 스토리지 전극(SL2)은 일례로, 3개가 배치된다.
비대칭 연결전극(SL3)은 제2 방향을 따라 형성되어, 한 쌍의 메인 스토리지 전극(SL1)들을 서로 연결시킨다. 비대칭 연결전극(SL3)은 하부 전극부(162)보다 상 부 전극부(164)에 근접하도록 하부 전극부(162) 및 상부 전극부(164) 사이에 형성된다. 한편, 비대칭 연결전극(SL3)에 있어서 비대칭이라는 용어의 의미는 비대칭 연결전극(SL3)이 하부 전극부(162) 및 상부 전극부(164) 사이의 중간에 형성되는 것이 아니라 상부 전극부(164) 쪽으로 치우쳐 형성되었다는 것을 나타낸다.
도 9는 도 2의 Ⅲ-Ⅲ'선을 따라 절단한 단면도이다.
도 9를 참조하여 본 실시예에 의한 비대칭 연결전극(SL3)의 위치관계를 보다 자세하게 설명하기로 한다.
우선, 하부 전극부(162) 및 상부 전극부(164) 사이의 이격거리(L), 즉 하부 전극부(162) 및 제1 메인전극(164a) 사이의 이격거리(L)는 약 6um ~ 10um의 범위를 갖는 것이 바람직하다. 한편, 비대칭 연결전극(SL3)의 제1 방향으로의 폭(T)은 약 3um ~ 6um의 범위를 갖는 것이 바람직하다.
비대칭 연결전극(SL3)은 하부 전극부(162)보다 상부 전극부(164)에 근접한 위치에 형성되는 데, 보다 구체적으로 설명하면, 비대칭 연결전극(SL3)의 제1 방향으로의 제1 중심은 하부 전극부(162) 및 상부 전극부(164) 사이의 제2 중심으로부터 소정 거리로 이격된다. 이때, 상기 제1 및 제2 중심 사이의 거리(D)는 일례로, 약 1um ~ 5um의 범위를 갖는 것이 바람직하다.
이하, 본 실시예에 의한 효과를 간단하게 설명하기로 한다.
도 2를 다시 참조하면, 본 실시예에 의한 표시패널(400)의 단위화소은 전기장들을 제2 방향을 따라 형성하여 액정들을 좌우방향으로 정렬시키는 하부영역 및 전기장들을 제1 방향을 따라 형성하여 액정들을 상하방향으로 정렬시키는 상부영역 으로 구분된다.
구체적으로 설명하면, 상기 하부영역에는 하부 전극부(162) 및 하부 도메인 분할부(252)가 형성된다. 이때, 하부 도메인 분할부(252)는 하부 전극부(162)의 중심을 가로지르도록 제1 방향으로 형성된다. 그 결과, 상기 하부영역에서 발생되는 제1 전기장은 제2 방향을 향하도록 형성되어, 액정들을 좌우방향으로 정렬시킨다.
반면, 상기 상부영역에는 상부 전극부(164) 및 상부 도메인 분할부(254)가 형성된다. 이때, 상부 도메인 분할부(254)는 상부 전극부(162)의 중심을 가로지르도록 제2 방향으로 형성된다. 그 결과, 상기 상부영역에서 발생되는 제2 전기장은 제1 방향을 향하도록 형성되어, 액정들을 상하방향으로 정렬시킨다.
그러나, 상기 하부영역과 상기 상부영역의 경계지점에서는 상기 제1 및 제2 전기장들이 서로 영향을 미친다. 특히, 상기 하부영역 중 제1 방향으로의 상단부에서, 상기 제1 전기장이 상기 제2 전기장에 의해 상대적으로 강하게 영향을 받는다. 상기 제1 전기장이 상기 제2 전기장에 의해 영향을 경우, 상기 하부영역의 상단부에 배치된 액정들은 상기 제1 전기장에 의해 좌우방향으로 정렬되는 것이 아니라, 상기 제2 전기장에 의해 상하방향 또는 제2 방향에 대하여 소정각도로 경사진 방향으로 정렬된다. 그 결과, 상기 하부영역의 상단부에 암부가 발생된다.
따라서, 본 실시예와 같이 비대칭 연결전극(SL3)이 하부 전극부(162)보다 상부 전극부(164)에 근접하도록 하부 전극부(162) 및 상부 전극부(164) 사이에 형성될 경우, 상기 하부영역 중 상단부에서 상기 제1 전기장이 상기 제2 전기장에 의해 영향을 받는 것을 억제할 수 있다.
구체적으로 설명하면, 일반적으로 화소전극(160)으로는 약 5V 의 전압이 인가되고, 공통전극(250) 및 스토리지 배선(SL)으로는 0V의 전압이 인가된다. 이때, 스토리지 배선(SL)의 비대칭 연결전극(SL3)이 만약 하부 전극부(162) 및 상부 전극부(164) 사이의 중심 또는 하부 전극부(162)쪽으로 치우치게 배치될 경우, 구조적으로 상기 제1 전기장이 상기 제2 전기장에 의해 강하게 영향을 받는다.
그러나, 비대칭 연결전극(SL3)이 상부 전극부(164)쪽으로 치우치게 배치될 경우, 상기 제1 전기장이 상기 제2 전기장에 의해 덜 영향을 받게 된다. 왜냐하면, 비대칭 연결전극(SL3)이 하부 전극부(162)보다 상부 전극부(164)에 보다 근접하게 될 경우, 등전위면들의 간격이 상부 전극부(164) 주위에서 보다 조밀해져서, 상기 제2 전기장이 상기 제1 전기장에 영향을 주는 것을 억제하기 때문이다.
이와 같은 본 발명에 의하면, 스토리지 배선의 비대칭 연결전극이 하부 전극부보다 상부 전극부에 근접하도록 하부 전극부 및 상부 전극부 사이에 형성됨에 따라, 단위화소의 하부영역에서 발생된 제1 전기장이 단위화소의 상부영역에서 발생된 제2 전기장에 의해 영향을 받는 것을 억제할 수 있고, 그 결과 단위화소 내에서 암부가 발생되는 것을 억제하여 영상의 표시품질을 보다 향상시킬 수 있다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (20)

  1. 하부 전극부, 상기 하부 전극부로부터 제1 방향으로 소정거리 이격된 상부 전극부 및 상기 하부 전극부와 상기 상부 전극부를 전기적으로 연결시키는 연결 전극부를 갖는 화소전극;
    상기 화소전극과 전기적으로 연결되어, 상기 화소전극을 구동하는 박막 트랜지스터; 및
    상기 하부 전극부보다 상기 상부 전극부에 근접하도록 상기 하부 전극부 및 상기 상부 전극부 사이에 형성된 비대칭 연결전극을 갖는 스토리지 배선을 포함하는 것을 특징으로 하는 어레이 기판.
  2. 제1항에 있어서, 상기 비대칭 연결전극은 상기 상부 전극부와 오버랩되는 것을 특징으로 하는 어레이 기판.
  3. 제1항에 있어서, 상기 비대칭 연결전극은 상기 제1 방향과 수직한 제2 방향으로 형성된 것을 특징으로 하는 어레이 기판.
  4. 제3항에 있어서, 상기 하부 전극부 및 상기 상부 전극부 사이의 이격거리는 6um ~ 10um의 범위를 갖는 것을 특징으로 하는 어레이 기판.
  5. 제4항에 있어서, 상기 비대칭 연결전극의 폭은 3um ~ 6um의 범위를 갖는 것을 특징으로 하는 어레이 기판.
  6. 제5항에 있어서, 상기 비대칭 연결전극의 상기 제1 방향으로의 중심은 상기 하부 전극부 및 상기 상부 전극부 사이의 중심으로부터 1um ~ 5um의 범위로 이격된 것을 특징으로 하는 어레이 기판.
  7. 제3항에 있어서, 상기 스토리지 배선은 상기 화소전극 중 상기 제2 방향으로의 양단부와 오버랩되도록 상기 제1 방향을 따라 형성되고, 상기 비대칭 연결전극에 의해 서로 연결된 한 쌍의 메인 스토리지 전극들을 더 포함하는 것을 특징으로 하는 어레이 기판.
  8. 제7항에 있어서, 상기 상부 전극부는
    제1 메인전극;
    상기 제1 메인전극으로부터 상기 제1 방향으로 소정거리 이격된 제2 메인전극; 및
    상기 제1 및 제2 메인전극을 서로 연결시키는 서브 연결전극을 포함하는 것을 특징으로 하는 어레이 기판.
  9. 제8항에 있어서, 상기 스토리지 배선은 상기 제2 방향을 따라 형성되어 상기 메인 스토리지 전극들을 서로 연결시키고, 상기 제1 및 제2 메인전극 사이와 대응되는 위치에 형성된 연결 스토리지 전극을 더 포함하는 것을 특징으로 하는 어레이 기판.
  10. 제1항에 있어서, 상기 제1 방향을 따라 형성되어 상기 박막 트랜지스터와 전기적으로 연결된 데이터 배선; 및
    상기 제1 방향과 수직한 제2 방향을 따라 형성되어 상기 박막 트랜지스터와 전기적으로 연결된 게이트 배선을 더 포함하는 것을 특징으로 하는 어레이 기판.
  11. 제10항에 있어서, 상기 박막 트랜지스터는 상기 하부 전극부와 전기적으로 연결된 것을 특징으로 하는 어레이 기판.
  12. 화소전극, 상기 화소전극의 일부와 오버랩되는 스토리지 배선 및 상기 화소전극을 구동하는 박막 트랜지스터를 구비하고, 상기 화소전극은 하부 전극부, 상기 하부 전극부로부터 제1 방향으로 소정거리 이격된 상부 전극부 및 상기 하부 전극부와 상기 상부 전극부를 전기적으로 연결시키는 연결 전극부를 포함하는 어레이 기판;
    상기 어레이 기판과 마주보도록 형성된 공통전극 및 상기 하부 전극부와 대응되는 위치에 상기 제1 방향을 따라 형성된 하부 도메인 분할부를 갖는 대향 기판; 및
    상기 어레이 기판 및 상기 대향 기판 사이에 개재된 액정들로 이루어진 액정층을 포함하고,
    상기 스토리지 배선은 상기 하부 전극부보다 상기 상부 전극부에 근접하도록 상기 하부 전극부 및 상기 상부 전극부 사이에 형성된 비대칭 연결전극을 포함하는 것을 특징으로 하는 표시패널.
  13. 제12항에 있어서, 상기 대향 기판은 상기 상부 전극부와 대응되는 위치에 상기 제1 방향과 수직한 제2 방향을 따라 형성된 상부 도메인 분할부를 더 포함하는 것을 특징으로 하는 표시패널.
  14. 제13항에 있어서, 상기 비대칭 연결전극은 상기 제1 방향과 수직한 제2 방향으로 형성된 것을 특징으로 하는 표시패널.
  15. 제14항에 있어서, 상기 스토리지 배선은 상기 화소전극 중 상기 제2 방향으로의 양단부와 오버랩되도록 상기 제1 방향을 따라 형성되고, 상기 비대칭 연결전극에 의해 서로 연결된 한 쌍의 메인 스토리지 전극들을 더 포함하는 것을 특징으로 하는 표시패널.
  16. 제15항에 있어서, 상기 상부 도메인 분할부는 상기 상부 전극부의 중심을 가로지르도록 상기 제2 방향을 따라 형성되고,
    상기 하부 도메인 분할부는 상기 하부 전극부의 중심을 가로지르도록 상기 제1 방향을 따라 형성된 것을 특징으로 하는 표시패널.
  17. 제16항에 있어서, 상기 스토리지 배선은 상기 제2 방향을 따라 형성되어 상기 메인 스토리지 전극들을 서로 연결시키고, 상기 상부 도메인 분할부와 대응되는 위치에 형성된 연결 스토리지 전극들을 더 포함하는 것을 특징으로 하는 표시패널.
  18. 제13항에 있어서, 상기 박막 트랜지스터는 상기 하부 도메인 분할부의 일단과 대응되는 위치에 형성된 것을 특징으로 하는 표시패널.
  19. 제13항에 있어서, 상기 하부 및 상부 도메인 분할부 각각은 상기 공통전극의 일부가 식각되어 형성된 개구부인 것을 특징으로 하는 표시패널.
  20. 제13항에 있어서, 상기 하부 및 상부 도메인 분할부 각각은 상기 공통전극의 일부 상에 형성된 돌기부인 것을 특징으로 하는 표시패널.
KR1020060049208A 2006-06-01 2006-06-01 어레이 기판 및 이를 갖는 표시패널 KR101245119B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060049208A KR101245119B1 (ko) 2006-06-01 2006-06-01 어레이 기판 및 이를 갖는 표시패널
US11/809,466 US7667805B2 (en) 2006-06-01 2007-05-31 Array substrate and display panel having the same
CN2007101065094A CN101083270B (zh) 2006-06-01 2007-06-01 阵列基板和具有该阵列基板的显示面板
US12/710,106 US20100177271A1 (en) 2006-06-01 2010-02-22 Array substrate and display panel having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060049208A KR101245119B1 (ko) 2006-06-01 2006-06-01 어레이 기판 및 이를 갖는 표시패널

Publications (2)

Publication Number Publication Date
KR20070115177A KR20070115177A (ko) 2007-12-05
KR101245119B1 true KR101245119B1 (ko) 2013-03-25

Family

ID=38574827

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060049208A KR101245119B1 (ko) 2006-06-01 2006-06-01 어레이 기판 및 이를 갖는 표시패널

Country Status (3)

Country Link
US (2) US7667805B2 (ko)
KR (1) KR101245119B1 (ko)
CN (1) CN101083270B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090059285A (ko) * 2007-12-06 2009-06-11 삼성전자주식회사 표시 패널
KR20100065876A (ko) * 2008-12-09 2010-06-17 삼성전자주식회사 액정 표시 장치 및 이의 제조 방법
KR101954706B1 (ko) * 2011-11-21 2019-03-08 삼성디스플레이 주식회사 액정표시장치
KR20170055609A (ko) * 2015-11-11 2017-05-22 삼성디스플레이 주식회사 표시 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050003281A (ko) * 2003-06-30 2005-01-10 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR20050041548A (ko) * 2003-10-31 2005-05-04 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시소자 및 그 제조방법
KR20060000278A (ko) * 2004-06-28 2006-01-06 엘지.필립스 엘시디 주식회사 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5822026A (en) * 1994-02-17 1998-10-13 Seiko Epson Corporation Active matrix substrate and color liquid crystal display
KR100312753B1 (ko) * 1998-10-13 2002-04-06 윤종용 광시야각액정표시장치
KR100720093B1 (ko) * 2000-10-04 2007-05-18 삼성전자주식회사 액정 표시 장치
KR100831229B1 (ko) * 2001-12-10 2008-05-22 삼성전자주식회사 고개구율 액정 표시 장치
KR101157223B1 (ko) * 2003-10-29 2012-06-15 엘지디스플레이 주식회사 횡전계방식 액정표시소자 및 그 제조방법
JP5376774B2 (ja) * 2006-07-21 2013-12-25 三星ディスプレイ株式會社 液晶表示装置
KR101309777B1 (ko) * 2007-01-03 2013-09-25 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 표시 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050003281A (ko) * 2003-06-30 2005-01-10 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR20050041548A (ko) * 2003-10-31 2005-05-04 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시소자 및 그 제조방법
KR20060000278A (ko) * 2004-06-28 2006-01-06 엘지.필립스 엘시디 주식회사 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법

Also Published As

Publication number Publication date
CN101083270A (zh) 2007-12-05
CN101083270B (zh) 2012-09-05
US7667805B2 (en) 2010-02-23
US20070236622A1 (en) 2007-10-11
KR20070115177A (ko) 2007-12-05
US20100177271A1 (en) 2010-07-15

Similar Documents

Publication Publication Date Title
KR100730495B1 (ko) 횡전계 방식의 액정표시장치 및 그 제조방법
KR102083433B1 (ko) 액정 표시 장치
JP6116220B2 (ja) 液晶表示パネル
KR20140111870A (ko) 액정 표시 장치
JP5127485B2 (ja) 液晶表示装置
KR101310309B1 (ko) 표시패널
JP5078176B2 (ja) 液晶表示装置
KR100920348B1 (ko) 액정 표시 장치
KR101245119B1 (ko) 어레이 기판 및 이를 갖는 표시패널
KR20120130582A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
JP4334412B2 (ja) 液晶表示装置
KR20160039725A (ko) 박막 트랜지스터 표시판
KR101007206B1 (ko) 프린지 필드 스위칭 모드 액정표시장치 및 그 제조방법
KR20150085349A (ko) 표시 장치 및 그것의 제조 방법
KR101274025B1 (ko) 표시패널
JP2008009433A (ja) 表示基板及びこれを有する表示パネル
JP2017016014A (ja) 液晶表示装置
KR100983577B1 (ko) 액정표시소자
KR20130015736A (ko) 횡전계형 액정표시장치
JP4121357B2 (ja) 液晶表示装置
KR101278062B1 (ko) 표시패널
US10627682B2 (en) Liquid crystal display device
KR20080002219A (ko) 액정표시장치
KR20060120917A (ko) 어레이 기판 및 이를 갖는 표시패널
KR101810552B1 (ko) 횡전계형 액정표시장치용 어레이 기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee