KR101810552B1 - 횡전계형 액정표시장치용 어레이 기판 - Google Patents

횡전계형 액정표시장치용 어레이 기판 Download PDF

Info

Publication number
KR101810552B1
KR101810552B1 KR1020110032556A KR20110032556A KR101810552B1 KR 101810552 B1 KR101810552 B1 KR 101810552B1 KR 1020110032556 A KR1020110032556 A KR 1020110032556A KR 20110032556 A KR20110032556 A KR 20110032556A KR 101810552 B1 KR101810552 B1 KR 101810552B1
Authority
KR
South Korea
Prior art keywords
electrode
pixel
common
pattern
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020110032556A
Other languages
English (en)
Other versions
KR20120114795A (ko
Inventor
김태한
이원호
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110032556A priority Critical patent/KR101810552B1/ko
Publication of KR20120114795A publication Critical patent/KR20120114795A/ko
Application granted granted Critical
Publication of KR101810552B1 publication Critical patent/KR101810552B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/028—Improving the quality of display appearance by changing the viewing angle properties, e.g. widening the viewing angle, adapting the viewing angle to the view direction

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)

Abstract

본 발명은, 기판 상에 게이트 절연막을 사이에 두고 서로 교차하여 상기 화소영역을 정의하며 형성된 게이트 배선 및 데이터 배선과; 상기 게이트 배선과 나란하게 이격되어 형성된 공통배선과; 상기 게이트 배선과 데이터 배선과 연결되며 형성된 박막트랜지스터와; 상기 공통배선과 연결되며 상기 데이터 배선과 나란하게 상기 화소영역의 최외각에 형성된 최외각 공통전극과; 상기 화소영역 내에 상기 박막트랜지스터와 연결되며 상기 데이터 배선과 나란하게 서로 이격하며 형성된 다수의 화소전극과; 상기 다수의 각 화소전극 끝단에 상기 게이트 배선과 나란하게 절곡 형성된 제 1 돌기패턴과; 상기 화소영역 내에 상기 다수의 화소전극과 서로 교대로 나란하게 형성된 다수의 중앙부 공통전극과; 상기 다수의 각 중앙부 공통전극 끝단에 상기 게이트 배선과 나란하게 절곡 형성된 제 2 돌기패턴을 포함하며, 상기 데이터 배선과 상기 화소전극과 상기 최외각 및 중앙부 공통전극은 각 화소영역의 중앙부를 기준으로 대칭적으로 꺾인 구조를 이룸으로써 각 화소영역이 이중 도메인을 이루는 것을 특징으로 하는 횡전계형 액정표시장치용 어레이 기판을 제공한다.

Description

횡전계형 액정표시장치용 어레이 기판{Array substrate for In-Plane switching mode liquid crystal display device}
본 발명은 액정표시장치(liquid crystal display device)에 관한 것으로 특히, 투과효율을 향상시킬 수 있는 횡전계형 액정표시장치용 어레이 기판에 관한 것이다.
일반적으로, 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의해 상기 액정의 분자배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.
현재에는 박막트랜지스터와 상기 박막트랜지스터에 연결된 화소전극이 행렬방식으로 배열된 능동행렬 액정표시장치(AM-LCD : Active Matrix LCD 이하, 액정표시장치로 약칭함)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.
상기 액정표시장치는 공통전극이 형성된 컬러필터 기판과 화소전극이 형성된 어레이 기판과, 상기 두 기판 사이에 개재된 액정으로 이루어지는데, 이러한 액정표시장치에서는 공통전극과 화소전극이 상하로 걸리는 전기장에 의해 액정을 구동하는 방식으로 투과율과 개구율 등의 특성이 우수하다.
그러나, 상하로 걸리는 전기장에 의한 액정구동은 시야각 특성이 우수하지 못한 단점을 가지고 있다.
따라서, 상기의 단점을 극복하기 위해 시야각 특성이 우수한 횡전계형 액정표시장치가 제안되었다.
이하, 도 1을 참조하여 일반적인 횡전계형 액정표시장치에 관하여 상세히 설명한다.
도 1은 일반적인 횡전계형 액정표시장치의 단면을 도시한 도면이다.
도시한 바와 같이, 컬러필터 기판인 상부기판(9)과 어레이 기판인 하부기판(10)이 서로 이격되어 대향하고 있으며, 이 상부 및 하부기판(9, 10)사이에는 액정층(11)이 개재되어 있다.
상기 하부기판(10)상에는 공통전극(17)과 화소전극(30)이 동일 평면상에 형성되어 있으며, 이때, 상기 액정층(11)은 상기 공통전극(17)과 화소전극(30)에 의한 수평전계(L)에 의해 작동된다.
도 2a와 2b는 일반적인 횡전계형 액정표시장치의 온(on), 오프(off) 상태의 동작을 각각 도시한 단면도이다.
우선, 전압이 인가된 온(on)상태에서의 액정의 배열상태를 도시한 도 2a를 참조하면, 상기 공통전극(17) 및 화소전극(30)과 대응하는 위치의 액정(11a)의 상변이는 없지만 공통전극(17)과 화소전극(30)사이 구간에 위치한 액정(11b)은 이 공통전극(17)과 화소전극(30)사이에 전압이 인가됨으로써 형성되는 수평전계(L)에 의하여, 상기 수평전계(L)와 같은 방향으로 배열하게 된다. 즉, 상기 횡전계형 액정표시장치는 액정(11a, 11b)이 수평전계에 의해 동작하므로, 시야각이 넓어지는 특성을 띠게 된다.
그러므로, 상기 횡전계형 액정표시장치를 정면에서 보았을 때, 상/하/좌/우방향으로 약 80∼89도 방향에서도 반전현상 없이 가시 할 수 있다.
다음, 도 2b를 참조하면, 상기 액정표시장치에 전압이 인가되지 않은 오프(off)상태이므로 상기 공통전극(17)과 화소전극(30) 간에 수평전계가 형성되지 않으므로 액정(11a, 11b)의 배열 상태가 변하지 않는다.
도 3은 종래의 일반적인 횡전계형 액정표시장치용 기판에 있어 스위칭 소자를 포함하는 하나의 화소영역을 도시한 평면도이다.
도시한 바와 같이, 종래의 일반적인 횡전계형 액정표시장치용 어레이 기판(40)은 소정간격 이격되어 평행하게 가로방향 방향으로 구성된 다수의 게이트 배선(43)과, 상기 게이트 배선(43)에 근접하여 상기 게이트 배선(43)과 평행하게 구성된 공통배선(47)과, 상기 두 배선(43, 47)과 교차하며, 특히 게이트 배선(12)과는 교차하여 화소영역(P)을 정의하는 데이터 배선(60)이 구성되어 있다.
상기 게이트 배선(43)과 데이터 배선(60)의 교차지점에는 게이트 전극(45)과 반도체층(미도시)과 소스 및 드레인 전극(53, 55)으로 구성되는 박막트랜지스터(Tr)가 형성되어 있다. 이때, 상기 소스 전극(53)은 상기 데이터 배선(60)에서 분기하고 있으며, 상기 게이트 전극(45)은 상기 게이트 배선(43)의 일부분으로 이루어지고 있다.
또한, 상기 화소영역(P) 내에는 상기 드레인 콘택홀(67)을 통해 상기 드레인 전극(55)과 전기적으로 연결되는 다수의 화소전극(70a, 70b)과, 상기 화소전극(70a, 70b)과 평행하게 서로 엇갈리며 구성되고, 상기 공통배선(47)으로부터 분기한 다수의 공통전극(49a, 49b)이 형성되어 있다.
한편, 전술한 구성을 갖는 종래의 횡전계형 액정표시장치용 어레이 기판(40)은 각 화소영역(P)이 단일 도메인을 형성함으로써 상우, 상좌, 하우, 하좌 측에서 보면 컬러 쉬프트(color shift) 현상이 발생하고 있다.
특히, 상좌(10시방향)에서 화상을 바라보면 황색이 강하게 나타나며, 상우(2시방향)에서 바라보면 청색이 강하게 나타게 되어 표시품질이 저하되고 있다.
따라서, 이러한 문제를 해결하고자 상기 공통전극(49a, 49b)과 화소전극(70a, 70b)의 각 화소영역(P)의 중앙부에서 대칭적으로 꺾이도록 구성하여 2도메인 구성을 갖는 횡전계형 어레이 기판이 제안되었다.
도 4는 종래의 2도메인 구조 횡전계형 액정표시장치에 있어 하나의 화소영역에 대한 평면도이다.
도시한 바와 같이, 하나의 화소영역(P)에서 서로 이격하는 다수의 공통전극(173)과 화소전극(170)이 그 중앙부를 기준을 대칭적으로 꺾인 구성을 가짐으로써 하나의 화소영역(P) 내에 상하 대칭적인 이중 도메인 구조를 이루고 있다.
따라서, 이러한 구성을 갖는 종래의 이중 도메인 구조 횡전계형 액정표시장치는 도메인 간 보상에 의해 상우, 상좌, 하우, 하좌 측에서 바라볼 때의 컬러쉬프트 현상을 방지하고 있다.
하지만, 전술한 이중 도메인 구조의 횡전계형 어레이 기판(101)의 경우, 각 화소영역(P)의 상단에는 게이트 배선(103)과 나란한 방향으로 공통전압이 인가되는 보조공통패턴(172)이 형성되고 있으며, 이와 인접하여 화소전극(170)의 끝단이 위치하고 있다.
또한, 각 화소영역(P)의 하단에는 게이트 배선(103)과 나란하게 보조화소패턴(169)이 형성되고 있으며 이와 인접하여 공통전극(173)의 끝단이 위치하고 있다.
따라서 이러한 구성에 의해 공통전극(173)과 화소전극(170)의 각 끝단이 위치하는 부분에서는 직교방향의 전계에 의해 디스클리네이션(disclination) 영역 즉, 액정분자가 비정상적인 구동을 하거나 비구동하는 영역이 존재하게 됨으로써 타부분 대비 투과율이 급격히 떨어지는 영역이 존재하고 있다.
이러한 현상에 의해 종래의 이중 도메인 구조 액정표시장치는 투과율과 명암비가 저하되는 문제가 발생하고 있다.
본 발명은 이러한 종래의 이중 도메인 구조 횡전계형 액정표시장치의 문제점을 해결하기 위해 안출된 것으로, 각 화소영역 내에서 각 화소전극과 공통전극 끝단이 위치하는 부근에서의 디스클리네이션(disclination) 영역을 최소화하여 투과효율을 향상시킬 수 있는 이중 도메인 구조 횡전계형 액정표시장치용 어레이 기판을 제공하는 것을 그 목적으로 한다.
전술한 바와 같은 목적을 달성하기 위한 본 발명에 따른 이중 도메인 구조 횡전계형 액정표시장치용 어레이 기판은, 기판 상에 게이트 절연막을 사이에 두고 서로 교차하여 상기 화소영역을 정의하며 형성된 게이트 배선 및 데이터 배선과; 상기 게이트 배선과 나란하게 이격되어 형성된 공통배선과; 상기 게이트 배선과 데이터 배선과 연결되며 형성된 박막트랜지스터와; 상기 공통배선과 연결되며 상기 데이터 배선과 나란하게 상기 화소영역의 최외각에 형성된 최외각 공통전극과; 상기 화소영역 내에 상기 박막트랜지스터와 연결되며 상기 데이터 배선과 나란하게 서로 이격하며 형성된 다수의 화소전극과; 상기 다수의 각 화소전극 끝단에 상기 게이트 배선과 나란하게 절곡 형성된 제 1 돌기패턴과; 상기 화소영역 내에 상기 다수의 화소전극과 서로 교대로 나란하게 형성된 다수의 중앙부 공통전극과; 상기 다수의 각 중앙부 공통전극 끝단에 상기 게이트 배선과 나란하게 절곡 형성된 제 2 돌기패턴을 포함하며, 상기 데이터 배선과 상기 화소전극과 최외각 및 중앙부 공통전극은 각 화소영역의 중앙부를 기준으로 대칭적으로 꺾인 구조를 이룸으로써 각 화소영역이 이중 도메인을 이루는 것을 특징으로 한다.
이때, 상기 기판 상에 상기 최외각 전극과 연결된 제 1 스토리지 전극이 구비되며, 상기 게이트 절연막 상에 상기 제 1 스토리지 전극과 중첩하며 아일랜드 형태로 형성된 제 2 스토리지 전극이 구비되어 서로 중첩하는 상기 제 1 스토리지 전극과 상기 게이트 절연막과 상기 제 2 스토리지 전극은 스토리지 커패시터를 이루는 것이 특징이다.
또한, 상기 박막트랜지스터와 상기 스토리지 커패시터 상부에는 포토아크릴로 이루어진 보호층이 구비되며, 상기 화소전극 및 상기 제 1 돌기패턴과, 상기 중앙부 공통전극 및 상기 제 2 돌기패턴은 상기 보호층 상부에 형성된 것이 특징이다.
또한, 상기 각 화소영역 내의 상기 보호층 상부에는, 상기 중앙부 공통전극의 일끝단을 모두 연결하는 보조공통패턴과, 상기 화소전극의 일끝단을 모두 연결하는 보조화소패턴이 상기 게이트 배선과 나란하게 이격하며 구비되며, 상기 보호층 상부로 상기 각 화소영역의 경계에는 상기 데이터 배선에 대응하여 상기 보조공통패턴과 연결된 도전패턴이 구비되며, 이때, 상기 보호층에는 상기 박막트랜지스터의 드레인 전극을 노출시키는 드레인 콘택홀과, 상기 최외각 공통전극의 일끝단을 노출시키는 공통 콘택홀과 상기 제 2 스토리지 전극을 노출시키는 스토리지 콘택홀이 구비되며, 상기 보조화소패턴은 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하며 동시에 상기 스토리지 콘택홀을 통해 상기 제 2 스토리지 전극과 접촉하며, 상기 보조공통패턴은 상기 공통 콘택홀을 통해 상기 최외각 공통전극과 접촉하는 것이 특징이다.
또한, 상기 제 1 돌기패턴 및 제 2 돌기패턴은 각각 그 길이가 상기 중앙부 공통전극과 이와 이웃한 화소전극 사이의 이격간격의 30% 내지 70%의 크기를 갖는 것이 특징이며, 특히 상기 제 1 돌기패턴 및 제 2 돌기패턴은 각각 그 길이가 2㎛ 내지 5㎛인 것이 바람직하다.
또한, 상기 공통배선과 상기 최외각 공통전극 및 상기 게이트 배선은 동일한 층에 동일한 금속 물질로 형성되며, 상기 다수의 중앙부 공통전극과 상기 다수의 화소전극과 상기 보조공통패턴과 상기 보조화소패턴 및 상기 도전패턴은 동일한 층에 동일한 물질로 형성된 것이 특징이다.
본 발명에 따른 이중 도메인 구조 횡전계형 액정표시장치용 어레이 기판은 각 화소영역 내에서 각 화소전극과 공통전극의 끝단이 절곡된 형태를 이루도록 돌기패턴을 구성함으로써 각 화소영역 내의 화소전극과 공통전극의 끝단이 각각 위치하는 상단과 하단에서 발생하는 디스클리네이션(disclination) 영역을 최소화하여 투과효율 및 명암비를 향상시키는 효과가 있다.
또한, 데이터 배선과 이와 나란하게 형성되는 공통전극과 화소전극이 각 화소영역 내에서 상하로 꺾여 선대칭 구조를 이루도록 형성되어 이중 도메인을 형성함으로써 시야각 변화에 따른 색차를 억제하는 효과가 있다.
나아가 전술한 구조를 갖는 본 발명의 실시예에 따른 이중 도메인 구종 횡전계형 액정표시장치용 어레이 기판은 화소영역 내의 서로 교대하며 배치되는 공통전극과 화소전극이 동일한 층에 형성되어 완벽한 횡전계를 구현시킬 수 있으므로 액정분자의 제어력이 상승하여 표시품질을 향상시키는 효과가 있다.
도 1은 일반적인 횡전계형 액정표시장치의 일부를 개략적으로 도시한 단면도.
도 2a, 2b는 일반적인 횡전계형 액정표시장치의 온(on), 오프(off) 상태의 동작을 각각 도시한 단면도.
도 3은 종래의 일반적인 횡전계형 액정표시장치용 어레이 기판에 있어, 스위칭 소자를 포함하는 하나의 화소영역을 도시한 평면도.
도 4는 종래의 이중 도메인 구종 횡전계형 액정표시장치용 어레이 기판의 스위칭 소자를 포함하는 하나의 화소영역을 도시한 평면도.
도 5는 본 발명의 실시예에 따른 이중 도메인 구조 횡전계형 액정표시장치용 기판에 있어, 스위칭 소자를 포함하는 하나의 화소영역을 도시한 평면도.
도 6a와 도 6b는 각각 비교예로서 종래의 이중 도메인 구조의 액정표시장치용 어레이 기판에 있어 화소전극과 공통전극 각각의 끝단이 위치한 부분에서의 투과율을 시뮬레이션 한 것을 나타낸 도면.
도 7a와 도 7b는 본 발명의 실시예에 따른 이중 도메인 구조의 액정표시장치용 어레이 기판에 있어 화소전극과 공통전극 각각의 끝단이 위치한 부분에서의 투과율을 시뮬레이션 한 것을 나타낸 도면.
도 8은 도 5를 절단선 Ⅷ-Ⅷ를 따라 절단한 부분에 대한 단면도.
도 9는 도 5를 절단선 Ⅸ-Ⅸ를 따라 절단한 부분에 대한 단면도.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.
도 5는 본 발명의 실시예에 따른 이중 도메인 구조 횡전계형 액정표시장치용 기판에 있어, 스위칭 소자를 포함하는 하나의 화소영역을 도시한 평면도이다.
우선, 도시한 바와 같이, 투명한 기판(201) 상에 서로 종횡으로 연장되어 교차함으로서 다수의 화소영역(P)을 정의하는 다수의 데이터 배선(230)과 게이트 배선(203)이 형성되어 있다. 또한, 각 화소영역(P)을 관통하며 상기 게이트 배선(203)과 이격하며 공통배선(210)이 형성되어 있다.
또한, 상기 각 화소영역(P)에 있어 상기 게이트 배선(203)과 데이터 배선(230)의 교차하는 부근에는 이들 게이트 및 데이터 배선(203, 230)과 연결된 스위칭 소자인 박막트랜지스터(Tr)가 형성되어 있다. 이때, 상기 박막트랜지스터(Tr)는 게이트 전극(206), 게이트 절연막(미도시), 반도체층(미도시)과 서로 이격하는 소스 및 드레인 전극(233, 236)으로 구성되고 있다.
한편, 상기 각 화소영역(P) 내부에는 상기 공통배선(210)에서 분기한 형태로서 상기 데이터 배선(230)과 나란하게 최외각 공통전극(216)이 형성되고 있으며, 상기 공통 콘택홀(251)을 통해 상기 최외각 공통전극(216)과 접촉하는 보조공통패턴(264)이 형성되어 있으며, 상기 보조공통패턴(264)에서 분기하여 상기 최외각 공통전극(216)과 나란하게 다수의 중앙부 공통전극(265)이 형성되어 있다.
또한, 각 화소영역(P) 내부에는 드레인 콘택홀(249)을 통해 상기 박막트랜지스터(Tr)의 드레인 전극(236)과 연결되는 보조화소패턴(261)이 상기 공통배선(210)과 나란하게 형성되어 있으며, 상기 보조화소패턴(261)에서 분기하여 다수의 화소전극(262)이 형성되어 있다.
이때, 상기 최외각 및 중앙부 공통전극(216, 265)과 화소전극(262)은 각 화소영역(P)의 중앙부에 위치한 상기 게이트 배선(203)과 나란한 가상의 기준선을 기준으로 대칭적으로 소정의 각도를 가지며 꺾여진 구성을 이룸으로써 각 화소영역(P)의 중앙부를 기준으로 이의 상부와 하부는 상기 공통전극(216, 265)과 화소전극(262)의 방향을 달리하게 됨으로써 서로 다른 도메인 영역을 이룬다.
한편, 이들 화소전극(262) 및 공통전극(216, 265)의 꺾인 구성을 가짐으로써 상기 데이터 배선(230) 또한 각 화소영역(P)의 중앙부를 기준으로 대칭적으로 꺾인 구성을 가지며, 데이터 배선(230)은 각 화소영역(P)별로 분리 형성된 것이 아니라 표시영역 전체에 대해 연결된 구성을 가지므로 데이터 배선(230)은 표시영역에 있어서는 각 화소영역(P)의 중앙부를 기준으로 꺾인 지그재그 형태를 이루는 것이 특징이다.
본 발명에 있어서 가장 특징적인 것으로, 상기 다수의 화소전극(262)과 다수의 중앙부 공통전극(265)에 있어 그 끝단은 절곡된 형태로 돌기패턴(263, 267)이 형성되고 있는 것이 특징이다. 이하 설명의 편의를 위해 각 화소전극(262) 끝단에 절곡 형성된 돌기패턴을 제 1 돌기패턴(263), 각 중앙부 공통전극(265) 끝단에 절곡 형성된 돌기패턴을 제 2 돌기패턴(267)이라 명명한다.
상기 다수의 각 화소전극(262)과 다수의 중앙부 공통전극(265)의 끝단에 절곡된 형태로 구비된 제 1 및 제 2 돌기패턴(263, 267)은 상기 게이트 배선(203) 또는 공통배선(210)과 나란한 방향이 되며, 이러한 제 1 및 제 2 돌기패턴(263, 267)은 그 길이가 각각 서로 이웃한 중앙부 공통전극(265)과 화소전극(262) 사이의 이격간격의 30% 이상 70% 이하가 되며, 바람직하게는 2㎛ 내지 5㎛ 정도의 길이를 갖는 것이 특징이다. 상기 화소전극(262)과 상기 공통전극(265)의 좌측에는 제 1 데이터 배선(230)이 위치하고 우측에는 제 2 데이터 배선(230)이 위치하는데, 상기 화소전극(262)과 상기 공통전극(265)은 꺾인 구조를 갖고 꺾인 구조의 내측이 제 2 데이터 배선(230)을 향하고, 상기 제 1 및 제 2 돌기패턴(263, 267) 각각은 상기 화소전극(262) 및 상기 중앙부 공통전극(265)으로부터 제 2 데이터 배선(230)을 향하여 돌출된다.
각 화소전극(262)과 중앙부 공통전극(265)의 끝단이 절곡된 형태로 제 1 및 제 2 돌기패턴(263, 267)이 더욱 구비됨으로써 중앙부 공통전극(265)과 화소전극(262) 사이에 발생되는 수평전계의 방향을 상기 화소전극(262)과 중앙부 공통전극(265)의 끝단 부분에서도 어느 정도 균일하게 유지할 수 있게 되므로 상기 화소전극(262)과 중앙부 공통전극(265) 끝단에서 발생하는 디스클리네이션(disclination) 발생을 최소화할 수 있으며, 이에 의해 투과효율 및 명암비를 향상시킬 수 있는 것이다.
한편, 각 화소영역(P) 내에서 상기 박막트랜지스터(Tr)가 형성된 부근에는 상기 공통배선(210)에서 분기한 최외각 공통전극(216)이 타영역대비 넓은 폭을 갖도록 형성됨으로써 제 1 스토리지 전극(217)을 이루고 있으며, 이의 상부로 상기 제 1 스토리지 전극(217)과 중첩하며 상기 드레인 전극(236)을 이루는 동일한 층 즉, 게이트 절연막(미도시) 상에 상기 드레인 전극(236)을 이루는 동일한 금속물질로 이루어지며 아일랜드 형태를 가지는 제 2 스토리지 전극(239)이 형성되고 있다. 따라서, 상기 게이트 절연막(미도시)을 사이에 두고 서로 중첩하는 제 1 및 제 2 스토리지 전극(217, 239)은 스토리지 커패시터(StgC)를 이루고 있다.
이때, 상기 박막트랜지스터(Tr)의 드레인 전극(236)과 접촉하는 보조화소패턴(261)의 폭이 타영역대비 큰 폭을 가짐으로써 상기 제 2 스토리지 전극(217)과 중첩되며, 보호층(미도시)에 구비된 상기 제 2 스토리지 전극(239)을 노출시키는 스토리지 콘택홀(249)을 통해 상기 제 2 제 2 스토리지 전극(217)과 접촉하는 구성을 이루고 있는 것이 특징이다.
이러한 평면 구성을 갖는 본 발명의 실시예에 따른 이중 도메인 구조 액정표시장치용 어레이 기판(201)은 각 화소영역(P) 내에서 화소전극(262)과 중앙부 공통전극(265)의 끝단이 위치하는 영역에서 발생하는 디스클리네이션(disclination) 발생을 최소화할 수 있으며, 이에 의해 투과효율 및 명암비를 향상시킬 수 있는 것이다.
도 6a와 도 6b는 각각 비교예로서 종래의 이중 도메인 구조의 액정표시장치용 어레이 기판에 있어 화소전극과 공통전극 각각의 끝단이 위치한 부분에서의 투과율을 시뮬레이션 한 것을 나타낸 도면이며, 도 7a와 도 7b는 본 발명의 실시예에 따른 이중 도메인 구조의 액정표시장치용 어레이 기판에 있어 화소전극과 공통전극 각각의 끝단이 위치한 부분에서의 투과율을 시뮬레이션 한 것을 나타낸 도면이다.
도 6a와 도 6b를 참조하면, 종래의 이중 도메인 구조 액정표시장치용 어레이 기판의 경우, 각 화소영역 내에 각 공통전극과 화소전극의 끝단이 위치한 부분을 살펴보면 디스클리네이션(disclination)이 발생하여 검게 나타나는 부분이 비교적 넓은 면적에 대해 발생됨을 알 수 있다.
하지만 도 7a와 도 7b를 참조하면 본 발명의 실시예에 따른 이중 도메인 구조 액정표시장치용 어레이 기판의 경우, 각 화소영역 내에 각 화소전극과 공통전극의 끝단이 위치한 부분을 살펴보면 절곡된 형태로 제 1 및 제 2 돌기패턴이 형성되고 있다.
따라서, 도 7a를 참조하면, 화소영역 상측에 있어서 상기 화소전극의 끝단에 구비된 제 1 돌기패턴과 상기 게이트 배선과 나란한 방향의 보조공통패턴에 의해 발현되는 수평전계에 의해 액정분자가 정상적으로 조절되는 부분이 생성됨으로써 디스클리네이션(disclination)이 발생하는 영역의 면적이 종래대비 저감되었음을 알 수 있다.
또한, 화소영역 하측에 있어서도 도 7b를 참조하면 상기 중앙부 공통전극 끝단에 구비된 제 2 돌기패턴과 상기 게이트 배선과 나란한 방향의 보조화소패턴에 의해 발현되는 수평전계에 의해 액정분자가 정상적으로 조절되는 부분이 생성됨으로써 디스클리네이션(disclination)이 발생하는 영역의 면적이 종래 대비 저감되었음을 알 수 있다.
이후에는 전술한 평면 구성을 갖는 본 발명의 실시예에 따른 이중 도메인 구종 액정표시장치용 어레이 기판의 단면 구조에 대해 설명한다.
도 8은 도 5를 절단선 Ⅷ-Ⅷ를 따라 절단한 부분에 대한 단면도이며, 도 9는 도 5를 절단선 Ⅸ-Ⅸ를 따라 절단한 부분에 대한 단면도이다. 설명의 편의를 위해 스위칭 소자인 박막트랜지스터(Tr)가 형성되는 영역을 스위칭 영역(TrA)이라 정의하며, 스토리지 커패시터(StgC)가 형성되는 영역을 스토리지 영역(StgA)이라 정의한다.
도시한 바와 같이, 기판(201) 상에 일방향으로 연장하는 게이트 배선(도 5의 203)이 형성되어 있으며, 상기 게이트 배선(도 5의 203)에서 이격하여 나란하게 공통배선(210)이 형성되어 있다. 이때, 상기 스위칭 영역(TrA)에 대응하여 상기 게이트 배선(도 5의 203)은 그 자체로써 그 일부 영역이 게이트 전극(206)을 형성하고 있다.
각 화소영역(P) 내부에는 상기 공통배선(210)에서 분기하여 데이터 배선(230)과 인접하며 최외각 공통전극(216)이 형성되어 있다.
다음, 상기 게이트 배선(도 5의 203)과 게이트 전극(206)과 상기 공통배선(210) 및 최외각 공통전극(216) 위로 전면에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 게이트 절연막(219)이 형성되어 있다.
또한, 상기 게이트 절연막(219) 위로 상기 스위칭 영역(TrA)에는 순수 비정질 실리콘으로 이루어진 액티브층(220a)과 불순물 비정질 실리콘으로 이루어진 오믹콘택층(220b)으로 구성된 반도체층(220)이 형성되어 있다.
그리고, 상기 게이트 절연막(219) 위로 상기 게이트 배선(도 5의 203)과 교차하여 화소영역(P)을 정의하는 데이터 배선(230)이 형성되어 있으며, 상기 스위칭 영역(TrA)에는 상기 반도체층(220) 위로 상기 데이터 배선(230)에서 분기하여 소스 전극(233)이 형성되어 있으며, 상기 소스 전극(233)과 이격하며 드레인 전극(236)이 형성되어 있다.
이때, 상기 스위칭 영역(TrA)에 순차 적층된 게이트 전극(206)과 게이트 절연막(219)과 반도체층(220) 및 서로 이격하는 소스 및 드레인 전극(233, 236)은 스위칭 소자인 박막트랜지스터(Tr)를 이룬다.
또한, 상기 스토리지 영역(StgA)에는 상기 게이트 절연막(219) 상부로 상기 제 1 스토리지 전극(217)에 대응하여 아일랜드 형태로 제 2 스토리지 전극(239)이 형성되어 있다. 이때, 상기 스토리지 영역(StgA)에 순차 적층된 상기 제 1 스토리지 전극(217)과 게이트 절연막(219)과 제 2 스토리지 전극(239)은 스토리지 커패시터(StgC)를 이룬다.
다음, 상기 데이터 배선(230)과 소스 및 드레인 전극(233, 236)과 제 2 스토리지 전극(239) 위로 유기절연물질 중 상대적으로 저유전율을 갖는 물질인 포토아크릴(photo acryl)로 이루어진 보호층(245)이 형성되어 있다.
이렇게 보호층(245)을 저유전율 특성을 갖는 포토아크릴로서 형성하는 것은 상기 데이터 배선(230)과 이의 상부에 형성되는 도전성 물질로 이루어진 도전패턴(269)과의 중첩에 의해 발생되는 기생용량을 최소화하고, 상기 데이터 배선(230) 주변에 형성되는 상기 최외각 공통전극(216)의 영향을 최소화하기 위함이다.
한편, 이러한 저유전율을 갖는 포토아크릴로 이루어진 상기 보호층(245)에는 상기 최외각 공통배선(210)의 일끝단을 노출시키는 공통 콘택홀(도 5의 251)과, 상기 드레인 전극(236)을 노출시키는 드레인 콘택홀(249) 및 상기 제 2 스토리지 전극(239)을 노출시키는 스토리지 콘택홀(249)이 형성되어 있다.
다음, 상기 공통 콘택홀(도 5의 251)과 드레인 콘택홀(247) 및 스토리지 콘택홀(249)이 구비된 상기 보호층(245) 위로 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로써 상기 데이터 배선(230)과 중첩하며 상기 데이터 배선(230)의 주변 전극으로의 영향을 최소화하기 위한 도전패턴(269)이 형성되어 있다. 이때 이러한 도전패턴(269)은 공통전압이 인가되도록 하기 위해 각 화소영역(P)에 구비된 보조공통패턴(264)과 연결되고 있는 것이 특징이다.
또한, 상기 각 화소영역(P)에 있어 상기 보호층(245) 상부에는 투명한 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 이루어지거나 또는 도전성 물질인 몰리브덴(Mo) 또는 몰리티타늄(MoTi)으로 이루어지며 상기 공통 콘택홀(251)을 통해 상기 최외각 공통전극(216)과 접촉하며 상기 게이트 배선(도 5의 203)과 나란하게 보조공통패턴(264)이 구비되고 있으며, 상기 보조공통패턴(264)에서 분기하여 상기 데이터 배선(230)과 나란하게 서로 이격하며 다수의 중앙부 공통전극(265)이 형성되어 있다.
또한, 상기 각 화소영역(P)에 있어 상기 보호층(245) 상부에는 상기 보조공통패턴(264)을 이루는 동일한 물질로 이루어지며 상기 드레인 콘택홀(249)을 통해 상기 드레인 전극(236)과 접촉하며 동시에 상기 스토리지 콘택홀(249)을 통해 상기 제 2 스토리지 전극(239)과 동시에 접촉하며 보조화소패턴(261)이 상기 게이트 배선(도 5의 203)과 나란하게 연장하며 형성되고 있으며, 상기 보조화소패턴(261)에서 분기하여 상기 다수의 중앙부 공통전극(265)과 나란하게 일정간격 이격하여 교대하며 다수의 화소전극(262)이 형성되어 있다.
이때, 상기 각 화소전극(262)은 그 일끝단에 절곡된 형태로 상기 보조공통패턴(264)과 나란하게 제 1 돌기패턴(도 5의 263)이 더욱 구비되고 있으며, 상기 각 중앙부 공통전극(265)은 그 일끝단에 절곡된 형태로 상기 보조화소패턴(261)과 나란하게 제 2 돌기패턴(도 5의 267)이 더욱 구비되고 있는 것이 특징이다.
이때, 상기 제 1 및 제 2 돌기패턴(도 5의 263, 267)은 서로 이웃한 상기 중앙부 공통전극(265)과 화소전극(262) 사이의 이격간격의 30% 내지 70%의 길이를 갖도록, 바람직하게는 2㎛ 내지 5㎛ 정도의 길이를 갖도록 형성되고 있는 것이 특징이다.
이때, 화소영역(P) 내에 이중 도메인을 구성하기 위해, 더욱 정확히는 상기 화소영역(P) 내에 화소전압과 공통전압 인가 시 액정분자의 움직임 및 배열을 달리 형성되도록 하는 이중 도메인을 구성하도록 하기 위해 상기 데이터 배선(230)과, 상기 데이터 배선(230)과 나란하게 형성된 다수의 공통전극(216, 265)과 화소전극(262) 및 도전패턴(269)은 그 중앙부가 꺾여 상기 화소영역(P) 내에서 상하로 선대칭을 이루도록 형성되고 있는 것이 특징이다. 이는 횡전계 방식 액정표시장치용 어레이 기판(201)의 특성상 단일 도메인으로 구성하게 되면 시야각 변화에 따라 색차가 발생하는데 이러한 시야각에 따른 색차를 줄이기 위함이다.
전술한 구조를 갖는 본 발명의 실시예에 따른 이중 도메인 구종 횡전계형 액정표시장치용 어레이 기판(201)은 화소영역(P) 내의 서로 교대하며 배치되는 공통전극(216, 265)과 화소전극(262)이 동일한 층에 형성되어 완벽한 횡전계를 구현시킬 수 있으므로 액정분자의 제어력이 상승하여 표시품질을 향상시킬 수 있으며, 나다가 보호층(245)을 저유전율 특성을 갖는 포토아크릴로 형성함으로써 데이터 배선(230) 상부에 데이터 배선(230)의 주변 전극으로의 영향을 최소화하기 위한 도전패턴(269)을 형성하더라도 이에 의한 기생용량을 최소화 할 수 있으므로 데이터 배선(230)의 신호 지연 등의 문제를 억제할 수 있다.
또한, 각 화소영역(P) 내에 화소전극(262)과 공통전극(265)의 끝단에 절곡된 형태로 제 1 및 제 2 돌기패턴(263, 267)을 구비함으로써 디스클리네이션(disclination) 영역을 최소화하여 투과효율 및 명암비를 향상시킬 수 있다.
201 : (어레이)기판 203 : 게이트 배선
206 : 게이트 전극 210 : 공통배선
216 : 최외각 공통전극 217 : 제 1 스토리지 전극
230 : 데이터 배선 233 : 소스 전극
236 : 드레인 전극 239 : 제 2 스토리지 전극
247 : 드레인 콘택홀 249 : 스토리지 콘택홀
251 : 공통 콘택홀 261 : 보조화소패턴
262 : 화소전극 263 : 제 1 돌기패턴
264 : 보조공통패턴 265 : 중앙부 공통전극
267 : 제 2 돌기패턴 269 : 도전패턴
P : 화소영역 StgC : 스토리지 커패시터
Tr : 박막트랜지스터

Claims (10)

  1. 기판 상의 게이트 배선과;
    상기 게이트 배선과 나란하게 이격되어 형성된 공통배선과;
    게이트 절연막을 사이에 두고 상기 게이트 배선과 서로 교차하여 화소영역을 정의하는 제 1 및 제 2 데이터 배선과;
    상기 게이트 배선 및 상기 제 1 데이터 배선과 연결되며 형성된 박막트랜지스터와;
    상기 공통배선과 연결되며 상기 제 1 및 제 2 데이터 배선과 나란하게 상기 화소영역의 최외각에 형성된 최외각 공통전극과;
    상기 기판 상에 위치하고 상기 최외각 공통전극과 연결된 제 1 스토리지 전극과;
    상기 게이트 절연막 상에 상기 제 1 스토리지 전극과 중첩하며 아일랜드 형태로 형성된 제 2 스토리지 전극과;
    상기 박막트랜지스터와 상기 제 2 스토리지 전극을 덮고 포토아크릴로 이루어진 보호층과;
    상기 화소영역 내에 상기 박막트랜지스터와 연결되며 상기 제 1 및 제 2 데이터 배선과 나란하게 서로 이격하며 형성된 다수의 화소전극과;
    상기 보호층 상에 위치하며 상기 게이트 배선과 나란하고 상기 화소전극의 일끝단을 모두 연결하며 상기 제 2 스토리지 전극과 연결되는 보조화소패턴과;
    상기 다수의 각 화소전극 끝단에 상기 게이트 배선과 나란하게 절곡 형성된 제 1 돌기패턴과;
    상기 화소영역 내에 상기 다수의 화소전극과 서로 교대로 나란하게 형성된 다수의 중앙부 공통전극과;
    상기 다수의 각 중앙부 공통전극 끝단에 상기 게이트 배선과 나란하게 절곡 형성된 제 2 돌기패턴과;
    상기 보호층 상에 위치하며 상기 게이트 배선과 나란하고 상기 중앙부 공통전극의 일끝단을 모두 연결하는 보조공통패턴과;
    상기 보호층 상에 위치하며 상기 각 화소영역의 경계에서 상기 데이터 배선과 중첩하고 상기 보조공통패턴과 연결된 도전패턴을 포함하며,
    상기 제 1 및 제 2 데이터 배선과 상기 화소전극과 최외각 및 중앙부 공통전극은 각 화소영역의 중앙부를 기준으로 대칭적으로 꺾인 구조를 이룸으로써 각 화소영역이 이중 도메인을 이루고,
    상기 화소전극과 최외각 및 중앙부 공통전극의 꺾인 구조에서 내측이 상기 제 2 데이터 배선을 향하고,
    상기 제 1 및 제 2 돌기패턴 각각은 상기 화소전극 및 상기 중앙부 공통전극으로부터 상기 제 2 데이터 배선을 향하여 돌출되며,
    상기 제 1 스토리지 전극과 상기 게이트 절연막과 상기 제 2 스토리지 전극은 스토리지 커패시터를 이루는 것을 특징으로 하는 횡전계형 액정표시장치용 어레이 기판.

  2. 삭제
  3. 제 1 항에 있어서,
    상기 화소전극 및 상기 제 1 돌기패턴과, 상기 중앙부 공통전극 및 상기 제 2 돌기패턴은 상기 보호층 상부에 형성된 것이 특징인 횡전계형 액정표시장치용 어레이 기판.

  4. 삭제
  5. 제 1 항에 있어서,
    상기 보호층에는 상기 박막트랜지스터의 드레인 전극을 노출시키는 드레인 콘택홀과, 상기 최외각 공통전극의 일끝단을 노출시키는 공통 콘택홀과 상기 제 2 스토리지 전극을 노출시키는 스토리지 콘택홀이 구비되며,
    상기 보조화소패턴은 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하며 동시에 상기 스토리지 콘택홀을 통해 상기 제 2 스토리지 전극과 접촉하며, 상기 보조공통패턴은 상기 공통 콘택홀을 통해 상기 최외각 공통전극과 접촉하는 것이 특징인 횡전계형 액정표시장치용 어레이 기판.
  6. 제 1 항 또는 제 5 항에 있어서,
    상기 제 1 돌기패턴 및 제 2 돌기패턴은 각각 그 길이가 상기 중앙부 공통전극과 이와 이웃한 화소전극 사이의 이격간격의 30% 내지 70%의 크기를 갖는 것이 특징인 횡전계형 액정표시장치용 어레이 기판.
  7. 제 6 항에 있어서,
    상기 제 1 돌기패턴 및 제 2 돌기패턴은 각각 그 길이가 2㎛ 내지 5㎛인 것이 특징인 횡전계형 액정표시장치용 어레이 기판.
  8. 제 1 항에 있어서,
    상기 공통배선과 상기 최외각 공통전극 및 상기 게이트 배선은 동일한 층에 동일한 금속 물질로 형성된 횡전계형 액정표시장치용 어레이 기판.
  9. 제 1 항에 있어서,
    상기 다수의 중앙부 공통전극과 상기 다수의 화소전극과 상기 보조공통패턴과 상기 보조화소패턴 및 상기 도전패턴은 동일한 층에 동일한 물질로 형성된 것이 특징인 횡전계형 액정표시장치용 어레이 기판.
  10. 삭제
KR1020110032556A 2011-04-08 2011-04-08 횡전계형 액정표시장치용 어레이 기판 Active KR101810552B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110032556A KR101810552B1 (ko) 2011-04-08 2011-04-08 횡전계형 액정표시장치용 어레이 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110032556A KR101810552B1 (ko) 2011-04-08 2011-04-08 횡전계형 액정표시장치용 어레이 기판

Publications (2)

Publication Number Publication Date
KR20120114795A KR20120114795A (ko) 2012-10-17
KR101810552B1 true KR101810552B1 (ko) 2017-12-20

Family

ID=47283862

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110032556A Active KR101810552B1 (ko) 2011-04-08 2011-04-08 횡전계형 액정표시장치용 어레이 기판

Country Status (1)

Country Link
KR (1) KR101810552B1 (ko)

Also Published As

Publication number Publication date
KR20120114795A (ko) 2012-10-17

Similar Documents

Publication Publication Date Title
KR101325068B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
KR101237791B1 (ko) 횡전계형 액정표시장치용 어레이 기판
KR101888034B1 (ko) 횡전계형 액정표시장치용 어레이 기판 및 이를 구비한 입체 영상 표시장치
KR101275069B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
KR20100000721A (ko) 액정표시장치용 어레이 기판
KR20110139829A (ko) 광시야각 액정표시장치용 어레이 기판 및 이의 제조 방법
KR101784447B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
KR100517345B1 (ko) 액정 표시 장치
JP2004258652A (ja) 液晶表示装置
KR20130018057A (ko) 횡전계형 액정표시장치용 어레이 기판
KR102100263B1 (ko) 횡전계형 액정표시장치용 어레이 기판
KR102053439B1 (ko) 횡전계형 액정표시장치 어레이 기판
KR20120078194A (ko) 횡전계형 액정표시장치
KR101170950B1 (ko) 프린지 필드 스위칭 모드 액정표시장치
KR101885804B1 (ko) 횡전계형 액정표시장치용 어레이 기판
KR101609826B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
KR20120116715A (ko) 횡전계형 액정표시장치용 어레이 기판
KR20090091250A (ko) 액정표시장치용 어레이 기판
KR101971144B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
KR101810552B1 (ko) 횡전계형 액정표시장치용 어레이 기판
KR20110066724A (ko) 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법
KR101984580B1 (ko) 횡전계형 액정표시장치용 어레이 기판 및 이를 구비한 입체 영상 표시장치
KR101795549B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법
KR20080048721A (ko) 횡전계형 액정표시장치용 어레이 기판
KR20120058231A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

AMND Amendment
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E601 Decision to refuse application
PE0601 Decision on rejection of patent

St.27 status event code: N-2-6-B10-B15-exm-PE0601

AMND Amendment
E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PX0901 Re-examination

St.27 status event code: A-2-3-E10-E12-rex-PX0901

PX0701 Decision of registration after re-examination

St.27 status event code: A-3-4-F10-F13-rex-PX0701

X701 Decision to grant (after re-examination)
GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9