KR20050041548A - 횡전계방식 액정표시소자 및 그 제조방법 - Google Patents

Abstract

본 발명은 게이트 배선 오픈 불량을 리페어하기 위한 횡전계방식 액정표시소자 및 그 제조방법에 관한 것으로서, 특히 횡전계방식 액정표시소자는 기판 상에 교차되어 화소를 정의하는 게이트 배선 및 데이터 배선과, 상기 두 배선들의 교차 부위에 형성된 박막트랜지스터와, 상기 게이트 배선에 평행하는 공통배선 및 상기 공통배선에서 분기되어 각 화소영역에 상기 데이터 배선에 평행하도록 형성되는 공통전극과, 상기 박막트랜지스터의 드레인 전극에 연결되고 상기 공통전극 사이사이에 상기 공통전극과 평행하도록 형성되는 화소전극과, 상기 화소전극에 연결되어 상기 게이트 배선에 오버랩되는 리페어 패턴을 포함하여 구성되는 것을 특징으로 한다.

Description

횡전계방식 액정표시소자 및 그 제조방법{THE IN-PLANE SWITCHING MODE LIQUID CRYSTAL DISPLAY DEVICE AND METHOD FOR FABRICATING THE SAME}

본 발명은 액정표시소자(LCD ; Liquid Crystal Display Device)에 관한 것으로, 특히 게이트 배선 단락 불량을 제거하는 횡전계방식 액정표시소자 및 그 제조방법에 관한 것이다.

최근, 계속해서 주목받고 있는 평판표시소자 중 하나인 액정표시소자는 액체의 유동성과 결정의 광학적 성질을 겸비하는 액정에 전계를 가하여 광학적 이방성을 변화시키는 소자로서, 종래 음극선관(Cathod Ray Tube)에 비해 소비전력이 낮고 부피가 작으며 대형화 및 고정세가 가능하여 널리 사용되고 있다.

상기 액정표시소자는 액정의 성질과 패턴의 구조에 따라서 여러 가지 다양한 모드가 있다.

구체적으로, 액정 방향자가 90°트위스트 되도록 배열한 후 전압을 가하여 액정 방향자를 제어하는 TN 모드(Twisted Nematic Mode)와, 한 화소를 여러 도메인으로 나눠 각각의 도메인의 주시야각 방향을 달리하여 광시야각을 구현하는 멀티도메인 모드(Multi-Domain Mode)와, 보상필름을 기판 외주면에 부착하여 빛의 진행방향에 따른 빛의 위상변화를 보상하는 OCB 모드(Optically Compensated Birefringence Mode)와, 한 기판 상에 두개의 전극을 형성하여 액정의 방향자가 배향막의 나란한 평면에서 꼬이게 하는 횡전계방식(In-Plane Switching Mode)과, 네가티브형 액정과 수직배향막을 이용하여 액정 분자의 장축이 배향막 평면에 수직 배열되도록 하는 VA 모드(Vertical Alignment) 등 다양하다.

이중, 상기 횡전계방식 액정표시소자는 통상, 서로 대향 배치되어 그 사이에 액정층을 구비한 컬러필터 기판과 박막 어레이 기판으로 구성된다.

즉, 상기 컬러필터 기판에는 빛샘을 방지하기 위한 블랙 매트릭스와, 상기 블랙 매트릭스 상에 색상을 구현하기 위한 R,G,B의 컬러필터층이 형성된다.

그리고, 상기 박막 어레이 기판에는 단위 화소를 정의하는 게이트 배선 및 데이터 배선과, 상기 게이트 배선 및 데이터 배선의 교차 지점에 형성된 스위칭소자와, 서로 엇갈리게 교차되어 횡전계를 발생시키는 공통전극 및 화소전극이 형성된다.

이하, 도면을 참조하여 종래 기술의 횡전계방식 액정표시소자 및 그 제조방법을 설명하면 다음과 같다.

도 1은 종래 기술에 의한 횡전계방식 액정표시소자의 평면도이고, 도 2는 도 1의 Ⅰ-Ⅰ'선상에서의 단면도이며, 도 3은 일반적인 횡전계방식 액정표시소자의 전압분포도이다.

그리고, 도 4a 및 도 4b는 전압 무인가시 및 인가시에서의 횡전계방식 액정표시소자의 평면도이고, 도 5a 내지 도 5c는 종래 기술에 의한 횡전계방식 액정표시소자의 공정단면도이다.

박막 어레이 기판 상에는, 도 1에 도시된 바와 같이, 기판 상에 수직으로 교차 배치되어 화소를 정의하는 게이트 배선(12) 및 데이터 배선(15)과, 상기 게이트 배선(12) 및 데이터 배선(15)의 교차 부위에 배치된 박막트랜지스터(TFT)와, 상기 게이트 배선(12)과 평행하도록 화소 내에 배치된 공통배선(25)과, 상기 공통배선(25)에서 분기되어 각 화소영역에 상기 데이터 배선(15)에 평행하도록 형성되는 다수개의 공통전극(24)과, 상기 박막트랜지스터(TFT)의 드레인 전극에 연결되어 각 화소영역의 상기 공통전극(24) 사이에서 상기 공통전극과 평행하게 교차 배치된 다수개의 화소 전극(17)과, 상기 화소 전극(17)에서 연장 형성되어 상기 공통배선(25) 상부에 오버랩된 커패시터 전극(26)이 구비되어 있다.

상기 박막트랜지스터(TFT)는 상기 게이트 배선(12)에서 분기되는 게이트 전극(12a)과, 상기 게이트 전극(12a)을 포함한 전면에 형성된 게이트 절연막(도시하지 않음)과, 상기 게이트 전극(12a) 상부의 게이트 절연막 상에 형성된 반도체층(14)과, 상기 데이터 배선(15)에서 분기되어 상기 반도체층(14) 양 끝에 각각 형성되는 소스 전극(15a) 및 드레인 전극(15b)으로 구성된다.

구체적으로, 상기 공통배선(25) 및 공통전극(24)은 일체형으로 형성되며, 상기 게이트 배선(12)과 동시에 형성될 수도 있는데, 구리(Cu), 알루미늄(Al), 크롬(Cr), 몰리브덴(Mo), 티타늄(Ti) 등의 저저항 금속으로 형성한다.

그리고, 상기 화소전극(17)은 상기 공통전극(24)과 교번하도록 형성하는데, 상기 데이터 배선(15)과 동시에 형성할 수도 있고 서로 다른층에 형성할 수도 있다.

이 때, 상기 공통전극(24) 및 화소전극(17)은 일직선 형태로 교차 형성되어도 무방하고 또는 지그재그(zigzag) 형태로 형성되어도 무방하다.

상기 공통전극(24) 및 화소전극(17)을 인듐-틴-옥사이드(indium-tin-oxide : ITO)와 같이 빛의 투과율이 비교적 뛰어난 투명도전성 금속을 재료로 사용하여 형성할 수도 있는데, 이러한 구조를 ITO-ITO전극 횡전계방식 액정표시소자라 부르기도 한다. 이때, 상기 공통전극(24)은 게이트 배선과 동시에 형성되지 않는다.

상기 공통전극(24)과 화소전극(17) 사이에는 두 패턴을 분리하기 위해 도 2에 도시된 바와 같이, 절연막이 더 구비되는데, 도 2의 13은 실리콘 질화물 또는 실리콘 산화물 등으로 형성된 게이트 절연막이다.

이때, 상기와 같이 공통전극(24)을 먼저 형성하고 화소전극(17)을 이후에 형성하여 그 사이를 절연막으로써 분리하는 이외에, 상기 화소전극(17)을 먼저 형성하고 공통전극(24)을 이후에 형성하고 그 사이를 절연막으로써 분리하여도 되고, 절연막을 형성하지 않고 상기 공통전극(24) 및 화소전극(17)을 동일층에 형성하여도 된다.

상기 화소전극(17)을 포함한 전면에는 각종 패턴을 보호하기 위한 보호막이 더 구비된다.

한편, 컬러필터 기판(21) 상에는, 도 2에 도시된 바와 같이, 빛의 누설을 방지하는 블랙 매트릭스(22)가 있고, 상기 블랙 매트릭스(22) 사이에는 R,G,B의 컬러 레지스트로 이루어진 컬러필터층(23)이 있으며, 상기 컬러필터층(23) 상부에는 상기 컬러필터층을 보호하고 컬러필터층의 표면을 평탄화하기 위한 오버코트층(29)이 형성되어 있다.

이 때, 상기 블랙 매트릭스(23)는 화소 내의 공통전극 중 양 끝쪽의 공통전극의 상부에까지 연장 형성하여 화소 가장자리에서의 빛샘을 차단한다.

다만, 상기 공통전극(24) 중 화소 가장자리에 형성되는 공통전극을 상기 데이터 배선과 오버랩시켜 블랙 매트릭스의 역할을 대신 수행하게 할 수 있다. 이 때, 공통전극은 금속층과 같은 차광층으로 형성하여야 한다.

이러한 상기 횡전계방식 액정표시소자의 박막 어레이 기판과 컬러필터 기판(21)은 접착특성을 가지는 씨일제(도시하지 않음)에 의해 대향합착되며, 도 2에 도시된 바와 같이, 상기 두 기판 사이에는 액정층(31)이 형성된다.

이와같이 구성된 횡전계방식 액정표시소자는, 액정 분자(32)를 기판에 대해서 수평을 유지한 상태로 회전시키기 위하여 공통전극 및 화소전극 2개를 모두 동일한 기판 상에 형성하고, 상기 2개의 전극 사이에 전압을 걸어 기판에 대해서 수평방향의 전계를 일어나게 한다.

이 때문에, 시각방향에 대한 액정의 복굴절의 변화가 작아 종래의 TN방식 액정표시소자에 비해 시야각 특성이 월등하게 우수해지는 것이다.

구체적으로, 도 3에 도시된 바와 같이, 공통전극(24)에 5V를 걸어주고 화소 전극(17)에 0V를 걸어주면 전극 바로 위의 부분에서는 등전위면이 전극에 평행하게 분포하고 두 전극 사이의 영역에서는 오히려 등전위면이 수직에 가깝도록 분포한다.

따라서, 전기장의 방향은 등전위면에 수직하므로, 공통전극(24)과 화소 전극(17) 사이에서는 수직전기장보다는 수평전기장이, 각 전극 상에서는 수평전기장보다는 수직전기장이, 그리고 전극 모서리 부분에서는 수평 및 수직전기장이 복합적으로 형성된다.

횡전계방식 액정표시소자는 이러한 전기장을 이용하여 액정분자의 배열을 조절한다.

일예로, 도 4a에 도시된 바와 같이, 어느 한 편광판의 투과축과 동일한 방향으로 초기 배향된 액정분자(32)에 충분한 전압을 걸어주면, 도 4b에 도시된 바와 같이, 액정분자(32)의 장축이 전기장에 나란하도록 배열된다. 만일, 액정의 유전율 이방성이 음이면 액정분자의 단축이 전기장에 나란하게 배열된다.

구체적으로, 대향 합착된 박막 어레이 기판 및 컬러필터 기판의 외주면에 부착된 제 1 ,제 2 편광판은 그 투과축이 서로 직교하도록 배치하고, 하부기판 상에 형성된 배향막의 러빙방향은 어느 한 편광판의 투과축과 나란하게 함으로써 흑색바탕모드(normally black mode)가 되게 한다.

즉, 소자에 전압을 인가하지 않으면, 도 4a에 도시된 바와 같이, 액정분자(32)가 배열되어 블랙(black) 상태를 표시하고, 소자에 전압을 인가하면, 도 4b에 도시된 바와 같이, 액정분자(32)가 전기장에 나란하게 배열되어 화이트(white) 상태를 표시한다.

이하에서, 상기의 횡전계방식 액정표시소자의 제조방법에 대해 살펴보면 다음과 같다.

먼저, 도 5a에 도시된 바와 같이, 기판 상에 저저항 금속층을 증착한 후 패터닝하여 복수개의 게이트 배선(12), 게이트 전극(12a), 공통배선(25) 및 공통전극(24)을 형성한다.

상기 게이트 전극(12a)은 상기 게이트 배선(12)에서 분기되는 형태로 패터닝하고, 상기 공통배선(25)은 상기 게이트 배선(12)에 평행하도록 형성하고, 상기 공통전극(24)은 상기 공통 배선(25)에서 분기되는 형태로 패터닝한다.

다음, 상기 게이트 배선(12)을 포함한 전면에 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx) 등의 무기 절연물질을 증착하여 게이트 절연막(도시하지 않음)을 형성한 후, 비정질 실리콘(a-Si:H)을 고온에서 증착한 후 패터닝하여 상기 게이트 전극(12a) 상부의 게이트 절연막 상에 반도체층(14)을 형성한다.

계속하여, 도 5b에 도시된 바와 같이, 상기 반도체층(14)을 포함한 전면에 저저항 금속을 증착한 후 패터닝하여 복수개의 데이터 배선(15), 소스/드레인 전극(15a/15b)을 형성한다.

상기 데이터 배선(15)은 단위 화소를 정의하기 위해 상기 게이트 배선(12)에 수직하도록 형성하고, 상기 소스/드레인 전극(15a/15b)은 상기 반도체층(14)의 양 끝단에 각각 형성한다.

다음, 도 5c에 도시된 바와 같이, 상기 데이터 배선(115)을 포함한 전면에 유기절연물질을 도포하거나 또는 무기절연물질을 증착하여 보호막(도시하지 않음)을 형성하고, 상기 드레인 전극(15b)이 노출되도록 상기 보호막을 선택적으로 제거하여 콘택홀(20)을 형성한다.

이후, 상기 보호막을 포함한 전면에 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)와 같은 투명도전물질을 증착하고 패터닝하여 상기 콘택홀(20)을 통해 드레인 전극(15b)에 전기적으로 연결되는 화소전극(17)을 형성한다. 상기 화소전극(117)은 상기 공통전극(124) 사이에 형성하되 상기 공통전극(124)에 평행하도록 형성하고, 일부분을 상기 공통 배선(25)에 오버랩되도록 연장 형성하여 스토리지 커패시터를 구성한다.

계속하여, 상기 박막 어레이 기판의 대향하는 기판에 블랙매트릭스 및 컬러필터층을 형성한다. 이어서, 상기 박막 어레이 기판 또는 대향기판의 가장자리에 접착역할을 하는 씨일재를 인쇄하여 대향합착하고, 두 기판 사이에 액정층을 형성한다.

마지막으로, 대향합착된 기판의 외주면에 제 1 ,제 2 편광판을 각각 부착한 후엔, Tab 부착하고 검사하여 횡전계방식 액정표시소자를 완성한다.

그러나, 종래 기술에 의한 횡전계방식 액정표시소자에 있어서 게이트 배선이 오픈되는 불량이 발생될 경우, 게이트 배선 끝단까지 게이트 신호가 전달되지 못하므로 제품이 NG(no good) 처리되었다.

데이터 배선이 단락되는 불량이 발생할 경우에는 리페어 수리하여 양품화할 수 있는 방법이 제안되어 있었으나, 게이트 배선의 단락은 공정상의 이유로 리페어 수리되지 못하고 불량 처리되었다. 즉, 게이트 배선의 단락을 리페어하기 위한 리페어 패턴은 소스/드레인 전극과 동시에 형성되어야 하는바, 드레인 전극에서 독립된 리페어 패턴을 형성하기 위한 마진확보가 어려운 문제점이 있었다.

이와 같이, 게이트 배선의 단락은 제품의 양품화가 어려워 공정의 수율을 낮추는 요인이 되었다.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로, 드레인 전극으로부터 돌출되어 게이트 배선에 오버랩되도록 리페어 패턴을 더 구비하고, 해당 부위의 단위 화소를 암점화함으로써 게이트 배선 오픈 불량을 해결하는 횡전계방식 액정표시소자 및 그 제조방법을 제공하는데 그 목적이 있다.

상기와 같은 목적을 달성하기 위한 본 발명의 횡전계방식 액정표시소자는 기판 상에 교차되어 화소를 정의하는 게이트 배선 및 데이터 배선과, 상기 두 배선들의 교차 부위에 형성된 박막트랜지스터와, 상기 게이트 배선에 평행하는 공통배선 및 상기 공통배선에서 분기되어 각 화소영역에 상기 데이터 배선에 평행하도록 형성되는 공통전극과, 상기 박막트랜지스터의 드레인 전극에 연결되고 상기 공통전극 사이사이에 상기 공통전극과 평행하도록 형성되는 화소전극과, 상기 화소전극에 연결되어 상기 게이트 배선에 오버랩되는 리페어 패턴을 포함하여 구성되는 것을 특징으로 한다.

또한, 본 발명의 또 다른 목적을 달성하기 위한 횡전계방식 액정표시소자의 제조방법은 기판 상에 게이트 배선을 형성하는 단계와, 상기 게이트 배선에 평행하는 공통배선 및 상기 공통배선에서 수직으로 분기되는 공통전극을 형성하는 단계와, 상기 게이트 배선에 수직하는 데이터 배선 및 상기 데이터 배선에서 분기되는 소소/드레인 전극을 형성하는 단계와, 상기 드레인 전극에서 연장되고 상기 게이트 배선의 소정 부위에 오버랩되는 리페어 패턴을 형성하는 단계와, 상기 드레인 전극에 콘택되고 상기 공통전극에 교번하도록 화소전극을 형성하는 단계와, 상기 게이트 배선 단락시, 단락된 지점 좌우측의 리페어 패턴과 상기 게이트 배선을 콘택시키는 단계와, 상기 리페어 패턴과 게이트 배선이 콘택된 단위 화소에 한해 암점화하는 단계를 포함하여 이루어지는 것을 특징으로 한다.

이와 같이, 본발명은 게이트 배선이 오픈되는 불량이 발생할 경우, 상기 게이트 배선과 상기 게이트 배선에 오버랩되는 리페어 패턴을 레이저 웰딩 처리하여 단락 문제를 해결하는 것을 특징으로 한다.

즉, 단락된 게이트 배선과 화소전극을 상기 리페어 패턴을 통해 연결시키고, 상기 화소전극과 공통배선을 레이저 웰딩하여 연결함으로써, 단락된 게이트 배선의 게이트 신호를 인접하는 단위 화소의 게이트 배선에까지 전달시키는 것이다.

이 때, 단락된 게이트 배선에 연결된 드레인 전극, 화소전극, 공통배선을 통해 게이트 신호가 흐르는 단위 화소에 대해서는 암점화 처리를 한다. 즉, 게이트 신호가 흐르는 공통배선을 임의로 단락시켜 공통전극 신호가 흐르지 않도록 하고, 게이트 신호가 흐르는 드레인 전극을 임의로 단락시켜 화소전극으로 신호가 흐르지 않도록 한다.

이로써, 게이트 배선이 오픈되는 불량품을 양품화시킴으로써 공정수율을 향상시킬 수 있다.

이하, 도면을 참조하여 본 발명에 따른 횡전계방식 액정표시소자 및 그 제조방법을 상세히 설명하면 다음과 같다.

도 6은 본 발명에 의한 횡전계방식 액정표시소자의 화소를 나타낸 평면도이고, 도 7은 본 발명에 의한 횡전계방식 액정표시소자의 구성평면도이고, 도 8a 내지 도 8d는 본 발명에 의한 횡전계방식 액정표시소자의 공정단면도이다.

본 발명에 의한 횡전계방식 액정표시소자의 박막 어레이 기판에는, 도 6에 도시된 바와 같이, 일렬로 배치된 복수개의 게이트 배선(112)과, 단위 화소를 정의하기 위해 상기 게이트 배선에 수직 교차하는 복수개의 데이터 배선(115)과, 상기 단위 화소 내에는 상기 두 배선의 교차 지점에 형성되어 전압을 스위칭하는 박막트랜지스터(TFT)와, 상기 게이트 배선에 평행하게 배열된 공통배선(125)과, 상기 공통배선(125)에서 분기되어 각 화소영역에 상기 데이터 배선(115)에 평행하게 형성된 복수개의 공통전극(124)과, 상기 박막트랜지스터(TFT)의 드레인 전극에 연결되고 각 화소영역에 상기 공통전극(124)에 평행하도록 형성된 화소전극(117)과, 상기 박막트랜지스터의 드레인 전극(115b)에서부터 연장 형성되어 게이트 배선(112)에 오버랩된 리페어 패턴(135)이 구비된다.

이 때, 도시하지는 않았으나, 상기 게이트 배선(112) 및 데이터 배선(115) 사이에는 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등의 무기 절연물질을 PECVD 방법으로 증착시킨 게이트 절연막이 더 형성된다. 따라서, 상기 게이트 배선(112)과 리페어 패턴(135) 사이에는 게이트 절연막이 더 구비되어 있는 것이 된다.

그리고, 상기 데이터 배선(115)과 화소전극(117) 사이에는 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등의 무기절연물질을 증착시키거나 또는 BCB(Benzocyclobutene), 아크릴계 물질과 같은 유기절연물질을 도포시킨 보호막이 형성된다.

한편, 상기 박막트랜지스터(TFT)는 상기 게이트 배선(112)에서 분기된 게이트 전극(112a)과, 상기 게이트 전극(112a)을 포함한 전면에 형성된 게이트 절연막(113)과, 상기 게이트 전극 상부의 게이트 절연막에 비정질 실리콘(a-Si) 및 비정질 실리콘에 불순물을 이온 주입한 n+a-Si을 차례로 증착하여 형성된 반도체층(114)과, 상기 데이터 배선(115)에서 분기되어 상기 반도체층(114) 상부에 각각 형성된 소스/드레인 전극(115a, 115b)으로 이루어져 단위 화소에 인가되는 전압의 온/오프를 제어한다.

그리고, 상기 리페어 패턴(135)은 상기 드레인 전극(115b)과 일체형으로 형성되어, 게이트 배선이 오픈될 경우 상기 게이트 배선에 웰딩시킨다.

상기 리페어 패턴(135)은 상기에서와 같이, 상기 드레인 전극에서부터 연장 형성되어도 되지만, 상기 화소전극(117)에서부터 연장 형성되어도 무방하다. 다만, 상기 게이트 배선(112)과 드레인 전극(115b) 사이에는 게이트 절연막이 구비되어 있는 반면, 상기 게이트 배선(112)과 화소전극(117) 사이에는 게이트 절연막 및 보호막이 구비되어 있으므로 리페어 성공률도 떨어지고 리페어 파워(Repair Power)도 높여야 하는 단점이 있다.

이와 같이 형성된 액정표시소자에 게이트 배선 단락(141)의 문제가 발생하면, 복수개의 리페어 패턴(135) 중 단락된 부분의 좌우측에 각각 형성된 리페어 패턴에 레이저를 가하여 리페어 패턴(135)과 게이트 배선(112)을 접속시키는 제 1 웰딩(140)을 수행한다. 그리고, 상기 화소전극(117)과 공통배선(115)을 접속시키는 제 2 웰딩(130)을 수행한다.

따라서, 게이트 배선(112)을 흐르던 게이트 신호는 서로 쇼트된 게이트 배선(112), 드레인 전극(115b), 화소전극(117), 공통배선(125)을 통해 인접하는 화소에 전달되며, 계속하여 인접화소의 화소전극, 드레인 전극을 통해 흐른후 결국, 인접화소의 게이트 배선에 전달된다.

이 때, 공통배선(125)을 흐르는 공통전극 신호와 게이트 신호가 서로 섞이는 것을 방지하기 위해서, 단락된 게이트 배선에 상응하는 공통배선(125)의 일부를 레이저 처리하여 공통배선을 단락(142)시킨다. 즉, 게이트 신호가 통과하는 공통배선을 독립된 패턴으로 전환시킨다. 이 때, 공통전극 신호는 액정패널 좌우측에서 동시에 인가되므로 암점화가 실시되는 단위화소의 공통배선 이외에는 모두 공통전극 신호가 인가된다.

이와 동시에, 암점화가 실시되는 단위 화소의 드레인 전극도 단락(143)시켜 화소전극(117)에 신호가 흐르지 않도록 한다.

상기와 같이, 하나의 단위 화소에 불량이 발생할 경우, 그 점이 암점(흑)이면 주위 화소가 백(白)표시인 경우 눈에 띄지 않지만, 그 점이 휘점(백)이면 주위 화소가 흑(黑)표시인 경우 심하게 눈에 띄므로, 불량 화소에 대해서 암점화시키는 것이 유리하다.

구체적으로, 도 7에 도시된 바와 같이, 자동 프로브장치를 통해 게이트 배선의 단락(141)에 해당되는 불량 좌표를 검출한 다음, 당해 화소와 인접 화소의 공통배선 및 드레인 전극을 단락시켜 2개의 화소를 암점화시킨다. 그와 동시에 2개의 화소 내의 게이트 배선, 드레인 전극, 화소전극, 공통배선을 레이저로 웰딩(welding)하여 연결(short)시킨다.

이 때, 공통배선(125)을 통해 흐르는 공통전극 신호는 양방향에서 전달되므로, 공통배선이 단락된 화소 이외에는 공통전극 신호가 모두 전달된다.

결국, 암점화된 2개의 화소는 화상을 디스플레이하는 역할을 수행하지 못하나, 게이트 신호를 인접 화소의 게이트 배선에 전달하는 역할을 하게 된다. 암점이 2개 연결된 불량은 스펙-인(spec-in)이므로, 화소를 암점화시키게 되더라도 게이트 배선을 리페어하여 액정표시소자를 양품화시키는 것이 더욱 유익하다. 이와같은 게이트 배선의 리페어 수리는, 게이트 배선이 단락된 대형 패널 또한 양품화시킬 수 있으므로 생산성이 크게 향상된다.

이하, 본발명에 의한 횡전계방식 액정표시소자의 제조방법을 구체적으로 살펴보면 다음과 같다.

먼저, 도 8a에 도시된 바와 같이, 기판 상에 신호지연의 방지를 위해서 낮은 비저항을 가지는 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-텅스텐(MoW) 등의 금속을 증착한 후 패터닝하여 복수개의 게이트 배선(112), 게이트 전극(112a), 공통배선(125) 및 공통전극(124)을 형성한다.

상기 게이트 전극(112a)은 상기 게이트 배선(112)에서 분기되는 형태로 패터닝하고, 상기 공통배선(125)은 상기 게이트 배선(112)에 평행하도록 형성하고, 상기 공통전극(124)은 상기 공통 배선(125)에서 분기되는 형태로 패터닝한다.

다음, 상기 게이트 배선(112)을 포함한 전면에 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx) 등의 무기 절연물질을 통상, 플라즈마 강화형 화학 증기 증착(PECVD:plasma enhanced chemical vapor depostion) 방법으로 증착하여 게이트 절연막(도시하지 않음)을 형성한다.

이어서, 상기 게이트 절연막을 포함한 전면에 비정질 실리콘(a-Si:H)을 고온에서 증착한 후 패터닝하여 게이트 전극 상부의 게이트 절연막 상에 독립된 섬 모양의 반도체층(114)을 형성한다.

상기 반도체층(114) 상에는 이후 형성될 소스/드레인 전극과의 콘택저항을 낮추기 위해 비정질 실리콘에 불순물을 도핑한 오버코트층을 더 형성할 수 있다.

계속하여, 도 8b에 도시된 바와 같이, 상기 반도체층(114)을 포함한 전면에 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-텅스텐(MoW) 등의 금속을 증착한 후 패터닝하여 복수개의 데이터 배선(115), 소스/드레인 전극(115a/115b) 및 리페어 패턴(135)을 형성한다.

상기 데이터 배선(115)은 단위 화소를 정의하기 위해 상기 게이트 배선(112)에 수직하도록 형성하고, 상기 소스/드레인 전극(115a/115b)은 상기 반도체층(114)의 양 끝단에 각각 형성하여 게이트 전극(112a), 게이트 절연막, 반도체층(114), 소스/드레인 전극(115a,115b)으로 적층되어 단위 화소에 인가되는 전압의 온/오프를 제어하는 박막트랜지스터를 완성한다.

그리고, 상기 리페어 패턴(135)은 상기 드레인 전극(115b)과 일체형으로 형성되어 상기 게이트 배선(112)의 소정 부위에 오버랩되도록 형성한다. 따라서, 상기 리페어 패턴(135)과 게이트 배선(122) 사이에는 게이트 절연막이 개재되는 것이다.

다음, 도 8c에 도시된 바와 같이, 상기 데이터 배선(115)을 포함한 전면에 BCB(Benzocyclobutene), 아크릴계 수지(acryl resin) 등의 유기절연물질을 도포하거나 또는 SiNx, SiOx 등의 무기절연물질을 증착하여 보호막(도시하지 않음)을 형성한다. 그리고, 상기 보호막의 일부를 제거하여 상기 드레인 전극(115b)이 노출되는 콘택홀(120)을 형성한다.

이후, 상기 보호막을 포함한 전면에 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)와 같은 투명도전물질을 증착하고 패터닝하여 상기 콘택홀(120)을 통해 드레인 전극(115b)에 전기적으로 연결되는 화소전극(117)을 형성한다.

상기 화소전극(117)은 상기 공통전극(124) 사이에 형성하되 상기 공통전극(124)에 평행하도록 형성한다. 상기 화소전극(117)은 단위 화소별로 독립된 패턴으로 형성하며, 상기 화소전극(117)의 일부분을 상기 공통 배선(125)에 오버랩되도록 연장 형성하여 스토리지 커패시터를 구성한다.

따라서, 드레인 전극(115b)을 통해 전달된 전압은 화소전극(117) 및 스토리지 전극(126)까지 전달된다.

상기 공통전극(124) 및 화소전극(117)은 일직선 형태로 형성할 수도 있고 또는 지그재그(zigzag) 모양으로 형성할 수도 있다.

상기와 같이, 박막 어레이 기판을 완성 후에는, 라인 디펙트(line defect) 및 포인트 디펙트(point defect)등의 불량을 테스트하기 위해 자동 프로브장치를 통해 불량 좌표를 검출한다. 상기 불량 좌표 검출 방법은 한 라인씩 게이트배선과 데이터배선의 교차점에 니들을 고정하고 외부 신호를 통해 전압을 인가한 다음 신호를 구동하지 못하는 좌표를 검출하는 방법으로 행한다.

이 때, 도 8d에 도시된 바와 같이, 상기 게이트 배선의 단선(141)이 발생된 부분이 불량 검출되면, 단선 불량있는 단위 화소 및 그 인접화소를 암점화시키고 그와 동시에 단위 화소 내부 패턴의 쇼트를 통해 서로 단락된 게이트 배선과 그 인접화소의 게이트 배선을 연결시켜 게이트 신호를 전달한다.

즉, 게이트 배선이 단선(141)되면, 상기 리페어 패턴(135)에 레이저를 조사하여 리페어 패턴(135)와 하부층인 게이트 배선(112)을 웰딩시키고, 상기 화소전극(117)과 공통배선(125)이 오버랩된 소정 부위에 레이저를 조사하여 두 패턴을 웰딩시킨다. 따라서, 게이트 배선을 흐르던 게이트 신호는 제 1 웰딩(140)된 드레인 전극(115b)으로 흐른 후 콘택홀(120)을 통해 상기 화소전극(117)에 이르며, 이후 제 2 웰딩(130)된 공통배선(124)에까지 이르게 된다. 그리고, 공통배선(124)을 이른 게이트 신호는 공통배선을 통해 인접화소에 전달되어 화소전극, 드레인 전극을 통해 인접화소의 게이트 배선에 이르게 된다.

여기서, 레이저 웰딩이란 다음과 같다. 레이저는 고에너지의 인공 광선으로 금속에 조사하면 열에너지로 변해 금속을 녹이거나(용접), 강하면 금속을 연소(제거)시킬 수 있다. 용접은 레이저 파워가 약하고, 토출 슬릿 크기가 작을 경우이고, 연소(제거)는 레이저 파워가 강하고, 토출 슬릿 크기가 클 경우이다. 레이저 세기 및 범위를 잘 선택하여 패턴을 용접하거나 단락시키다.

이로써, 단락된 게이트 배선에 게이트 신호가 흐르게 되므로 제품이 양품화된다.

이 때, 단락불량이 발생한 화소와 그 인접 화소는 암점화되어야 하므로, 2개의 화소에 해당하는 공통배선(125) 및 드레인 전극(115b)에 레이저를 가하여 각각 단선(142, 143)시킨다.

여기서, 액정표시소자는 노말리 블랙 타입(normally black type)인 것이 바람직하다. 왜냐하면, 단위 화소가 암점이 되면 주위 화소가 백(白)표시인 경우 눈에 띄지 않게 되므로, 화상표시시 화상품질에 끼치는 영향이 미비하기 때문이다.

마지막으로, 자동 프로브 장치를 사용하여 상기 게이트 배선 오픈 불량의 수리 성공 여부를 확인하고, 그 후 증류수로 세정하고 편광판을 부착한다. 대향합착된 기판의 외주면에 제 1 ,제 2 편광판을 각각 부착한 후엔, Tab 부착하고 검사하여 횡전계방식 액정표시소자를 완성한다. 이 때, 제 1 ,제 2 편광판은 각 편광축은 서로 수직이 되도록 하고, 어느 한 편광축이 전기장 방향과 동일하도록 부착하고 다른 편광축은 액정분자의 초기 배향과 동일하도록 부착한다.

한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

상기와 같은 본 발명의 횡전계방식 액정표시소자 및 그 제조방법은 다음과 같은 효과가 있다.

즉, 단락된 게이트 배선이 형성된 화소와 그 인접화소를 암점화하고, 상기 두 화소 내의 패턴들을 쇼트시켜 게이트 신호를 흐르게 함으로써 게이트 배선의 오픈 불량을 제거한다.

암점이 2개 연결된 불량은 스펙-인(spec-in)이므로, 화소를 암점화시키게 되더라도 게이트 배선을 리페어하여 액정표시소자를 양품화시키는 것이다. 이와같은 게이트 배선의 리페어 수리는, 게이트 배선이 단락된 대형 패널 또한 양품화시킬 수 있으므로 대형패널의 NG 처리를 줄일 수 있다.

이와같이, 게이트 배선이 오픈되는 불량품을 양품화시킴으로써 공정수율을 향상시킬 수 있다.

도 1은 종래 기술에 의한 횡전계방식 액정표시소자의 평면도.

도 2는 도 1의 Ⅰ-Ⅰ'선상에서의 단면도.

도 3은 일반적인 횡전계방식 액정표시소자의 전압분포도.

도 4a 및 도 4b는 전압 무인가시 및 인가시에서의 횡전계방식 액정표시소자의 평면도.

도 5a 내지 도 5c는 종래 기술에 의한 횡전계방식 액정표시소자의 공정단면도.

도 6은 본 발명에 의한 횡전계방식 액정표시소자의 화소를 나타낸 평면도.

도 7은 본 발명에 의한 횡전계방식 액정표시소자의 구성평면도.

도 8a 내지 도 8d는 본 발명에 의한 횡전계방식 액정표시소자의 공정단면도.

*도면의 주요 부분에 대한 부호설명

112 : 게이트 배선 112a : 게이트 전극

114 : 반도체층 115 : 데이터 배선

115a : 소스 전극 115b : 드레인 전극

117 : 화소전극 124 : 공통전극

125 : 공통배선 135 : 리페어 패턴

130 : 제 2 웰딩 140 : 제 1 웰딩

141 : 게이트 배선 단락 142 : 공통배선 단락

143 : 드레인 전극 단락

Claims (19)

1. 기판 상에 교차되어 화소를 정의하는 게이트 배선 및 데이터 배선;

   상기 두 배선들의 교차 부위에 형성된 박막트랜지스터;

   상기 게이트 배선에 평행하는 공통배선 및 상기 공통배선에서 분기되어 상기 데이터 배선에 평행하도록 각 화소영역에 형성된 공통전극;

   상기 박막트랜지스터의 드레인 전극에 연결되고 상기 공통전극에 평행하는 화소전극;

   상기 드레인 전극에서 돌출되어 상기 게이트 배선에 오버랩되는 리페어 패턴을 포함하여 구성되는 것을 특징으로 하는 횡전계방식 액정표시소자.
2. 제 1 항에 있어서, 상기 박막트랜지스터는,

   상기 게이트 배선에서 분기된 게이트 전극과,

   상기 게이트 전극을 포함한 전면에 형성된 게이트 절연막과,

   상기 게이트 전극 상부의 게이트 절연막 상에 형성된 반도체층과,

   상기 데이터 배선에서 분기된 소스전극 및 상기 드레인 전극을 포함하여 구성되는 것을 특징으로 하는 횡전계방식 액정표시소자.
3. 제 2 항에 있어서, 상기 리페어 패턴은 상기 드레인 전극과 일체형으로 형성되어, 상기 게이트 배선과 상기 리페어 패턴 사이에 상기 게이트 절연막이 구비되는 것을 특징으로 하는 횡전계방식 액정표시소자.
4. 제 1 항에 있어서, 상기 게이트 배선 단락시, 단락 지점 좌우측의 상기 리페어 패턴과 게이트 배선이 서로 콘택되고, 상기 리페어 패턴과 게이트 배선이 콘택된 화소의 상기 화소전극과 공통배선이 콘택되는 것을 특징으로 하는 횡전계방식 액정표시소자.
5. 제 4 항에 있어서, 상기 화소전극과 공통배선이 콘택된 양측의 공통배선이 절단되는 것을 특징으로 하는 횡전계방식 액정표시소자.
6. 제 4 항에 있어서, 상기 게이트 배선 단락시, 상기 리페어 패턴과 게이트 배선이 콘택된 화소가 암점화되는 것을 특징으로 하는 횡전계방식 액정표시소자.
7. 제 6 항에 있어서, 상기 암점화에 의해 상기 공통배선 및 드레인 전극이 단락되는 것을 특징으로 하는 횡전계방식 액정표시소자.
8. 제 1 항에 있어서, 상기 횡전계방식 액정표시소자는 노말리 블랙 타입(normally black type)의 액정표시소자인 것을 특징으로 하는 횡전계방식 액정표시소자.
9. 기판 상에 교차되어 화소를 정의하는 게이트 배선 및 데이터 배선;

   상기 두 배선들의 교차 부위에 형성된 박막트랜지스터;

   상기 게이트 배선에 평행하는 공통배선 및 상기 공통배선에서 분기되어 상기 데이터 배선에 평행하도록 각 화소영역에 형성된 공통전극;

   상기 박막트랜지스터의 드레인 전극에 연결되고 상기 공통전극에 평행하는 화소전극;

   상기 화소전극에서 돌출되어 상기 게이트 배선에 오버랩되는 리페어 패턴을 포함하여 구성되는 것을 특징으로 하는 횡전계방식 액정표시소자.
10. 제 9 항에 있어서, 상기 게이트 배선과 데이터 배선 사이에 게이트 절연막이 더 구비되고, 상기 데이터 배선과 화소전극 사이에 보호막이 더 구비되는 것을 특징으로 하는 횡전계방식 액정표시소자.
11. 제 10 항에 있어서, 상기 리페어 패턴은 상기 화소전극과 일체형으로 형성되어, 상기 게이트 배선과 상기 리페어 패턴 사이에 상기 게이트 절연막 및 보호막이 구비되는 것을 특징으로 하는 횡전계방식 액정표시소자.
12. 제 9 항에 있어서, 상기 게이트 배선 단락시, 단락 지점 좌우측의 상기 리페어 패턴과 게이트 배선이 서로 콘택되고, 상기 리페어 패턴과 게이트 배선이 콘택된 화소의 상기 화소전극과 공통배선이 콘택되고, 상기 화소전극과 공통배선이 콘택된 양측의 공통배선이 절단되는 것을 특징으로 하는 횡전계방식 액정표시소자.
13. 제 12 항에 있어서, 상기 게이트 배선 단락시, 상기 리페어 패턴과 게이트 배선이 콘택된 화소가 암점화되는 것을 특징으로 하는 횡전계방식 액정표시소자.
14. 제 13 항에 있어서, 상기 암점화에 의해 상기 공통배선 및 드레인 전극이 단락되는 것을 특징으로 하는 횡전계방식 액정표시소자.
15. 기판 상에 게이트 배선을 형성하는 단계;

    상기 게이트 배선에 평행하는 공통배선 및 상기 공통배선에서 수직으로 분기되는 공통전극을 형성하는 단계;

    상기 게이트 배선에 수직하는 데이터 배선 및 상기 데이터 배선에서 분기되는 소소/드레인 전극을 형성하고 동시에, 상기 드레인 전극에서 연장되고 상기 게이트 배선의 소정 부위에 오버랩되는 리페어 패턴을 형성하는 단계;

    상기 드레인 전극에 콘택되고 상기 공통전극에 교번하도록 화소전극을 형성하는 단계;

    상기 게이트 배선 단락시, 단락된 지점 좌우측의 리페어 패턴과 상기 게이트 배선을 콘택시켜 리페어 수리하는 단계;

    상기 리페어 패턴과 게이트 배선이 콘택된 단위 화소에 한해 암점화하는 단계를 포함하여 이루어지는 것을 특징으로 하는 횡전계방식 액정표시소자의 제조방법.
16. 제 15 항에 있어서, 상기 리페어 수리하는 단위 화소에 한해 암점화하는 단계는,

    상기 단위 화소의 공통배선을 단락시키는 단계와,

    상기 단위 화소의 드레인 전극을 단락시키는 단계로 이루어지는 것을 특징으로 하는 횡전계방식 액정표시소자의 제조방법.
17. 제 16 항에 있어서, 상기 공통배선 및 드레인 전극의 단락은 레이저 웰딩으로 수행하는 것을 특징으로 하는 횡전계방식 액정표시소자의 제조방법.
18. 제 15 항에 있어서, 상기 리페어 패턴과 상기 게이트 배선을 콘택시키는 단계와 동시에, 상기 공통배선과 화소전극을 콘택시키고, 공통배선과 화소전극이 콘택된 양측의 공통배선을 절단하는 것을 특징으로 하는 횡전계방식 액정표시소자의 제조방법.
19. 제 18 항에 있어서, 상기 패턴의 콘택 또는 절단은 레이저 웰딩으로 수행하는 것을 특징으로 하는 횡전계방식 액정표시소자의 제조방법.