JP2786968B2 - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2786968B2 JP2786968B2 JP6221192A JP6221192A JP2786968B2 JP 2786968 B2 JP2786968 B2 JP 2786968B2 JP 6221192 A JP6221192 A JP 6221192A JP 6221192 A JP6221192 A JP 6221192A JP 2786968 B2 JP2786968 B2 JP 2786968B2
- Authority
- JP
- Japan
- Prior art keywords
- crystal silicon
- electrode
- silicon film
- light
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明は、液晶表示装置に関し、
特に光源を必要とし、しかもこの光源による信頼性の低
下を防止した液晶表示装置に関するものである。
特に光源を必要とし、しかもこの光源による信頼性の低
下を防止した液晶表示装置に関するものである。
【０００２】
【従来の技術】一般に、液晶表示装置は、カラーＴＶを
中心に開発が活発に進められている。これらの中には、
例えば特開平３−１１４０２８号公報に示された構成
（図５）がある。これは、透明な絶縁性基板（５０）上
に、例えばゲート（５１）と補助容量電極（５２）が設
けられ、ゲート絶縁膜を介してＩＴＯより成る表示電極
（５３）が設けられている。更に全面には、第２のゲー
ト絶縁膜が設けられ、ＴＦＴが形成される第２のゲート
絶縁膜上には、順次ａ−Ｓｉ層（５４）、ＳｉＮｘより
成る半導体保護膜（５５）およびＮ+ａ−Ｓｉ層（５
６）が積層されている。一方、ソース領域に対応するＮ
+ａ−Ｓｉ層（５６）から前記表示電極（５３）表面が
露出しているコンタクト孔までを延在しているソース電
極（５７）と、ドレイン領域に対応するＮ+ａ−Ｓｉ層
（５８）表面から延在されるドレイン電極（５８）およ
びドレインラインがある。
中心に開発が活発に進められている。これらの中には、
例えば特開平３−１１４０２８号公報に示された構成
（図５）がある。これは、透明な絶縁性基板（５０）上
に、例えばゲート（５１）と補助容量電極（５２）が設
けられ、ゲート絶縁膜を介してＩＴＯより成る表示電極
（５３）が設けられている。更に全面には、第２のゲー
ト絶縁膜が設けられ、ＴＦＴが形成される第２のゲート
絶縁膜上には、順次ａ−Ｓｉ層（５４）、ＳｉＮｘより
成る半導体保護膜（５５）およびＮ+ａ−Ｓｉ層（５
６）が積層されている。一方、ソース領域に対応するＮ
+ａ−Ｓｉ層（５６）から前記表示電極（５３）表面が
露出しているコンタクト孔までを延在しているソース電
極（５７）と、ドレイン領域に対応するＮ+ａ−Ｓｉ層
（５８）表面から延在されるドレイン電極（５８）およ
びドレインラインがある。
【０００３】更には、図示していないが、全面にパシベ
ーション膜や配向膜が設けられる。一方、前述のＴＦＴ
基板と対向する位置には、対向基板が設けられ例えば遮
光膜が設けられ、絶縁層を介して対向電極が設けられ、
更に配向膜が設けられている。そしてこのＴＦＴ基板と
対向基板は一定の間隙でシールを用いて貼り合わされて
あり、中に液晶が注入されている。
ーション膜や配向膜が設けられる。一方、前述のＴＦＴ
基板と対向する位置には、対向基板が設けられ例えば遮
光膜が設けられ、絶縁層を介して対向電極が設けられ、
更に配向膜が設けられている。そしてこのＴＦＴ基板と
対向基板は一定の間隙でシールを用いて貼り合わされて
あり、中に液晶が注入されている。
【０００４】以上の構成は、逆スタガー型でゲート絶縁
膜が２層形成されているが、１層で形成されてもよし、
スタガー型で、やはり１層または２層でも良い。また半
導体材料としては、前述のａ−Ｓｉの他にポリシリコン
（ｐ−Ｓｉ）でも良い。このｐ−Ｓｉを材料とするとき
は、スタガー型が主流であり、図示は省略したが、透明
な絶縁性基板上に第１のｐ−Ｓｉが形成され、全面に熱
酸化等でゲート絶縁膜が形成される。この上に低抵抗の
第２のｐ−Ｓｉで成るゲート電極が形成され、この基板
全面に酸化膜が形成されている。このトランジスタの近
傍にはＩＴＯ等より成る表示電極が形成され、ソース電
極は、酸化膜のコンタクト孔を介して第１のｐ−Ｓｉと
電気的に接続され、またドレイン電極も酸化膜のコンタ
クト孔を介して第１のｐ−Ｓｉと電気的に接続されてい
る。
膜が２層形成されているが、１層で形成されてもよし、
スタガー型で、やはり１層または２層でも良い。また半
導体材料としては、前述のａ−Ｓｉの他にポリシリコン
（ｐ−Ｓｉ）でも良い。このｐ−Ｓｉを材料とするとき
は、スタガー型が主流であり、図示は省略したが、透明
な絶縁性基板上に第１のｐ−Ｓｉが形成され、全面に熱
酸化等でゲート絶縁膜が形成される。この上に低抵抗の
第２のｐ−Ｓｉで成るゲート電極が形成され、この基板
全面に酸化膜が形成されている。このトランジスタの近
傍にはＩＴＯ等より成る表示電極が形成され、ソース電
極は、酸化膜のコンタクト孔を介して第１のｐ−Ｓｉと
電気的に接続され、またドレイン電極も酸化膜のコンタ
クト孔を介して第１のｐ−Ｓｉと電気的に接続されてい
る。
【０００５】
【発明が解決しようとする課題】以上の構成において、
図５のＴＦＴにノンドープのａ−Ｓｉと高濃度にドープ
されたａ−Ｓｉが、一点鎖線で示されている。例えば、
プロジェクタの如く、紙面に対して上方より光が入射さ
れる時は、対向基板やＴＦＴの上方に設けた遮光膜によ
り、ＴＦＴに光が入射されるのを防止している。つまり
ａ−Ｓｉは、光吸収係数が大きいため、オフ電流が増加
してしまうからである。
図５のＴＦＴにノンドープのａ−Ｓｉと高濃度にドープ
されたａ−Ｓｉが、一点鎖線で示されている。例えば、
プロジェクタの如く、紙面に対して上方より光が入射さ
れる時は、対向基板やＴＦＴの上方に設けた遮光膜によ
り、ＴＦＴに光が入射されるのを防止している。つまり
ａ−Ｓｉは、光吸収係数が大きいため、オフ電流が増加
してしまうからである。
【０００６】従来は、遮光膜が金属で形成されているた
め、この遮光膜で完全に遮蔽されていると考えられてい
た。しかし、プロジェクター等は、非常に強い光源を使
用しているため、このプロジェクターに使用されるパネ
ルの遮光膜を比較的厚く形成しても若干の光が透過した
り、また他の領域からの光が、膜の段差等を介して乱反
射し、ＴＦＴに入射し、オフ電流が発生させる問題があ
った。
め、この遮光膜で完全に遮蔽されていると考えられてい
た。しかし、プロジェクター等は、非常に強い光源を使
用しているため、このプロジェクターに使用されるパネ
ルの遮光膜を比較的厚く形成しても若干の光が透過した
り、また他の領域からの光が、膜の段差等を介して乱反
射し、ＴＦＴに入射し、オフ電流が発生させる問題があ
った。
【０００７】またｐ−Ｓｉも、ａ−Ｓｉより１桁程吸収
係数が小さいが、強い光源によりオフ電流が発生する問
題があった。
係数が小さいが、強い光源によりオフ電流が発生する問
題があった。
【０００８】
【課題を解決するための手段】本発明は前述の課題に鑑
みて成され、まず、透明な絶縁性基板上に形成されたト
ランジスタと、このトランジスタと電気的に接続された
表示電極とを備え、前記構成が前記絶縁性基板上にマト
リックス状に形成された液晶表示装置において、前記ト
ランジスタの電極は、前記トランジスタのシリコンを主
とする半導体層とのオーミック接続領域を内に含む領域
に形成され、前記トランジスタのシリコンを主とする半
導体層は、実質的にチャンネル領域を除いて前記トラン
ジスタの電極で遮蔽されている構成である。
みて成され、まず、透明な絶縁性基板上に形成されたト
ランジスタと、このトランジスタと電気的に接続された
表示電極とを備え、前記構成が前記絶縁性基板上にマト
リックス状に形成された液晶表示装置において、前記ト
ランジスタの電極は、前記トランジスタのシリコンを主
とする半導体層とのオーミック接続領域を内に含む領域
に形成され、前記トランジスタのシリコンを主とする半
導体層は、実質的にチャンネル領域を除いて前記トラン
ジスタの電極で遮蔽されている構成である。
【０００９】また、透明な絶縁性基板上に形成された複
数のゲートと、このゲートと一体でなるゲートライン
と、前記絶縁性基板の全面を実質的に覆うゲート絶縁膜
と、前記ゲートを一構成とするＴＦＴの活性領域に設け
られたノンドープの第１の非単結晶シリコン膜と、この
ＴＦＴのソースおよびドレインに対応する前記非単結晶
シリコン膜上に形成された高濃度にドープされた第２の
非単結晶シリコン膜と、前記ＴＦＴの近傍に設けられた
表示電極と、前記ソースに対応する第２の非単結晶シリ
コン膜と前記表示電極を電気的に接続するソース電極
と、前記ドレインに対応する第２の非単結晶シリコン膜
と電気的に接続し、前記ゲートラインと交差する方向に
延在されたドレインラインと電気的に接続されたドレイ
ン電極とを備えた液晶表示装置において、前記ソース電
極およびドレイン電極は、光を遮蔽する金属材料でな
り、各々接続される前記第２の非単結晶シリコン膜を内
に含む領域に形成されている構成である。
数のゲートと、このゲートと一体でなるゲートライン
と、前記絶縁性基板の全面を実質的に覆うゲート絶縁膜
と、前記ゲートを一構成とするＴＦＴの活性領域に設け
られたノンドープの第１の非単結晶シリコン膜と、この
ＴＦＴのソースおよびドレインに対応する前記非単結晶
シリコン膜上に形成された高濃度にドープされた第２の
非単結晶シリコン膜と、前記ＴＦＴの近傍に設けられた
表示電極と、前記ソースに対応する第２の非単結晶シリ
コン膜と前記表示電極を電気的に接続するソース電極
と、前記ドレインに対応する第２の非単結晶シリコン膜
と電気的に接続し、前記ゲートラインと交差する方向に
延在されたドレインラインと電気的に接続されたドレイ
ン電極とを備えた液晶表示装置において、前記ソース電
極およびドレイン電極は、光を遮蔽する金属材料でな
り、各々接続される前記第２の非単結晶シリコン膜を内
に含む領域に形成されている構成である。
【００１０】
【００１１】
【００１２】
【００１３】
【作用】図５の構成において何が問題となるか実験、研
究したところ、図５の紙面に対して上方から光が入射す
る時は、ソース及びドレイン電極よりはみでた半導体層
に、光が浸入し、オフ電流が発生することが分かった。
また図５の紙面に対して下方から光が入射する時は、ゲ
ート電極よりはみでた半導体層に光が入射し、オフ電流
が発生することが分かった。
究したところ、図５の紙面に対して上方から光が入射す
る時は、ソース及びドレイン電極よりはみでた半導体層
に、光が浸入し、オフ電流が発生することが分かった。
また図５の紙面に対して下方から光が入射する時は、ゲ
ート電極よりはみでた半導体層に光が入射し、オフ電流
が発生することが分かった。
【００１４】本発明の構成で、遮光性のソース電極とド
レイン電極を、シリコンを主とする半導体層とのオーミ
ック接続領域よりも大きく形成することにより、上方か
らの光入射により、半導体層の光励起が生じても、その
チャンネルは、ソース電極とドレイン電極とを繋ぐこと
はなく、リークオフ電流が防がれる。
レイン電極を、シリコンを主とする半導体層とのオーミ
ック接続領域よりも大きく形成することにより、上方か
らの光入射により、半導体層の光励起が生じても、その
チャンネルは、ソース電極とドレイン電極とを繋ぐこと
はなく、リークオフ電流が防がれる。
【００１５】また、第２の非単結晶シリコン膜を、各々
ソース電極およびドレイン電極の形成領域の内に含まれ
るように形成することで、第２の非単結晶シリコン膜を
介してソース電極と第１の非単結晶シリコン膜およびド
レイン電極と第１の非単結晶シリコン膜とが接続された
オーミック接続領域が、遮光性のソース電極およびドレ
イン電極に覆われ、リークオフ電流が防がれる。
ソース電極およびドレイン電極の形成領域の内に含まれ
るように形成することで、第２の非単結晶シリコン膜を
介してソース電極と第１の非単結晶シリコン膜およびド
レイン電極と第１の非単結晶シリコン膜とが接続された
オーミック接続領域が、遮光性のソース電極およびドレ
イン電極に覆われ、リークオフ電流が防がれる。
【００１６】
【００１７】
【００１８】
【００１９】
【実施例】以下に本発明の第１の実施例を図１および図
２を参照しながら説明する。まず、透明な絶縁性基板
（１０）上に形成されたゲート（１１）、およびこのゲ
ート（１１）と一体で形成された複数本のゲートライン
（１２）と、このゲートライン（１２）と離間して形成
された補助容量電極（１３）、およびこの補助容量電極
（１３）と一体で形成された補助容量ライン（１４）
と、実質的に前記絶縁性基板（１０）の全面に形成され
たゲート絶縁膜（１５）がある。
２を参照しながら説明する。まず、透明な絶縁性基板
（１０）上に形成されたゲート（１１）、およびこのゲ
ート（１１）と一体で形成された複数本のゲートライン
（１２）と、このゲートライン（１２）と離間して形成
された補助容量電極（１３）、およびこの補助容量電極
（１３）と一体で形成された補助容量ライン（１４）
と、実質的に前記絶縁性基板（１０）の全面に形成され
たゲート絶縁膜（１５）がある。
【００２０】透明な絶縁性基板（１０）は、例えばガラ
スより成る。このガラス基板（１０）上には、図１の一
点鎖線で示されるように、ゲート（１１）と一体のゲー
トライン（１２）が左右に延在されて形成されており、
ゲート（１１）は、ゲートライン（１２）より突出して
いる。また補助容量電極（１３）およびこの電極（１
３）と一体で成る補助容量ライン（１４）も一点鎖線の
様にゲートライン（１２）と平行に延在されている。ま
たこの両電極（１２）、（１４）は、例えばＣｒやＡｌ
の光を反射する材料や光を吸収する材料より成ってい
る。またＴａ，Ｔａ−Ｍｏ，Ｃｒ−Ｃｕ等でも良い。一
般にゲートラインと補助容量ラインは、同一工程で形成
されるので、ゲートライン（１２）と補助容量ライン
（１４）は、例えば約１５００ÅのＣｒより形成され
る。またゲート（１１）、ゲートライン（１２）、補助
容量電極（１３）および補助容量ライン（１４）を覆う
第１のゲート絶縁膜（１５）は、プラズマＣＶＤ法で形
成された約３０００ÅのＳｉＮｘ膜である。ここでは、
ＳｉＮｘ膜の代りにＳｉＯ2膜を使用しても良いし、こ
の２つの膜を２層にしても良い。またＳｉＮｘ膜やＳｉ
Ｏ2膜を単独で使う場合、成膜工程を２工程に分け、２
層構造としても良い。特に２層構造の時は、上層を後述
の表示電極上へ延在させている。
スより成る。このガラス基板（１０）上には、図１の一
点鎖線で示されるように、ゲート（１１）と一体のゲー
トライン（１２）が左右に延在されて形成されており、
ゲート（１１）は、ゲートライン（１２）より突出して
いる。また補助容量電極（１３）およびこの電極（１
３）と一体で成る補助容量ライン（１４）も一点鎖線の
様にゲートライン（１２）と平行に延在されている。ま
たこの両電極（１２）、（１４）は、例えばＣｒやＡｌ
の光を反射する材料や光を吸収する材料より成ってい
る。またＴａ，Ｔａ−Ｍｏ，Ｃｒ−Ｃｕ等でも良い。一
般にゲートラインと補助容量ラインは、同一工程で形成
されるので、ゲートライン（１２）と補助容量ライン
（１４）は、例えば約１５００ÅのＣｒより形成され
る。またゲート（１１）、ゲートライン（１２）、補助
容量電極（１３）および補助容量ライン（１４）を覆う
第１のゲート絶縁膜（１５）は、プラズマＣＶＤ法で形
成された約３０００ÅのＳｉＮｘ膜である。ここでは、
ＳｉＮｘ膜の代りにＳｉＯ2膜を使用しても良いし、こ
の２つの膜を２層にしても良い。またＳｉＮｘ膜やＳｉ
Ｏ2膜を単独で使う場合、成膜工程を２工程に分け、２
層構造としても良い。特に２層構造の時は、上層を後述
の表示電極上へ延在させている。
【００２１】次に、ＩＴＯより成る表示電極（１６）が
設けられ、ゲート（１１）を一構成とするＴＦＴの活性
領域に、順次積層されたノンドープの第１の非単結晶シ
リコン層（１７）、半導体保護膜（１８）、およびＮ+
型にドープされた第２の非単結晶シリコン層（１９）
と、このソース領域に対応する第２の非単結晶シリコン
層（１９）および表示電極（１６）と電気的に接続する
ソース電極（２０）と、前記ドレイン領域に対応する第
２の非単結晶シリコン層（１９）と電気的に接続したド
レイン電極（２１）と一体で延在されたドレインライン
（２２）がある。
設けられ、ゲート（１１）を一構成とするＴＦＴの活性
領域に、順次積層されたノンドープの第１の非単結晶シ
リコン層（１７）、半導体保護膜（１８）、およびＮ+
型にドープされた第２の非単結晶シリコン層（１９）
と、このソース領域に対応する第２の非単結晶シリコン
層（１９）および表示電極（１６）と電気的に接続する
ソース電極（２０）と、前記ドレイン領域に対応する第
２の非単結晶シリコン層（１９）と電気的に接続したド
レイン電極（２１）と一体で延在されたドレインライン
（２２）がある。
【００２２】ＴＦＴに対応する第１のゲート絶縁膜（１
５）上には、ノンドープのアモルファス・シリコン活性
層（ａ−Ｓｉ層）（１７）およびＮ+型のアモルファス
・シリコンコンタクト層（Ｎ+ａ−Ｓｉ層）（１９）が
積層され、チャンネルに対応するａ−Ｓｉ層（１７）と
Ｎ+ａ−Ｓｉ層（１９）との間には、ＳｉＮｘより成る
半導体保護膜（１８）が設けられている。ドレイン電極
（２１）は、ドレインラインと一体で、ソース電極（２
０）は、表示電極（１６）とコンタクトし、両者とも同
一材料で形成されている。ここでは例えば、ＭＯ，Ａｌ
が積層されている。また表示電極（１６）の上にゲート
絶縁膜が延在されている場合は、コンタクトホールが形
成され、これを介して接続されている。
５）上には、ノンドープのアモルファス・シリコン活性
層（ａ−Ｓｉ層）（１７）およびＮ+型のアモルファス
・シリコンコンタクト層（Ｎ+ａ−Ｓｉ層）（１９）が
積層され、チャンネルに対応するａ−Ｓｉ層（１７）と
Ｎ+ａ−Ｓｉ層（１９）との間には、ＳｉＮｘより成る
半導体保護膜（１８）が設けられている。ドレイン電極
（２１）は、ドレインラインと一体で、ソース電極（２
０）は、表示電極（１６）とコンタクトし、両者とも同
一材料で形成されている。ここでは例えば、ＭＯ，Ａｌ
が積層されている。また表示電極（１６）の上にゲート
絶縁膜が延在されている場合は、コンタクトホールが形
成され、これを介して接続されている。
【００２３】本発明の特徴とする点は、２つ有る。本願
の構成を含んだ液晶パネルに光が与えられる方法は、図
１の紙面に対して上方に光源が設けられる場合であり、
もう一つは、紙面に対して下方に光源が設けられる場合
である。前者の場合は、遮光金属材料（Ｃｒ、Ａｌ等）
より成るソース電極（２０）、遮光金属材料（Ｃｒ、Ａ
ｌ等）より成るドレイン電極（２１）および非単結晶シ
リコン膜（１７）、（１９）の大きさおよび形成位置に
特徴がある。
の構成を含んだ液晶パネルに光が与えられる方法は、図
１の紙面に対して上方に光源が設けられる場合であり、
もう一つは、紙面に対して下方に光源が設けられる場合
である。前者の場合は、遮光金属材料（Ｃｒ、Ａｌ等）
より成るソース電極（２０）、遮光金属材料（Ｃｒ、Ａ
ｌ等）より成るドレイン電極（２１）および非単結晶シ
リコン膜（１７）、（１９）の大きさおよび形成位置に
特徴がある。
【００２４】つまり第２の非単結晶シリコン膜（１９）
がソース電極（２０）およびドレイン電極（２１）に完
全に覆われ、チャンネル領域を除いた第１の非単結晶シ
リコン膜（１７）もソース電極およびドレイン電極に覆
われている。ここで第１の非単結晶シリコン膜は、所定
のチャンネル長およびチャンネル幅を満足させる必要が
あり、必然的にこの２つの電極に覆われない部分が出て
くる。
がソース電極（２０）およびドレイン電極（２１）に完
全に覆われ、チャンネル領域を除いた第１の非単結晶シ
リコン膜（１７）もソース電極およびドレイン電極に覆
われている。ここで第１の非単結晶シリコン膜は、所定
のチャンネル長およびチャンネル幅を満足させる必要が
あり、必然的にこの２つの電極に覆われない部分が出て
くる。
【００２５】また半導体層は、ソース電極（２０）とド
レイン電極（２１）にセルフアラインされた状態でも効
果はあるが、斜めに入ってくる光に対しては、遮光しに
くいので、図１のように完全に覆われたほうがよい。遮
光膜は、対向基板に設けられるのが主流であるが、絶縁
性基板（１０）の上層に設けられてもよい。この上方に
設けられた光源より入射される光は、一旦遮光膜で遮光
されるが、一部が透過したり、また膜の段差により反射
を繰り返してＴＦＴの半導体層に入射されるが、ソース
電極とドレイン電極で覆われているために、この入射光
の全てあるいは一部を遮断できる。従って半導体層に入
射する光が減少するために、この中で発生するオフ電流
は減少する。
レイン電極（２１）にセルフアラインされた状態でも効
果はあるが、斜めに入ってくる光に対しては、遮光しに
くいので、図１のように完全に覆われたほうがよい。遮
光膜は、対向基板に設けられるのが主流であるが、絶縁
性基板（１０）の上層に設けられてもよい。この上方に
設けられた光源より入射される光は、一旦遮光膜で遮光
されるが、一部が透過したり、また膜の段差により反射
を繰り返してＴＦＴの半導体層に入射されるが、ソース
電極とドレイン電極で覆われているために、この入射光
の全てあるいは一部を遮断できる。従って半導体層に入
射する光が減少するために、この中で発生するオフ電流
は減少する。
【００２６】後者は、第２の実施例で詳述するが、図３
のように、遮光金属材料（Ｃｒ、Ａｌ等）より成るゲー
ト（１１）のサイズを半導体層より大きくして、この非
単結晶シリコン膜（１７）、（１９）が、平面的に完全
に覆われるようにする。覆うとした表現はここでは好ま
しくないが、図３の基板の上下を反転すれば、ゲートは
上と成るので理解できるであろう。
のように、遮光金属材料（Ｃｒ、Ａｌ等）より成るゲー
ト（１１）のサイズを半導体層より大きくして、この非
単結晶シリコン膜（１７）、（１９）が、平面的に完全
に覆われるようにする。覆うとした表現はここでは好ま
しくないが、図３の基板の上下を反転すれば、ゲートは
上と成るので理解できるであろう。
【００２７】このようにすれば、本来上に光源を与える
パネルでも、設計の都合上、下に光源を与えたいときに
対応できる。以下は図示していないが上層には、パシベ
ーション膜が設けられたり（省略してもよい。）して、
例えばポリイミド等から成る配向膜が設けられている。
一方、ガラス基板（１０）と対を成す対向ガラス基板が
設けられ、この対向ガラス基板には、ＴＦＴと対応する
位置に遮光膜が設けられ、対向電極が設けられる。更に
は、前述の配向膜が設けられる。
パネルでも、設計の都合上、下に光源を与えたいときに
対応できる。以下は図示していないが上層には、パシベ
ーション膜が設けられたり（省略してもよい。）して、
例えばポリイミド等から成る配向膜が設けられている。
一方、ガラス基板（１０）と対を成す対向ガラス基板が
設けられ、この対向ガラス基板には、ＴＦＴと対応する
位置に遮光膜が設けられ、対向電極が設けられる。更に
は、前述の配向膜が設けられる。
【００２８】更には、この一対のガラス基板間にスペー
サが設けられ、周辺を封着材で封着し、注入孔より液晶
が注入されて本装置が得られる。次に第２の実施例を述
べる。構成は第１の実施例とほぼ同一であるので、異な
る点のみを説明する。本発明の特徴とする点は、図１の
紙面に対して下方に光源が設けられる場合で、図３およ
び図４のように、遮光金属材料（Ｃｒ、Ａｌ等）より成
るゲート（１１）のサイズを半導体層より大きくして、
この非単結晶シリコン膜（１７）、（１９）が、平面的
に完全に覆われるようにすることである。覆うとした表
現はここでは好ましくないが、図１の基板の上下を反転
すれば、ゲートは上と成るので理解できるであろう。
サが設けられ、周辺を封着材で封着し、注入孔より液晶
が注入されて本装置が得られる。次に第２の実施例を述
べる。構成は第１の実施例とほぼ同一であるので、異な
る点のみを説明する。本発明の特徴とする点は、図１の
紙面に対して下方に光源が設けられる場合で、図３およ
び図４のように、遮光金属材料（Ｃｒ、Ａｌ等）より成
るゲート（１１）のサイズを半導体層より大きくして、
この非単結晶シリコン膜（１７）、（１９）が、平面的
に完全に覆われるようにすることである。覆うとした表
現はここでは好ましくないが、図１の基板の上下を反転
すれば、ゲートは上と成るので理解できるであろう。
【００２９】この場合、ゲート（１１）で完全に覆うこ
とができるので、第１の実施例よりも効果は大きい。ま
た半導体層は、ゲート（１１）にセルフアラインされた
状態でも効果はあるが、斜めに入ってくる光に対して
は、遮光しにくいので、図３のように完全に覆われたほ
うがよい。
とができるので、第１の実施例よりも効果は大きい。ま
た半導体層は、ゲート（１１）にセルフアラインされた
状態でも効果はあるが、斜めに入ってくる光に対して
は、遮光しにくいので、図３のように完全に覆われたほ
うがよい。
【００３０】遮光膜は、対向基板に設けられるのが主流
であるが、絶縁性基板（１０）の上層に設けられてもよ
い。この上方に設けられた光源より入射される光は、一
旦遮光膜で遮光されるが、一部が透過したり、また膜の
段差により反射を繰り返してＴＦＴの半導体層に入射さ
れるが、ゲート（１１）で覆われているために、この入
射光の全てあるいは一部を遮断できる。従って半導体層
に入射する光が減少するために、この中で発生するオフ
電流は減少する。
であるが、絶縁性基板（１０）の上層に設けられてもよ
い。この上方に設けられた光源より入射される光は、一
旦遮光膜で遮光されるが、一部が透過したり、また膜の
段差により反射を繰り返してＴＦＴの半導体層に入射さ
れるが、ゲート（１１）で覆われているために、この入
射光の全てあるいは一部を遮断できる。従って半導体層
に入射する光が減少するために、この中で発生するオフ
電流は減少する。
【００３１】ここでは、ソース電極およびドレイン電極
は、ゲートに対して下方となるので、位置関係およびサ
イズの大小は問題なくなる。以上は、ａ−Ｓｉは逆スタ
ガー型のトランジスタで説明したが、ｐ−Ｓｉでも良
い。ｐ−Ｓｉは、ａ−Ｓｉより１桁程吸収係数が小さい
が、効果があることは実験により分った。
は、ゲートに対して下方となるので、位置関係およびサ
イズの大小は問題なくなる。以上は、ａ−Ｓｉは逆スタ
ガー型のトランジスタで説明したが、ｐ−Ｓｉでも良
い。ｐ−Ｓｉは、ａ−Ｓｉより１桁程吸収係数が小さい
が、効果があることは実験により分った。
【００３２】またａ−Ｓｉやｐ−Ｓｉのスタガー型のト
ランジスタでもよい。この構造は、従来例で述べてある
ので省略をするが、半導体層の上層にソース電極、ドレ
イン電極、ゲートが設けられてあるために、光源は、上
方にしか設けられない。前実施例のように、この３つの
電極が遮光機能を有した金属材料で形成され、完全また
はほぼ完全に覆われていれば、前実施例と同様にオフ電
流の減少を達成できる。
ランジスタでもよい。この構造は、従来例で述べてある
ので省略をするが、半導体層の上層にソース電極、ドレ
イン電極、ゲートが設けられてあるために、光源は、上
方にしか設けられない。前実施例のように、この３つの
電極が遮光機能を有した金属材料で形成され、完全また
はほぼ完全に覆われていれば、前実施例と同様にオフ電
流の減少を達成できる。
【００３３】
【発明の効果】以上の説明から明らかな如く、トランジ
スタを構成する電極より半導体層がはみでない構成にす
ることで、オフ電流を減少でき、ＩON／ＩOFF比が大き
くなり、ゲート電圧のマージンを大きくでき、しかも信
頼性を向上できる。第１に、前記トランジスタのシリコ
ンを主とする半導体層を、実質的にチャンネル領域を除
いて前記トランジスタの電極で遮蔽することで、逆スタ
ガー型のＴＦＴの半導体層は、チャンネル領域以外を全
て覆うことができるので、トランジスタの上方から入射
される光を、この電極により減衰または遮蔽することが
できオフ電流を減少できる。
スタを構成する電極より半導体層がはみでない構成にす
ることで、オフ電流を減少でき、ＩON／ＩOFF比が大き
くなり、ゲート電圧のマージンを大きくでき、しかも信
頼性を向上できる。第１に、前記トランジスタのシリコ
ンを主とする半導体層を、実質的にチャンネル領域を除
いて前記トランジスタの電極で遮蔽することで、逆スタ
ガー型のＴＦＴの半導体層は、チャンネル領域以外を全
て覆うことができるので、トランジスタの上方から入射
される光を、この電極により減衰または遮蔽することが
できオフ電流を減少できる。
【００３４】第２に、前記トランジスタのシリコンを主
とする半導体層を、前記トランジスタのゲート上に形成
し、このサイズをゲートより小さいサイズで形成するこ
とで、逆スタガー型のＴＦＴの半導体層は、ゲートによ
り全てを覆うことができるので、トランジスタの下方か
ら入射される光を、このゲート電極により減衰または遮
蔽することができ、オフ電流を減少できる。
とする半導体層を、前記トランジスタのゲート上に形成
し、このサイズをゲートより小さいサイズで形成するこ
とで、逆スタガー型のＴＦＴの半導体層は、ゲートによ
り全てを覆うことができるので、トランジスタの下方か
ら入射される光を、このゲート電極により減衰または遮
蔽することができ、オフ電流を減少できる。
【００３５】第３に、前記ソース電極およびドレイン電
極を、光を遮蔽する金属材料でなし、前記ＴＦＴのチャ
ンネル領域に対応する第１の非単結晶シリコン膜を除い
て、この第１の非単結晶シリコン膜および前記第２の非
単結晶シリコン膜を覆うと、逆スタガー型のＴＦＴの上
方より浸入してくる光は、ＣｒやＡｌの遮蔽金属で遮蔽
されるため、ソースおよびドレインに対応する第２の非
単結晶シリコン膜の全域にわたりオフ電流を減少でき、
またチャンネル以外の第１の非単結晶シリコン膜の全域
にわたりオフ電流を減少できる。
極を、光を遮蔽する金属材料でなし、前記ＴＦＴのチャ
ンネル領域に対応する第１の非単結晶シリコン膜を除い
て、この第１の非単結晶シリコン膜および前記第２の非
単結晶シリコン膜を覆うと、逆スタガー型のＴＦＴの上
方より浸入してくる光は、ＣｒやＡｌの遮蔽金属で遮蔽
されるため、ソースおよびドレインに対応する第２の非
単結晶シリコン膜の全域にわたりオフ電流を減少でき、
またチャンネル以外の第１の非単結晶シリコン膜の全域
にわたりオフ電流を減少できる。
【００３６】第４に、前記ゲートを、光を遮蔽する金属
材料で成し、前記第１の非単結晶シリコン膜および前記
第２の非単結晶シリコン膜を、このゲート上にこのゲー
トよりもサイズが小さい状態で形成すると、逆スタガー
型のＴＦＴの下方より浸入してくる光は、ＣｒやＡｌの
遮蔽金属で遮蔽されるため、第１および第２の非単結晶
シリコン膜の全域にわたりオフ電流を減少できる。
材料で成し、前記第１の非単結晶シリコン膜および前記
第２の非単結晶シリコン膜を、このゲート上にこのゲー
トよりもサイズが小さい状態で形成すると、逆スタガー
型のＴＦＴの下方より浸入してくる光は、ＣｒやＡｌの
遮蔽金属で遮蔽されるため、第１および第２の非単結晶
シリコン膜の全域にわたりオフ電流を減少できる。
【００３７】第５に、前記トランジスタのシリコンを主
とする半導体層を、前記トランジスタの光遮蔽金属より
成る電極で遮蔽することで、スタガー型のＴＦＴの上方
から浸入してくる光は、ソース、ドレインおよびゲート
電極で遮蔽されるため、全域にわたりオフ電流を減少で
きる。
とする半導体層を、前記トランジスタの光遮蔽金属より
成る電極で遮蔽することで、スタガー型のＴＦＴの上方
から浸入してくる光は、ソース、ドレインおよびゲート
電極で遮蔽されるため、全域にわたりオフ電流を減少で
きる。
【図面の簡単な説明】
【図１】本発明の液晶表示装置の平面図である。
【図２】図１のＡ−Ａ線における断面図である。
【図３】他の実施例の液晶表示装置のトランジスタを示
す平面図である。
す平面図である。
【図４】図３のＢ−Ｂ線における断面図である。
【図５】従来の液晶表示装置の平面図である。
【符号の説明】 （１０） 透明な絶縁性基板 （１１） ゲート （１６） 表示電極 （１７） 第１の非単結晶シリコン膜 （１９） 第２の非単結晶シリコン膜 （２０） ソース電極 （２１） ドレイン電極
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−14473（ＪＰ，Ａ) 特開 平４−349430（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G02F 1/136 500 H01L 29/78 616
Claims (2)
- 【請求項１】 透明な絶縁性基板上に形成された複数の
ゲートと、このゲートと一体でなるゲートラインと、前
記絶縁性基板の全面を実質的に覆うゲート絶縁膜と、前
記ゲートを一構成とするＴＦＴの活性領域に設けられた
ノンドープの第１の非単結晶シリコン膜と、このＴＦＴ
のソースおよびドレインに対応する前記非単結晶シリコ
ン膜上に形成された高濃度にドープされた第２の非単結
晶シリコン膜と、前記ＴＦＴの近傍に設けられた表示電
極と、前記ソースに対応する第２の非単結晶シリコン膜
と前記表示電極を電気的に接続するソース電極と、前記
ドレインに対応する第２の非単結晶シリコン膜と電気的
に接続し、前記ゲートラインと交差する方向に延在され
たドレインラインと電気的に接続されたドレイン電極と
を備えた液晶表示装置において、 前記ソース電極およびドレイン電極は、光を遮蔽する金
属材料でなり、平面的に各々接続される前記第２の非単
結晶シリコン膜を内に含む領域に形成され、かつ、全周
縁が平面的に前記第２の非単結晶シリコン膜領域に非接
触にされていることを特徴とした液晶表示装置。 - 【請求項２】 前記ソース電極およびドレイン電極は、
前記第２の非単結晶シリコン膜に対して光源が存在する
側に設けられ、前記第２の非単結晶シリコン膜を完全に
覆うことを特徴とする請求項１記載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6221192A JP2786968B2 (ja) | 1992-03-18 | 1992-03-18 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6221192A JP2786968B2 (ja) | 1992-03-18 | 1992-03-18 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05265038A JPH05265038A (ja) | 1993-10-15 |
| JP2786968B2 true JP2786968B2 (ja) | 1998-08-13 |
Family
ID=13193584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6221192A Expired - Lifetime JP2786968B2 (ja) | 1992-03-18 | 1992-03-18 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2786968B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4507540B2 (ja) * | 2003-09-12 | 2010-07-21 | カシオ計算機株式会社 | 薄膜トランジスタ |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6014473A (ja) * | 1983-07-05 | 1985-01-25 | Asahi Glass Co Ltd | 薄膜トランジスタの電極構造 |
| JPS613118A (ja) * | 1984-06-16 | 1986-01-09 | Canon Inc | トランジスタ基板 |
| JPH03233431A (ja) * | 1990-02-09 | 1991-10-17 | Hitachi Ltd | 液晶ディスプレイパネル |
| JP3157186B2 (ja) * | 1991-05-28 | 2001-04-16 | 株式会社東芝 | アクティブマトリクス型液晶表示装置 |
-
1992
- 1992-03-18 JP JP6221192A patent/JP2786968B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05265038A (ja) | 1993-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100773872B1 (ko) | 액정 표시 장치 | |
| KR0156766B1 (ko) | 박막트랜지스터 및 그를 이용한 표시장치 | |
| JP2760462B2 (ja) | アクティブマトリクス基板 | |
| US6724443B1 (en) | Active matrix type display device | |
| KR101182311B1 (ko) | 액정 표시 패널 및 그 제조방법 | |
| US5742365A (en) | Liquid crystal display device and method for manufacturing the same in which a light shielding layer is over the gate electrode or a gate electrode is in a trench | |
| KR100249710B1 (ko) | 액정표시장치 | |
| JP3425851B2 (ja) | 液晶表示装置用薄膜トランジスタ | |
| JP3543131B2 (ja) | アクティブマトリックスパネル及びその製造方法 | |
| JP3771456B2 (ja) | 液晶表示装置及び薄膜トランジスタの製造方法 | |
| JP2786968B2 (ja) | 液晶表示装置 | |
| JPH0618921A (ja) | マトリックス型表示装置 | |
| JPH0553146A (ja) | 液晶表示装置 | |
| JPH06160900A (ja) | 液晶表示装置 | |
| JP2672524B2 (ja) | 薄膜トランジスタ | |
| JPH1090702A (ja) | 液晶表示装置 | |
| JP4585071B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP3059783B2 (ja) | 液晶表示装置 | |
| JPH06130416A (ja) | 液晶表示装置 | |
| JPH0933944A (ja) | 液晶表示装置 | |
| JP2001332742A (ja) | 薄膜トランジスタ基板 | |
| JPH05273539A (ja) | 液晶表示装置 | |
| JP2006178235A (ja) | 薄膜トランジスタアレイ基板及び液晶表示装置 | |
| JP3439444B2 (ja) | 液晶表示装置 | |
| JPH05341323A (ja) | 液晶表示装置 |