JPH05273539A - 液晶表示装置 - Google Patents

液晶表示装置

Info

Publication number
JPH05273539A
JPH05273539A JP6726392A JP6726392A JPH05273539A JP H05273539 A JPH05273539 A JP H05273539A JP 6726392 A JP6726392 A JP 6726392A JP 6726392 A JP6726392 A JP 6726392A JP H05273539 A JPH05273539 A JP H05273539A
Authority
JP
Japan
Prior art keywords
light
liquid crystal
substrate
shielding film
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6726392A
Other languages
English (en)
Inventor
Ryuji Nishikawa
龍司 西川
Yoritake Baba
順丈 馬場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP6726392A priority Critical patent/JPH05273539A/ja
Publication of JPH05273539A publication Critical patent/JPH05273539A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【目的】 遮光膜で遮光できない光を抑制し、半導体層
に発生するオフ電流を減少させることを目的とする。 【構成】 遮光膜(35)をOD値で4〜5となるよう
に厚く形成し、または/および第1の非単結晶シリコン
膜(17)および第2の非単結晶シリコン膜(19)
を、チャンネル領域に対応する領域を除いて、遮光機能
を有する金属材料で成るソース電極(20)およびドレ
イン電極(21)で完全に覆う。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、液晶表示装置に関し、
特に光源を必要とし、しかもこの光源による信頼性の低
下を防止した液晶表示装置に関するものである。
【0002】
【従来の技術】一般に、液晶表示装置は、カラーTVを
中心に開発が活発に進められている。これらの中には、
例えば特開平3−114028号公報に示された構成
(図7)がある。これは、透明な絶縁性基板(50)上
に、例えばゲート(51)と補助容量電極(52)が設
けられ、ゲート絶縁膜(53)を介してITOより成る
表示電極(54)が設けられている。更に全面には、第
2のゲート絶縁膜(55)が設けられ、TFTが形成さ
れる第2のゲート絶縁膜(55)上には、順次a−Si
層(56)、SiNxより成る半導体保護膜(57)お
よびN+a−Si層(58)が積層されている。一方、
ソース領域に対応するN+a−Si層(58)から前記
表示電極(54)表面が露出しているコンタクト孔まで
を延在しているソース電極(59)と、ドレイン領域に
対応するN+a−Si層(58)表面から延在されるド
レイン電極(60)およびドレインラインがある。
【0003】更には、図1のように、全面にパシベーシ
ョン膜や配向膜が設けられて、素子基板を構成してい
る。ここで図1は、液晶パネルの概略図であり、絶縁性
基板としてガラス基板(50)を使用し、この上に形成
されている2種類の4角形は、小さいものが素子(TF
T)、大きいものが表示電極(53)を示している。一
方、前述の素子基板と対向する位置には対向基板が設け
られ、例えば、カラーフィルターを介して遮光膜が設け
られ、更に対向電極が設けられ、更に配向膜が設けられ
ている。
【0004】以上、素子基板と対向基板は図1と同じで
あるので、詳細は後述する実施例を参照のこと。そして
この素子基板と対向基板は一定の間隙でシールを用いて
貼り合わされてあり、中に液晶が注入されている。以上
の構成は、逆スタガー型でゲート絶縁膜が2層形成され
ているが、1層で形成されてもよし、スタガー型で、や
はり1層または2層でも良い。
【0005】また半導体材料としては、前述のa−Si
の他にポリシリコン(p−Si)でも良い。このp−S
iを材料とするときは、スタガー型が主流であり、図示
は省略したが、透明な絶縁性基板上に第1のp−Siが
形成され、全面に熱酸化等でゲート絶縁膜が形成され
る。この上に低抵抗の第2のp−Siで成るゲート電極
が形成され、この基板全面に酸化膜が形成されている。
このトランジスタの近傍にはITO等より成る表示電極
が形成され、ソース電極は、酸化膜のコンタクト孔を介
して第1のp−Siと電気的に接続され、またドレイン
電極も酸化膜のコンタクト孔を介して第1のp−Siと
電気的に接続されている。
【0006】
【発明が解決しようとする課題】以上の構成において、
図7のTFTにノンドープのa−Siと高濃度にドープ
されたa−Siが、一点鎖線で示されている。例えば、
透過型のように、紙面に対して上方より光が入射される
時は、対向基板やTFTの上方に設けた遮光膜で、TF
Tへの光入射を防止していた。つまり遮光膜を設けない
と、a−Siは、光吸収係数が大きいため、光がa−S
iに到達してオフ電流が増加してしまうからである。
【0007】従来は、遮光膜は、CrやAl等の金属材
料で形成されているため、ほとんどは反射され、この遮
光膜で完全に遮蔽されていると考えられていた。例え
ば、Crを使用する場合、1000Åから1500Å程
度で十分であると認識されていた。しかし、プロジェク
ター等の光源は、非常に強い光を使用しているため、こ
のパネルの遮光膜でも若干の光が透過し、TFTに入射
し、オフ電流が発生させる問題があった。
【0008】またp−Siも、a−Siより1桁程吸収
係数が小さいが、強い光源によりオフ電流が発生する問
題があった。
【0009】
【課題を解決するための手段】本発明は前述の課題に鑑
みて成され、まず第1に、遮光膜が対向基板のみに形成
される構成において、この液晶表示装置は、対向基板側
から光が入射され、前記遮光膜のOD値を約4〜5以上
とすることで解決するものである。第2に、遮光膜が対
向基板と素子基板の両方に形成される構成において、こ
の液晶表示装置は、対向基板側から光が入射され、前記
2つの遮光膜のOD値の和を約4〜5以上とすることで
解決するものである。
【0010】第3に、素子基板に遮光膜を形成する構成
において、この液晶表示装置は、素子基板側から光が入
射され、前記遮光膜のOD値を約4〜5以上とすること
で解決するものである。
【0011】
【作用】図7の構成において何が問題となるのが実験、
研究したところ、図7の紙面に対して上方の遮光膜から
透過する極少ない光が、ソース及びドレイン電極よりは
みでた半導体層(特にノンドープのa−SiとN+型に
ドープされたa−Siの界面)に浸入し、オフ電流が発
生することが分かった。
【0012】また図7の紙面に対して、TFTの下層に
遮光膜が設けられた時、この遮光膜から透過する極少な
い光が、ゲート電極よりはみでた半導体層に光が入射
し、オフ電流が発生することが分かった。従ってトラン
ジスタを構成する電極(ソース電極、ドレイン電極また
は/およびゲート電極)より半導体層がはみでない構成
にすることで解決されることが分かった。
【0013】前述した問題を解決するために、前者はソ
ースおよびドレイン電極で、または後者はゲート電極で
完全にa−Siを覆うようにした。しかしオフ電流を計
測した結果、減少はしているものの、十分ではなかっ
た。そのため、更に実験を続けたところ、遮光膜に問題
があると判った。図4は、例えばTFTを使用した液晶
表示装置の等価回路図である。単純に、TFTをR、C
lc(液晶容量)+CSC(補助容量)をCとし、CRの時
定数として、Ioff(オフ電流)を見積ってみると、
【0014】
【数1】
【0015】ここで、tは充電時間、液晶へ印加するV
Rの電圧は、6V程度であり、最大10Vと設定すれば
十分である。また表示電極のサイズは30μm2程度で
あるので、C≧0.1pFが妥当なところである。保持
時間は、1/60=16.7msecで、90%以上の
保持率とすると、(1)、(2)式より
【0016】
【数2】
【0017】となる。以上、非常にマージンを取ってい
るので、Ioff≒10pA以下とすれば、特に保持で問
題にならない。図5は、オフ電流とOD値(遮光膜の光
吸収係数とその膜厚の積、−log(透過率)))の相
関を調べたものであり、通常のバックライトの光源約1
4lχ、プロジェクターの光源約105〜106lχを
考慮し、3種類の光源で調査し、TFTにはVD=12
V、VG=−4.5Vを印加した。従って図5のよう
に、オフ電流を10pA以下とするには、バックライト
では、OD値はおよそ2.5以上必要とし、プロジェク
ターでは、OD値はおよそ4から5を必要とする。図6
(CrのOD値と膜厚の関係)から判るように、バック
ライトでは、従来の膜厚で十分であるが、プロジェクタ
ーでは、2000〜2500Å以上必要となる。
【0018】従って、第1に対向基板に、遮光膜が設ら
れ、対向基板側から入射される光源を使用する時は、前
記素子から発生するオフ電流の値を10pA以下とする
ために、前記遮光膜の吸収係数と膜厚の積の値を約4〜
5以上とすることでオフ電流を抑制できる。第2に、対
向基板と素子基板に遮光膜が設られ、対向基板側から入
射される光源を使用する時は、前記素子から発生するオ
フ電流の値を10pA以下とするために、前記遮光膜の
吸収係数と前記2つの遮光膜の総膜厚の積の値を約4〜
5以上とすることでオフ電流を抑制できる。
【0019】第3に、素子基板に遮光膜が設られ、素子
基板側から入射される光源を使用する時は、前記オフ電
流の値を10pA以下とするために、前記遮光膜の吸収
係数と膜厚の積の値を約4〜5以上とすることでオフ電
流を抑制できる。
【0020】
【実施例】図1は、対向基板(33)に遮光膜(35)
を設けたものであり、図2は、対向基板(33)と素子
基板(10)に遮光膜を設けたものである。更に図3
は、素子基板(10)に遮光膜を設けたものである。一
方、図1および図2は、上に光源が設けられる場合であ
り、図3は、下に光源が設けられる場合である。
【0021】以下に本発明の第1の実施例として、図1
と図8を参照しながら説明する。まず、透明な絶縁性基
板(10)上に形成されたゲート(11)、およびこの
ゲート(11)と一体で形成された複数本のゲートライ
ン(12)と、このゲートライン(12)と離間して形
成された補助容量電極(13)、およびこの補助容量電
極(13)と一体で形成された補助容量ライン(14)
と、実質的に前記絶縁性基板(10)の全面に形成され
たゲート絶縁膜(15)がある。
【0022】透明な絶縁性基板(10)は、例えばガラ
スより成る。このガラス基板(10)上には、図1の一
点鎖線で示されるように、ゲート(11)と一体のゲー
トライン(12)が左右に延在されて形成されており、
ゲート(11)は、ゲートライン(12)から下方へ突
出している。また補助容量電極(13)およびこの電極
(13)と一体で成る補助容量ライン(14)も一点鎖
線の様にゲートライン(12)と平行に延在されてい
る。またこの両電極(12)、(14)は、例えばCr
やAlの光を遮蔽する材料より成っており、他材料とし
てTa,Ta−Mo,Cr−Cu等でも良い。一般にゲ
ートラインと補助容量ラインは、同一工程で形成される
ので、ゲートライン(12)と補助容量ライン(14)
は、例えば約1500ÅのCrより形成される。またゲ
ート(11)、ゲートライン(12)、補助容量電極
(13)および補助容量ライン(14)を覆う第1のゲ
ート絶縁膜(15)は、プラズマCVD法で形成された
約3000ÅのSiNx膜である。ここでは、SiNx
膜の代りにSiO2膜を使用しても良いし、この2つの
膜を2層にしても良い。またSiNx膜やSiO2膜を
単独で使う場合、成膜工程を2工程に分け、2層構造と
しても良い。特に2層構造の時は、上層を後述の表示電
極上へ延在させている。
【0023】次に、ITOより成る表示電極(16)が
設けられ、ゲート(11)を一構成とするTFTの活性
領域に、順次積層されたノンドープの第1の非単結晶シ
リコン層(17)、半導体保護膜(18)、およびN+
型にドープされた第2の非単結晶シリコン層(19)
と、このソース領域に対応する第2の非単結晶シリコン
層(19)および表示電極(16)と電気的に接続する
ソース電極(20)と、前記ドレイン領域に対応する第
2の非単結晶シリコン層(19)と電気的に接続したド
レイン電極(21)と一体で延在されたドレインライン
(22)がある。
【0024】TFTに対応する第1のゲート絶縁膜(1
5)上には、ノンドープのアモルファス・シリコン活性
層(a−Si層)(17)およびN+型のアモルファス
・シリコンコンタクト層(N+a−Si層)(19)が
積層され、チャンネルに対応するa−Si層(17)と
+a−Si層(19)との間には、SiNxより成る
半導体保護膜(18)が設けられている。ドレイン電極
(21)は、ドレインラインと一体で、ソース電極(2
0)は、表示電極(16)とコンタクトし、両者とも同
一材料で形成されている。ここでは例えば、MO ,Al
が積層されている。また表示電極(16)の上にゲート
絶縁膜が延在されている場合は、コンタクトホールが形
成され、これを介して接続されている。
【0025】以下は図示していないが上層には、パシベ
ーション膜が設けられたり(省略してもよい。)して、
例えばポリイミド等から成る配向膜が設けられて、素子
基板が完成する。この素子基板の概略を説明したものが
図1であり、下のガラス基板(10)の上に設けられて
いる2つの4角形が、素子(TFT)(30)と表示電
極(16)を示し、この上にはパシベーション膜(3
1)および配向膜(32)が被覆されている。
【0026】一方、ガラス基板(10)と対を成す対向
ガラス基板(33)が設けられ、この対向ガラス基板上
には、表示電極(16)と対応する位置に、カラー表示
の時は、まずカラーフィルター(34)が設けられ、表
示領域を除いた領域に遮光膜(35)が例えばCrやA
lで設けられている。更に絶縁層を介すかまたは介さず
に、対向電極(36)と配向膜(37)が積層されてい
る。
【0027】更には、この一対のガラス基板(10)、
(33)間にスペーサが設けられ、周辺を封着材で封着
し、注入孔より液晶が注入されて本装置が得られる。ま
ず第1の特徴は、遮光膜(35)の厚さにある。遮光膜
は、従来1000Å程度設けるだけで、十分に光を遮る
ことができると考えられていた。しかしプロジェクター
等の高輝度(例えば10万lχから100万lχ)で
は、一部が透過するため、まずどの程度のオフ電流であ
れば許されるかを計算した。
【0028】図4は、例えばTFTを使用した液晶表示
装置の等価回路図である。単純に、TFTをR、C
lc(液晶容量)+CSC(補助容量)をC、RおよびCに
発生する電圧をVRおよびVC、VRとVCの合計電圧をV
0とし、CRの時定数として、Io ff(オフ電流)を見積
ってみると、
【0029】
【数3】
【0030】ここで、tは充電時間、液晶へ印加するV
Rの電圧は、6V程度であり、最大10Vと設定すれば
十分である。また表示電極のサイズは30μm2程度で
あるので、C≧0.1pFが妥当なところである。保持
時間は、1/60=16.7msecで、90%以上の
保持率とすると、(1)、(2)式より
【0031】
【数4】
【0032】となります。以上、非常にマージンを取っ
ているので、Ioff≒10pA以下とすれば、特に保持
で問題にならない。図5は、オフ電流とOD値(遮光膜
の光吸収係数とその膜厚の積)の相関を調べたものであ
り、通常のバックライトの光源104lχ、プロジェク
ターの光源105〜106lχを考慮し、3種類の光源で
調査し、TFTにはVD=12V、VG=−4.5Vを印
加した。従って図5のように、オフ電流を10pA以下
とすれば、バックライトでは、OD値はおよそ2.5以
上必要とし、プロジェクターでは、OD値はおよそ4か
ら5以上となる。図6(CrのOD値と膜厚の関係)か
ら判るように、バックライトでは、従来の膜厚で十分で
あるが、プロジェクターでは、2000〜2500Å以
上必要となる。当然Alでは、光の吸収係数が異なるた
め膜厚も異なってくる。
【0033】この遮光膜を設けることで、遮光膜を介し
てTFTに入射される光はほとんど無くすことができ
る。しかし遮光膜の開口部を介して入る光は、膜の段差
部への入射や反射および複屈折等により、どうしても半
導体層へ入射されてしまう。これを防止するために、次
の第2の特徴がある。つまり図8の如く、第1の非単結
晶シリコン膜であるノンドープのa−Si(17)と第
2の非単結晶シリコン膜であるN+型にドープされたa
−Si(19)の界面を完全に覆うようにソース電極
(20)とドレイン電極(21)を設けることにある。
従ってAlやMoの光遮蔽機能を有する電極が、前記半
導体層へ入射する光を遮断するため、遮光膜で透過した
光を更に遮蔽でき、更には遮光膜の開口部を介し、色々
な経路を経て入射する光も遮蔽できるので、結局半導体
層へ入射する光を大幅に減少させることができる。
【0034】次に第2の実施例を述べる。構成は第1の
実施例とほぼ同一であるので、異なる点のみを説明す
る。図2は、前実施例と同様に、光源は上に設けられ
る。ただし遮光膜(35)は、素子基板(10)と対向
基板(33)の両方に設けられる。本実施例では、遮光
膜がTFT(30)を覆うので、短絡を防止するため
に、絶縁層(31)を介して遮光膜が設けられ、この上
に配向膜(32)が設けられている。
【0035】本実施例では、2つの遮光膜が、前実施例
と同様に非表示領域に設けられているので、この総合膜
厚を、前記OD値4〜5以上と成るように設定してい
る。また図8の如く、ソース電極およびドレイン電極は
半導体層を完全に覆うように設けられている。ここで
は、第1の実施例より、TFTに近い所で遮光膜が設け
られているので、遮光膜の開口部を介して半導体層へ入
る光は、全実施例よりもより効果的に遮断できる。
【0036】更に第3の実施例を述べる。図3より明ら
かなように、紙面に対して下方に光源が設けられる場合
で、ハッチングで示した遮光膜(35)は、TFT(3
0)の下に設けられている。またこの遮光膜の上には、
ゲート(11)が設けられている。この遮光金属材料
(Cr、Al等)より成るゲート(11)は、サイズを
半導体層より大きくして、この非単結晶シリコン膜(1
7)、(19)を平面的に完全に覆うように設けてい
る。覆うとした表現は、ここでは好ましくないが、図3
の基板の上下を反転すれば、ゲートは上と成るので理解
できるであろう。また遮光膜(35)とTFT(30)
のショートを考えて、絶縁層が設けられている。この場
合、ゲート(11)で完全に半導体層を覆うことができ
るので、OD値が4〜5と成るように厚く設ければ、遮
光膜を省略できるが、画素の分離や十分な遮光を達成す
るためには、遮光膜とゲートで遮光したほうが良い。
【0037】また半導体層は、ゲート(11)にセルフ
アラインされた状態でも効果はあるが、斜めに入ってく
る光に対しては、遮光しにくいので、完全に覆われたほ
うがよい。またここでは、ソース電極およびドレイン電
極は、ゲートに対して下方となるので、位置関係および
サイズの大小は問題なくなる。
【0038】以上は、a−Siは逆スタガー型のトラン
ジスタで説明したが、p−Siでも良い。p−Siは、
a−Siより1桁程吸収係数が小さいが、効果があるこ
とは実験により判明している。またa−Siやp−Si
のスタガー型のトランジスタでもよい。この構造は、従
来例で述べてあるので省略をするが、半導体層の上層に
ソース電極、ドレイン電極、ゲートが設けられてあるた
めに、光源は、上方にしか設けられない。前実施例のよ
うに、この3つの電極が遮光機能を有した金属材料で形
成され、完全またはほぼ完全に覆われて、また遮光膜の
厚さをOD値にして4〜5以上になるように設ければ、
前実施例と同様にオフ電流の減少を達成できる。
【0039】
【発明の効果】以上の説明から明らかなように、OD値
で4〜5以上に成るように遮光膜を設け、または/およ
びトランジスタを構成する電極より半導体層がはみでな
い構成にすることで、オフ電流を減少でき、この結果、
ON/IOFF比が大きくなり、ゲート電圧のマージンを
大きくすることができる。従って液晶表示装置の信頼性
を向上することができる。
【0040】第1に、OD値が4〜5に成るように遮光
膜を対向基板に設けることで、遮光膜を介してTFTに
入射される光を減少でき、オフ電流を抑制できる。しか
もソース電極およびドレイン電極を、ノンドープの非単
結晶シリコン膜とドープされた非単結晶シリコン膜の界
面を覆うように設けることで、更にオフ電流を抑制でき
る。
【0041】第2に、前述の構成で、遮光膜を更に素子
基板に設け、対向基板の遮光膜との総膜厚が、OD値で
4〜5と成るように設けることで、前述同様にオフ電流
を抑制できる。更には遮光膜が、素子基板に設けられる
ために、遮光膜の開口部を介して乱反射、屈折等を繰り
返して半導体層に入ってくる光を、前実施例より効率的
に遮蔽できる。
【0042】第3に、遮光膜を素子の形成される層の下
層に設けることで、素子基板側から光が入射される液晶
表示装置においてるオフ電流を防止できる。またゲート
電極のサイズよりも半導体層を小さく設け、ゲート電極
で完全に覆われるように設けることで、遮光膜で遮蔽で
きないTFTの下方より浸入してくる光は、CrやAl
の遮蔽金属であるゲートで遮蔽されるため、第1および
第2の非単結晶シリコン膜の全域にわたりオフ電流を減
少できる。
【図面の簡単な説明】
【図1】本発明の液晶表示装置の断面図である。
【図2】他の実施例を示す液晶表示装置の断面図であ
る。
【図3】他の実施例を示す液晶表示装置の断面図であ
る。
【図4】液晶表示装置内の1セルの等価回路図である。
【図5】オフ電流とOD値の関係を示す図である。
【図6】OD値と膜厚の関係を示す図である。
【図7】従来の液晶表示装置の平面図である。
【図8】本発明の液晶表示装置の平面図である。
【符号の説明】
(10) 透明な絶縁性基板 (11) ゲート (16) 表示電極 (17) 第1の非単結晶シリコン膜 (19) 第2の非単結晶シリコン膜 (20) ソース電極 (21) ドレイン電極 (30) 素子 (32) 配向膜 (33) 対向基板 (34) カラーフィルター (35) 遮光膜 (36) 対向電極 (37) 配向膜

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 透明な第1の絶縁性基板上に形成された
    複数のトランジスタと、このトランジスタと電気的に接
    続された表示電極と、前記第1の絶縁性基板上に形成さ
    れた配向膜とを備えた素子基板と、 この第1の絶縁性基板と対向して配置された第2の絶縁
    性基板上に形成された遮光膜、対向電極および配向膜と
    を少なくとも有する対向基板と、 前記素子基板と前記対向基板との間に設けられた液晶と
    を有する液晶表示装置において、 前記液晶表示装置は、対向基板側から光が入射され、前
    記遮光膜のOD値を約4〜5以上とすることを特徴とし
    た液晶表示装置。
  2. 【請求項2】 透明な第1の絶縁性基板上に形成された
    複数のトランジスタと、このトランジスタと電気的に接
    続された表示電極と、前記第1の絶縁性基板上に形成さ
    れた第1の遮光膜および配向膜とを備えた素子基板と、 この第1の絶縁性基板と対向して配置された第2の絶縁
    性基板上に形成された第2の遮光膜、対向電極および配
    向膜とを少なくとも有する対向基板と、 前記素子基板と前記対向基板との間に設けられた液晶と
    を有する液晶表示装置において、 前記液晶表示装置は、対向基板側から光が入射され、前
    記第1および第2の遮光膜のOD値の和を約4〜5以上
    とすることを特徴とした液晶表示装置。
  3. 【請求項3】 透明な第1の絶縁性基板上に形成された
    遮光膜、この遮光膜で覆われた複数のトランジスタと、
    このトランジスタと電気的に接続された表示電極と、前
    記第1の絶縁性基板上に形成された配向膜とを備えた素
    子基板と、 この第1の絶縁性基板と対向して配置された第2の絶縁
    性基板上に形成された対向電極および配向膜とを少なく
    とも有する対向基板と、 前記素子基板と前記対向基板との間に設けられた液晶と
    を有する液晶表示装置において、 前記液晶表示装置は、素子基板側から光が入射され、前
    記遮光膜のOD値を約4〜5以上とすることを特徴とし
    た液晶表示装置。
JP6726392A 1992-03-25 1992-03-25 液晶表示装置 Pending JPH05273539A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6726392A JPH05273539A (ja) 1992-03-25 1992-03-25 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6726392A JPH05273539A (ja) 1992-03-25 1992-03-25 液晶表示装置

Publications (1)

Publication Number Publication Date
JPH05273539A true JPH05273539A (ja) 1993-10-22

Family

ID=13339901

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6726392A Pending JPH05273539A (ja) 1992-03-25 1992-03-25 液晶表示装置

Country Status (1)

Country Link
JP (1) JPH05273539A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5907008A (en) * 1996-03-18 1999-05-25 Kabushiki Kaisha Toshiba Black coloring composition, high heat resistance light-shielding component, array substrate, liquid crystal and method of manufacturing array substrate
US7084846B2 (en) 2000-03-29 2006-08-01 Sharp Kabushiki Kaisha Liquid crystal display device
JP2012138550A (ja) * 2010-12-28 2012-07-19 Dainippon Printing Co Ltd 薄膜トランジスタ及び薄膜トランジスタの製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0312636A (ja) * 1989-06-09 1991-01-21 Sharp Corp 液晶表示装置
JPH03125123A (ja) * 1989-10-09 1991-05-28 Sharp Corp アクティブマトリクス表示装置及びその製造方法
JPH03148634A (ja) * 1989-11-02 1991-06-25 Sharp Corp アクティブマトリクス表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0312636A (ja) * 1989-06-09 1991-01-21 Sharp Corp 液晶表示装置
JPH03125123A (ja) * 1989-10-09 1991-05-28 Sharp Corp アクティブマトリクス表示装置及びその製造方法
JPH03148634A (ja) * 1989-11-02 1991-06-25 Sharp Corp アクティブマトリクス表示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5907008A (en) * 1996-03-18 1999-05-25 Kabushiki Kaisha Toshiba Black coloring composition, high heat resistance light-shielding component, array substrate, liquid crystal and method of manufacturing array substrate
US7084846B2 (en) 2000-03-29 2006-08-01 Sharp Kabushiki Kaisha Liquid crystal display device
JP2012138550A (ja) * 2010-12-28 2012-07-19 Dainippon Printing Co Ltd 薄膜トランジスタ及び薄膜トランジスタの製造方法

Similar Documents

Publication Publication Date Title
JP3141860B2 (ja) 液晶表示装置の製造方法
US6278504B1 (en) Thin film transistor for liquid crystal display device having a semiconductor layer's width smaller than a width of the gate, drain and source electrodes
US5563432A (en) Thin-film transistor and display device using the same
US10978529B2 (en) Active matrix substrate and method for manufacturing the same
JPH1041519A (ja) 液晶表示装置の製造方法及びその製造方法による液晶表示装置
KR101272488B1 (ko) 박막트랜지스터 기판, 이의 제조방법 및 이를 가지는 액정표시 패널과 이 액정 표시 패널의 제조방법
US5742365A (en) Liquid crystal display device and method for manufacturing the same in which a light shielding layer is over the gate electrode or a gate electrode is in a trench
JP3279939B2 (ja) 液晶ディスプレイ装置
JP2760462B2 (ja) アクティブマトリクス基板
JPH06308533A (ja) 液晶表示装置
JP3423380B2 (ja) 液晶表示装置
JP2002258324A (ja) 液晶表示装置
US7167218B1 (en) Liquid crystal display and method of manufacture
JP2000284723A (ja) 表示装置
JPH05273539A (ja) 液晶表示装置
JPH0618921A (ja) マトリックス型表示装置
JPH0553146A (ja) 液晶表示装置
US20210124220A1 (en) Active matrix substrate, liquid crystal display device with touch sensor using active matrix substrate, and method for manufacturing active matrix substrate
JP2897828B2 (ja) 薄膜トランジスタアレイ基板及びその製造方法
JPH06160900A (ja) 液晶表示装置
JP3059783B2 (ja) 液晶表示装置
JP2000267594A (ja) 表示装置
JP2786968B2 (ja) 液晶表示装置
JPH06130416A (ja) 液晶表示装置
JPH09274202A (ja) 薄膜トランジスタアレイ基板