JP2003315817A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JP2003315817A JP2003315817A JP2002122147A JP2002122147A JP2003315817A JP 2003315817 A JP2003315817 A JP 2003315817A JP 2002122147 A JP2002122147 A JP 2002122147A JP 2002122147 A JP2002122147 A JP 2002122147A JP 2003315817 A JP2003315817 A JP 2003315817A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- display
- display device
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000002093 peripheral effect Effects 0.000 claims abstract description 33
- 239000003990 capacitor Substances 0.000 claims description 15
- 239000010409 thin film Substances 0.000 claims description 13
- 239000010410 layer Substances 0.000 description 76
- 239000004973 liquid crystal related substance Substances 0.000 description 13
- 239000000758 substrate Substances 0.000 description 9
- 239000011159 matrix material Substances 0.000 description 8
- 239000010408 film Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 102100036738 Guanine nucleotide-binding protein subunit alpha-11 Human genes 0.000 description 2
- 101100283445 Homo sapiens GNA11 gene Proteins 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 102100027992 Casein kinase II subunit beta Human genes 0.000 description 1
- 101000858625 Homo sapiens Casein kinase II subunit beta Proteins 0.000 description 1
- 101001094026 Synechocystis sp. (strain PCC 6803 / Kazusa) Phasin PhaP Proteins 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【課題】多層化により表示装置の周辺駆動回路のパター
ンレイアウトの自由度を向上する。 【解決手段】周辺駆動回路を表示画素で用いられている
層、例えば画素電極２４や遮光層３３と同一の層を用い
て多層層構造で形成する点である。例えば、上記の各種
バスライン１２０〜１２４を画素電極２４と同一層で形
成すると共に、周辺駆動回路については画素電極２４よ
りも下層の層、例えばゲート電極６０、データライン２
２、ＴＦＴの能動層１４、遮光層３３等の層を用いて構
成したことである。これにより、各種バスライン１２０
〜１２４は表示領域１００の周辺に自由に配線すること
ができるようになり、設計の自由度が向上する。
ンレイアウトの自由度を向上する。 【解決手段】周辺駆動回路を表示画素で用いられている
層、例えば画素電極２４や遮光層３３と同一の層を用い
て多層層構造で形成する点である。例えば、上記の各種
バスライン１２０〜１２４を画素電極２４と同一層で形
成すると共に、周辺駆動回路については画素電極２４よ
りも下層の層、例えばゲート電極６０、データライン２
２、ＴＦＴの能動層１４、遮光層３３等の層を用いて構
成したことである。これにより、各種バスライン１２０
〜１２４は表示領域１００の周辺に自由に配線すること
ができるようになり、設計の自由度が向上する。
Description
【０００１】
【発明の属する技術分野】本発明は表示装置に関し、特
に周辺駆動回路のレイアウトの自由度を高め表示装置の
縮小化を図る技術に関する。
に周辺駆動回路のレイアウトの自由度を高め表示装置の
縮小化を図る技術に関する。
【０００２】
【従来の技術】一般的な反射型のアクティブマトリクス
型液晶表示装置（以下、略して反射型ＬＣＤ）等のフラ
ットパネルディスプレイは、薄型化、小型化、軽量化が
可能で低消費電力であり、ＬＣＤ等は、既に、様々な機
器の表示部として、携帯情報機器をはじめ、多くの機器
に採用されている。ＬＣＤ等において、各画素に、スイ
ッチ素子として薄膜トランジスタ等を設けたものは、ア
クティブマトリクス型と称され、このパネルは、表示画
素毎の表示内容の維持が確実であるため、高精細な表示
や高い表示品質を実現するための表示装置として用いら
れている。
型液晶表示装置（以下、略して反射型ＬＣＤ）等のフラ
ットパネルディスプレイは、薄型化、小型化、軽量化が
可能で低消費電力であり、ＬＣＤ等は、既に、様々な機
器の表示部として、携帯情報機器をはじめ、多くの機器
に採用されている。ＬＣＤ等において、各画素に、スイ
ッチ素子として薄膜トランジスタ等を設けたものは、ア
クティブマトリクス型と称され、このパネルは、表示画
素毎の表示内容の維持が確実であるため、高精細な表示
や高い表示品質を実現するための表示装置として用いら
れている。
【０００３】図５は、アクティブマトリクス型ＬＣＤの
表示画素についての等価回路を示している。各表示画素
は、ゲートラインとデータラインに接続された薄膜トラ
ンジスタ１１（ＴＦＴ）を備え、ゲートラインに出力さ
れる選択信号によってＴＦＴがオンすると、データライ
ンからこのＴＦＴを介して表示内容に応じたデータが液
晶容量１２（Ｃｌｃ）に供給される。
表示画素についての等価回路を示している。各表示画素
は、ゲートラインとデータラインに接続された薄膜トラ
ンジスタ１１（ＴＦＴ）を備え、ゲートラインに出力さ
れる選択信号によってＴＦＴがオンすると、データライ
ンからこのＴＦＴを介して表示内容に応じたデータが液
晶容量１２（Ｃｌｃ）に供給される。
【０００４】ここで、ＴＦＴが選択されてデータが書き
込まれてから次にＴＦＴが再び選択されるまでの期間、
書き込まれた表示データを確実に保持することが必要で
あるため、ＴＦＴに対して液晶容量Ｃｌｃと並列に補助
容量１３（Ｃｓｃ）が接続されている。
込まれてから次にＴＦＴが再び選択されるまでの期間、
書き込まれた表示データを確実に保持することが必要で
あるため、ＴＦＴに対して液晶容量Ｃｌｃと並列に補助
容量１３（Ｃｓｃ）が接続されている。
【０００５】図６はＬＣＤパネル３００の全体の構成を
示す平面図である。ＬＣＤパネル３００の中央には表示
領域１００が配置されている。この表示領域１００には
上述した表示画素がマトリクス状に配置されている。そ
して、表示領域１００の周辺には、Ｈスキャナー１０
１、ＨＳＷ回路１０２、ＰＳＷ回路１０３、Ｖスキャナ
ー１０４等の周辺駆動回路及び入力端子群１０５が配置
されている。Ｈスキャナー（水平駆動回路）１０１は水
平走査信号を発生する回路である。ＨＳＷ回路１０２
は、この水平走査信号に基づいてビデオ信号をデータラ
インに供給するためのスイッチ回路である。ＰＳＷ回路
１０３は全てのデータラインに接続され、同時にオン、
オフするスイッチ回路であり、同時オンの場合には後述
するプリチャージデータ・バスライン１１２からプリチ
ャージデータ（プリチャージ信号）を全てのデータライ
ンに供給する。また、Ｖスキャナー（垂直駆動回路）は
一水平期間毎にハイになる垂直走査信号を、上述の選択
信号としてゲートラインに出力する回路である。
示す平面図である。ＬＣＤパネル３００の中央には表示
領域１００が配置されている。この表示領域１００には
上述した表示画素がマトリクス状に配置されている。そ
して、表示領域１００の周辺には、Ｈスキャナー１０
１、ＨＳＷ回路１０２、ＰＳＷ回路１０３、Ｖスキャナ
ー１０４等の周辺駆動回路及び入力端子群１０５が配置
されている。Ｈスキャナー（水平駆動回路）１０１は水
平走査信号を発生する回路である。ＨＳＷ回路１０２
は、この水平走査信号に基づいてビデオ信号をデータラ
インに供給するためのスイッチ回路である。ＰＳＷ回路
１０３は全てのデータラインに接続され、同時にオン、
オフするスイッチ回路であり、同時オンの場合には後述
するプリチャージデータ・バスライン１１２からプリチ
ャージデータ（プリチャージ信号）を全てのデータライ
ンに供給する。また、Ｖスキャナー（垂直駆動回路）は
一水平期間毎にハイになる垂直走査信号を、上述の選択
信号としてゲートラインに出力する回路である。
【０００６】入力端子群１０５からは、ＨＶＤＤ（Ｈス
キャナー用電源電圧）、ＶＳＳ（接地電圧）、プリチャ
ージデータ、ＶＶＤＤ（Ｖスキャナー用電源電圧）、Ｖ
ＣＯＭ（共通電圧）等が入力され、これらに対応するＨ
ＶＤＤバスライン１１０、ＶＳＳバスライン１１１、プ
リチャージデータ・バスライン１１２、ＶＶＤＤバスラ
イン１１３、ＣＯＭバスライン１１４がＬＣＤパネル３
００の周辺に配線されている。これらの各種バスライン
１１０〜１１４は周辺駆動回路に必要なデータや電源を
供給している。
キャナー用電源電圧）、ＶＳＳ（接地電圧）、プリチャ
ージデータ、ＶＶＤＤ（Ｖスキャナー用電源電圧）、Ｖ
ＣＯＭ（共通電圧）等が入力され、これらに対応するＨ
ＶＤＤバスライン１１０、ＶＳＳバスライン１１１、プ
リチャージデータ・バスライン１１２、ＶＶＤＤバスラ
イン１１３、ＣＯＭバスライン１１４がＬＣＤパネル３
００の周辺に配線されている。これらの各種バスライン
１１０〜１１４は周辺駆動回路に必要なデータや電源を
供給している。
【０００７】
【発明が解決しようとする課題】しかしながら、周辺駆
動回路は、ＴＦＴのポリシリコン層やアルミニウム配線
層と同一層の配線層で形成されていたためパターンレイ
アウト上の制約があった。特に、各種バスライン１１０
〜１１４は時定数を小さくする必要から、ＬＣＤパネル
が大きくなれば配線幅をより広く確保する必要があった
ので、ＬＣＤパネル３００の額縁面積が大きくなってし
まうという問題点を有していた。
動回路は、ＴＦＴのポリシリコン層やアルミニウム配線
層と同一層の配線層で形成されていたためパターンレイ
アウト上の制約があった。特に、各種バスライン１１０
〜１１４は時定数を小さくする必要から、ＬＣＤパネル
が大きくなれば配線幅をより広く確保する必要があった
ので、ＬＣＤパネル３００の額縁面積が大きくなってし
まうという問題点を有していた。
【０００８】そこで本発明は、周辺駆動回路のパターン
レイアウト上の制約を無くし、ＬＣＤパネル３００の縮
小化を図ることを目的としている。
レイアウト上の制約を無くし、ＬＣＤパネル３００の縮
小化を図ることを目的としている。
【０００９】
【課題を解決するための手段】本発明は、複数の表示画
素から成る表示領域と、前記表示領域の周辺に配置され
前記各表示画素に駆動信号を供給する周辺駆動回路と、
を有し、さらに前記各表示画素毎に、薄膜トランジスタ
と、この薄膜トランジスタを介して画素電圧が印加され
る画素電極と、前記薄膜トランジスタの下層に絶縁層を
介して設けられた遮光層とを有する表示装置において、
前記周辺駆動回路を前記遮光層と同一の層を含む多層構
造で形成することを特徴とするものである。
素から成る表示領域と、前記表示領域の周辺に配置され
前記各表示画素に駆動信号を供給する周辺駆動回路と、
を有し、さらに前記各表示画素毎に、薄膜トランジスタ
と、この薄膜トランジスタを介して画素電圧が印加され
る画素電極と、前記薄膜トランジスタの下層に絶縁層を
介して設けられた遮光層とを有する表示装置において、
前記周辺駆動回路を前記遮光層と同一の層を含む多層構
造で形成することを特徴とするものである。
【００１０】かかる構成によれば、表示画素の最下層に
設けられる遮光層（例えばＣｒ層）を周辺駆動回路にも
利用し、配線の多層化を実現しているので、周辺駆動回
路のパターンレイアウトの自由度を向上することができ
る。
設けられる遮光層（例えばＣｒ層）を周辺駆動回路にも
利用し、配線の多層化を実現しているので、周辺駆動回
路のパターンレイアウトの自由度を向上することができ
る。
【００１１】
【発明の実施の形態】次に本発明の実施形態について図
面を参照しながら詳細に説明する。なお、表示装置とし
ては、以下液晶表示装置を例に説明する。図１は、本発
明の実施の形態に係るアクティブマトリクス型液晶表示
装置の表示画素の断面構造を示している。
面を参照しながら詳細に説明する。なお、表示装置とし
ては、以下液晶表示装置を例に説明する。図１は、本発
明の実施の形態に係るアクティブマトリクス型液晶表示
装置の表示画素の断面構造を示している。
【００１２】この液晶表示装置は、ガラスなどの透明絶
縁材料が用いられた第１基板１０と第２基板５００との
間に液晶２００が挟んで貼り合わされて構成されてい
る。
縁材料が用いられた第１基板１０と第２基板５００との
間に液晶２００が挟んで貼り合わされて構成されてい
る。
【００１３】各表示画素の等価回路は上述の図３と同様
であり、第１基板１０上には図１に示すように画素電極
２４が配置され、各画素電極２４に対応してトップゲー
ト型ＴＦＴが設けられている。
であり、第１基板１０上には図１に示すように画素電極
２４が配置され、各画素電極２４に対応してトップゲー
ト型ＴＦＴが設けられている。
【００１４】ＴＦＴの能動層１４（例えば、ポリシリコ
ン層）に設けられたチャネル領域１４ｃ上にはゲート絶
縁層６６が形成され、ゲート絶縁層６６上にはゲート電
極６０（例えば、モリブデン層）が形成されている。ゲ
ート電極６０は層間絶縁膜６８で覆われている。また、
能動層１４のドレイン１４ｄはゲート絶縁層６６及び層
間絶縁膜６８に形成されたコンタクトホールＣＮ１を介
して列方向に延びるデータライン２２に接続されてい
る。
ン層）に設けられたチャネル領域１４ｃ上にはゲート絶
縁層６６が形成され、ゲート絶縁層６６上にはゲート電
極６０（例えば、モリブデン層）が形成されている。ゲ
ート電極６０は層間絶縁膜６８で覆われている。また、
能動層１４のドレイン１４ｄはゲート絶縁層６６及び層
間絶縁膜６８に形成されたコンタクトホールＣＮ１を介
して列方向に延びるデータライン２２に接続されてい
る。
【００１５】そして、能動層１４のソース１４ｓはゲー
ト絶縁層６６及び層間絶縁膜６８に形成されたコンタク
トホールを介して電極２３に接続されている。電極２３
は厚い平坦化絶縁膜７２（膜厚は１．２μｍ程度）に設
けられたコンタクトホールＣＮ２を介して上層の画素電
極２４（例えば、アルミニウム層から成る反射電極）に
接続されている。
ト絶縁層６６及び層間絶縁膜６８に形成されたコンタク
トホールを介して電極２３に接続されている。電極２３
は厚い平坦化絶縁膜７２（膜厚は１．２μｍ程度）に設
けられたコンタクトホールＣＮ２を介して上層の画素電
極２４（例えば、アルミニウム層から成る反射電極）に
接続されている。
【００１６】また、能動層１４のソース１４ｓは延在さ
れ補助容量Ｃｓｃが接続されている。能動層１４のソー
ス１４ｓはｎ型不純物が高濃度にドープされ、容量電極
として用いることができる。補助容量Ｃｓｃは、２つの
補助容量Ｃ１，Ｃ２が能動層１４のソース１４ｓに並列
に接続されることにより構成されている。
れ補助容量Ｃｓｃが接続されている。能動層１４のソー
ス１４ｓはｎ型不純物が高濃度にドープされ、容量電極
として用いることができる。補助容量Ｃｓｃは、２つの
補助容量Ｃ１，Ｃ２が能動層１４のソース１４ｓに並列
に接続されることにより構成されている。
【００１７】補助容量Ｃ１はゲート絶縁層６６を挟ん
で、能動層１４のソース１４ｓと上層の電極３１とで形
成される。電極３１はゲート電極６０と同一層である。
また、補助容量Ｃ２は、ゲート絶縁層６６の下層の絶縁
層１２を挟んで、能動層１４のソース１４ｓと下層の電
極３２とで形成される。電極３２は、第１基板１０側か
らの光の入射を遮るための遮光層３３（例えば、クロム
層から成る）と同一層で形成されている。
で、能動層１４のソース１４ｓと上層の電極３１とで形
成される。電極３１はゲート電極６０と同一層である。
また、補助容量Ｃ２は、ゲート絶縁層６６の下層の絶縁
層１２を挟んで、能動層１４のソース１４ｓと下層の電
極３２とで形成される。電極３２は、第１基板１０側か
らの光の入射を遮るための遮光層３３（例えば、クロム
層から成る）と同一層で形成されている。
【００１８】そして、上層の電極３１及び下層の電極３
２は一定電圧に固定されているものとする。そのために
は、例えば、不図示のコンタクトホールを介して上層の
電極３１及び下層の電極３２とを配線で接続し、その配
線に一定電圧を供給するようにすればよい。
２は一定電圧に固定されているものとする。そのために
は、例えば、不図示のコンタクトホールを介して上層の
電極３１及び下層の電極３２とを配線で接続し、その配
線に一定電圧を供給するようにすればよい。
【００１９】このように補助容量Ｃｓｃは能動層１４の
ソース１４ｓに並列接続された２つの補助容量Ｃ１，Ｃ
２から構成されているので、１つの補助容量を接続する
場合に比べて単位面積当たりの補助容量値が大きくな
る。ゲート絶縁層６６と絶縁層１２の厚さが同じ（例え
ば、０．１μｍ）とすれば、単位面積当たりの補助容量
値は通常の２倍になる。これにより、補助容量の面積を
小さくできるので、表示画素の開口率を向上することが
できる。
ソース１４ｓに並列接続された２つの補助容量Ｃ１，Ｃ
２から構成されているので、１つの補助容量を接続する
場合に比べて単位面積当たりの補助容量値が大きくな
る。ゲート絶縁層６６と絶縁層１２の厚さが同じ（例え
ば、０．１μｍ）とすれば、単位面積当たりの補助容量
値は通常の２倍になる。これにより、補助容量の面積を
小さくできるので、表示画素の開口率を向上することが
できる。
【００２０】また、第１基板１０と対向配置される第２
基板５００には共通電圧ＶＣＯＭが印加される共通電極
５６や、カラーフィルタ５４等が配置されている。そし
て、各画素電極２４と液晶２００を挟んで対向する共通
電極５６との間に印加される電圧によって液晶２００が
配向することで液晶表示がなされる。
基板５００には共通電圧ＶＣＯＭが印加される共通電極
５６や、カラーフィルタ５４等が配置されている。そし
て、各画素電極２４と液晶２００を挟んで対向する共通
電極５６との間に印加される電圧によって液晶２００が
配向することで液晶表示がなされる。
【００２１】図２は本発明の実施の形態に係るＬＣＤパ
ネル３００の全体構成を示す図である。ＬＣＤパネル３
００の中央には表示領域１００が配置されている。この
表示領域１００には、図１を用いて説明した表示画素が
マトリクス状に配置されている。そして、表示領域１０
０の周辺には、Ｈスキャナー１０１、ＨＳＷ回路１０
２、ＰＳＷ回路１０３、Ｖスキャナー１０４等の周辺駆
動回路及び入力端子群１０５が配置されている。
ネル３００の全体構成を示す図である。ＬＣＤパネル３
００の中央には表示領域１００が配置されている。この
表示領域１００には、図１を用いて説明した表示画素が
マトリクス状に配置されている。そして、表示領域１０
０の周辺には、Ｈスキャナー１０１、ＨＳＷ回路１０
２、ＰＳＷ回路１０３、Ｖスキャナー１０４等の周辺駆
動回路及び入力端子群１０５が配置されている。
【００２２】入力端子群１０５からは、ＨＶＤＤ（Ｈス
キャナー用電源電圧）、ＶＳＳ（接地電圧）、プリチャ
ージデータ、ＶＶＤＤ（Ｖスキャナー用電源電圧）、Ｖ
ＣＯＭ（共通電圧）等が入力され、これらに対応するＨ
ＶＤＤバスライン１２０、ＶＳＳバスライン１２１、プ
リチャージデータ・バスライン１２２、ＶＶＤＤバスラ
イン１２３、ＣＯＭバスライン１２４がＬＣＤパネル３
００の周辺に配線されている。これらの各種バスライン
１２０〜１２４は周辺駆動回路に必要なデータや電源を
供給している。
キャナー用電源電圧）、ＶＳＳ（接地電圧）、プリチャ
ージデータ、ＶＶＤＤ（Ｖスキャナー用電源電圧）、Ｖ
ＣＯＭ（共通電圧）等が入力され、これらに対応するＨ
ＶＤＤバスライン１２０、ＶＳＳバスライン１２１、プ
リチャージデータ・バスライン１２２、ＶＶＤＤバスラ
イン１２３、ＣＯＭバスライン１２４がＬＣＤパネル３
００の周辺に配線されている。これらの各種バスライン
１２０〜１２４は周辺駆動回路に必要なデータや電源を
供給している。
【００２３】本発明の特徴は、上記の周辺駆動回路を表
示画素で用いられている層、例えば画素電極２４や遮光
層３３と同一の層を用いて多層構造で形成する点であ
る。例えば、上記の各種バスライン１２０〜１２４を画
素電極２４と同一層で形成すると共に、周辺駆動回路に
ついては画素電極２４よりも下層の層、例えばゲート電
極６０（モリブデン層）、データライン２２（アルミニ
ウム層）、ＴＦＴの能動層１４に加えて、遮光層３３
（クロム層）をも用いて構成したことである。これによ
り、周辺駆動回路を更に多層構造とすることができ、Ｌ
ＣＤパネルの額縁面積を小さくできる。また、各種バス
ライン１２０〜１２４を表示領域１００の周辺に自由に
配線することができるようになり、設計の自由度が向上
する。
示画素で用いられている層、例えば画素電極２４や遮光
層３３と同一の層を用いて多層構造で形成する点であ
る。例えば、上記の各種バスライン１２０〜１２４を画
素電極２４と同一層で形成すると共に、周辺駆動回路に
ついては画素電極２４よりも下層の層、例えばゲート電
極６０（モリブデン層）、データライン２２（アルミニ
ウム層）、ＴＦＴの能動層１４に加えて、遮光層３３
（クロム層）をも用いて構成したことである。これによ
り、周辺駆動回路を更に多層構造とすることができ、Ｌ
ＣＤパネルの額縁面積を小さくできる。また、各種バス
ライン１２０〜１２４を表示領域１００の周辺に自由に
配線することができるようになり、設計の自由度が向上
する。
【００２４】そして、例えばＨＶＤＤバスライン１２０
をＨスキャナー１０１上に重畳して配線し、ＶＳＳバス
ライン１２１をＨＳＷ回路１０２及びＶスキャナー１０
４上に重畳して配線し、プリチャージデータ・バスライ
ン１２２をＰＳＷ回路１０３上に重畳して配線し、ＶＶ
ＤＤバスライン１２３をＶスキャナー１０４上に重畳し
て配線する等が可能になる。これにより、ＬＣＤパネル
３００の周辺領域の面積（額縁面積）を縮小し、ＬＣＤ
パネル３００全体としても表示領域１００を最大限に確
保しながら小型化することが可能になる。
をＨスキャナー１０１上に重畳して配線し、ＶＳＳバス
ライン１２１をＨＳＷ回路１０２及びＶスキャナー１０
４上に重畳して配線し、プリチャージデータ・バスライ
ン１２２をＰＳＷ回路１０３上に重畳して配線し、ＶＶ
ＤＤバスライン１２３をＶスキャナー１０４上に重畳し
て配線する等が可能になる。これにより、ＬＣＤパネル
３００の周辺領域の面積（額縁面積）を縮小し、ＬＣＤ
パネル３００全体としても表示領域１００を最大限に確
保しながら小型化することが可能になる。
【００２５】また、周辺駆動回路の中には容量を回路素
子として含むものがあるが、そのような容量について、
上述した表示画素の補助容量Ｃｓｃと同様の構造を用い
ることにより、周辺駆動回路の面積を縮小することがで
きる。そのような周辺駆動回路の一例として対極ＡＣ駆
動用の負電源発生回路について図３を参照しながら説明
する。
子として含むものがあるが、そのような容量について、
上述した表示画素の補助容量Ｃｓｃと同様の構造を用い
ることにより、周辺駆動回路の面積を縮小することがで
きる。そのような周辺駆動回路の一例として対極ＡＣ駆
動用の負電源発生回路について図３を参照しながら説明
する。
【００２６】一般に対極ＡＣ駆動ではでは対極電圧（上
記の共通電極５６に加わる電圧）を交流駆動させること
で、映像信号の振幅を小さくし、駆動電圧を下げること
が可能になり、低消費電力化を実現している。ここで、
対極信号をハイ（High）側からロウ(Low)側にシフトし
た最、保持された画素電位は、グランドレベルを下回る
ためリークが生じてしまう。そこで、これを防止するた
めに、ゲートラインの保持電圧として負電源回路が必要
となる。
記の共通電極５６に加わる電圧）を交流駆動させること
で、映像信号の振幅を小さくし、駆動電圧を下げること
が可能になり、低消費電力化を実現している。ここで、
対極信号をハイ（High）側からロウ(Low)側にシフトし
た最、保持された画素電位は、グランドレベルを下回る
ためリークが生じてしまう。そこで、これを防止するた
めに、ゲートラインの保持電圧として負電源回路が必要
となる。
【００２７】負電源回路は図３に示すように、互いに逆
相の入力クロックＣＫＢ，ＣＫＢ２に基づいて負電圧Ｖ
ＢＢを発生する回路であり、一対の容量２１１，２１２
を含むチャージポンプ回路２１０から構成されている。
図において、トランジスタ（ＴＦＴ）Ａ及びトランジス
タ（ＴＦＴ）ＢはＮチャネル型、トランジスタ（ＴＦ
Ｔ）Ｃ及びトランジスタ（ＴＦＴ）ＤはＰチャネル型で
あるとする。かかる構成によれば、容量２１１，２１２
の入力ノードａ，ｂには逆相のクロックが入力され、以
下の動作により、負電圧ＶＢＢが発生される。 ノードａに＋８Ｖ、ノードｄに０Ｖが入力されると、
ノードｂは＋８Ｖ、ノードｃは０Ｖとなり、トランジス
タＢ，Ｃがオン状態となり、ノードｂは０Ｖ、ノードｅ
は０Ｖとなる。 次に、ノードａに０Ｖ、ノードｄに＋８Ｖが入力され
ると、ノードｂは−８Ｖ、ノードｃは＋８Ｖとなる。す
ると、トランジスタＡ，Ｄがオン状態となり、ノードｂ
にたまっている負電荷が出力端子のノードｅに流れ、ノ
ードｅとノードｂは若干負の電圧となる。電荷が流れる
ことにより、ノードｃは、ほぼ０Ｖとなる。 次に、ノードａに＋８Ｖ、ノードｄに０Ｖが入力され
ると、ノードｂは＋８Ｖ、ノードｃは−８Ｖになる。す
ると、トランジスタＢ，Ｃがオン状態となり、ノードｃ
にたまっている負電荷がノードｅに流れ、ノードｅとノ
ードｃは負の電圧となる。電荷が流れることにより、ノ
ードｂは、ほぼ０Ｖとなる。 上記の、の動作を繰り返すことにより、ノードｅ
に負電荷が徐々にたまっていき、理論的には−８Ｖの負
電圧となる。
相の入力クロックＣＫＢ，ＣＫＢ２に基づいて負電圧Ｖ
ＢＢを発生する回路であり、一対の容量２１１，２１２
を含むチャージポンプ回路２１０から構成されている。
図において、トランジスタ（ＴＦＴ）Ａ及びトランジス
タ（ＴＦＴ）ＢはＮチャネル型、トランジスタ（ＴＦ
Ｔ）Ｃ及びトランジスタ（ＴＦＴ）ＤはＰチャネル型で
あるとする。かかる構成によれば、容量２１１，２１２
の入力ノードａ，ｂには逆相のクロックが入力され、以
下の動作により、負電圧ＶＢＢが発生される。 ノードａに＋８Ｖ、ノードｄに０Ｖが入力されると、
ノードｂは＋８Ｖ、ノードｃは０Ｖとなり、トランジス
タＢ，Ｃがオン状態となり、ノードｂは０Ｖ、ノードｅ
は０Ｖとなる。 次に、ノードａに０Ｖ、ノードｄに＋８Ｖが入力され
ると、ノードｂは−８Ｖ、ノードｃは＋８Ｖとなる。す
ると、トランジスタＡ，Ｄがオン状態となり、ノードｂ
にたまっている負電荷が出力端子のノードｅに流れ、ノ
ードｅとノードｂは若干負の電圧となる。電荷が流れる
ことにより、ノードｃは、ほぼ０Ｖとなる。 次に、ノードａに＋８Ｖ、ノードｄに０Ｖが入力され
ると、ノードｂは＋８Ｖ、ノードｃは−８Ｖになる。す
ると、トランジスタＢ，Ｃがオン状態となり、ノードｃ
にたまっている負電荷がノードｅに流れ、ノードｅとノ
ードｃは負の電圧となる。電荷が流れることにより、ノ
ードｂは、ほぼ０Ｖとなる。 上記の、の動作を繰り返すことにより、ノードｅ
に負電荷が徐々にたまっていき、理論的には−８Ｖの負
電圧となる。
【００２８】ここで、上記の動作を実現するためには、
容量２１１，２１２は３０ｐＦ程度の大きな容量値が必
要となる。そこで、図４に示すように、表示画素におけ
る補助容量Ｃｓｃと同様の構造で上記容量２１１，２１
２を形成するようにした。
容量２１１，２１２は３０ｐＦ程度の大きな容量値が必
要となる。そこで、図４に示すように、表示画素におけ
る補助容量Ｃｓｃと同様の構造で上記容量２１１，２１
２を形成するようにした。
【００２９】すなわち、容量２１１，２１２は、補助容
量Ｃｓｃは、２つの容量Ｃ３，Ｃ４が並列に構成されて
いる。容量Ｃ３はゲート絶縁層６６を挟んで、電極２１
３（能動層１４のソース１４ｓと同一層のｎ＋層）と上
層の電極２１４（電極３１と同一層）とで形成される。
また、容量Ｃ２は、ゲート絶縁層６６の下層の絶縁層１
２を挟んで、電極２１３と下層の電極２１５（遮光層３
３と同一層）で形成されている。
量Ｃｓｃは、２つの容量Ｃ３，Ｃ４が並列に構成されて
いる。容量Ｃ３はゲート絶縁層６６を挟んで、電極２１
３（能動層１４のソース１４ｓと同一層のｎ＋層）と上
層の電極２１４（電極３１と同一層）とで形成される。
また、容量Ｃ２は、ゲート絶縁層６６の下層の絶縁層１
２を挟んで、電極２１３と下層の電極２１５（遮光層３
３と同一層）で形成されている。
【００３０】そして、上層の電極２１４及び下層の電極
２１５は一定電圧に固定されているものとする。そのた
めには、例えば、不図示のコンタクトホールを介して上
層の電極２１４及び下層の電極２１５とを配線で接続
し、その配線に一定電圧を供給するようにすればよい。
このような多層の容量構造によれば単位面積当たりの容
量が増加するので、その分パターン面積を縮小すること
ができる。
２１５は一定電圧に固定されているものとする。そのた
めには、例えば、不図示のコンタクトホールを介して上
層の電極２１４及び下層の電極２１５とを配線で接続
し、その配線に一定電圧を供給するようにすればよい。
このような多層の容量構造によれば単位面積当たりの容
量が増加するので、その分パターン面積を縮小すること
ができる。
【００３１】このように、本実施形態によれば、表示画
素内で補助容量Ｃｓｃを構成するにあたり、電極３１だ
けでなく、遮光層３３と同一層の電極３２をも容量電極
として用い、さらに遮光層３３と同一の層を周辺駆動回
路にも用いることで、周辺駆動回路をより微細化するこ
とができる。
素内で補助容量Ｃｓｃを構成するにあたり、電極３１だ
けでなく、遮光層３３と同一層の電極３２をも容量電極
として用い、さらに遮光層３３と同一の層を周辺駆動回
路にも用いることで、周辺駆動回路をより微細化するこ
とができる。
【００３２】特に、遮光層３３は、信号を供給する層で
はないので、絶縁層１２が薄く形成されている。このた
め、遮光層３３と同一の層と活性層１４との間に絶縁層
を介して容量を形成することで大きな容量値を有する容
量を形成することができる。その意味で、遮光層３３
は、活性層１４と共に容量を形成するのに適している。
はないので、絶縁層１２が薄く形成されている。このた
め、遮光層３３と同一の層と活性層１４との間に絶縁層
を介して容量を形成することで大きな容量値を有する容
量を形成することができる。その意味で、遮光層３３
は、活性層１４と共に容量を形成するのに適している。
【００３３】
【発明の効果】本発明によれば、表示画素の最下層に設
けられる遮光層（例えばＣｒ層）を周辺駆動回路にも利
用し、配線の多層化を実現しているので、周辺駆動回路
のパターンレイアウトの自由度を向上することができ
る。
けられる遮光層（例えばＣｒ層）を周辺駆動回路にも利
用し、配線の多層化を実現しているので、周辺駆動回路
のパターンレイアウトの自由度を向上することができ
る。
【００３４】特に、周辺駆動回路の容量について、遮光
層を容量電極に用いることで容量の面積を小さくするこ
とができ、その分周辺駆動回路の面積を縮小することが
できる。
層を容量電極に用いることで容量の面積を小さくするこ
とができ、その分周辺駆動回路の面積を縮小することが
できる。
【図１】本発明の実施の形態に係るアクティブマトリク
ス型液晶表示装置の表示画素の平面構造を示す図であ
る。
ス型液晶表示装置の表示画素の平面構造を示す図であ
る。
【図２】本発明の実施の形態に係るＬＣＤパネルの平面
図である。
図である。
【図３】本発明の実施の形態に係る負電源発生回路の回
路図である。
路図である。
【図４】本発明の実施の形態に係る負電源発生回路の容
量の断面図である。
量の断面図である。
【図５】アクティブマトリクス型ＬＣＤの表示画素につ
いての等価回路図である。
いての等価回路図である。
【図６】従来例に係るＬＣＤパネルの平面図である。
１０ 第１基板
１１ 薄膜トランジスタ（ＴＦＴ）
１２ 液晶容量（Ｃｌｃ）
１３ 補助容量（Ｃｓｃ）
１４ 能動層
１４ｃ チャネル領域
１４ｄ ドレイン領域
１４ｓ ソース領域
２０ ゲートライン
２２ データライン
２４ 画素電極
５４ カラーフィルタ
５６ 共通電極
６６ ゲート絶縁層
６８ 層間絶縁膜
７０ ドレイン電極
７２ 平坦化絶縁層
１０１ Ｈスキャナー
１０２ ＨＳＷ回路
１０３ ＰＳＷ回路
１０４ Ｖスキャナー
１０５ 入力端子群
１２０ ＨＶＤＤバスライン１２０
１２１ ＶＳＳバスライン１２１
１２２ プリチャージデータ・バスライン
１２３ ＶＶＤＤバスライン
１２４ ＣＯＭバスライン
２００ 液晶
２１０ チャージポンプ回路
２１１ 容量
２１２ 容量
５００ 第２基板
フロントページの続き
Ｆターム(参考） 2H091 FA34Y GA02 GA11 GA13
LA11
2H092 GA11 GA59 JA25 JA34 JA37
JA41 JA46 JB01 JB22 JB31
JB51 JB61 KA04 NA25
5F110 AA30 BB02 CC02 DD02 EE04
GG02 GG13 NN44 NN46 NN73
QQ08
Claims (4)
- 【請求項１】 複数の表示画素から成る表示領域と、前
記表示領域の周辺に配置され前記各表示画素に駆動信号
を供給する周辺駆動回路と、を有し、さらに前記各表示
画素毎に、薄膜トランジスタと、この薄膜トランジスタ
を介して画素電圧が印加される画素電極と、前記薄膜ト
ランジスタの下層に絶縁層を介して設けられた遮光層
と、を有する表示装置において、 前記周辺駆動回路を前記遮光層と同一の層を含む多層構
造で形成することを特徴とする表示装置。 - 【請求項２】 前記薄膜トランジスタのソース層の上層
に絶縁層を介して対向配置された補助容量用の第１の電
極と、前記ソース層の下層に絶縁層を介して対向配置さ
れた前記遮光層と同一の層から成る補助容量用の第２の
電極と、を各表示画素毎に設けると共に、前記周辺駆動
回路を前記補助容量用の第１の電極及び第２の電極と同
一の層を含む多層構造で形成することを特徴とする請求
項１記載の表示装置。 - 【請求項３】 複数の表示画素から成る表示領域と、前
記表示領域の周辺に配置され前記各表示画素に駆動信号
を供給する周辺駆動回路と、を有し、さらに前記各表示
画素毎に、薄膜トランジスタと、この薄膜トランジスタ
を介して画素電圧が印加される画素電極と、を有する表
示装置において、 前記薄膜トランジスタのソース層の上層に絶縁層を介し
て対向配置された補助容量用の第１の電極と、前記ソー
ス層の下層に絶縁層を介して対向配置された補助容量用
の第２の電極と、を各表示画素毎に設けると共に、前記
周辺駆動回路を前記補助容量用の第１の電極及び第２の
電極と同一の層を含む多層構造で形成することを特徴と
する表示装置。 - 【請求項４】 前記周辺駆動回路で利用される容量を、
前記補助容量用の第１の電極及び第２の電極を用いて形
成することを特徴とする請求項２または請求項３記載の
表示装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002122147A JP4073239B2 (ja) | 2002-04-24 | 2002-04-24 | 表示装置 |
| TW091137825A TW594157B (en) | 2002-04-24 | 2002-12-30 | Display device |
| US10/390,885 US7038642B2 (en) | 2002-04-24 | 2003-03-19 | Display device |
| CNB031221688A CN1215357C (zh) | 2002-04-24 | 2003-04-22 | 显示装置 |
| KR10-2003-0025723A KR100516091B1 (ko) | 2002-04-24 | 2003-04-23 | 표시 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002122147A JP4073239B2 (ja) | 2002-04-24 | 2002-04-24 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003315817A true JP2003315817A (ja) | 2003-11-06 |
| JP4073239B2 JP4073239B2 (ja) | 2008-04-09 |
Family
ID=29243617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002122147A Expired - Lifetime JP4073239B2 (ja) | 2002-04-24 | 2002-04-24 | 表示装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7038642B2 (ja) |
| JP (1) | JP4073239B2 (ja) |
| KR (1) | KR100516091B1 (ja) |
| CN (1) | CN1215357C (ja) |
| TW (1) | TW594157B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018018082A (ja) * | 2016-07-29 | 2018-02-01 | エルジー ディスプレイ カンパニー リミテッド | 狭ベゼル平板表示装置 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100700650B1 (ko) * | 2005-01-05 | 2007-03-27 | 삼성에스디아이 주식회사 | 유기 전계 발광 장치 및 그 제조 방법 |
| KR101171187B1 (ko) * | 2005-11-07 | 2012-08-06 | 삼성전자주식회사 | 박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는액정 표시 장치 |
| JP4622917B2 (ja) * | 2006-03-30 | 2011-02-02 | エプソンイメージングデバイス株式会社 | 液晶パネル用アレイ基板および液晶パネル |
| JP4179393B2 (ja) * | 2006-09-14 | 2008-11-12 | エプソンイメージングデバイス株式会社 | 表示装置及びその製造方法 |
| CN102981335A (zh) | 2012-11-15 | 2013-03-20 | 京东方科技集团股份有限公司 | 像素单元结构、阵列基板和显示装置 |
| CN103904086B (zh) * | 2012-12-24 | 2017-10-27 | 上海天马微电子有限公司 | 一种薄膜晶体管阵列基板 |
| CN104064688B (zh) * | 2014-07-11 | 2016-09-21 | 深圳市华星光电技术有限公司 | 具有存储电容的tft基板的制作方法及该tft基板 |
| JP2016157073A (ja) * | 2015-02-26 | 2016-09-01 | 株式会社ジャパンディスプレイ | 表示装置 |
| KR102584959B1 (ko) * | 2016-08-31 | 2023-10-06 | 엘지디스플레이 주식회사 | 표시장치 |
| CN110416278B (zh) * | 2019-08-06 | 2022-09-27 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW418338B (en) * | 1997-03-03 | 2001-01-11 | Toshiba Corp | Display apparatus with monolithic integrated driving circuit |
| JP3856901B2 (ja) * | 1997-04-15 | 2006-12-13 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US6590229B1 (en) * | 1999-01-21 | 2003-07-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and process for production thereof |
-
2002
- 2002-04-24 JP JP2002122147A patent/JP4073239B2/ja not_active Expired - Lifetime
- 2002-12-30 TW TW091137825A patent/TW594157B/zh not_active IP Right Cessation
-
2003
- 2003-03-19 US US10/390,885 patent/US7038642B2/en not_active Expired - Lifetime
- 2003-04-22 CN CNB031221688A patent/CN1215357C/zh not_active Expired - Lifetime
- 2003-04-23 KR KR10-2003-0025723A patent/KR100516091B1/ko active IP Right Grant
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018018082A (ja) * | 2016-07-29 | 2018-02-01 | エルジー ディスプレイ カンパニー リミテッド | 狭ベゼル平板表示装置 |
| US10274796B2 (en) | 2016-07-29 | 2019-04-30 | Lg Display Co., Ltd. | Display having narrow bezel |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100516091B1 (ko) | 2005-09-23 |
| TW594157B (en) | 2004-06-21 |
| US20030202149A1 (en) | 2003-10-30 |
| CN1453616A (zh) | 2003-11-05 |
| US7038642B2 (en) | 2006-05-02 |
| JP4073239B2 (ja) | 2008-04-09 |
| CN1215357C (zh) | 2005-08-17 |
| KR20030084700A (ko) | 2003-11-01 |
| TW200305744A (en) | 2003-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7439939B2 (en) | Display device having multiple image display units | |
| US5712652A (en) | Liquid crystal display device | |
| JP4072332B2 (ja) | 液晶表示装置およびその駆動方法 | |
| TWI416475B (zh) | 顯示裝置 | |
| US6825834B2 (en) | Active matrix display device | |
| JPWO2007029381A1 (ja) | 表示装置ならびにその駆動回路および駆動方法 | |
| JP2012088737A (ja) | 表示装置 | |
| JP4017371B2 (ja) | アクティブマトリクス型表示装置 | |
| US6828734B2 (en) | Display device | |
| JP4770103B2 (ja) | 半導体装置 | |
| JP4073239B2 (ja) | 表示装置 | |
| JP4204204B2 (ja) | アクティブマトリクス型表示装置 | |
| JP3982992B2 (ja) | アクティブマトリクス型表示装置 | |
| JP4163611B2 (ja) | 液晶表示装置 | |
| JP2008116770A (ja) | 表示装置 | |
| JP2003322865A (ja) | 液晶表示装置 | |
| JP4428330B2 (ja) | 電気光学装置、および電子機器 | |
| US7095389B2 (en) | Active matrix display device | |
| JP2002072981A (ja) | 液晶表示装置 | |
| JP2007093845A (ja) | 電気光学装置および電子機器 | |
| JP2008281598A (ja) | 半導体装置、表示装置及びこれを搭載した電子機器 | |
| JP2003121865A (ja) | 透過型または半透過型液晶表示装置およびこれを用いた携帯端末装置 | |
| KR100820778B1 (ko) | 액정표시장치의 디램형 화소회로 | |
| JP2004294913A (ja) | 液晶表示装置 | |
| JP2000131710A (ja) | 薄膜トランジスタ回路基板およびこれを用いた液晶パネル |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050407 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070420 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070501 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070628 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071225 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080122 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110201 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4073239 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120201 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130201 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140201 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |