JP2015049392A - 液晶表示装置 - Google Patents

Abstract

【課題】表示品位を改善することが可能な液晶表示装置を提供する。
【解決手段】第１絶縁基板上で第１方向に延出したゲート配線と、第１方向に交差する第２方向に延出したソース配線と、ゲート配線及びソース配線と電気的に接続されたスイッチング素子と、第１方向及び第２方向に延在するとともにソース配線と対向する第１共通電極と、第１共通電極と対向し互いに離間した複数のセグメント及び各セグメントを互いに接続する接続部を有する画素電極であってスイッチング素子と電気的に接続された画素電極と、画素電極を覆う第１垂直配向膜と、を備えた第１基板と、第２絶縁基板の第１基板と対向する側においてアクティブエリアの全域に亘って延在し第１共通電極と同電位の第２共通電極と、第２共通電極を覆う第２垂直配向膜と、を備えた第２基板と、誘電率異方性が負の液晶材料からなり第１垂直配向膜と第２垂直配向膜との間に保持された液晶層と、を備えた液晶表示装置。
【選択図】 図４

Description

本発明の実施形態は、液晶表示装置に関する。

近年、各画素にスイッチング素子及び容量を備えたアクティブマトリクス型液晶表示装置において、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｅｄ）モードなどの主として縦電界を利用した構造が実用化されている。このような縦電界モードの液晶表示装置は、アレイ基板に形成された画素電極と対向基板に形成された共通電極との間に形成した電界で液晶分子をスイッチングする。

例えば、画素電極が複数のサブ画素電極を有し、隣接する２つのサブ画素電極同士を接続部によって電気的に接続し、対向電極との間に所定の電圧が印加されたときに各サブ画素電極の上に放射状傾斜配向をとる液晶ドメインを形成する技術が開示されている。

また、第１の基板が第１の共通電極を有する一方で、第２の基板が第２の共通電極及び画素電極を有し、第１の基板と第２の基板とが正の誘電率異方性を持つ液晶混合物を挟むように対向配置され、液晶混合物の配向方向が第１の共通電極、第２の共通電極、及び、画素電極の電位により発生する電界に応じて、主として基板と平行な面内で変化する技術も開示されている。

ところで、アクティブマトリクスタイプの液晶表示装置においては、各画素は、書き込まれた電位を一定期間保持するための蓄積容量を必要とする。蓄積容量は、絶縁膜を介して対向する一対の電極や配線によって構成されている。このような蓄積容量を構成する少なくとも一方の電極あるいは配線は、遮光性の材料によって形成されており、画素を横切る遮光層となる。このため、一画素あたりの表示に寄与する開口率、透過率、あるいは、輝度の低下を招く。このため、表示に必要な容量を確保しつつ、表示品位の改善が要望されている。

特開２００８−２２５２９０号公報 特開２００９−６９８１６号公報

本実施形態の目的は、表示品位を改善することが可能な液晶表示装置を提供することにある。

本実施形態によれば、
第１絶縁基板と、前記第１絶縁基板上で第１方向に延出したゲート配線と、前記ゲート配線を覆う第１層間絶縁膜と、前記第１層間絶縁膜上で第１方向に交差する第２方向に延出したソース配線と、前記ゲート配線及び前記ソース配線と電気的に接続されたスイッチング素子と、前記ソース配線及び前記スイッチング素子を覆う第２層間絶縁膜と、前記第２層間絶縁膜上で第１方向及び第２方向に延在するとともに前記ソース配線と対向する第１共通電極と、前記第１共通電極を覆う第３層間絶縁膜と、前記第３層間絶縁膜上で前記第１共通電極と対向し互いに離間した複数のセグメント及び各セグメントを互いに接続する接続部を有する画素電極であって前記スイッチング素子と電気的に接続された画素電極と、前記画素電極を覆う第１垂直配向膜と、を備えた第１基板と、第２絶縁基板と、前記第２絶縁基板の前記第１基板と対向する側において画像を表示するアクティブエリアの全域に亘って延在し前記第１共通電極と同電位の第２共通電極と、前記第２共通電極を覆う第２垂直配向膜と、を備えた第２基板と、誘電率異方性が負の液晶材料からなり、前記第１垂直配向膜と前記第２垂直配向膜との間に保持された液晶層と、を備えた液晶表示装置が提供される。

図１は、本実施形態の液晶表示装置を構成する液晶表示パネルＬＰＮの構成及び等価回路を概略的に示す図である。 図２は、本実施形態の液晶表示装置に適用可能なアレイ基板ＡＲの一画素ＰＸの構成例を概略的に示す平面図である。 図３は、本実施形態の液晶表示装置に適用可能な対向基板ＣＴの一画素ＰＸの構成例を概略的に示す平面図である。 図４は、図２に示したスイッチング素子ＳＷを含む液晶表示パネルＬＰＮの断面構造を概略的に示す図である。 図５は、図３のＡ−Ｂ線で切断した液晶表示パネルＬＰＮの断面構造を概略的に示す断面図である。 図６は、ＯＦＦ状態の液晶分子ＬＭの配向状態を模式的に示す図である。 図７は、ＯＮ状態の液晶分子ＬＭの配向状態を模式的に示す図である。 図８は、各セグメントＳＧの一辺の長さが５０μｍの画素電極ＰＥを適用した場合の液晶分子の配向状態を示す図である。 図９は、各セグメントＳＧの一辺の長さが１００μｍの画素電極ＰＥを適用した場合の液晶分子の配向状態を示す図である。 図１０は、液晶材料にカイラル材を添加したときの液晶分子ＬＭの配向状態を模式的に示す図である。

以下、本実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。

図１は、本実施形態の液晶表示装置を構成する液晶表示パネルＬＰＮの構成及び等価回路を概略的に示す図である。

すなわち、液晶表示装置は、アクティブマトリクスタイプの液晶表示パネルＬＰＮを備えている。液晶表示パネルＬＰＮは、第１基板であるアレイ基板ＡＲと、アレイ基板ＡＲに対向配置された第２基板である対向基板ＣＴと、アレイ基板ＡＲと対向基板ＣＴとの間に保持された液晶層ＬＱと、を備えて構成されている。液晶表示パネルＬＰＮは、画像を表示するアクティブエリアＡＣＴを備えている。アクティブエリアＡＣＴは、アレイ基板ＡＲと対向基板ＣＴとの間に液晶層ＬＱが保持された領域に相当し、例えば、四角形状であり、マトリクス状に配置された複数の画素ＰＸによって構成されている。

アレイ基板ＡＲは、アクティブエリアＡＣＴにおいて、第１方向Ｘに沿って延出した複数のゲート配線Ｇ（Ｇ１〜Ｇｎ）、第１方向Ｘに交差する第２方向Ｙに沿って延出した複数のソース配線Ｓ（Ｓ１〜Ｓｍ）、各画素ＰＸにおいてゲート配線Ｇ及びソース配線Ｓと電気的に接続されたスイッチング素子ＳＷ、各画素ＰＸにおいてスイッチング素子ＳＷに電気的に接続された画素電極ＰＥ、画素電極ＰＥと向かい合う第１共通電極ＣＥ１などを備えている。蓄積容量ＣＳは、例えば、第１共通電極ＣＥ１と画素電極ＰＥとの間に形成される。

一方、対向基板ＣＴは、画素電極ＰＥと液晶層ＬＱを介して対向する第２共通電極ＣＥ２などを備えている。

各ゲート配線Ｇは、アクティブエリアＡＣＴの外側に引き出され、第１駆動回路ＧＤに接続されている。各ソース配線Ｓは、アクティブエリアＡＣＴの外側に引き出され、第２駆動回路ＳＤに接続されている。第１駆動回路ＧＤ及び第２駆動回路ＳＤは、例えばその少なくとも一部がアレイ基板ＡＲに形成され、駆動ＩＣチップ２と接続されている。駆動ＩＣチップ２は、第１駆動回路ＧＤ及び第２駆動回路ＳＤを制御するコントローラを内蔵し、液晶表示パネルＬＰＮを駆動するのに必要な信号を供給する信号供給源として機能する。図示した例では、駆動ＩＣチップ２は、液晶表示パネルＬＰＮのアクティブエリアＡＣＴの外側において、アレイ基板ＡＲに実装されている。

第１共通電極ＣＥ１及び第２共通電極ＣＥ２は同電位であり、いずれもアクティブエリアＡＣＴの全域に亘って延在しており、複数の画素ＰＸに亘って共通に形成されている。これらの第１共通電極ＣＥ１及び第２共通電極ＣＥ２は、アクティブエリアＡＣＴの外側に引き出され、給電部Ｖｃｏｍに接続されている。給電部Ｖｃｏｍは、例えばアクティブエリアＡＣＴの外側においてアレイ基板ＡＲに形成され、第１共通電極ＣＥ１と電気的に接続されるとともに、図示しない導電部材を介して第２共通電極ＣＥ２と電気的に接続されている。給電部Ｖｃｏｍでは、第１共通電極ＣＥ１及び第２共通電極ＣＥ２に対して、例えばコモン電位が供給される。

図２は、本実施形態の液晶表示装置に適用可能なアレイ基板ＡＲの一画素ＰＸの構成例を概略的に示す平面図である。

アレイ基板ＡＲは、ゲート配線Ｇ１、ソース配線Ｓ１、ソース配線Ｓ２、スイッチング素子ＳＷ、第１共通電極ＣＥ１、画素電極ＰＥなどを備えている。図示した例では、画素ＰＸは、図中の破線で示したように、第１方向Ｘに平行な一対の短辺を有するとともに、第２方向Ｙに平行な一対の長辺を有する長方形状である。一例として、画素ＰＸにおいて、第２方向Ｙに沿った長辺の長さは、第１方向Ｘに沿った短辺の長さの約３倍である。詳述しないが、カラー表示を実現するための単位画素は、各々異なる色を表示する３個の画素ＰＸが第１方向Ｘに並んで構成される。

ゲート配線Ｇ１は、第１方向Ｘに沿って延出している。ソース配線Ｓ１及びソース配線Ｓ２は、第１方向Ｘに沿って間隔をおいて配置され、それぞれ第２方向Ｙに沿って延出している。画素ＰＸの第１方向Ｘに沿った長さは、隣接するソース配線の第１方向Ｘに沿ったピッチに相当する。画素ＰＸの第２方向Ｙに沿った長さは、隣接するゲート配線の第２方向Ｙに沿ったピッチと略同等である。

図示した画素ＰＸにおいて、ソース配線Ｓ１は左側端部に位置し当該画素ＰＸとその左側に隣接する画素との境界に跨って配置され、ソース配線Ｓ２は右側端部に位置し当該画素ＰＸとその右側に隣接する画素との境界に跨って配置されている。ゲート配線Ｇ１は、画素ＰＸの中央部を横切るように配置されている。図示したように、本実施形態においては、蓄積容量ＣＳを形成するために画素ＰＸを横切る補助容量線は存在しない。

スイッチング素子ＳＷは、例えば、ｎチャネル薄膜トランジスタ（ＴＦＴ）によって構成されている。詳細な図示を省略するが、スイッチング素子ＳＷは、例えば、ポリシリコンなどの半導体層と、ゲート配線Ｇ１に接続されたゲート電極と、ソース配線Ｓ１に接続され半導体層にコンタクトしたソース電極と、半導体層にコンタクトしたドレイン電極ＷＤと、を備えている。

第１共通電極ＣＥ１は、当該画素ＰＸの略全面に配置され、さらに、当該画素ＰＸから、ソース配線Ｓ１及びソース配線Ｓ２を跨いで第１方向Ｘに延在するとともに、第２方向Ｙにも延在している。つまり、第１共通電極ＣＥ１は、ソース配線Ｓ１及びソース配線Ｓ２に対向するとともに、当該画素ＰＸに対して第１方向Ｘに隣接する各画素に亘って連続的に形成されている。また、第１共通電極ＣＥ１は、当該画素ＰＸに対して第２方向Ｙに隣接する各画素に亘って連続的に形成されている。さらに言えば、詳述しないが、第１共通電極ＣＥ１は、画像を表示するアクティブエリアの略全面に配置され、その一部がアクティブエリアの外側に引き出され、上記の通り、給電部と電気的に接続されている。但し、第１共通電極ＣＥ１には、ドレイン電極ＷＤを露出する開口部ＯＰが形成されている。

尚、第１共通電極ＣＥ１は、当該画素ＰＸの略全面に配置され、さらに、当該画素ＰＸから、ソース配線Ｓ１及びソース配線Ｓ２を跨いで第１方向Ｘに延在し、ソース配線Ｓ１及びソース配線Ｓ２に対向するとともに、当該画素ＰＸに対して第１方向Ｘに隣接する各画素に亘って帯状に連続的に形成されても良い。この場合も第１共通電極ＣＥ１は、画像を表示するアクティブエリアの外側に引き出され、上記の通り、給電部と電気的に接続されている。

画素電極ＰＥは、画素ＰＸにおいて、第１共通電極ＣＥ１と対向する位置に島状に形成されている。なお、図示した例では、当該画素ＰＸに配置された画素電極ＰＥのみを図示しているが、図示を省略した他の画素（つまり、当該画素ＰＸの第１方向Ｘ及び第２方向Ｙに隣接する各画素）にも同一形状の画素電極が配置されている。画素電極ＰＥは、コンタクトホールＣＨを介してスイッチング素子ＳＷのドレイン電極ＷＤに電気的に接続されている。

このような画素電極ＰＥは、第１共通電極ＣＥ１と対向し且つ互いに離間した複数のセグメント及び各セグメントを互いに接続する接続部を有している。図示した例では、画素電極ＰＥは、第２方向Ｙにこの順に並んだセグメントＳＧ１、セグメントＳＧ２、及び、セグメントＳＧ３と、セグメントＳＧ１とセグメントＳＧ２とを接続する接続部ＣＰ１と、セグメントＳＧ２とセグメントＳＧ３とを接続する接続部ＣＰ２と、を有している。各セグメントＳＧ１乃至ＳＧ３は、いずれも略同一形状である。図示した例では、各セグメントＳＧ１乃至ＳＧ３は、略正方形であって、第１方向Ｘに沿ったエッジの長さと第２方向Ｙに沿ったエッジの長さとが略同一である。接続部ＣＰ１及びＣＰ２の第１方向Ｘに沿った幅は、各セグメントＳＧ１乃至ＳＧ３の第１方向Ｘに沿ったエッジの長さよりも短い。つまり、第２方向Ｙに隣接する各セグメントの向かい合うエッジの間には、接続部が配置される位置を除いて隙間が形成されている。

なお、画素電極ＰＥの一部は、ソース配線Ｓ１やソース配線Ｓ２と重なる位置まで延在していても良い。

図３は、本実施形態の液晶表示装置に適用可能な対向基板ＣＴの一画素ＰＸの構成例を概略的に示す平面図である。なお、ここでは、説明に必要な構成のみを図示し、また、アレイ基板の主要部であるソース配線Ｓ１、ソース配線Ｓ２、ゲート配線Ｇ１、及び、画素電極ＰＥを破線で示し、第１共通電極の図示を省略している。

対向基板ＣＴは、第２共通電極ＣＥ２を備えている。第２共通電極ＣＥ２は、例えば、アクティブエリアの外側などにおいて、アレイ基板に備えられた第１共通電極ＣＥ１あるいは給電部と電気的に接続されており、第１共通電極ＣＥ１と同電位である。

第２共通電極ＣＥ２は、当該画素ＰＸに配置され、画素電極ＰＥと対向している。また、第２共通電極ＣＥ２は、当該画素ＰＸから第１方向Ｘ及び第２方向Ｙに亘って延在し、ソース配線Ｓ１及びソース配線Ｓ２の上方にも位置している。つまり、第２共通電極ＣＥ２は、詳述しないが、当該画素ＰＸの第１方向Ｘに沿った右側及び左側に隣接する画素や、当該画素ＰＸの第２方向Ｙに沿った上側及び下側に隣接する画素に亘って連続的に形成されている。さらに言えば、詳述しないが、第２共通電極ＣＥ２は、アクティブエリアの略全面に亘って配置されている。このような第２共通電極ＣＥ２は、スリットや突起などの液晶分子の配向を制御する配向制御部材を備えていない。

図４は、図２に示したスイッチング素子ＳＷを含む液晶表示パネルＬＰＮの断面構造を概略的に示す図である。図５は、図３のＡ−Ｂ線で切断した液晶表示パネルＬＰＮの断面構造を概略的に示す断面図である。

アレイ基板ＡＲは、ガラス基板や樹脂基板などの光透過性を有する第１絶縁基板１０を用いて形成されている。アレイ基板ＡＲは、第１絶縁基板１０の対向基板ＣＴに対向する側に、スイッチング素子ＳＷ、第１共通電極ＣＥ１、画素電極ＰＥ、第１絶縁膜１１、第２絶縁膜１２、第３絶縁膜１３、第４絶縁膜１４、第１垂直配向膜ＡＬ１などを備えている。

図示した例では、スイッチング素子ＳＷは、トップゲート型の薄膜トランジスタである。スイッチング素子ＳＷは、第１絶縁基板１０の上に配置された半導体層ＳＣを備えている。なお、第１絶縁基板１０と半導体層ＳＣとの間に絶縁膜であるアンダーコート層が介在していても良い。半導体層ＳＣは、第１絶縁膜１１によって覆われている。また、第１絶縁膜１１は、第１絶縁基板１０の上にも配置されている。

スイッチング素子ＳＷのゲート電極ＷＧは、第１絶縁膜１１の上に形成され、半導体層ＳＣの直上に位置している。ゲート電極ＷＧは、ゲート配線Ｇ１に電気的に接続され（あるいは、ゲート配線Ｇ１と一体的に形成され）、第２絶縁膜１２によって覆われている。また、第２絶縁膜１２は、第１絶縁膜１１の上にも配置されている。この第２絶縁膜１２は、ゲート配線Ｇ１などを覆う第１層間絶縁膜に相当する。

スイッチング素子ＳＷのソース電極ＷＳ及びドレイン電極ＷＤは、第２絶縁膜１２の上に形成されている。また、ソース配線Ｓ１及びソース配線Ｓ２も同様に第２絶縁膜１２の上に形成されている。図示したソース電極ＷＳは、ソース配線Ｓ１に電気的に接続されている（あるいは、ソース配線Ｓ１と一体的に形成されている）。ソース電極ＷＳ及びドレイン電極ＷＤは、それぞれ第１絶縁膜１１及び第２絶縁膜１２を貫通するコンタクトホールを通して半導体層ＳＣにコンタクトしている。このような構成のスイッチング素子ＳＷは、ソース配線Ｓ１及びソース配線Ｓ２とともに第３絶縁膜１３によって覆われている。第３絶縁膜１３は、第２絶縁膜１２の上にも配置されている。第３絶縁膜１３には、ドレイン電極ＷＤまで貫通したコンタクトホールＣＨ１が形成されている。このような第３絶縁膜１３は、例えば、透明な樹脂材料によって形成されている。この第３絶縁膜１３は、ソース配線Ｓ１及びソース配線Ｓ２、スイッチング素子ＳＷを覆う第２層間絶縁膜に相当する。

第１共通電極ＣＥ１は、第３絶縁膜１３の上に延在している。図示したように、第１共通電極ＣＥ１は、ソース配線Ｓ１及びソース配線Ｓ２の上方をカバーし、隣接する画素に向かって延在している。このような第１共通電極ＣＥ１は、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの透明な導電材料によって形成されている。第１共通電極ＣＥ１の上には、第４絶縁膜１４が配置されている。第４絶縁膜１４のコンタクトホールＣＨ１を覆っている部分においては、ドレイン電極ＷＤまで貫通したコンタクトホールＣＨ２が形成されている。これらのコンタクトホールＣＨ１及びＣＨ２は、図２に示したコンタクトホールＣＨに相当する。このような第４絶縁膜１４は、第３絶縁膜１３と比較して薄い膜厚に形成され、例えば、シリコン窒化物などの無機系材料によって形成されている。この第４絶縁膜１４は、第１共通電極ＣＥ１を覆う第３層間絶縁膜に相当する。

画素電極ＰＥは、第４絶縁膜１４の上において島状に形成され、第１共通電極ＣＥ１と対向している。画素電極ＰＥは、コンタクトホールＣＨ１及びコンタクトホールＣＨ２を介してスイッチング素子ＳＷのドレイン電極ＷＤに電気的に接続されている。このような画素電極ＰＥは、例えば、ＩＴＯやＩＺＯなどの透明な導電材料によって形成されている。画素電極ＰＥは、第１垂直配向膜ＡＬ１によって覆われている。

一方、対向基板ＣＴは、ガラス基板や樹脂基板などの光透過性を有する第２絶縁基板３０を用いて形成されている。対向基板ＣＴは、第２絶縁基板３０のアレイ基板ＡＲに対向する側に、遮光層３１、カラーフィルタ３２、オーバーコート層３３、第２共通電極ＣＥ２、第２垂直配向膜ＡＬ２などを備えている。

遮光層３１は、アクティブエリアＡＣＴにおいて各画素ＰＸを区画し、開口部ＡＰを形成する。遮光層３１は、アレイ基板ＡＲに設けられたソース配線と対向する位置や、スイッチング素子と対向する位置などに設けられている。遮光層３１は、遮光性の金属材料や黒色の樹脂材料によって形成されている。

カラーフィルタ３２は、開口部ＡＰに形成され、その一部が遮光層３１と重なっている。カラーフィルタ３２は、例えば、赤色、緑色、青色にそれぞれ着色された樹脂材料によって形成されている。第１方向Ｘに隣接する各画素は異なる色画素であり、例えば赤色カラーフィルタ、緑色カラーフィルタ、青色カラーフィルタがこの順に並んでいる。異なる色のカラーフィルタ３２間の境界は、ソース配線Ｓの上方の遮光層３１と重なる位置にある。

オーバーコート層３３は、カラーフィルタ３２を覆っている。オーバーコート層３３は、遮光層３１やカラーフィルタ３２の凹凸を平坦化する。オーバーコート層３３は、透明な樹脂材料によって形成されている。

第２共通電極ＣＥ２は、オーバーコート層３３のアレイ基板ＡＲと対向する側に形成されている。図示したように、第２共通電極ＣＥ２は、ソース配線Ｓ１及びソース配線Ｓ２の上方を通り、隣接する画素に向かって延在している。このような第２共通電極ＣＥ２は、例えば、ＩＴＯやＩＺＯなどの透明な導電材料によって形成されている。第２共通電極ＣＥ２は、第２垂直配向膜ＡＬ２によって覆われている。

第１垂直配向膜ＡＬ１及び第２垂直配向膜ＡＬ２は、垂直配向性を示す材料によって形成され、ラビングなどの配向処理を必要とせずに液晶分子を基板の法線方向に配向させる配向規制力を有している。

上述したようなアレイ基板ＡＲと対向基板ＣＴとは、第１垂直配向膜ＡＬ１及び第２垂直配向膜ＡＬ２が向かい合うように配置されている。このとき、アレイ基板ＡＲと対向基板ＣＴとの間には、一方の基板に形成された柱状スペーサにより、所定のセルギャップが形成される。アレイ基板ＡＲと対向基板ＣＴとは、セルギャップが形成された状態でシール材によって貼り合わせられている。液晶層ＬＱは、第１垂直配向膜ＡＬ１と第２垂直配向膜ＡＬ２との間に形成されたセルギャップに封入されている。この液晶層ＬＱは、誘電率異方性が負（ネガ型）の液晶材料によって構成されている。

このような構成の液晶表示パネルＬＰＮに対して、その背面側には、バックライトＢＬが配置されている。バックライトＢＬとしては、種々の形態が適用可能であるが、ここでは詳細な構造についての説明は省略する。

第１絶縁基板１０の外面１０Ｂには、第１偏光板ＰＬ１を含む第１光学素子ＯＤ１が配置されている。第２絶縁基板３０の外面３０Ｂには、第２偏光板ＰＬ２を含む第２光学素子ＯＤ２が配置されている。第１偏光板ＰＬ１及び第２偏光板ＰＬ２は、例えば、それぞれの偏光軸が直交するクロスニコルの位置関係となるように配置される。

次に、本実施形態における液晶表示装置の動作について説明する。

図６は、ＯＦＦ状態の液晶分子ＬＭの配向状態を模式的に示す図であり、（ａ）は画素電極の一セグメントＳＧにおける液晶分子ＬＭの配向状態を示す平面図であり、（ｂ）は画素電極ＰＥにおける液晶分子ＬＭの配向状態を示す断面図である。

すなわち、上記の構成の液晶表示装置において、画素電極ＰＥと第２共通電極ＣＥ２との間に電位差が形成されていないＯＦＦ状態（つまり、液晶層ＬＱに電圧が印加されていない状態）では、画素電極ＰＥと第２共通電極ＣＥ２との間に電界が形成されていないため、液晶層ＬＱに含まれる液晶分子ＬＭは、第１垂直配向膜ＡＬ１と第２垂直配向膜ＡＬ２との間において、基板主面（Ｘ−Ｙ平面）に対して略垂直に初期配向する。このとき、バックライトＢＬからのバックライト光のうち、一部の直線偏光は、第１偏光板ＰＬ１を透過し、液晶表示パネルＬＰＮに入射する。液晶表示パネルＬＰＮに入射した直線偏光の偏光状態は、液晶層ＬＱを通過した際にほとんど変化しないため、液晶表示パネルＬＰＮを透過した直線偏光は、第１偏光板ＰＬ１に対してクロスニコルの位置関係にある第２偏光板ＰＬ２によって吸収される（黒表示）。

図７は、ＯＮ状態の液晶分子ＬＭの配向状態を模式的に示す図であり、（ａ）は画素電極の一セグメントＳＧにおける液晶分子ＬＭの配向状態を示す平面図であり、（ｂ）は画素電極ＰＥにおける液晶分子ＬＭの配向状態を示す断面図である。

画素電極ＰＥと第２共通電極ＣＥ２との間に電位差が形成されたＯＮ状態（つまり、液晶層ＬＱに電圧が印加された状態）では、画素電極ＰＥと第２共通電極ＣＥ２との間に縦電界が形成されるとともに、画素電極ＰＥ（厳密には各セグメントＳＧ）のエッジから第２共通電極ＣＥ２に向かって傾斜した電界が形成される。このため、液晶分子ＬＭは、縦電界あるいは傾斜電界の作用によって初期配向方向とは異なる方位に配向する。すなわち、ネガ型の液晶分子ＬＭは、その長軸が電界に対して交差するように配向するため、ＯＮ状態では、基板主面に対して斜め方向あるいは水平方向に配向する。一例として、略正方形状のセグメントＳＧにおいて、液晶分子ＬＭは、四方のエッジからセグメントＳＧの中心に向かって倒れるように複数の方位に配向し、複数のドメインを形成する。

このようなＯＮ状態では、液晶表示パネルＬＰＮに入射した直線偏光の偏光状態は、液晶層ＬＱを通過する際に液晶分子ＬＭの配向状態（あるいは、液晶層のリタデーション）に応じて変化する。このため、ＯＮ状態においては、液晶層ＬＱを通過した少なくとも一部の光は、第２偏光板ＰＬ２を透過する（白表示）。

また、ＯＮ状態では、第４絶縁膜１４を介して対向する画素電極ＰＥと第１共通電極ＣＥ１とで蓄積容量ＣＳを形成し、画像を表示するのに必要な容量を保持する。つまり、スイッチング素子ＳＷを介して各画素に書き込まれた画素電位が上記の蓄積容量ＣＳによって一定期間保持される。

このような本実施形態によれば、各画素において画像を表示するのに必要な容量は、第４絶縁膜１４を介して対向する画素電極ＰＥと第１共通電極ＣＥ１とで形成することが可能である。このため、容量を形成するに際して、画素を横切る遮光性の配線材料からなる配線や電極が不要となる。また、第４絶縁膜１４は、樹脂材料等で形成された第３絶縁膜と比較して薄い膜厚を有するように形成されている。このため、第４絶縁膜１４を介した画素電極ＰＥ及び第１共通電極ＣＥ１により、比較的大きな容量を容易に形成することが可能となる。

また、画素電極ＰＥ及び第１共通電極ＣＥ１は、いずれも透明な導電材料によって形成されているため、画素電極ＰＥ及び第１共通電極ＣＥ１と重なる領域が表示に寄与する。このため、本実施形態によれば、画素を横切る補助容量線を配置した比較例と比べて、表示に寄与する一画素あたりの開口率、透過率、あるいは、輝度を向上することが可能となる。発明者が測定したところでは、比較例の透過率を１としたとき、本実施形態によれば、１．４倍の透過率を得ることが確認された。したがって、表示に必要な容量を確保しつつ、表示品位を改善することが可能となる。

また、画素電極ＰＥは、複数のセグメントＳＧによって構成されており、各セグメントのエッジと第２共通電極ＣＥ２との間に傾斜電界を形成することで、液晶分子ＬＭがセグメントＳＧの中心に向かって倒れ、配向制御部材を設けることなく、複数のドメインを形成することが可能となるため、広視野角化が可能となる。したがって、配向制御部材を設けた場合と比較して、広視野角化を実現しつつ、一画素あたりの開口率、透過率、あるいは、輝度を向上することが可能となる。

また、第１共通電極ＣＥ１は、ソース配線Ｓ１及びソース配線Ｓ２の上方に延在している。このため、ＯＮ状態において、第１共通電極ＣＥ１により、ソース配線から液晶層ＬＱに向かう不所望な漏れ電界をシールドすることが可能となる。つまり、ソース配線と画素電極ＰＥあるいは第２共通電極ＣＥ２との間の不所望な電界の形成あるいは不所望な容量の形成を抑制することができ、ソース配線と重なる領域の液晶分子ＬＭの配向乱れを抑制することが可能となる。

しかも、ソース配線と重なる領域の液晶分子ＬＭは、ＯＮ状態においても第１共通電極ＣＥ１と第２共通電極ＣＥ２とが同電位で維持されており、初期配向状態を保持している。したがって、第１方向Ｘに隣接する画素電極ＰＥを加工限界まで接近させることが可能となり、一画素あたり表示に寄与する面積をさらに拡大することが可能である。一例として、隣接する画素ピッチを１９μｍとした場合、上記の比較例の透過率を１としたとき、本実施形態によれば、１．４３倍の透過率を得ることが確認された。

また、ソース配線を挟んで隣接する一方の画素がＯＮ状態であり、他方の画素がＯＦＦ状態であったとしても、第１共通電極ＣＥ１と第２共通電極ＣＥ２によって、ＯＮ状態の画素とＯＦＦ状態の画素との間のソース配線上の液晶層は電位差が無くなるので、ソース配線と重なる領域の液晶分子ＬＭが初期配向状態に維持されている。このため、液晶表示パネルＬＰＮを斜め方向から観察した場合であっても、混色による表示品位の劣化を抑制することが可能となる。また、混色防止のために遮光層３１の幅を拡大する必要がなくなるため、一画素あたりの表示に寄与する面積をさらに拡大することが可能となる。

本実施形態において、画素電極ＰＥの各セグメントＳＧは略正方形であることが望ましい。このような形状により、各セグメントのエッジと第２共通電極ＣＥ２との間に傾斜電界が形成された際に、液晶分子ＬＭがセグメントＳＧの四方のエッジからセグメントＳＧの中心に向かって同等に倒れ、液晶分子ＬＭの配向中心の位置がセグメントＳＧの中心の位置と略一致する。つまり、配向中心を安定してセグメントＳＧの中心に形成することが可能となる。このため、各セグメントＳＧに形成される複数のドメインのそれぞれの面積を略同等することができ、各セグメントＳＧにおいて視野角を補償することが可能となる。さらに、各画素においても、各ドメインの面積を揃えることができ、表示品位の劣化を招くことなく、広視野角化が可能となる。

なお、ここで、セグメントＳＧが略正方形である場合とは、セグメントＳＧの第１方向Ｘに沿ったエッジの長さと第２方向Ｙに沿ったエッジの長さとの比が０．７倍〜１．３倍までの範囲にある場合に相当する。発明者によれば、これらの各比率のセグメントＳＧを適用した場合に、各セグメントＳＧにおける配向中心の位置を観察したところ、いずれの場合も配向中心がセグメントＳＧの中心（対角線の交点）付近に位置することが確認された。

また、本実施形態において、セグメントＳＧの一辺の長さは５０μｍ以下であることが望ましい。このような長さに設定することにより、セグメントＳＧにおけるエッジから中心までの距離が短縮し、各セグメントＳＧと第２共通電極ＣＥ２との間に傾斜電界が形成された際に、液晶分子ＬＭがセグメントＳＧの各エッジからセグメントＳＧの中心に向かって迅速に倒れ、液晶分子ＬＭの配向中心の位置がセグメントＳＧの中心の位置と略一致するように配向制御することが可能となる。

図８は、各セグメントＳＧの一辺の長さが５０μｍの画素電極ＰＥを適用した場合の液晶分子の配向状態を示す図である。図中の丸で囲んだ領域が液晶分子の配向中心である。いずれのセグメントＳＧにおいても、配向中心の位置がセグメントＳＧの中心の位置と略一致していることが確認された。

図９は、各セグメントＳＧの一辺の長さが１００μｍの画素電極ＰＥを適用した場合の液晶分子の配向状態を示す図である。各セグメントＳＧにおいて、配向中心の位置にバラツキが生じており、必ずしも配向中心がセグメントＳＧの中心の位置と一致するとは限らない。すなわち、セグメントＳＧの一辺の長さが拡大した場合、セグメントＳＧにおけるエッジから中心までの距離が拡大するため、セグメントＳＧと第２共通電極ＣＥ２との間に傾斜電界が形成された際に、エッジと重なる領域付近で傾斜電界に応じて配向した液晶分子の配向状態の変化が中心に向かって伝播しにくく、配向中心の位置が不規則となってしまう。このように、配向中心の位置が不規則になってしまった場合、各セグメントＳＧにおける視野角補償が不十分となり、表示品位に悪影響を及ぼすことが確認された。

したがって、画素電極ＰＥのセグメントＳＧの一辺の長さを５０μｍ以下とすることで、応答速度を向上するとともに配向中心を安定してセグメントＳＧの中心に形成することが可能となる。

また、本実施形態において、液晶層ＬＱは液晶材料に添加されたカイラル材を含んでいても良い。上記の図８及び図９に示した例を参照すると、各セグメントＳＧにおける液晶分子は、配向中心に対して時計回りに配向している場合もあるし、配向中心に対して反時計回りに配向している場合もある。液晶材料にカイラル材を添加することにより、ＯＮ状態では、各セグメントＳＧにおける液晶分子が一様に同じ方向にねじれ配向する。

図１０は、液晶材料にカイラル材を添加したときの液晶分子ＬＭの配向状態を模式的に示す図であり、（ａ）はＯＦＦ状態での一セグメントＳＧにおける液晶分子ＬＭの配向状態を示す平面図であり、（ｂ）はＯＮ状態での一セグメントＳＧにおける液晶分子ＬＭの配向状態を示す平面図である。

図示した例では、液晶材料にカイラル材を添加し、ヘリカルピッチを約１５μｍとした。ＯＦＦ状態では、図中に（ａ）で示したように、カイラル材を添加しなかった場合と同様に、液晶分子ＬＭは、Ｘ−Ｙ平面に対して略垂直に初期配向する。

一方、ＯＮ状態では、図中に（ａ）で示したように、液晶分子ＬＭは、その長軸が傾斜電界に対して交差するように配向するため、Ｘ−Ｙ主面に対して斜め方向あるいは水平方向に配向する。このとき、液晶分子ＬＭは、セグメントＳＧの中心付近の配向中心に対して、一例として、時計回りに捩れるように配向する。カイラル材が添加されたことにより、各セグメントＳＧにおいて液晶分子の捩れる方向が一義的に決まるため、カイラル材を添加しなかった場合と比較して、さらに配向中心の位置が安定化するとともに応答速度を向上することが可能となる。

以上説明したように、本実施形態によれば、表示品位を改善することが可能な液晶表示装置を提供することができる。

なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

ＬＰＮ…液晶表示パネル ＡＲ…アレイ基板 ＣＴ…対向基板
ＬＱ…液晶層 ＬＭ…液晶分子
ＰＥ…画素電極 ＳＧ（ＳＧ１〜ＳＧ３）…セグメント ＣＰ１〜ＣＰ２…接続部
Ｇ…ゲート配線 Ｓ…ソース配線 ＣＳ…蓄積容量
ＣＥ１…第１共通電極 ＣＥ２…第２共通電極
ＡＬ１…第１垂直配向膜 ＡＬ２…第２垂直配向膜

Claims (5)

1. 第１絶縁基板と、前記第１絶縁基板上で第１方向に延出したゲート配線と、前記ゲート配線を覆う第１層間絶縁膜と、前記第１層間絶縁膜上で第１方向に交差する第２方向に延出したソース配線と、前記ゲート配線及び前記ソース配線と電気的に接続されたスイッチング素子と、前記ソース配線及び前記スイッチング素子を覆う第２層間絶縁膜と、前記第２層間絶縁膜上で第１方向及び第２方向に延在するとともに前記ソース配線と対向する第１共通電極と、前記第１共通電極を覆う第３層間絶縁膜と、前記第３層間絶縁膜上で前記第１共通電極と対向し互いに離間した複数のセグメント及び各セグメントを互いに接続する接続部を有する画素電極であって前記スイッチング素子と電気的に接続された画素電極と、前記画素電極を覆う第１垂直配向膜と、を備えた第１基板と、
   第２絶縁基板と、前記第２絶縁基板の前記第１基板と対向する側において画像を表示するアクティブエリアの全域に亘って延在し前記第１共通電極と同電位の第２共通電極と、前記第２共通電極を覆う第２垂直配向膜と、を備えた第２基板と、
   誘電率異方性が負の液晶材料からなり、前記第１垂直配向膜と前記第２垂直配向膜との間に保持された液晶層と、
   を備えた液晶表示装置。
2. 前記画素電極は、第２方向にこの順に並んだ第１セグメント、第２セグメント、及び、第３セグメントと、前記第１セグメントと前記第２セグメントとを接続する第１接続部と、前記第２セグメントと前記第３セグメントとを接続する第２接続部と、を有し、
   前記第２セグメントは前記スイッチング素子と電気的に接続された、請求項１に記載の液晶表示装置。
3. 前記複数のセグメントは略正方形である、請求項１に記載の液晶表示装置。
4. 前記セグメントの一辺の長さは５０μｍ以下である、請求項３に記載の液晶表示装置。
5. 前記液晶層は、前記液晶材料に添加されたカイラル材を含む、請求項１乃至４のいずれか１項に記載の液晶表示装置。

Images