JP2015114415A - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP2015114415A JP2015114415A JP2013254901A JP2013254901A JP2015114415A JP 2015114415 A JP2015114415 A JP 2015114415A JP 2013254901 A JP2013254901 A JP 2013254901A JP 2013254901 A JP2013254901 A JP 2013254901A JP 2015114415 A JP2015114415 A JP 2015114415A
- Authority
- JP
- Japan
- Prior art keywords
- common electrode
- liquid crystal
- pixel
- substrate
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】表示品位を改善することが可能な液晶表示装置を提供する。
【解決手段】第1絶縁基板と、前記第1絶縁基板上に位置するスイッチング素子と、前記スイッチング素子を覆う第1層間絶縁膜と、前記第1層間絶縁膜上に延在した反射性の第1共通電極と、前記第1共通電極を覆う第2層間絶縁膜と、前記第2層間絶縁膜上でその少なくとも一部が前記第1共通電極と対向し前記スイッチング素子と電気的に接続された透過性の画素電極と、前記画素電極を覆う第1垂直配向膜と、を備えた第1基板と、第2絶縁基板と、前記第2絶縁基板の前記第1基板と対向する側に延在し前記第1共通電極と同電位の第2共通電極と、前記第2共通電極を覆う第2垂直配向膜と、を備えた第2基板と、前記第1垂直配向膜と前記第2垂直配向膜との間に保持された液晶層と、を備えた液晶表示装置。
【選択図】 図2
【解決手段】第1絶縁基板と、前記第1絶縁基板上に位置するスイッチング素子と、前記スイッチング素子を覆う第1層間絶縁膜と、前記第1層間絶縁膜上に延在した反射性の第1共通電極と、前記第1共通電極を覆う第2層間絶縁膜と、前記第2層間絶縁膜上でその少なくとも一部が前記第1共通電極と対向し前記スイッチング素子と電気的に接続された透過性の画素電極と、前記画素電極を覆う第1垂直配向膜と、を備えた第1基板と、第2絶縁基板と、前記第2絶縁基板の前記第1基板と対向する側に延在し前記第1共通電極と同電位の第2共通電極と、前記第2共通電極を覆う第2垂直配向膜と、を備えた第2基板と、前記第1垂直配向膜と前記第2垂直配向膜との間に保持された液晶層と、を備えた液晶表示装置。
【選択図】 図2
Description
本発明の実施形態は、液晶表示装置に関する。
近年、各画素にスイッチング素子及び容量を備えたアクティブマトリクス型液晶表示装置において、VA(Vertical Aligned)モードなどの主として縦電界を利用した構造が実用化されている。このような縦電界モードの液晶表示装置は、アレイ基板に形成された画素電極と対向基板に形成された共通電極との間に形成した電界で液晶分子をスイッチングする。透過型の液晶表示装置においては、バックライトの高輝度化、画素の高透過率化等により表示輝度を向上することができる一方で、消費電力が増加する課題がある。反射型あるいは半透過型の液晶表示装置においては、バックライトの消費電力を抑えつつ、野外の太陽光下での視認性の改善が期待されている。
例えば、第1の基板が第1の共通電極を有する一方で、第2の基板が第2の共通電極及び画素電極を有し、第1の基板と第2の基板とが液晶混合物を挟むように対向配置され、液晶混合物の配向方向が第1の共通電極、第2の共通電極、及び、画素電極の電位により発生する電界に応じて、主として基板と平行な面内で変化する技術が開示されている。半透過型の形態では、画素電極は、透過表示領域に位置する第1の画素電極及び反射表示領域に位置する第2の画素電極を備えている。
反射領域の画素電極は、通常、各画素で独立している必要があり、また、加工精度の制約もあることから、隣接する画素間である程度の距離を置いて配置されている。このため、隣接する画素電極間に位置する液晶分子が不所望な電界の影響を受けて動作し、斜め方向から画面を観察した際に混色を生ずる虞がある。そこで、反射表示した際の表示品位の改善が要望されている。
本実施形態の目的は、表示品位を改善することが可能な液晶表示装置を提供することにある。
本実施形態によれば、
第1絶縁基板と、前記第1絶縁基板上に位置するスイッチング素子と、前記スイッチング素子を覆う第1層間絶縁膜と、前記第1層間絶縁膜上に延在した反射性の第1共通電極と、前記第1共通電極を覆う第2層間絶縁膜と、前記第2層間絶縁膜上でその少なくとも一部が前記第1共通電極と対向し前記スイッチング素子と電気的に接続された透過性の画素電極と、前記画素電極を覆う第1垂直配向膜と、を備えた第1基板と、第2絶縁基板と、前記第2絶縁基板の前記第1基板と対向する側に延在し前記第1共通電極と同電位の第2共通電極と、前記第2共通電極を覆う第2垂直配向膜と、を備えた第2基板と、前記第1垂直配向膜と前記第2垂直配向膜との間に保持された液晶層と、を備えた液晶表示装置が提供される。
第1絶縁基板と、前記第1絶縁基板上に位置するスイッチング素子と、前記スイッチング素子を覆う第1層間絶縁膜と、前記第1層間絶縁膜上に延在した反射性の第1共通電極と、前記第1共通電極を覆う第2層間絶縁膜と、前記第2層間絶縁膜上でその少なくとも一部が前記第1共通電極と対向し前記スイッチング素子と電気的に接続された透過性の画素電極と、前記画素電極を覆う第1垂直配向膜と、を備えた第1基板と、第2絶縁基板と、前記第2絶縁基板の前記第1基板と対向する側に延在し前記第1共通電極と同電位の第2共通電極と、前記第2共通電極を覆う第2垂直配向膜と、を備えた第2基板と、前記第1垂直配向膜と前記第2垂直配向膜との間に保持された液晶層と、を備えた液晶表示装置が提供される。
本実施形態によれば、
第1方向にそれぞれ延出した第1ゲート配線及び第2ゲート配線と、第1方向に交差する第2方向にそれぞれ延出した第1ソース配線及び第2ソース配線と、前記第1ゲート配線及び前記第1ソース配線と電気的に接続されたスイッチング素子と、前記スイッチング素子を覆う第1層間絶縁膜と、前記第1層間絶縁膜上に延在し前記第1ソース配線及び前記第2ソース配線の上方に位置するとともに開口部が形成された反射性の第1共通電極と、前記第1共通電極を覆う第2層間絶縁膜と、前記第2層間絶縁膜上でその少なくとも一部が前記第1共通電極と対向し前記開口部を介して前記スイッチング素子と電気的に接続された透過性の画素電極と、前記画素電極を覆う第1垂直配向膜と、を備えた第1基板と、前記第1共通電極と同電位の第2共通電極と、前記第2共通電極を覆う第2垂直配向膜と、を備えた第2基板と、前記第1垂直配向膜と前記第2垂直配向膜との間に保持された液晶層と、を備えた液晶表示装置が提供される。
第1方向にそれぞれ延出した第1ゲート配線及び第2ゲート配線と、第1方向に交差する第2方向にそれぞれ延出した第1ソース配線及び第2ソース配線と、前記第1ゲート配線及び前記第1ソース配線と電気的に接続されたスイッチング素子と、前記スイッチング素子を覆う第1層間絶縁膜と、前記第1層間絶縁膜上に延在し前記第1ソース配線及び前記第2ソース配線の上方に位置するとともに開口部が形成された反射性の第1共通電極と、前記第1共通電極を覆う第2層間絶縁膜と、前記第2層間絶縁膜上でその少なくとも一部が前記第1共通電極と対向し前記開口部を介して前記スイッチング素子と電気的に接続された透過性の画素電極と、前記画素電極を覆う第1垂直配向膜と、を備えた第1基板と、前記第1共通電極と同電位の第2共通電極と、前記第2共通電極を覆う第2垂直配向膜と、を備えた第2基板と、前記第1垂直配向膜と前記第2垂直配向膜との間に保持された液晶層と、を備えた液晶表示装置が提供される。
以下、本実施形態について、図面を参照しながら説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したもの同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。
図1は、本実施形態の液晶表示装置を構成する液晶表示パネルLPNの構成及び等価回路を概略的に示す図である。
すなわち、液晶表示装置は、アクティブマトリクスタイプの液晶表示パネルLPNを備えている。液晶表示パネルLPNは、第1基板であるアレイ基板ARと、アレイ基板ARに対向配置された第2基板である対向基板CTと、アレイ基板ARと対向基板CTとの間に保持された液晶層LQと、を備えて構成されている。液晶表示パネルLPNは、画像を表示するアクティブエリアACTを備えている。アクティブエリアACTは、アレイ基板ARと対向基板CTとの間に液晶層LQが保持された領域に相当し、例えば、四角形状であり、マトリクス状に配置された複数の画素PXによって構成されている。
アレイ基板ARは、アクティブエリアACTにおいて、第1方向Xに沿って延出した複数のゲート配線G(G1〜Gn)、第1方向Xに交差する第2方向Yに沿って延出した複数のソース配線S(S1〜Sm)、各画素PXにおいてゲート配線G及びソース配線Sと電気的に接続されたスイッチング素子SW、各画素PXにおいてスイッチング素子SWに電気的に接続された画素電極PE、画素電極PEと向かい合う第1共通電極CE1などを備えている。蓄積容量CSは、例えば、第1共通電極CE1と画素電極PEとの間に形成される。
一方、対向基板CTは、画素電極PEと液晶層LQを介して対向する第2共通電極CE2などを備えている。
各ゲート配線Gは、アクティブエリアACTの外側に引き出され、第1駆動回路GDに接続されている。各ソース配線Sは、アクティブエリアACTの外側に引き出され、第2駆動回路SDに接続されている。第1駆動回路GD及び第2駆動回路SDは、例えばその少なくとも一部がアレイ基板ARに形成され、駆動ICチップ2と接続されている。駆動ICチップ2は、第1駆動回路GD及び第2駆動回路SDを制御するコントローラを内蔵し、液晶表示パネルLPNを駆動するのに必要な信号を供給する信号供給源として機能する。図示した例では、駆動ICチップ2は、液晶表示パネルLPNのアクティブエリアACTの外側において、アレイ基板ARに実装されている。
第1共通電極CE1及び第2共通電極CE2は同電位であり、いずれもアクティブエリアACTのほぼ全域に亘って延在しており、複数の画素PXに亘って共通に形成されている。これらの第1共通電極CE1及び第2共通電極CE2は、アクティブエリアACTの外側に引き出され、給電部Vcomに接続されている。給電部Vcomは、例えばアクティブエリアACTの外側においてアレイ基板ARに形成され、第1共通電極CE1と電気的に接続されるとともに、図示しない導電部材を介して第2共通電極CE2と電気的に接続されている。給電部Vcomでは、第1共通電極CE1及び第2共通電極CE2に対して、例えばコモン電位が供給される。
図2は、本実施形態の液晶表示装置に適用可能なアレイ基板ARの一画素PXの構成例を概略的に示す平面図である。ここに示した例では、一画素PXは、主として反射光によって画像を表示する反射領域R及び主として透過光によって画像を表示する透過領域Tを備えている。
アレイ基板ARは、ゲート配線G1、ソース配線S1、ソース配線S2、スイッチング素子SW、第1共通電極CE1、画素電極PEなどを備えている。図示した例では、画素PXは、図中の破線で示したように、第1方向Xに平行な一対の短辺を有するとともに、第2方向Yに平行な一対の長辺を有する長方形状である。
ゲート配線G1は、第1方向Xに沿って延出している。ソース配線S1及びソース配線S2は、第1方向Xに沿って間隔をおいて配置され、それぞれ第2方向Yに沿って延出している。画素PXの第1方向Xに沿った長さは、隣接するソース配線の第1方向Xに沿ったピッチと略同等である。画素PXの第2方向Yに沿った長さは、隣接するゲート配線の第2方向Yに沿ったピッチと略同等である。
図示した画素PXにおいて、ソース配線S1は左側端部に位置し当該画素PXとその左側に隣接する画素との境界に跨って配置され、ソース配線S2は右側端部に位置し当該画素PXとその右側に隣接する画素との境界に跨って配置されている。ゲート配線G1は、画素PXの中央部を横切るように配置されている。図示したように、本実施形態においては、蓄積容量CSを形成するために画素PXを横切る補助容量線は存在しない。
スイッチング素子SWは、例えば、nチャネル薄膜トランジスタ(TFT)によって構成されている。詳細な図示を省略するが、スイッチング素子SWは、例えば、ポリシリコンなどの半導体層と、ゲート配線G1に接続されたゲート電極と、ソース配線S1に接続され半導体層にコンタクトしたソース電極と、半導体層にコンタクトしたドレイン電極WDと、を備えている。
第1共通電極CE1は、例えば、図中に右下がりの斜線で示したように、画素PXの反射領域Rに配置されている。反射領域Rは、ゲート配線G1と重なる領域を含む画素PXの中央部に位置しており、透過領域Tは、反射領域Rを挟んで画素PXの上端側及び下端側にそれぞれ位置している。第1共通電極CE1は、透過領域Tにおいては欠落している。また、第1共通電極CE1は、当該画素PXから、ソース配線S1及びソース配線S2を跨いで第1方向Xに延在するとともに、第2方向Yにも延在している。つまり、第1共通電極CE1は、ソース配線S1及びソース配線S2に対向するとともに、当該画素PXに対して第1方向Xに隣接する各画素に亘って連続的に形成されている。また、第1共通電極CE1は、当該画素PXに対して第2方向Yに隣接する各画素に亘って連続的に形成されている。但し、第1共通電極CE1には、ドレイン電極WDを露出する開口部OPが形成されている。
尚、第1共通電極CE1は、当該画素PXから、ソース配線S1及びソース配線S2を跨いで第1方向Xに延在し、ソース配線S1及びソース配線S2に対向するとともに、当該画素PXに対して第1方向Xに隣接する各画素に亘って帯状に連続的に形成されても良い。
画素電極PEは、図中に右上がりの斜線で示したように、画素PXにおいて島状に形成され、反射領域R及び透過領域Tに配置されている。反射領域Rにおいて、画素電極PEは、第1共通電極CE1と対向している。透過領域Tにおいては、画素電極PEは、第1共通電極CE1の欠落した領域に重なっている。なお、図示した例では、当該画素PXに配置された画素電極PEのみを図示しているが、当該画素PXの第1方向X及び第2方向Yに隣接する他の画素にも同一形状の画素電極が配置されている。画素電極PEは、開口部OPにおいてコンタクトホールCHを介してスイッチング素子SWのドレイン電極WDに電気的に接続されている。図示した画素電極PEの形状は、例えば、画素PXの形状に対応して、第1方向Xに沿った長さが第2方向Yに沿った長さよりも短い長方形状である。なお、画素電極PEの一部は、ソース配線S1やソース配線S2と重なる位置まで延在していても良い。また、画素電極PEのソース配線に沿った端部は、ソース配線と対向している第1共通電極CE1の端部と重なる位置まで延在していても良い。
図3は、本実施形態の液晶表示装置に適用可能な対向基板CTの一画素PXの構成例を概略的に示す平面図である。なお、ここでは、説明に必要な構成のみを図示し、また、アレイ基板の主要部であるソース配線S1、ソース配線S2、ゲート配線G1、及び、画素電極PEを破線で示し、第1共通電極の図示を省略している。
対向基板CTは、第2共通電極CE2を備えている。第2共通電極CE2は、例えば、アクティブエリアの外側などにおいて、アレイ基板に備えられた第1共通電極CE1あるいは給電部と電気的に接続されており、第1共通電極CE1と同電位である。
第2共通電極CE2は、当該画素PXの全域つまり透過領域T及び反射領域Rの全体に亘って配置され、画素電極PEと対向している。また、第2共通電極CE2は、当該画素PXから第1方向X及び第2方向Yに亘って延在し、ソース配線S1及びソース配線S2の上方にも位置している。つまり、第2共通電極CE2は、詳述しないが、当該画素PXの第1方向Xに沿った右側及び左側に隣接する画素や、当該画素PXの第2方向Yに沿った上側及び下側に隣接する画素に亘って連続的に形成されている。さらに言えば、詳述しないが、第2共通電極CE2は、アクティブエリアの略全面に亘って配置されている。
第2共通電極CE2には、画素電極PEと対向する位置にスリットSLが形成されている。図示した例では、スリットSLは、第2方向Yに沿って延出した帯状に形成され、画素PXの略中央すなわち反射領域Rに位置している。このようなスリットSLは、主として液晶分子の配向を制御する配向制御部材に相当する。なお、液晶分子の配向を制御する機能を有するものであれば、スリットに代えて、第2共通電極CE2に積層した突起などの他の配向制御部材を設置しても良い。また、スリットSLの形状については、図示した例に限らず、十字などであっても良い。十字のスリットSLが適用される場合、第1方向Xに沿って延出した横スリットはゲート配線G1と重なる位置に形成されることが望ましい。
図4は、図2に示したスイッチング素子SWを含むアクティブエリアにおける液晶表示パネルLPNの断面構造を概略的に示す図である。図5は、図3のA−B線で切断した液晶表示パネルLPNの断面構造を概略的に示す断面図である。
アレイ基板ARは、ガラス基板や樹脂基板などの光透過性を有する第1絶縁基板10を用いて形成されている。アレイ基板ARは、第1絶縁基板10の対向基板CTに対向する側に、スイッチング素子SW、第1共通電極CE1、画素電極PE、第1絶縁膜11、第2絶縁膜12、第3絶縁膜13、第4絶縁膜14、第1垂直配向膜AL1などを備えている。
図示した例では、スイッチング素子SWは、トップゲート型の薄膜トランジスタである。スイッチング素子SWは、第1絶縁基板10の上に配置された半導体層SCを備えている。なお、第1絶縁基板10と半導体層SCとの間に絶縁膜であるアンダーコート層が介在していても良い。半導体層SCは、第1絶縁膜11によって覆われている。また、第1絶縁膜11は、第1絶縁基板10の上にも配置されている。このような第1絶縁膜11は、例えば、シリコン窒化物などの無機系材料によって形成されている。
スイッチング素子SWのゲート電極WGは、第1絶縁膜11の上に形成され、半導体層SCの直上に位置している。ゲート電極WGは、ゲート配線G1に電気的に接続され(あるいは、ゲート配線G1と一体的に形成され)、第2絶縁膜12によって覆われている。また、第2絶縁膜12は、第1絶縁膜11の上にも配置されている。このような第2絶縁膜12は、例えば、テトラエトキシシラン(TEOS)などの無機系材料によって形成されている。
スイッチング素子SWのソース電極WS及びドレイン電極WDは、第2絶縁膜12の上に形成されている。また、ソース配線S1及びソース配線S2も同様に第2絶縁膜12の上に形成されている。図示したソース電極WSは、ソース配線S1に電気的に接続されている(あるいは、ソース配線S1と一体的に形成されている)。ソース電極WS及びドレイン電極WDは、それぞれ第1絶縁膜11及び第2絶縁膜12を貫通するコンタクトホールを通して半導体層SCにコンタクトしている。このような構成のスイッチング素子SWは、ソース配線S1及びソース配線S2とともに第3絶縁膜13によって覆われている。第3絶縁膜13は、第2絶縁膜12の上にも配置されている。このような第3絶縁膜13は、例えば、透明な樹脂材料によって形成されている。この第3絶縁膜13は、ソース配線S1及びソース配線S2、スイッチング素子SWを覆う第1層間絶縁膜に相当する。
第1共通電極CE1は、第3絶縁膜13の上に延在している。図示したように、第1共通電極CE1は、ソース配線S1及びソース配線S2の上方をカバーし、隣接する画素に向かって延在している。このような第1共通電極CE1は、アルミニウム(Al)、チタン(Ti)、銀(Ag)、モリブデン(Mo)、タングステン(W)、銅(Cu)、クロム(Cr)などの反射性の金属材料によって形成されている。第1共通電極CE1の上には、第4絶縁膜14が配置されている。第3絶縁膜13及び第4絶縁膜14には、ドレイン電極WDまで貫通したコンタクトホールCHが形成されている。第4絶縁膜14は、第3絶縁膜13と比較して薄い膜厚に形成され、例えば、シリコン窒化物などの無機系材料によって形成されている。この第4絶縁膜14は、第1共通電極CE1を覆う第2層間絶縁膜に相当する。
画素電極PEは、第4絶縁膜14の上において島状に形成され、第1共通電極CE1と対向している。画素電極PEは、コンタクトホールCHを介してスイッチング素子SWのドレイン電極WDに電気的に接続されている。このような画素電極PEは、例えば、インジウム・ティン・オキサイド(ITO)やインジウム・ジンク・オキサイド(IZO)などの透明な導電材料によって形成されている。画素電極PEは、第1垂直配向膜AL1によって覆われている。
一方、対向基板CTは、ガラス基板や樹脂基板などの光透過性を有する第2絶縁基板30を用いて形成されている。対向基板CTは、第2絶縁基板30のアレイ基板ARに対向する側に、遮光層31、カラーフィルタ32、オーバーコート層33、第2共通電極CE2、第2垂直配向膜AL2などを備えている。
遮光層31は、アクティブエリアACTにおいて各画素PXを区画し、開口部APを形成する。遮光層31は、アレイ基板ARに設けられたソース配線と対向する位置や、スイッチング素子と対向する位置などに設けられている。遮光層31は、遮光性の金属材料や黒色の樹脂材料によって形成されている。
カラーフィルタ32は、開口部APに形成され、その一部が遮光層31と重なっている。カラーフィルタ32は、例えば、赤色、緑色、青色にそれぞれ着色された樹脂材料によって形成されている。第1方向Xに隣接する各画素は異なる色画素であり、例えば赤色カラーフィルタ、緑色カラーフィルタ、青色カラーフィルタがこの順に並んでいる。異なる色のカラーフィルタ32間の境界は、ソース配線Sの上方の遮光層31と重なる位置にある。
オーバーコート層33は、カラーフィルタ32を覆っている。オーバーコート層33は、遮光層31やカラーフィルタ32の凹凸を平坦化する。オーバーコート層33は、透明な樹脂材料によって形成されている。このオーバーコート層33は、第2共通電極CE2の下地となる。
第2共通電極CE2は、オーバーコート層33のアレイ基板ARと対向する側に形成されている。図示したように、第2共通電極CE2は、ソース配線S1及びソース配線S2の上方を通り、隣接する画素に向かって延在している。このような第2共通電極CE2は、例えば、ITOやIZOなどの透明な導電材料によって形成されている。第2共通電極CE2は、第2垂直配向膜AL2によって覆われている。
第1垂直配向膜AL1及び第2垂直配向膜AL2は、垂直配向性を示す材料によって形成され、ラビングなどの配向処理を必要とせずに液晶分子を基板の法線方向に配向させる配向規制力を有している。
上述したようなアレイ基板ARと対向基板CTとは、第1垂直配向膜AL1及び第2垂直配向膜AL2が向かい合うように配置されている。このとき、アレイ基板ARと対向基板CTとの間には、一方の基板に形成された柱状スペーサにより、所定のセルギャップが形成される。アレイ基板ARと対向基板CTとは、セルギャップが形成された状態でシール材によって貼り合わせられている。液晶層LQは、第1垂直配向膜AL1と第2垂直配向膜AL2との間に形成されたセルギャップに封入されている。この液晶層LQは、例えば誘電率異方性が負(ネガ型)の液晶材料によって構成されている。
このような構成の液晶表示パネルLPNに対して、その背面側には、バックライトBLが配置されている。バックライトBLとしては、種々の形態が適用可能であるが、ここでは詳細な構造についての説明は省略する。
第1絶縁基板10の外面10Bには、第1偏光板PL1を含む円偏光素子である第1光学素子OD1が配置されている。第2絶縁基板30の外面30Bには、第2偏光板PL2を含む円偏光素子である第2光学素子OD2が配置されている。第1偏光板PL1及び第2偏光板PL2は、例えば、それぞれの偏光軸が直交するクロスニコルの位置関係となるように配置される。
次に、本実施形態における液晶表示装置の動作について説明する。
画素電極PEと第2共通電極CE2との間に電位差が形成されていないOFF状態(つまり、液晶層LQに電圧が印加されていない状態)では、画素電極PEと第2共通電極CE2との間に電界が形成されていないため、液晶層LQに含まれる液晶分子LMは、図4に示したように、第1垂直配向膜AL1と第2垂直配向膜AL2との間において、基板主面(X−Y平面)に対して略垂直に初期配向する。このとき、透過領域Tにおいては、バックライトBLからのバックライト光の一部は、第1光学素子OD1を透過して円偏光に変換され、液晶表示パネルLPNに入射する。液晶表示パネルLPNに入射した円偏光(例えば右回りの円偏光)の偏光状態は、液晶層LQを透過した際にほとんど変化しない。このため、液晶表示パネルLPNを透過した円偏光(右回り円偏光)は、第2光学素子OD2によって吸収される(黒表示)。また、反射領域Rにおいては、液晶表示パネルLPNに向かって入射した外光の一部は、第2光学素子OD2を透過して円偏光に変換され、液晶表示パネルLPNに入射する。液晶表示パネルLPNに入射した円偏光(例えば左回りの円偏光)の偏光状態は、液晶層LQを透過した際にほとんど変化しないが、第1共通電極CE1で反射された際に逆回りの円偏光(右回り円偏光)となり、第2光学素子OD2によって吸収される(黒表示)。
画素電極PEと第2共通電極CE2との間に電位差が形成されたON状態(つまり、液晶層LQに電圧が印加された状態)では、画素電極PEと第2共通電極CE2との間に縦電界あるいはスリットSLを避ける傾斜電界が形成される。このため、液晶分子LMは、縦電界あるいは傾斜電界の作用によって初期配向方向とは異なる方位に配向する。すなわち、ネガ型の液晶分子LMは、その長軸が電界に対して交差するように配向するため、ON状態では、基板主面に対して斜め方向あるいは水平方向に配向する。
このようなON状態では、液晶表示パネルLPNに入射した円偏光の偏光状態は、液晶層LQを透過する際に液晶分子LMの配向状態(あるいは、液晶層のリタデーション)に応じて変化する。このため、ON状態において、液晶層LQを透過した少なくとも一部の円偏光は、第2光学素子OD2を透過する(白表示)。
すなわち、透過領域Tにおいて、第1光学素子OD1を透過した円偏光(右回り円偏光)は、液晶層LQを透過した際の約1/2波長の位相差によって逆回りの円偏光(左回り円偏光)となり、第2光学素子OD2を透過する。また、反射領域Rにおいては、第2共通電極CE2にスリットSLが形成されているため、透過領域Tと比較して、液晶層LQに印加される電圧が弱まり、液晶分子の配向状態の変化が小さい。つまり、反射領域Rでは、透過領域Tよりも液晶層LQのリタデーションが小さくなる。このため、反射領域Rでは液晶層LQを透過する光に与える位相差が透過領域Tよりも実質的に小さくなる。例えば、透過領域Tにおいて液晶層LQを1回透過する光に与える位相差が1/2波長である一方で、反射領域Rにおいて液晶層LQを1回透過する光に与える位相差が約1/4波長であって、液晶層LQを1往復する光に与える位相差が約1/2波長である。このため、第2光学素子OD2を透過した円偏光(左回り円偏光)は、第1共通電極CE1で反射された際に逆回りの円偏光(右回り円偏光)となるが、液晶層LQを往復した際の約1/2波長の位相差によって逆回りの円偏光(左回り円偏光)となるため、第2光学素子OD2を透過する。つまり、透過領域Tと反射領域Rとで同等の変調率を得ることができ、透過領域Tを透過した光と反射領域Rで反射された光とで、階調レベルを揃えることが可能となる。
また、ON状態では、第4絶縁膜14を介して対向する画素電極PEと第1共通電極CE1とで蓄積容量CSを形成し、画像を表示するのに必要な容量を保持する。つまり、スイッチング素子SWを介して各画素に書き込まれた画素電位が上記の蓄積容量CSによって一定期間保持される。
このような本実施形態によれば、各画素において画像を表示するのに必要な容量は、第4絶縁膜14を介して対向する画素電極PEと第1共通電極CE1とで形成することが可能である。このため、容量を形成するに際して、第1共通電極CE1とは別に、画素を横切る配線や電極を設ける必要がなくなる。また、第4絶縁膜14は、樹脂材料等で形成された第3絶縁膜と比較して薄い膜厚を有するように形成されている。このため、第4絶縁膜14を介した画素電極PE及び第1共通電極CE1により、比較的大きな容量を容易に形成することが可能となる。また、第1共通電極CE1の他に画素を横切る補助容量線を配置した比較例と比べて、表示に寄与する一画素あたりの透過領域Tにおける開口率、透過率、あるいは、輝度を向上することが可能となる。
また、第1共通電極CE1は反射電極として機能するため、画素電極PEと第1共通電極CE1とが重なる領域は、反射領域Rとして表示に寄与する。この反射領域Rは、画素電極PEと第1共通電極CE1とが重なる領域のみならず、画素電極PEの外側つまりソース配線S1及びソース配線S2の直上の領域なども含んでいるため、一画素PXにおける透過領域Tの面積縮小を抑えつつ、反射領域Rの面積を拡大することができ、一画素PXあたりの反射領域Rにおける開口率、反射率、あるいは、輝度を向上することが可能となる。したがって、表示に必要な容量を確保しつつ、透過表示及び反射表示の双方の表示品位を改善することが可能となる。
また、第1共通電極CE1は、ソース配線S1及びソース配線S2の上方に位置している。このため、ON状態において、第1共通電極CE1により、ソース配線S1及びソース配線S2から液晶層LQに向かう不所望な漏れ電界をシールドすることが可能となる。つまり、ソース配線S1及びソース配線S2と画素電極PEあるいは第2共通電極CE2との間の不所望な電界の形成あるいは不所望な容量の形成を抑制することができ、ソース配線S1及びソース配線S2と重なる領域の液晶分子LMの配向乱れを抑制することが可能となる。
しかも、ソース配線S1及びソース配線S2と重なる領域では、第1共通電極CE1と第2共通電極CE2とが対向している。このため、ソース配線S1及びソース配線S2と重なる領域の液晶分子LMは、ON状態においても第1共通電極CE1及び第2共通電極CE2が同電位で維持されているため、初期配向状態を保持している。したがって、第1方向Xに隣接する画素電極PEを加工限界まで接近させることが可能となり、一画素あたり表示に寄与する面積をさらに拡大することが可能である。
また、ソース配線を挟んで隣接する一方の画素がON状態であり、他方の画素がOFF状態であったとしても、ON状態の画素とOFF状態の画素との間のソース配線と重なる領域では、対向する第1共通電極CE1と第2共通電極CE2との間に電位差が形成されていないため、液晶分子LMが初期配向状態に維持されている。このため、液晶表示パネルLPNを斜め方向から観察した場合であっても、混色による表示品位の劣化を抑制することが可能となる。また、反射性の第1共通電極CE1がアレイ基板ARにおいてソース配線S1及びソース配線S2よりも遮光層31に接近した位置に配置されているため、混色を抑制できる視角範囲を拡大することが可能となる。
また、混色防止のために遮光層31の幅を拡大する必要がなくなるため、一画素あたりの表示に寄与する面積をさらに拡大することが可能となる。一例として、ソース配線S1及びソース配線S2の上方に位置する遮光層31の幅については、ソース配線S1及びソース配線S2の幅と同等であれば良い。
次に、他の構成例について説明する。
図6は、本実施形態の液晶表示装置に適用可能なアレイ基板ARの一画素PXの他の構成例を概略的に示す平面図である。
図6に示した構成例は、図2に示した構成例と比較して、第1共通電極CE1が第1方向Xに沿って延出した帯状に形成された点で相違している。すなわち、第1共通電極CE1は、各画素PXの中央部に位置する反射領域Rに配置され、透過領域Tにおいては欠落している。つまり、第1共通電極CE1は、ソース配線S1及びソース配線S2に対向するとともに、当該画素PXに対して第1方向Xに隣接する各画素に亘って連続的に形成されている。
このような構成例のアレイ基板ARに対して、図3で説明した第2共通電極CE2を備えた対向基板CTを適用可能である。
この構成例によれば、上記の構成例と同様に半透過型の液晶表示装置を実現することが可能となる。
図7は、本実施形態の液晶表示装置に適用可能なアレイ基板ARの一画素PXの他の構成例を概略的に示す平面図である。
図7に示した構成例は、図2に示した構成例と比較して、透過領域Tがゲート配線G1と重なる領域を含む画素PXの中央部に位置し、反射領域Rが透過領域Tを挟んで画素PXの上端側及び下端側にそれぞれ位置している点で相違している。
すなわち、第1共通電極CE1は、例えば、図中に右下がりの斜線で示したように、画素PXの反射領域Rに配置されている。また、第1共通電極CE1は、当該画素PXから、ソース配線S1及びソース配線S2を跨いで第1方向Xに延在するとともに、第2方向Yにも延在している。つまり、第1共通電極CE1は、ソース配線S1及びソース配線S2に対向するとともに、当該画素PXに対して第1方向Xに隣接する各画素に亘って連続的に形成されている。また、第1共通電極CE1は、当該画素PXに対して第2方向Yに隣接する各画素に亘って連続的に形成されている。但し、第1共通電極CE1には、ドレイン電極WDと重なる領域を含む開口部OPが形成されている。開口部OPは、透過領域Tに対応して形成されており、第1共通電極CE1が欠落した部分に相当する。
画素電極PEは、図中に右上がりの斜線で示したように、画素PXにおいて島状に形成され、反射領域R及び透過領域Tに配置されている。反射領域Rにおいて、画素電極PEは、第1共通電極CE1と対向するスリットPSLを有している。すなわち、スリットPSLは、第2方向Yに沿って画素電極PEの短辺の端から反射領域Rと透過領域Tの境界まで形成されている。透過領域Tにおいては、画素電極PEは、第1共通電極CE1の開口部OPに重なっている。
このような構成例のアレイ基板ARに対して、図3で説明した第2共通電極CE2を備えた対向基板CTを適用可能である。
この構成例によれば、反射領域Rにおいては、画素電極PEにスリットPSLが形成されているため、ON状態では、透過領域Tと比較して液晶層LQに印加される電圧が弱まる。このため、反射領域Rでは、透過領域Tよりも液晶層LQのリタデーションが小さくなる。例えば、画素電極PEと第2共通電極CE2との間に電位差が形成された際に、透過領域Tにおいて液晶層LQを1回透過する光に与える位相差が1/2波長である一方で、反射領域Rにおいて液晶層LQを1回透過する光に与える位相差が約1/4波長であって、液晶層LQを1往復する光に与える位相差が約1/2波長である。このため、透過領域T及び反射領域Rの双方において、階調レベルを揃えることが可能となる。したがって、このような構成例においても、上記の構成例と同様に半透過型の液晶表示装置を実現することが可能となる。
図8は、本実施形態の液晶表示装置に適用可能なアレイ基板ARの一画素PXの他の構成例を概略的に示す平面図である。
図8に示した構成例は、図2に示した構成例と比較して、反射型の液晶表示装置に対応する点で相違している。
すなわち、画素PXは、その全体が反射領域に相当する。第1共通電極CE1は、例えば、図中に右下がりの斜線で示したように、開口部OPを除いて、画素PXの略全面に亘って延在し、さらに、当該画素PXから、ソース配線S1及びソース配線S2を跨いで第1方向Xに延在するとともに、第2方向Yにも延在している。つまり、第1共通電極CE1は、ソース配線S1及びソース配線S2に対向するとともに、当該画素PXに対して第1方向Xに隣接する各画素に亘って連続的に形成され、さらに、当該画素PXに対して第2方向Yに隣接する各画素に亘って連続的に形成されている。さらに言えば、詳述しないが、第1共通電極CE1は、画像を表示するアクティブエリアの略全面に配置され、その一部がアクティブエリアの外側に引き出され、上記の通り、給電部と電気的に接続されている。
このような構成例のアレイ基板ARに対して、図3で説明した第2共通電極CE2を備えた対向基板CTを適用可能である。なお、反射型の液晶表示装置においては、図4を参照して説明したバックライトBL及び第1光学素子OD1は不要である。
この構成例によれば、各画素に個別の反射電極を設けた反射型液晶表示装置と比較して、隣接する画素の境界付近まで反射領域を拡大することが可能となり、一画素PXあたりの反射領域Rにおける開口率、反射率、あるいは、輝度をさらに向上することが可能となる。一例として、図示した構成例によれば、各画素に個別の反射電極を設けた反射型液晶表示装置と比較して、表示に寄与する開口率を約30%拡大できることが確認された。
なお、図8に示した構成例では、第1共通電極CE1の膜厚を極薄とすることで、第1共通電極CE1をハーフミラーとして構成することが可能である。そして、図4を参照して説明したように、バックライトBL及び第1光学素子OD1を設けることで、半透過型の液晶表示装置を構成することが可能である。このような半透過型の液晶表示装置によれば、画素PXの略全体が反射領域にも透過領域にもなり得る。
ところで、図8の構成例では、各画素の透過領域と反射領域とが共通している。このため、透過表示に適した電圧を液晶層に印加した場合に、透過表示では正常な階調表示が得られるものの、反射表示では正常な階調表示が得られないことがある。このため、透過表示時と反射表示時とで同一階調を表示する際に、透過表示時と反射表示時とで液晶層に印加する電圧を異ならせることが望ましい。例えば、反射表示の際に液晶層に印加する電圧は、透過表示の際に液晶層に印加する電圧の約1/2に設定することで、透過表示及び反射表示の双方について正常な階調表示が実現できる。
図9は、第1共通電極CE1の膜厚をパラメータとした波長に対する透過率の特性の一例を示す図である。
ここでは、第1共通電極CE1はアルミニウムによって形成した。図中のAは第1共通電極CE1の膜厚が10.5nmの透過率特性に相当し、図中のBは第1共通電極CE1の膜厚が18.7nmの透過率特性に相当し、図中のCは第1共通電極CE1の膜厚が24.8nmの透過率特性に相当する。
第1共通電極CE1の膜厚が概ね20nm以下であれば、可視光の波長範囲、例えば波長400nmから波長800nmまでの範囲において、比較的高い透過率が得られる。このような半透過型の液晶表示装置において、第1共通電極CE1の膜厚を透過率特性に合わせて設定することにより、透過表示と反射表示とのバランスをとることが可能となる。例えば、反射表示を重視する構成(透過表示を補助的に使用する構成)では、第1共通電極CE1の膜厚を20nm以上の比較的厚い膜厚に設定することが望ましい。また、透過表示を重視する構成(反射表示を補助的に使用する構成)では、第1共通電極CE1の膜厚を20nm以下の比較的薄い膜厚に設定することが望ましい。
以上説明したように、本実施形態によれば、表示品位を改善することが可能な液晶表示装置を提供することができる。
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
LPN…液晶表示パネル AR…アレイ基板 CT…対向基板 LQ…液晶層
PE…画素電極 CE1…第1共通電極 CE2…第2共通電極
AL1…第1垂直配向膜 AL2…第2垂直配向膜
PE…画素電極 CE1…第1共通電極 CE2…第2共通電極
AL1…第1垂直配向膜 AL2…第2垂直配向膜
Claims (6)
- 第1絶縁基板と、前記第1絶縁基板上に位置するスイッチング素子と、前記スイッチング素子を覆う第1層間絶縁膜と、前記第1層間絶縁膜上に延在した反射性の第1共通電極と、前記第1共通電極を覆う第2層間絶縁膜と、前記第2層間絶縁膜上でその少なくとも一部が前記第1共通電極と対向し前記スイッチング素子と電気的に接続された透過性の画素電極と、前記画素電極を覆う第1垂直配向膜と、を備えた第1基板と、
第2絶縁基板と、前記第2絶縁基板の前記第1基板と対向する側に延在し前記第1共通電極と同電位の第2共通電極と、前記第2共通電極を覆う第2垂直配向膜と、を備えた第2基板と、
前記第1垂直配向膜と前記第2垂直配向膜との間に保持された液晶層と、
を備えた液晶表示装置。 - 前記第1共通電極は、画素内に亘って延在するとともに前記スイッチング素子と前記画素電極とを接続するための開口部を有する、請求項1に記載の液晶表示装置。
- 前記第1主共通電極は、画素の反射領域に亘って延在し前記画素電極と対向するとともに、画素の透過領域において欠落している、請求項1に記載の液晶表示装置。
- 前記画素電極は、透過領域において前記第1主共通電極と対向するスリットを有する、請求項3に記載の液晶表示装置。
- 第1方向にそれぞれ延出した第1ゲート配線及び第2ゲート配線と、第1方向に交差する第2方向にそれぞれ延出した第1ソース配線及び第2ソース配線と、前記第1ゲート配線及び前記第1ソース配線と電気的に接続されたスイッチング素子と、前記スイッチング素子を覆う第1層間絶縁膜と、前記第1層間絶縁膜上に延在し前記第1ソース配線及び前記第2ソース配線の上方に位置するとともに開口部が形成された反射性の第1共通電極と、前記第1共通電極を覆う第2層間絶縁膜と、前記第2層間絶縁膜上でその少なくとも一部が前記第1共通電極と対向し前記開口部を介して前記スイッチング素子と電気的に接続された透過性の画素電極と、前記画素電極を覆う第1垂直配向膜と、を備えた第1基板と、
前記第1共通電極と同電位の第2共通電極と、前記第2共通電極を覆う第2垂直配向膜と、を備えた第2基板と、
前記第1垂直配向膜と前記第2垂直配向膜との間に保持された液晶層と、
を備えた液晶表示装置。 - 前記第2共通電極は、前記画素電極と対向する位置に形成されたスリットを有する、請求項1乃至5のいずれか1項に記載の液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013254901A JP2015114415A (ja) | 2013-12-10 | 2013-12-10 | 液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013254901A JP2015114415A (ja) | 2013-12-10 | 2013-12-10 | 液晶表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015114415A true JP2015114415A (ja) | 2015-06-22 |
Family
ID=53528281
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013254901A Pending JP2015114415A (ja) | 2013-12-10 | 2013-12-10 | 液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015114415A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115561938A (zh) * | 2022-12-05 | 2023-01-03 | 北京京东方技术开发有限公司 | 阵列基板、显示面板和显示装置 |
-
2013
- 2013-12-10 JP JP2013254901A patent/JP2015114415A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115561938A (zh) * | 2022-12-05 | 2023-01-03 | 北京京东方技术开发有限公司 | 阵列基板、显示面板和显示装置 |
CN115561938B (zh) * | 2022-12-05 | 2023-04-11 | 北京京东方技术开发有限公司 | 阵列基板、显示面板和显示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6257259B2 (ja) | 表示装置 | |
JP2015125224A (ja) | 液晶表示装置 | |
JP2015069195A (ja) | 液晶表示装置 | |
JP2013088555A (ja) | 液晶表示装置 | |
JP5883721B2 (ja) | 液晶表示装置 | |
JP6220628B2 (ja) | 表示装置 | |
US9448435B2 (en) | Liquid crystal display device | |
JP2013127558A (ja) | 液晶表示装置 | |
JP2015125365A (ja) | 液晶表示装置 | |
JP5903309B2 (ja) | 液晶表示装置 | |
JP5564473B2 (ja) | 液晶表示装置 | |
JP5674587B2 (ja) | 液晶表示装置 | |
JP2013050544A (ja) | 液晶表示装置 | |
JP2013040990A (ja) | 液晶表示装置 | |
JP5699068B2 (ja) | 液晶表示装置 | |
JP2016038539A (ja) | 液晶表示装置 | |
JP2015114415A (ja) | 液晶表示装置 | |
JP2015079205A (ja) | 表示装置 | |
JP2016057428A (ja) | 液晶表示装置 | |
JP6476269B2 (ja) | 表示装置 | |
JP2015049392A (ja) | 液晶表示装置 | |
JP4711439B2 (ja) | 表示装置 | |
JP5824301B2 (ja) | 液晶表示装置 | |
JP5851175B2 (ja) | 液晶表示装置 | |
JP5785834B2 (ja) | 液晶表示装置 |