JP4873882B2

JP4873882B2 - 液晶表示装置

Info

Publication number: JP4873882B2
Application number: JP2005144258A
Authority: JP
Inventors: 善英大植; 康志宮島
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2004-05-21
Filing date: 2005-05-17
Publication date: 2012-02-08
Anticipated expiration: 2025-05-17
Also published as: JP2006011399A

Description

本発明は、液晶表示装置、特に外光を反射させる機能を備えた反射型あるいは半透過型液晶表示装置に関する。

薄型化、小型化が可能で低消費電力の液晶表示装置は、現在様々な機器の表示器として採用されている。この液晶表示装置（以下、ＬＣＤ）は、それぞれの対向面側に電極が形成された２枚の基板を、間に液晶を封入して貼り合わせた構成を備え、電極間に電圧信号を印加し、配向状態によって光学特性の変化する液晶の配向を制御して光源からの光の透過率を制御することで表示を行う。

ここで、基板の対向面側に形成されている電極間に直流電圧を印加し続けると、液晶分子の配向状態が固定される、つまり、いわゆる焼き付きの問題が発生することが知られており、従来より、液晶を駆動する電圧信号としては、基準電圧に対する極性が周期的に反転する交流電圧信号が採用されている。

この液晶駆動電圧信号の極性反転のタイミングは、マトリクス状に複数の画素が配列されている液晶表示装置において、１フレーム毎の反転、１垂直走査（１Ｖ）期間（または１フィールド期間）毎の反転、１水平走査（１Ｈ）期間毎の反転、１画素（１ドット）期間毎の反転が知られている。

本来的に表示品質、特に他の方式に比較して動画の表示品質の高いアクティブマトリクス型ＬＣＤは、その表示領域内にマトリクス状に複数の画素が配列されており、各画素は、それぞれ薄膜トランジスタ（ＴＦＴ：ＴｈｉｎＦｉｌｍＴｒａｎｓｉｓｔｏｒ）のようなスイッチング素子、補助容量、画素電極と液晶層を挟んで対向する対向電極により構成される液晶容量を備えている。そして、対向電極（共通電極）側に印加する電圧信号（共通電圧信号）Ｖｃｏｍに対して、ＴＦＴに接続され画素毎に個別の画素電極に印加される表示電圧ＶＰを、周期的に極性反転している。対向電極及び補助容量の両方の矯正を周期的に変化させることにより、液晶の劣化を防止すると同時に、各データラインにデータ信号を出力するＨドライバの電圧振幅を小さくし、Ｈドライバの低消費電力を実現していた。

しかし、１水平期間ごとに各データラインに与えるビデオ電圧信号極性を反転する水平反転対極ＡＣ駆動では、１水平期間ごとに、対向電極及び全補助容量ラインの電圧の極性を反転させるため、対向電極及び全補助容量ラインにおける容量性の負荷及びこれらによる消費電力は依然として大きかった。

そこで、本出願人は、特許文献１において、さらなる低消費電力化を実現するため、対向電極と補助容量とに電圧を与える配線を分け、容量性の負荷の大きい対向電極（Ｖｃｏｍ）の電圧を一定にし、全補助容量ラインの電圧の極性を反転させることにより、Ｈドライバの電流及び電圧を下げるという駆動方法（以下、「ＳＣ駆動」という。）を提案している。

ここで、液晶に印可する電圧の極性を周期的に反転させる反転駆動方式には、大きく分けて「ライン反転駆動」と「ドット反転駆動」の２種類がある。縦または横方向１ラインごとに極性を反転するライン反転駆動の場合、データ信号と共にＶｃｏｍを反転させることで、ビデオ電圧の電圧振幅をドット反転駆動の２分の１に抑えている。しかしながら、正極ラインと負極ラインのわずかな輝度差などからちらつき(フリッカー)が目立ちやすく、また横もしくは縦方向にプラスかマイナスが並ぶことになり、反転周波数（１フレーム毎に反転させる場合はフレームレート）を下げた場合に横もしくは縦線がフリッカーとして現れやすい。したがって、ライン反転駆動は、フレームレートを高くしなければならない。一方、上下左右隣り合う画素全てに逆の極性が印加されるドット反転駆動の場合、Ｖｃｏｍ（対向電極）を一定にし、ビデオ電圧としてＶｃｏｍを基準としてそれぞれプラス／マイナスに極性を反転した電圧をかける。したがって、画素が集積された表示装置としては、正負の極が均一に混ざるため低フレームでもちらつきが目立ちにくいが大きな電圧の振幅が必要である。液晶の消費電力は、駆動周波数と電圧の振幅で決まるため、いずれの方式も低消費電力化が困難であった。

そこで、ドット反転駆動方式において、画素ごとに設けられたデータ信号電圧を保持する補助容量を利用して駆動に必要な電圧の振幅を低く押さえて、大幅な低消費電力化を実現させる方法が提案された（例えば、特許文献２参照）。この駆動方法は、画素電極および補助容量にデータ信号電圧を書き込んだ後、補助容量の一方の電極電圧を変化させることにより、画素電圧を高電位側又は、低電位側にシフトさせ、このシフトさせた後の画素電圧が従来のドット反転駆動のデータ信号電圧に相当させることとするものである。この電圧シフト動作により表示制御に必要な所望の電圧を画素に印加することができる。この結果、フレームレートを落としてもフリッカーノイズに強いドット反転駆動において、駆動する電圧の振幅を低く押さえることが可能となり、大幅な低消費電力化が実現できた。

特開２０００−８１６０６号公報特開２００３−１５０１２７号公報

しかしながら、特許文献２に記載されるドット反転駆動を行う透過型液晶表示装置において、補助容量の隣接列ごとに異なる極性の電圧を印加させるために列方向の１ラインに２本の補助容量ラインが必要である。補助容量ラインは光を透過しない金属により形成されるため、画素領域内の２本の補助容量ラインは、画素の開口率を低下させるものとなっている。

さらに、特許文献２に記載される透過型液晶表示装置において、補助容量電極は、一画素領域内に形成されるため、必要な容量を確保するために、補助容量ラインの幅を太くして、電極面積を稼ぐ必要があった。このため、画素の開口率が低くなっている。

本発明は、複数の画素がマトリクス配置され、前記各画素毎にその画素における液晶に対する印加電圧を制御するアクティブマトリクス型液晶表示装置であって、行方向に複数延在し、ゲート電圧が印加されるゲートラインと、列方向に複数延在し、データ信号が印加されるデータラインと、前記ゲートラインと前記データラインとの交点に対応して各画素毎に配置されるスイッチング素子と、各画素毎に設けられ、前記スイッチング素子に接続される画素電極と、前記画素の各行に対してそれぞれ設けられる第１および第２の補助容量ラインと、前記補助容量ラインに対し補助容量電極を絶縁膜を介し重畳することで形成される補助容量と、を有し、前記補助容量電極は、行方向に隣接する隣の画素の領域にまで延びており、隣の画素の領域の一部を利用して補助容量を形成することを特徴とする。

また、前記補助容量電極は、行方向に隣接する両側の画素の領域にまで延びており、両隣の画素の領域の一部を利用して補助容量を形成することが好適である。

また、前記画素電極が設けられている領域において、液晶層を通過してくる光を反射する反射層を備えることが好適である。

また、前記反射層は、各画素の液晶層を光が通過してくる部分の一部のみに設けられており、前記反射層が設けられていない部分においては液晶層を通過してきた光はそのまま透過することが好適である。

また、前記第１及び第２の補助容量ラインは、前記各画素において前記反射層の形成領域内であって液晶層が位置する側に対し反対の側を通過するように配置されることが好適である。

本発明によれば、補助容量電極が、行方向に隣接する画素の形成領域まで延びているので、必要かつ十分な補助容量をレイアウト効率よく得ることができる。また、画素領域内の２本の補助容量ラインが画素領域の開口の妨げとならないので、高い開口率を得ることができる。

以下、本発明を実施するための最良の形態（以下、実施形態という）について、図面に基づいて説明する。

［液晶表示装置の構成］
まず、最初に構成の概要および補助容量ライン（以下、ＳＣラインという）の配置について説明する。図１は、本発明の実施形態に係るＬＣＤである半透過型ＬＣＤ１０の構成の概略を示す図であり、図２は、ＬＣＤ１０の数画素分の等価回路図である。

図１に示すように、本実施形態に係るＬＣＤ１０は、ドライバ内蔵のアクティブマトリクス型ＬＣＤであり、このＬＣＤ１０は、同一基板上にＨドライバ１２と、Ｖドライバ１４と、補助容量ドライバ（ＳＣドライバ）１６と、表示を行う表示領域２０とを有する。Ｈドライバ１２は、ビデオ信号ラインからの各画素毎のデータ信号を各列毎に配置された垂直方向（垂直走査方向）に伸びるデータラインへ順次供給する。Ｖドライバ１４は、表示領域２０の各画素に水平方向（水平走査方向）に複数延びたゲートライン（ＧＬ）を介して表示領域２０の画素１８を順次選択するための選択信号を順次出力する。ＳＣドライバ１６は、表示領域２０の各画素に水平方向に複数延びた補助容量ラインＳＣ１及び第２の補助容量ラインＳＣ２を介して補助容量に電圧を印加する。

表示領域２０には、複数の画素１８がマトリクス配置される。各画素１８には、Ｈドライバ１２からの配線パターンであるデータライン（ＤＬ）と、Ｖドライバ１４からの配線パターンであるゲートライン（ＧＬ）と、ＳＣドライバからの配線パターンである第１の補助容量ラインＳＣ１及び第２の補助容量ラインＳＣ２と、が配線される。ＧＬとＳＣ１およびＳＣ２とは水平方向に並列して配置される。

図２に示すように、画素１８は、スイッチング素子としてダブルゲート構成のＴＦＴ３０が設けられる。すなわち、ＴＦＴ３０は図示のように、２つのＴＦＴが直列接続されゲート電極が共通化されている。このＴＦＴ３０は、ゲート電極がＧＬに接続され、ドレイン（または、ソース）がＤＬに接続され、ソース（またはドレイン）が液晶容量ＣＬＣの一方の電極（画素毎に個別に設けられる画素電極）および補助容量ＣＳＣの一方の電極（補助容量電極）に接続される。液晶容量ＣＬＣの他方の電極は全画素共通の共通電極に接続され、この共通電極には、共通電圧信号（Ｖｃｏｍ）が供給され、電圧がＶｃｏｍに維持され、この画素電極と共通電極間に液晶層が挟持され、液晶容量ＣＬＣが形成されている。そして、補助容量ＣＬＣの他方の電極は、補助容量ラインＳＣ１またはＳＣ２のいずれか一方の一部として形成されている。また、補助容量ＣＬＣの他方の電極は、１つおきに補助容量ラインＳＣ１またはＳＣ２に接続されるため、隣接する画素においては使用される補助容量ラインが異なっている。

図３は、本実施形態に係る半透過型ＬＣＤ１０の第１基板側（画素電極やＴＦＴ３０が形成される基板）の概略平面図であり、図４、図５、および図６は、それぞれ図３のＡ−Ａ線、Ｂ−Ｂ線、およびＣ−Ｃ線に沿った位置におけるＬＣＤ１０の概略断面図である。

図３に示すように、ゲートラインＧＬ２４が水平方向に配置され、データラインＤＬ２２が垂直方向に配置されている。ＧＬ２４とＤＬ２２との交差点付近にスイッチング素子であるＴＦＴ３０が配置される。このＴＦＴ３０は、ドレインがＤＬ２２に接続される能動層を有し、この能動層は一旦データラインＤＬと平行に伸びてＧＬ２４の厚み方向の下方を通過し、その後Ｕターンしてもう一度ＧＬ２４の下方を通過している。従って、ＧＬ２４の下方に能動層が存在する部分がＴＦＴ３０のゲート電極３０ｇ、能動層のＤＬ２２に接続する部分がドレイン領域３０ｄ、能動層の他端側がソース領域３０ｓとなる。

このソース領域３０ｓには、コンタクトを介しソース電極５２が接続されており、このソース電極５２は、ソース領域３０ｓの上方に当たる部分を真ん中として、ここから２方向に伸びる逆Ｌ字型になっている。ソース電極５２の逆Ｌの一端は、コンタクトを介し補助容量電極３２が接続されている。この補助容量電極３２はＴＦＴ３０に利用される半導体の能動層と同一プロセスで形成された半導体層で形成される。従って、ＴＦＴ３０の半導体能動層をそのまま延長して補助容量電極３２を形成することもできる。しかし、この例では、補助容量電極３２をＴＦＴ３０の能動層とは切り離して形成し、ソース電極５２によって接続する構成としている。また、補助容量電極３２は、補助容量ラインＳＣ１またはＳＣ２の下方に広がっており、補助容量電極３２と補助容量ラインによりゲート絶縁膜を挟んで補助容量ＣＬＣを形成している。

一方、ソース電極５２の逆Ｌの他端は、コンタクトを介し、上方の画素電極２８に接続されている。この画素電極（第１電極）２８は、ＩＴＯ（ＩｎｄｉｕｍＴｉｎＯｘｉｄｅ）等の透明導電材料により形成される。そして、この例では、ＴＦＴ３０およびソース電極５２が存在する部分を中央として、両側に伸びる細長の長方形状になっている。

また、第１の補助容量ライン（ＳＣ１）２６ａと第２の補助容量ライン（ＳＣ２）２６ｂとは、ＧＬ２４を挟むように並設されている。すなわち、３本のラインが水平方向に平行に伸びている。１つの画素内では、補助容量ライン２６ａまたは２６ｂのいずれか一方のみの下方に補助容量電極３２が形成されて補助容量ＣＳＣが形成され、補助容量ＣＳＣの電極となる補助容量ライン２６は、幅が拡大され、補助容量ＣＳＣの容量を確保している。

ここで、逆Ｌ字型のソース電極５２の一部が突出部が形成され、ゲートラインＧＬ２４に至っている。すなわち、この突出部は、ゲートラインＧＬ２４に層間絶縁膜を介し位置する。ノーマリブラックの液晶パネルにおいて、ＴＦＴ３０が異常により、常時オンになってしまうと、その画素が輝点になってしまう。本実施形態では、前記突出部にレーザを照射することで、ソース電極５２をゲートラインＧＬ２４と短絡することができ、画素を暗点化することができる。

さらに、長方形の画素の周辺部であって、２つのＳＣライン２６ａ、１６ｂの外側に当たる部分には、遮光パターン３４が形成されている。すなわち、２つのＳＣライン２６ａ、２６ｂで挟まれる領域およびＳＣライン２６ａ、２６ｂと遮光パターン３４の間の領域については、データラインＤＬ２２の幅を広げることによって、遮光している。従って、長方形の画素、すなわち画素電極２８の周辺部分は、遮光パターン３４、データライン２２またはＳＣライン２６ａ、２６ｂのいずれかによって覆われており、画素周辺が全体として遮光されている。これによって、表示が画素毎に行われ、きれいな表示ができる。

図４に示すように、ＴＦＴ３０は、第１基板４０側に形成され、このＴＦＴ３０に画素毎に設けられた画素電極（第１電極）２８が接続される。

第１及び第２基板４０，７０には、ガラスなどの透明基板が用いられ、第１基板４０と対向する第２基板７０側には、カラー表示液晶装置の場合にはカラーフィルタ６８が画素電極２８に対応して形成され、このカラーフィルタ６８上（液晶側）に透明導電材料からなる第２電極である対向電極６６が形成される。対向電極６６の透明導電材料としては、ＩＺＯ（ＩｎｄｉｕｍＺｉｎｃＯｘｉｄｅ）やＩＴＯなどが採用される。なお、この対向電極６６は各画素に共通する共通電極として形成されている。また、この対向電極６６の上には、ポリイミドなどからなる第２配向膜６４が形成されている。

第１基板４０上には、ポリシリコンからなる能動層４２が所定の領域に形成される。この例は、ＴＦＴ３０は、ダブルゲート構成であり、能動層４２の一端がドレイン領域４２ｄ、その隣がチャネル領域４２ｃ、その隣がソースおよびゲート領域、その隣がチャネル領域４２ｃ、そして他端がソース領域４２ｓとなっている。能動層４２上には、ゲート絶縁膜４４が形成され、そのゲート絶縁膜４４上のチャネル領域４２ｃの上方位置にゲートラインＧＬ４６が位置する。ゲートライン４４を覆って層間絶縁膜４８が形成され、その上面にデータラインＤＬとなる金属層５０が形成され、またソース電極５２が形成される。金属層５０はコンタクトを介しＴＦＴ３０のドレイン領域４２ｄに接続され、ソース電極５２は、コンタクトを介しソース領域４２ｓに接続される。

また、図５に示すように、ソース電極５２は、コンタクトを介し、能動層４２と同一プロセスで形成される多結晶シリコン薄膜４３にも接続される。この多結晶シリコン薄膜４３は、補助容量ＣＳＣの容量電極３２を形成する。すなわち、多結晶シリコン薄膜４３とＳＣライン２６となる第１金属層４６がゲート絶縁膜４４を介し対向する部分が補助容量ＣＳＣとなる。

また、ソース電極５２の上の平坦化絶縁膜５４にコンタクトホールが形成され、ここに形成された接続用金属層５５により、平坦化絶縁膜５４上に形成された画素電極２８が接続されている。また、画素電極２８と平坦化絶縁膜５４との間の所定部分には、反射層５６が形成されている。図３〜５からわかるように、この反射膜５６は、ＴＦＴ３０や、容量ラインＳＣＬ４６等が配置される画素の中央部分を横断するように形成されている。従って、配線などによって光が透過しない部分を反射領域とすることで、透過領域の面積を確保しつつ、反射領域を確保することができる。

さらに、図６には、補助容量ＣＬＣの部分が示されている。このように、容量電極を形成する多結晶シリコン薄膜４３は、補助容量ラインＳＣＬを形成する金属層４６の下方において隣接する画素内にまで至っており、これらの層間にはゲート絶縁膜４４が介在されている。従って、補助容量ＣＬＣは、その一部が隣接する画素内に存在する。補助容量ラインＳＣＬが存在する部分は光が透過しないため、ここに補助容量を形成しても透過領域の面積には影響しない。また、本実施形態では、２本の補助容量ラインＳＣＬが存在し、隣接する画素同士は利用する補助容量ラインＳＣＬが異なる。従って、隣接する画素内に補助容量の一部を形成することが好適である。

なお、ゲートラインＧＬ２４およびＳＣライン２６となる第１金属層４６は、第１基板４０上のゲート絶縁膜４４の直上に同一プロセス形成され、その上にこれらを覆うようにＳｉＮｘ等からなる層間絶縁膜４８が形成される。また、Ａｌ、Ｍｏ等からなりデータラインＤＬ２２となる第２金属層５０は、ソース電極５２等と同一プロセスで形成される。すなわち、金属層形成後のエッチングおよびパターン化で一緒に形成される。さらにその上に形成される平坦化絶縁膜５４は、アクリル樹脂などから形成される。

平坦化絶縁膜５４の上に半透過ＬＣＤの反射領域を形成するために、第２基板側からの入射光を反射する反射層５６が形成されている。反射層５６は、Ａｌ、Ａｇ、これらの合金、例えばＡｌ−Ｎｄ合金から構成されている。

さらに、反射層５６の上に画素電極２８、第１配向膜６０が順に形成され第１基板が構成され、この第１基板と、第２基板との間に液晶層６２が挟まれる。

図７は、本実施形態に係るＬＣＤ１０における反射層５６の配置を示す平面図である。画素１８のＳＣ１とＳＣ２とに挟まれる領域に反射層５６が配置され、反射層５６が配置される反射領域が反射型ＬＣＤとして機能し、反射層５６が配置されない透過領域が透過型ＬＣＤとして機能する。

このような構成をとることにより、反射層５６を備える反射領域では、第２基板７０側から入射した光が反射層５６で反射されて第２基板７０側に戻るため、そのＴＦＴ３０や、ＳＣラインが存在しても問題ない。また、反射層５６が設けられていない透過領域には、ＳＣラインが無いため、画素領域の開口がＳＣラインにより妨げられることが無い。したがって、画素一行当たりＳＣラインを２本必要とするドット反転駆動を行うＬＣＤにおいて、画素領域を効率的に利用して、実質的な開口率を高くすることができる。

ここで、本実施形態では、図３および図４に示すように、ＴＦＴ３０としては、トップゲート型を採用している。また、能動層４２としてアモルファスシリコン（ａ−Ｓｉ）をレーザアニールで多結晶化して得た多結晶シリコン（ｐ−Ｓｉ）を用いている。なお、ＴＦＴ３０は、トップゲート型ｐ−Ｓｉに限定されるものではなく、ボトムゲート型でもよいし、能動層４２にａ−Ｓｉが採用することも可能である。

図４に示す、ＴＦＴ３０の能動層４２のソース・ドレイン領域４２ｓ、４２ｄにドープされる不純物は、ｎ導電型、ｐ導電型のいずれでもよいが、本実施形態ではリンなどのｎ導電型不純物をドープし、ｎ−ｃｈ型のＴＦＴ３０を採用している。そして不純物がドープされないチャネル領域４２ｃが形成される。ＴＦＴ３０の能動層４２のソース領域４２ｓは、コンタクトを介してソース電極５２に接続され、さらにソース電極５２は、コンタクトを介してＴＦＴ３０の能動層４２と多結晶シリコン薄膜４３よりなる補助容量電極３２ｘに接続されている。

図３および図６に示すように、第１の補助容量３２ａは、ゲート絶縁膜４４を挟んで対向する補助容量電極３２ｘと第１の補助容量ライン２６ａから延びて形成された補助容量電極３２ｙとで形成されている。第２の補助容量３２ｂは、ゲート絶縁膜４４を挟んで対向する上記の補助容量電極３２ｘと、第２の補助容量ライン２６ｂから延びて形成された補助容量電極３２ｚとで形成されている。補助容量電極３２ｘは、能動層４２と同一プロセスで形成された多結晶シリコン薄膜をエッチング工程により、第１の補助容量ライン２６ａおよび第２の補助容量ライン２６ｂに重畳する領域にパターン化して形成される。

図６に示すように、ゲート絶縁膜４４は、能動層４２を覆うように、例えばＳｉＮｘ及びＳｉＯ₂の積層構造又はいずれか一方より形成され、その上にＣｒ、Ｔａ、Ｍｏ等の第１金属層４６をパターニングして補助容量ラインＳＣＬが形成される。なお、ゲートラインＧＬ２４も補助容量ラインＳＣＬと同一プロセスで形成される。また、遮光パターン３４は、第１金属層４６と同一プロセスで形成される（図５参照）。

また、図４に示すように、ＤＬ２２となる第２金属層５０およびソース電極５２は、層間絶縁膜４８に設けられたコンタクトにより上記能動層４２に形成されたソース領域４２ｓ、ドレイン領域４２ｄに接続されている。

また、ＴＦＴ３０及び層間絶縁膜４８を覆うように平坦化のための平坦化絶縁膜５４が１μｍ程度或いはそれ以上の厚さに形成されている。平坦化絶縁膜５４は、例えばＳＯＧ（ＳｐｉｎＯｎＧｒａｓｓ）、ＢＰＳＧ（Ｂｏｒｏ−ｐｈｏｓｐｈｏ−ＳｉｌｉｃａｔｅＧｌａｓｓ）、アクリル樹脂等が用いられている。また、反射型領域において、平坦化絶縁膜５４上に反射層５６が設けられ、この反射層５６および反射層５６が設けられている反射領域と、反射層５６が設けられていない透過領域を含む画素領域全体に画素電極２８が形成される。画素電極２８には、ＩＴＯ等の透明導電膜が用いられる。なお、この画素電極２８は、接続用金属層５５により平坦化絶縁膜５４に設けられたコンタクトを介してＴＦＴ３０のソース電極５２に接続されている。

画素電極２８とＴＦＴ３０のソース電極５２とを接続する接続用金属層５５に求められる条件は、
（ｉ）ＩＺＯやＩＴＯなどからなる画素電極２８との電気的接続がとれること、
（ｉｉ）ＴＦＴ３０のＡｌなどのソース電極５２と電気的にコンタクトでき、ソース電極５２が省略される場合には、半導体（ここでは多結晶シリコン）能動層と電気的接続できること、
（ｉｉｉ）画素ごとの個別形状に反射層５６をパターニングする際に、この反射層５６のエッチング液によって除去されないこと、
などである。このような接続用金属層５５としては、Ｍｏ、Ｔｉ、Ｃｒなどの高融点金属材料を用いることが好適である。

なお、図５の構成では、平坦化絶縁膜５４の各画素領域内の反射領域と透過領域の境界付近に透過領域側が薄くなるようにしてその表面に所望の角度の傾斜面が形成されている。従って、この平坦化絶縁膜５４を覆って反射層５６を積層することで、反射層５６の表面に同様な傾斜が形成される。このような傾斜面を適切な角度、位置に形成すれば、各画素毎における反射光の向きを制御して射出することができる。もちろん、このような傾斜面は必ずしも存在しなくてもよい。

さらに、平坦化絶縁膜５４を反射領域で十分に厚くして、反射領域における液晶層の厚さを薄くすることで、液晶層の光路長を反射領域と非反射領域とで合わせることができる。

上述のように反射層５６はＡｌ−Ｎｄ合金などの導電性材料によって構成されるが、この反射層５６上に積層される画素電極２８と、反射層５６とは電気的に絶縁される。絶縁される理由は、Ａｌなどからなる反射層５６の表面が、画素電極２８の材料としてＩＺＯや、ＩＴＯ等をスパッタリングによって成膜される際に、スパッタリング雰囲気に晒されることで、その表面で酸化反応が起き、自然酸化膜で覆われるためである。そこで、本実施形態では、反射層５６の上に形成した透明導電層を画素電極２８として用いて液晶層６２に表示内容に応じた電圧を印加する。

また、図４から図６に示すように、画素電極２８を覆うように第１基板４０のほぼ全面には、液晶分子を垂直方向に配向させるための配向膜として、例えばポリイミド等を用いた第１垂直配向膜６０が形成されている。

以上のような各素子が形成された第１基板側と液晶層６２を挟んで対向配置される第２基板側は、第１基板と同様にガラス等から構成されており、図４から図６に示すように、第１基板４０との対向側表面には、液晶分子を垂直方向に配向させるための配向膜として、例えばポリイミド等を用いた第２垂直配向膜６４が形成されている。

第２垂直配向膜６４の第２基板７０側には、図４から図６に示すように、対向する画素電極２８とで液晶を駆動するためのＩＴＯなどからなる第２電極である対向電極６６が形成されている。また、対向電極６６の第２基板７０側には画素電極２８と対応するようにＲＧＢのカラーフィルタ６８が所定の配列で形成されている。カラーフィルタ６８の画素１８間には隣接画素との光の干渉を避けるためブラックマトリクス７２が設けられる。なお、図５に示すように、本実施形態では、遮光パターン３４と、ブラックマトリクス７２の両方を設けているが、通常はいずれか一方のみを設ける。

次に、上述した構成の機能について説明する。Ｈドライバ１２には、互いに逆の極性を持つ第１のデータ信号電圧ＶＤａ及び第２のデータ信号電圧ＶＤｂが入力される。通常は、これらデータ信号電圧ＶＤａｍ、ＶＤｂは、ビデオ信号ラインにより供給され、またＲＧＢ毎に別の信号として供給される。

Ｈドライバ１２は、入力されてくる水平クロック信号に応じて、データ信号電圧ＶＤａ、ＶＤｂを対応するデータラインＤＬに供給する。すなわち、ビデオ信号ラインには、各データラインＤＬがそれぞれスイッチを介し接続しており、Ｈドライバ１２はこのスイッチを順次オンしてビデオ信号ラインに供給されているデータ信号電圧ＶＤａ、ＶＤｂを対応するデータラインＤＬに供給する。Ｖドライバ１６は、ＧＬ２４を順次選択して、ゲート信号ＧＶを印加する。

なお、第１の補助容量ライン２６ａには、第１の補助容量電圧が供給され、第２の補助容量ライン２６ｂには、第１の補助容量電圧とは逆の極性をもつ第２の補助容量電圧が供給される。

第１の補助容量３２ａ及び第２の補助容量３２ｂは、ＤＬ２２からＴＦＴ３０を介して供給されたデータ信号電圧ＶＤによる電荷を１フレーム期間保持する。

対向電極６６には、一定の電圧Ｖｃｏｍが印加され、画素電極２８に印加されたデータ信号電圧ＶＤの電圧差により液晶が駆動される。

なお、本実施形態では、できるだけ画像のムラやフリッカを小さくするために第１及び第２の補助容量ラインが、１つの画素電極を単位として、行方向において交互に補助容量電極を有する構成としている。しかし、本発明はこれに限定されることはなく、複数画素を単位として、利用する補助容量電極を交互に変更する構成としても構わない。例えば、ＲＧＢを表示する３つの画素を一つの単位として、この単位ごとに第１もしくは第２の補助容量ラインのいずれかを利用する構成としても構わない。

また、本実施形態において、ダブルゲート型のＴＦＴを例示したが、本発明はこれに限定されず、ゲート電極は１つでも、３つ以上でも構わない。また、補助容量ラインをゲートラインと同じ層に形成していたが、補助容量ラインをゲートラインと別の層に形成してもよい。

また、本実施形態において、表示領域２０の同一色の画素が垂直方向に直線的に並ぶストライプ配列するものとしたが、画素の配列はストライプ配列に限定されない。例えば、画素は図８に示すようにデルタ配列としても構わない。

図８に示す液晶表示装置において、多結晶シリコン薄膜４３で構成される補助容量電極３２ｘは、対応する液晶容量ＣＬＣが属する画素に隣接する両隣の画素領域まで延びている。この構成によれば、補助容量電極３２ｘの幅が画素の幅に制限されることがない。補助容量ＣＳＣは、能動層４２と重畳する補助容量電極３２ｘの面積に比例するため、画素ピッチの極小化、ＳＣライン幅の細化等により、当該画素内において補助容量電極３２ｘの面積が所望の補助容量ＣＳＣを確保することができない場合においても、隣接画素領域にまで補助容量電極３２ｘが延びることにより、所望の補助容量ＣＳＣを確保することができる。本構成が実現できるのは、行方向に隣接する画素間において、補助容量が、それぞれ異なる補助容量ライン２６ａ、２６ｂを交互に利用して構成されていることによる。したがって、補助容量電極３２ｘの境界は、２つ隣の同じ補助容量ラインにより補助容量を構成する画素に属する補助容量電極３２ｘと絶縁できる位置になる。すなわち、隣接する画素の中央から絶縁が確保できる幅だけ狭い領域をおけば両側の画素の補助容量電極をそこまで伸ばすことができる。なお、図８に液晶表示装置において、スイッチング素子であるＴＦＴ３０を構成する多結晶シリコン薄膜は、ＴＦＴ３０の能動層と補助容量電極３２ｘが一体に形成されている。すなわち、前の実施形態のように、ソース電極５２を介し、ＴＦＴ３０のソース領域と、補助容量電極を接続するのではなく、ソース領域を形成する多結晶シリコン薄膜４３がそのまま延長形成され補助容量電極となっている。

また、本実施形態に係る液晶表示装置１０は、垂直配向型（ＶａｔｉｃａｌｌｙＡｌｉｇｎｅｄ；ＶＡ）であることが好適である。また、ＶＡ型を採用し、ＬＣＤの一層の視野角の拡大と表示品質の向上のため、電極不在部（窓）もしくは突起などを画素内に設けて液晶の配向を１画素内で分割することが好ましい。例えば図９に示すように、対向電極６６にＸ字状の電極不在部を各画素電極２８と対向する領域に配向制御窓８０として形成する。電極不在部による配向制御窓８０は、各画素の反射領域に１つ、２つの透過領域にそれぞれ１つづつ設けられ、各領域内において液晶の配向を分割している。

この電極不在部による配向分割は、画素電極２８と対向電極６６との間に電圧を印加し始めたときの弱電界の傾きを利用している。この弱電界下では、電極不在部からの電気力線は、電極不在部による配向制御窓８０の端部、つまり、電極の端から電極不在部の中央に向かって広がるように斜めに傾く。そして、負の誘電率異方性を有する液晶の短軸が、この斜めの電気力線に沿うように配向していくので、液晶への印加電圧の上昇に追随して液晶分子が初期の垂直配向状態から倒れていく方角が斜め電界によって規定される。

また、対向電極６６の上又は電極の下に突起部を形成した場合、これらを覆って形成される配向膜６４には、突起に応じた傾斜が形成される。液晶は配向膜６４の面に垂直に配向されるため、したがってここでは対向電極６６側に設けられた突起を境に液晶の配向を分割できる。なお、以上では、電極不在構造を対向電極に設けるものとしたが、画素電極側に設けても良い。

［液晶表示装置の動作］
図１０は、本実施形態に係る液晶表示装置１０における各制御信号の関連を示すタイミングチャートであり、ゲート信号ＧＶ（ＧＶ１〜３）、第１の補助容量ラインＳＣ１の電位Ｖｓｃａ、第２の補助容量ラインＳＣ２の電位Ｖｓｃｂのタイミングを示している。

まず、１フレームの始めに垂直スタート信号ＳＴＶにパルスが発生され、ＳＴＶが所定時間だけ立ち上がる。垂直スタート信号ＳＴＶの立ち下がりに応じて、各水平ラインにデータ信号電圧を供給するために、ゲート信号ＧＶ１，ＧＶ２、・・・が順番に１水平走査期間内においてＨレベルになる。すなわち、最初に、ゲート信号ＧＶ１が立ち上がり、１行目のＧＬ１にゲート信号ＧＶ１が供給される。従って、ＧＬ１に接続されたＴＦＴ３０がオンになる。なお、水平スタート信号ＳＴＨのパルスは、Ｈドライブ内の水平転送シフトレジスタに水平クロック信号ＣＫＨに従って順次転送される。

１行目のゲートラインＧＬ１にゲート信号ＧＶ１が供給されている期間（Ｈレベルの期間）中に、水平クロック信号ＣＫＨが所定の周期で立ち上がり、立ち下がりを繰り返す。この周期は、画素毎のデータ信号電圧ＶＤからなる映像信号のデータ信号電圧ＶＤの切り替わりに同期しており、従ってＳＴＨのＨレベルを取り込んだレジスタによってスイッチがオンされ、そのデータラインＤＬに接続されている画素についてのデータ信号電圧ＶＤが順次供給される。また、２本の容量ラインＳＣＬは、ＧＬがＬレベルに立ち下がった後に、状態が互いに反転し、１フレームの期間その状態を維持する。すなわち、データ電圧を補助容量に書き込み、ＴＦＴ３０を閉じた後、容量ラインＳＣＬの電圧がシフトする。従って、１つの画素としては、１フレームごとにシフト方向が反転する。なお、１つの画素におけるデータ電圧ＶＤも１フレームごとに反転し、容量ラインＳＣＬによる電圧シフトの方向は常に保持容量に保持された電圧がＶｃｏｍから離れる方向に設定されている。

全てのＤＬにデータ信号電圧ＶＤが印加されると、１行目のゲートラインＧＬ１のゲート信号ＧＶ１はＬｏｗレベルとなり、これに接続されるＴＦＴ３０はオフとなる。そして、順次ゲート信号ＧＶ２、ゲート信号ＧＶ３のパルスが立ち上がり、２行目のゲートラインＧＬ２にはゲート信号ＧＶ２、３行目のゲートラインＧＬ３にはゲート信号ＧＶ３がそれぞれ印加され、上記の動作を繰り返す。

そして、全てのゲートラインＧＬにゲート信号ＧＶが順次供給されると、再び垂直スタート信号ＳＴＶのパルスが立ち上がり、それに同期して１行目のゲートラインＧＬ１にゲート信号ＧＶが供給され、同様の動作を繰り返す。

図１１は、本実施形態に係る液晶表示装置１０の駆動方法を示す信号波形図であり、ゲートライン方向に隣り合う画素領域における１フレーム間の信号波形を示している。図１１Ａは、第１の補助容量３２ａの信号波形を示し、図１１Ｂは、第２の補助容量３２ｂの信号波形を示すこととする。

図１１Ａおよび図１１Ｂには、１つの画素に印加されるゲート電圧ＶＧ、画素電圧ＶＰ、ソース電圧ＶＳ、データ信号電圧ＶＤ、補助容量電圧ＶＳＣ、対向電極電圧Ｖｃｏｍが示されている。図１１Ａは、Ｖｃｏｍより高い電圧のデータ電圧ＶＤを書き込む画素を示しており、図１１ＢＶｃｏｍより低い電圧のデータ電圧ＶＤを書き込む画素を示している。

ゲート電圧ＶＧは、１フレーム間に一度、１水平期間のＯＮ期間（ＴＦＴ３０のオン期間）がある。ゲート電圧ＶＧのＯＮ期間において、ＧＬに印加されるゲート電圧ＶＧが高（以下、「Ｈｉｇｈ」という。）レベルになる。この期間中、ＴＦＴ３０がオンしてドレイン・ソース間が導通し、ソース電圧ＶＳが、データラインＤＬに印加されているデータ信号電圧ＶＤに追従して同じレベルになり、液晶容量ＣＬＣ及び補助容量ＣＳＣの一方（ＣＳＣａまたはＣＳＣｂのいずれか一方）に印加される。ゲートのＯＦＦ期間になるとゲート電圧ＶＧがＬｏｗレベルとなってＴＦＴ３０がオフし、ソース電圧ＶＳが決まるとともに、ゲート電圧ＶＧの立ち下がりに伴ってΔＶｓだけレベルが降下し、ソース電極の電圧（＝画素電極の電圧）はＶＰＬとなる。なお、このΔＶｓは、ゲートライン電圧ＶＧの変化量や寄生容量などによって決定される電圧である。

一方、対向電極電圧Ｖｃｏｍは一定の電圧で、予めソース電圧ＶＳの降下分ΔＶｓだけ、データ信号電圧ＶＤのセンターレベルＶＣよりも低下したレベルにある。

各補助容量ラインには、対応するゲートラインＧＬに印加されるゲート電圧ＶＧの立ち下がり後に反転する補助容量電圧ＶＳＣが印加される。補助容量電圧ＶＳＣはＶＳＣＨ及びＶＳＣＬという高低２つのレベル間で反転し、例えば、ソース電圧ＶＳが対向電極電圧Ｖｃｏｍよりも高い正極性期間では、図１１Ａに示すように、ゲート電圧ＶＧの立ち下がり後に、低いレベルＶＳＣＬから高いレベルＶＳＣＨに立ち上がる。したがって、ゲート電圧ＶＧが立ち下がってソース電圧ＶＳがいったん決まり得られた画素電圧ＶＰは、補助容量ＣＳＣを介して補助容量電圧ＶＳＣの立ち上がりの影響を受けてΔＶＰだけ上昇する。このときの画素電圧ＶＰが、ゲートのＯＦＦ期間中、保持される。

このように、補助容量電圧ＶＳＣの立ち上がりによって、この補助容量電圧の変化量に応じて画素電圧ＶＰがシフトするが、液晶容量ＣＬＣと補助容量ＣＳＣ間で電荷の再配分が生じ、画素電圧ＶＰは、ΔＶＰ＝ＶＰＨ−ＶＰＬだけ上昇する。

また、ソース電圧ＶＳが対向電極電圧Ｖｃｏｍよりも低い負極期間では、図１１Ｂに示すように、補助容量電圧ＶＳＣは正側から負側へ立ち下がるので、画素電圧ＶＰは、ΔＶＰだけ降下する。

この結果、図１１Ａ、図１１Ｂのいずれの場合においても、補助容量電圧ＶＳＣの変化によって、画素電圧ＶＰの振幅（Ｖｃｏｍとの差）が大きくなり、液晶容量ＣＬＣに印加される電圧を大きくすることができる。つまり、補助容量電圧ＶＳＣを２つのレベルに反転させることによって、対向電極電圧Ｖｃｏｍを一定電圧としても、データ信号電圧ＶＤの振幅を小さくすることができ、ドット反転駆動を低消費電力で行うことができる。なお、上述のように、行方向において隣接する画素において、２つの補助容量ラインＳＣＬａまたはＳＣＬｂのうちの異なる補助容量ラインＳＣＬに接続され、データラインＤＬに供給するデータ電圧ＶＤも極性を反転しているので、ドット反転駆動が達成されている。なお、各画素において１フレームごとに供給するデータ電圧ＶＤの極性および補助容量電圧ＶＳＣのＨレベル、Ｌレベルが反転されるため、ＡＣ駆動が達成されている。

本発明の実施形態に係る半透過型液晶表示装置の構成の概略を示す図である。図１の半透過型液晶表示装置の第１基板側の概略を示す平面図である。図１の半透過型液晶表示装置の等価回路を示す図である。図１のＡ−Ａ線に沿った位置における半透過型液晶表示装置の概略断面構成を示す図である。図１のＢ−Ｂ線に沿った位置における半透過型液晶表示装置の概略断面構成を示す図である。図１のＣ−Ｃ線に沿った位置における半透過型液晶表示装置の概略断面構成を示す図である。図１に示す半透過型液晶表示装置のにおける反射層５６の配置を示す平面図である。デルタ配列とした半透過型液晶表示装置の平面図である。ＶＡ型の半透過型液晶表示装置の配向制御窓を示す図である。本実施形態に係る液晶表示装置における各制御信号の関連を示すタイミングチャートである。本実施形態に係る液晶表示装置の駆動方法を示す信号波形図である。

符号の説明

１０液晶表示装置、１２，１４，１６ドライバ、１８画素、２０表示領域、２２データライン、２４ゲートライン、２６補助容量ライン、２８画素電極、３０ＴＦＴ、３２補助容量、３４遮光パターン、４０，７０基板、４２能動層、４３シリコン薄膜、４４ゲート絶縁膜、４６第１金属層、４８層間絶縁膜、５０第２金属層、５２ソース電極、５２ｇ短絡処理領域、５４平坦化絶縁膜、５５接続用金属層、５６反射層、６０，６４配向膜、６２液晶層、６６対向電極、６８カラーフィルタ、７２ブラックマトリクス、８０配向制御窓。

Claims

複数の画素がマトリクス配置され、前記各画素毎にその画素における液晶に対する印加電圧を制御するアクティブマトリクス型液晶表示装置であって、
行方向に複数延在し、ゲート電圧が印加されるゲートラインと、
列方向に複数延在し、データ信号が印加されるデータラインと、
前記ゲートラインと前記データラインとの交点に対応して各画素毎に配置されるスイッチング素子と、
各画素毎に設けられ、前記スイッチング素子に接続される画素電極と、
前記画素の各行に対してそれぞれ設けられる第１および第２の補助容量ラインと、
前記各画素毎に設けられた補助容量電極と、
を有し、
前記各画素は、画素周辺が遮光された周辺領域と、それ以外の内部領域からなり、
一の前記画素における前記補助容量電極は、前記一の画素の内部領域において、前記第１および第２の補助容量ラインのいずれか一方の前記補助容量ラインと絶縁膜を介し重畳して補助容量を形成すると共に、行方向に隣接する隣の画素のうち一方のみの画素の内部領域にまで延びており、隣の画素の内部領域の一部を利用して補助容量を形成することを特徴とする液晶表示装置。
複数の画素がマトリクス配置され、前記各画素毎にその画素における液晶に対する印加電圧を制御するアクティブマトリクス型液晶表示装置であって、
行方向に複数延在し、ゲート電圧が印加されるゲートラインと、
列方向に複数延在し、データ信号が印加されるデータラインと、
前記ゲートラインと前記データラインとの交点に対応して各画素毎に配置されるスイッチング素子と、
各画素毎に設けられ、前記スイッチング素子に接続される画素電極と、
前記画素の各行に対してそれぞれ設けられる第１および第２の補助容量ラインと、
前記各画素毎に設けられた補助容量電極と、
を有し、
前記各画素は、画素周辺が遮光された周辺領域と、それ以外の内部領域からなり、
前記補助容量電極は、行方向において交互に前記第１又は第２補助容量ラインと絶縁膜を介し重畳して補助容量を形成すると共に、行方向に隣接する両側の画素の内部領域にまで延びており、両隣の画素の内部領域の一部を利用して補助容量を形成することを特徴とする液晶表示装置。
請求項１または２に記載の液晶表示装置において、
前記画素電極が設けられている領域において、液晶層を通過してくる光を反射する反射層を備えることを特徴とする液晶表示装置。
請求項３に記載の液晶表示装置において、
前記反射層は、各画素の液晶層を光が通過してくる部分の一部のみに設けられており、前記反射層が設けられていない部分においては液晶層を通過してきた光はそのまま透過することを特徴とする液晶表示装置。
請求項３または４に記載の液晶表示装置において、
前記第１及び第２の補助容量ラインは、前記各画素において前記反射層の形成領域内であって液晶層が位置する側に対し反対の側を通過するように配置されることを特徴とする液晶表示装置。