JP2009145908A - 薄膜トランジスタ基板及びその製造方法と液晶表示装置 - Google Patents
薄膜トランジスタ基板及びその製造方法と液晶表示装置 Download PDFInfo
- Publication number
- JP2009145908A JP2009145908A JP2009072572A JP2009072572A JP2009145908A JP 2009145908 A JP2009145908 A JP 2009145908A JP 2009072572 A JP2009072572 A JP 2009072572A JP 2009072572 A JP2009072572 A JP 2009072572A JP 2009145908 A JP2009145908 A JP 2009145908A
- Authority
- JP
- Japan
- Prior art keywords
- storage capacitor
- gate
- line
- electrode
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 206
- 239000010409 thin film Substances 0.000 title claims abstract description 107
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 65
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 239000003990 capacitor Substances 0.000 claims abstract description 384
- 238000003860 storage Methods 0.000 claims abstract description 369
- 239000010408 film Substances 0.000 claims abstract description 206
- 239000004065 semiconductor Substances 0.000 claims abstract description 66
- 238000002161 passivation Methods 0.000 claims abstract 3
- 230000001681 protective effect Effects 0.000 claims description 92
- 239000004020 conductor Substances 0.000 claims description 47
- 238000000034 method Methods 0.000 claims description 26
- 239000000463 material Substances 0.000 claims description 12
- 239000010410 layer Substances 0.000 claims 25
- 239000011241 protective layer Substances 0.000 claims 6
- 238000005520 cutting process Methods 0.000 description 19
- 229910021417 amorphous silicon Inorganic materials 0.000 description 14
- 229910052581 Si3N4 Inorganic materials 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 12
- 239000011810 insulating material Substances 0.000 description 10
- 238000001259 photo etching Methods 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 239000012535 impurity Substances 0.000 description 7
- 229910000838 Al alloy Inorganic materials 0.000 description 6
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 6
- 229910000599 Cr alloy Inorganic materials 0.000 description 6
- 229910001182 Mo alloy Inorganic materials 0.000 description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- CXOWYMLTGOFURZ-UHFFFAOYSA-N azanylidynechromium Chemical compound [Cr]#N CXOWYMLTGOFURZ-UHFFFAOYSA-N 0.000 description 6
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 description 6
- 239000011651 chromium Substances 0.000 description 6
- 229910052804 chromium Inorganic materials 0.000 description 6
- 239000000788 chromium alloy Substances 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 239000007769 metal material Substances 0.000 description 6
- 239000011733 molybdenum Substances 0.000 description 6
- 229910052750 molybdenum Inorganic materials 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/136295—Materials; Compositions; Manufacture processes
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【解決手段】絶縁基板上に形成されるゲート配線と、ゲート配線を覆うゲート絶縁膜と、ゲート絶縁膜上に形成される半導体パターンと、ゲート線と絶縁されて交差するデータ線を含むデータ配線と、ゲート線と絶縁されて交差する維持キャパシタ電極線と、データ配線、維持キャパシタ電極線及び半導体パターンを覆っていてドレーン電極を露出する接触孔を有する保護膜と、保護膜の接触孔を通じてドレーン電極に連結されており維持キャパシタ電極線と重なる画素電極と、複数の維持キャパシタ電極線を1つに連結する共通連結線と、複数の維持キャパシタ電極線を連結する補助連結線とを含み、補助連結線は維持キャパシタ電極線と同一の層に形成される。
【選択図】図4
Description
このような液晶表示装置で、2枚の基板の間に位置する液晶に印加された液晶電圧を安定的に維持するために維持キャパシタを薄膜トランジスタ基板に形成する。このために、ゲート線と同一層に維持キャパシタ配線を形成するが、この維持キャパシタ配線は画素電極と重なって維持キャパシタを形成する。
さらに詳しくは、本発明による薄膜トランジスタ基板では、絶縁基板と、前記絶縁基板上に形成されるゲート線及びゲート電極を含むゲート配線と、前記ゲート配線を覆うゲート絶縁膜と、前記ゲート絶縁膜上に形成される半導体パターンと、前記ゲート絶縁膜上に形成されていて、前記ゲート線と絶縁されて交差するデータ線、前記データ線に連結されて前記半導体パターンに連結されるソース電極、前記ソース電極に対応して前記半導体パターンに連結されるドレーン電極を含むデータ配線と、隣接した2つの前記データ線間に形成されていて、前記ゲート線と絶縁されて交差する維持キャパシタ電極線と、前記データ配線、前記維持キャパシタ電極線及び前記半導体パターンを覆っていて、前記ドレーン電極を露出する接触孔を有する保護膜と、前記保護膜上に形成されており、前記接触孔を通じて前記ドレーン電極に連結されており、前記維持キャパシタ電極線と重なる画素電極と、
複数の前記維持キャパシタ電極線を1つに連結する共通連結線と、複数の前記維持キャパシタ電極線を連結する補助連結線とを含み、前記補助連結線は前記維持キャパシタ電極線と同一の層に形成される。
本発明の他の観点による薄膜トランジスタ基板は、絶縁基板と、前記絶縁基板上に形成されて、第1ゲート線、前記第1ゲート線に連結されるゲート電極及び前記第1ゲート線と所定間隔をおいて位置する第2ゲート線を含むゲート配線と、前記ゲート配線を覆うゲート絶縁膜と、前記ゲート絶縁膜上に前記ゲート電極に重なって形成される半導体パターンと、前記ゲート絶縁膜上に形成されて、前記第1及び第2ゲート線に交差するデータ線、ソース電極及びドレーン電極を含むデータ配線及び前記第2ゲート線の一部と重なって第1維持キャパシタを形成する維持キャパシタ用導電体パターンと、前記データ配線、前記維持キャパシタ用導電体パターン及び前記半導体パターンを覆う保護膜と、前記保護膜に前記ドレーン電極及び前記維持キャパシタ用導電体パターンを各々露出する第1及び第2接触孔と、前記保護膜上に前記第1及び第2接触孔を通じて前記ドレーン電極及び前記維持キャパシタ用導電体パターンに連結されており、前記第2ゲート線の一部と重なって第2維持キャパシタを形成する画素電極とを含む。
本発明の他の観点による薄膜トランジスタ基板は、絶縁基板と、前記絶縁基板上に形成されて、ゲート線及びゲート電極を含むゲート配線及び維持キャパシタ電極線と、前記ゲート配線及び前記維持キャパシタ電極線を覆うゲート絶縁膜と、前記ゲート絶縁膜に前記維持キャパシタ電極線を露出する第1接触孔と、前記ゲート絶縁膜上に前記ゲート電極に重なって形成される半導体パターンと、前記ゲート絶縁膜上に形成されて、データ線、ソース電極及びドレーン電極を含むデータ配線及び前記第1接触孔を通じて前記維持キャパシタ電極線に連結される維持キャパシタ用導電体パターンと、前記データ配線、前記維持キャパシタ用導電体パターン及び前記半導体パターンを覆う保護膜と、前記保護膜に前記ドレーン電極を露出する第2接触孔と、前記保護膜上に前記第2接触孔を通じて前記ドレーン電極に連結され、前記維持キャパシタ用導電体パターンと重なって第1維持キャパシタを形成し、前記維持キャパシタ電極線の一部と重なって第2維持キャパシタを形成する画素電極とを含む。
本発明の他の観点による薄膜トランジスタ基板は、絶縁基板と、前記絶縁基板上に形成されて、第1ゲート線、前記第1ゲート線に連結されるゲート電極及び前記第1ゲート線と所定間隔をおいて位置する第2ゲート線を含むゲート配線と、前記ゲート配線を覆うゲート絶縁膜と、前記ゲート絶縁膜上に前記第2ゲート線の一部を露出する第1接触孔と、前記ゲート絶縁膜上に前記ゲート電極に重なって形成される半導体パターンと、前記ゲート絶縁膜上に形成されて、前記第1及び第2ゲート線に交差するデータ線、ソース電極及びドレーン電極を含むデータ配線及び第1接触孔を通じて前記第2ゲート線に連結される維持キャパシタ用導電体パターンと、前記データ配線、前記維持キャパシタ用導電体パターン及び前記半導体パターンを覆う保護膜と、前記保護膜に前記ドレーン電極を露出する第2接触孔と、前記保護膜上に第2接触孔を通じて前記ドレーン電極に連結され、前記維持キャパシタ用導電体パターンと重なって第1維持キャパシタを形成し、前記第2ゲート線の一部と重なって第2維持キャパシタを形成する画素電極とを含む。
本発明に係る薄膜トランジスタ基板の製造方法は、絶縁基板上にゲート線及びゲート電極を含むゲート配線及び維持キャパシタ配線を形成する段階と、前記ゲート配線及び前記維持キャパシタ配線を覆うゲート絶縁膜を形成する段階と、前記ゲート絶縁膜上に半導体パターンを形成する段階と、前記ゲート絶縁膜上に形成されて、データ線、ソース電極及びドレーン電極を含むデータ配線及び前記維持キャパシタ配線の一部と重なって第1維持キャパシタを形成する維持キャパシタ用導電体パターンを形成する段階と、前記データ配線、前記維持キャパシタ用導電体パターン及び前記半導体パターンを覆う保護膜を形成する段階と、前記保護膜に前記ドレーン電極及び前記維持キャパシタ用導電体パターンを各々露出する第1及び第2接触孔を形成する段階と、前記保護膜上に前記第1及び第2接触孔を通じて前記ドレーン電極及び前記維持キャパシタ用導電体パターンに連結され、前記維持キャパシタ配線の一部と共に第2維持キャパシタを形成する画素電極を形成する段階とを含む。
図1は本発明の第1実施例による薄膜トランジスタ基板の配置図を示しており、図2及び図3は図1で切断線II-II'及びIII-III'に沿って切断して示した薄膜トランジスタ基板の断面図を示している。
絶縁基板10上にアルミニウムまたはアルミニウム合金、クロムまたはクロム合金、モリブデンまたはモリブデン合金、窒化クロムまたは窒化モリブデンなどの導電物質からなる1000〜3500Å厚さのゲート配線が形成されている。ゲート配線は横方向に延びているゲート線22、ゲート線22の一端に連結されて外部駆動回路(図示せず)と電気的に接触するゲートパッド24及びゲート線22の一部であって、薄膜トランジスタの一端子であるゲート電極26を含む。
絶縁基板10上には窒化ケイ素または酸化ケイ素のような絶縁物質からなる2500〜4500Å厚さのゲート絶縁膜30が形成されてゲート配線22、24、26を覆っている。
抵抗性接触層55、56とゲート絶縁膜30上にはアルミニウムまたはアルミニウム合金、クロムまたはクロム合金、モリブデンまたはモリブデン合金、窒化クロムまたは窒化モリブデンのような導電物質からなる500〜3500Å厚さのデータ配線及び維持キャパシタ電極線69が形成されている。 データ配線は縦方向に延びており、ゲート線22と交差して画素領域を定義するデータ線62、データ線62の一端に連結されており、外部駆動回路と電気的に接触するデータパッド64、データ線62に連結されていて、1つの抵抗性接触層55上にまで延びているソース電極65及びソース電極65の対向して他の1つの抵抗性接触層56の上から画素領域内部のゲート絶縁膜30の上にまで延びているドレーン電極66を含む。
ここで、データ配線62、64、65、66及び維持キャパシタ電極線69は二重層以上の構造で形成することができるが、この場合、少なくとも1つの層は低抵抗特性を有する金属物質で形成するのが好ましい。
保護膜70にはドレーン電極66、データパッド64を露出する第1及び第2接触孔72、74が形成されており、ゲート絶縁膜30と共にゲートパッド24を露出する第3接触孔76が形成されている。また、保護膜70にはデータパッド64側に位置する維持キャパシタ電極線69の端部を露出する第4接触孔79も形成されている。
ここで、画素電極82は保護膜70を間に置いて維持キャパシタ電極線69と重なって維持キャパシタを形成する。複数の画素電極82と維持キャパシタ電極線69の間に露出している保護膜70は薄層であるので、維持キャパシタ電極線69の幅が狭くても静電容量は大きい。
この時、共通連結線88はゲート配線22、24、26を形成する過程でゲート配線22、24、26と同一物質で形成することができる。この場合、ゲート絶縁膜30に共通連結線88を露出する複数の接触孔が形成されなければならず、この接触孔を通じてゲート絶縁膜30上に形成される複数の維持キャパシタ電極線69と共通連結線88が接触する。
図4に示したように、横方向にのびたゲート線22複数個が平行に配列されており、縦方向にのびたデータ線62複数個が平行に配列されている。ここで、ゲート線22及びデータ線62が互いに交差して定義する画素領域の集合は表示領域110である。
ここで、維持キャパシタ電極線69はデータ線62と交互に位置しているが、これら維持キャパシタ電極線69は表示領域110外部で補助連結線61によって1つに連結されている。この時、維持キャパシタ電極線69と補助連結線61は同一物質を使用して共通に連結されるように形成されるのが好ましい。
まず、図5A、図5B及び図5Cに示したように、絶縁基板10上にゲート配線用金属層を蒸着した後、この金属層を写真エッチング工程でパターニングしてゲート配線22、24、26を形成する。ゲート配線22、24、26はゲート線22、ゲートパッド24及びゲート電極26を含む。
次に、ゲート絶縁膜30上に非晶質シリコン層及び導電型不純物がドーピングされた非晶質シリコン層を順次に形成した後、この2つのケイ素層を写真エッチング工程でパターニングして半導体パターン42と抵抗性接触層パターン52を形成する。
次に、図7A、図7B及び図7Cに示したように、データ配線62、64、65、66、維持キャパシタ電極線69及び半導体パターン42を覆う保護膜70を形成する。この時、保護膜70は窒化ケイ素のような絶縁物質層を薄く蒸着して形成するが、目的とする維持キャパシタの静電容量を考慮してその厚さを適切に考慮するのが好ましい。
次に、図1、図2及び図3に示したように、第1〜第4接触孔72、74、76、79を通じて露出された配線部分を含む基板の露出された前面上にITOまたはIZOからなる透明導電層を蒸着する。
本発明の第1実施例では保護膜のみを利用して維持キャパシタを形成したが、ゲート絶縁膜のみを利用して維持キャパシタを形成することができ、これについて図面を参照して詳細に説明する。
絶縁基板10上にアルミニウムまたはアルミニウム合金、クロムまたはクロム合金、モリブデンまたはモリブデン合金、窒化クロムまたは窒化モリブデンなどの導電物質からなる1000〜3500Å厚さのゲート配線及び維持キャパシタ配線が形成されている。
また、維持キャパシタ配線は2つのゲート線22の間に位置する長方形の維持キャパシタ電極パターン28及び隣接する画素領域の維持キャパシタ電極パターン28に連結されて、ゲート線22と平行に横方向に延びている維持キャパシタ電極線29を含む。
絶縁基板10上には窒化ケイ素または酸化ケイ素のような絶縁物質からなる2500〜4500Å厚さのゲート絶縁膜30がゲート配線22、24、26及び維持キャパシタ用配線28、29を覆っている。
抵抗性接触層55、56とゲート絶縁膜30上にはアルミニウムまたはアルミニウム合金、クロムまたはクロム合金、モリブデンまたはモリブデン合金、窒化クロムまたは窒化モリブデンのような導電物質からなる500〜3500Å厚さのデータ配線62、64、65、66及び維持キャパシタ用導電体パターン68が形成されている。
保護膜70にはドレーン電極66、データパッド64を露出する第1及び第2接触孔72、74が形成されており、ゲート絶縁膜30と共にゲートパッド24を露出する第3接触孔76が形成されている。また、保護膜70には維持キャパシタ用導電体パターン68を露出する第4接触孔78も形成されている。
また、保護膜70上には第2及び第3接触孔74、76を通じてデータパッド64及びゲートパッド24に連結される補助データパッド84及び補助ゲートパッド86が形成されている。
本発明において、画素電極82は維持キャパシタ配線28、29と重なるが、維持キャパシタ電極線69とは保護膜70及びゲート絶縁膜30を間に置いて維持キャパシタを形成する。
以下、本発明の第2実施例による薄膜トランジスタ基板の製造方法について前記図10A〜図13Bと前記図8及び図9を共に参照して詳細に説明する。
まず、図10A及び図10Bに示したように、絶縁基板10上にゲート配線用金属層を蒸着した後、この金属層を写真エッチング工程でパターニングしてゲート配線22、24、26及び維持キャパシタ配線28、29を形成する。ゲート配線22、24、26はゲート線22、ゲートパッド24及びゲート電極26を含み、維持キャパシタ配線28、29は維持キャパシタ電極パターン28と維持キャパシタ電極線29を含む。
次に、ゲート絶縁膜30上に非晶質シリコン層及び導電型不純物がドーピングされた非晶質シリコン層を順次に形成した後、この2つのケイ素層を写真エッチング工程でパターニングして半導体パターン42と抵抗性接触層パターン52を形成する。
次に、図13A及び図13Bに示したように、データ配線62、64、65、66、維持キャパシタ用導電体パターン68及び半導体パターン42を含む基板全面に窒化ケイ素または酸化ケイ素などで保護膜70を形成する。次に、保護膜70及びゲート絶縁膜30を写真エッチング工程でパターニングして、第1〜第4接触孔72、74、76、78を形成する。この時、第1、第2及び第4接触孔72、74、78は保護膜70に形成され、各々ドレーン電極66、データパッド64及び維持キャパシタ用導電体パターン68を露出する。また、第3接触孔76は保護膜70及びゲート絶縁膜30に形成され、ゲートパッド24を露出する。
次に、この透明導電層を写真エッチング工程でパターニングして第1及び第4接触孔72、78を通じてドレーン電極66及び維持キャパシタ用導電体パターン68に連結される画素電極82、第2及び第3接触孔74、76を通じてデータパッド64及びゲートパッド24に連結される補助データパッド84及び補助ゲートパッド86を形成する。
この実施例で、維持キャパシタ電極パターン28はバー形状に形成されており、画素領域の両側縁部に各々位置している。もちろん、維持キャパシタ電極パターン28の各々は維持キャパシタ電極線29に連結されている。
維持キャパシタ用導電体パターン68と画素電極82を連結する通路となる第4接触孔79は維持キャパシタ用導電体パターン68のどの部分でも露出すればよく、1つ以上で形成することができる。
このような本発明での維持キャパシタは維持キャパシタ電極パターン28が画素電極82にだけ重なって維持キャパシタを形成する場合に比べて同一の重畳面積を有していてもさらに大きい静電容量を形成することができる。したがって、本発明では維持キャパシタ配線28、29の面積を大きくすることなく静電容量を増加させることができるので、静電容量対比開口率を向上させることができる。
上述した本発明の第2及び第3実施例では維持キャパシタ配線を別途に形成したことを例としたが、ゲート線の一部を維持キャパシタ電極で形成することができる。これを図16及び図17を参照して説明する。
この実施例ではあるゲート線において配列されている画素電極がその前端(previous)に位置するゲート線の一部と重なって維持キャパシタを形成しているが、維持キャパシタのための配線を別途に形成せずに、ゲート線の一部を利用して維持キャパシタを形成する。
維持キャパシタ用導電体パターン68はゲート絶縁膜30上でゲート線22の一部と重なっており、データ配線62、64、65、66とは同一層に形成されている。このような維持キャパシタ用導電体パターン68を露出する第4接触孔78が保護膜70に形成されており、画素電極82が第4接触孔78を通じて前端のゲート線22上に位置する維持キャパシタ用導電体パターン68と連結されている。
図18は本発明の第5実施例による薄膜トランジスタ基板の平面図を示しており、図19は図18の切断線XIX-XIX'による薄膜トランジスタ基板の断面図を示している。
ゲート配線22、24、26は横方向に延びているゲート線22、ゲート線22の一端に形成されて外部駆動回路(図示せず)と電気的に接触するゲートパッド24及びゲート線22の一部であって、薄膜トランジスタの1つの電極であるゲート電極26を含む。
この時、ゲート配線22、24、26及び維持キャパシタ電極線27は二重層以上の構造で形成することができるが、この場合、少なくとも1つの層は低抵抗特性を有する金属物質で形成するのが好ましい。
ここで、ゲート絶縁膜30には維持キャパシタ電極線27を露出する第1接触孔32が形成されている。
抵抗性接触層55、56とゲート絶縁膜30上にはアルミニウムまたはアルミニウム合金、クロムまたはクロム合金、モリブデンまたはモリブデン合金、窒化クロムまたは窒化モリブデンのような導電物質からなる500〜3500Å厚さのデータ配線62、64、65、66及び維持キャパシタ用導電体パターン67が形成されている。
このようなデータ配線62、64、65、66、維持キャパシタ用導電体パターン67及び半導体パターン42を窒化ケイ素または酸化ケイ素のような絶縁物質からなる500〜2000Å厚さの保護膜70が覆っている。
また、保護膜70上には第2及び第3接触孔74、76を通じてデータパッド64及びゲートパッド24に連結される補助データパッド84及び補助ゲートパッド86が形成されている。
本発明において、画素電極82は維持キャパシタ電極線27と重なるが、維持キャパシタ電極線27とは保護膜70及びゲート絶縁膜30を間に置いて維持キャパシタを形成する。
以下、本発明の第5実施例による薄膜トランジスタ基板の製造方法について図20A〜図24Bと図18及び図19を共に参照して説明する。
まず、図20A及び図20Bに示したように、絶縁基板10上に金属層を蒸着した後、この金属層を写真エッチング工程でパターニングしてゲート配線22、24、26及び維持キャパシタ電極線27を形成する。ゲート配線22、24、26はゲート線22、ゲートパッド24及びゲート電極26を含む。
次に、2つのケイ素層40、50及びゲート絶縁膜30を写真エッチング工程でパターニングして維持キャパシタ電極パターン27を露出する第1接触孔32を形成する。
次に、図23A及び図23Bに示したように、基板の露出された全前面上に金属層を蒸着した後、この金属層を写真エッチング工程でパターニングしてデータ配線62、64、65、66及び維持キャパシタ用導電体パターン67を形成する。データ配線62、64、65、66はデータ線62、データパッド64、ソース電極65及びドレーン電極66を含む。この時、維持キャパシタ用導電体パターン67は第1接触孔72を通じて維持キャパシタ電極線27と連結される。
次に、図24A及び図24Bに示したように、データ配線62、64、65、66、維持キャパシタ用導電体パターン67及び半導体パターン42を含む基板全面に窒化ケイ素または酸化ケイ素などで保護膜70を形成する。次に、保護膜70及びゲート絶縁膜30を写真エッチング工程でパターニングして、第2〜第4接触孔72、74、76を形成する。この時、第2及び第3接触孔72、74は保護膜70に形成されるが、各々ドレーン電極66及びデータパッド64を露出する。また、第3接触孔76は保護膜70及びゲート絶縁膜30に形成されるが、ゲートパッド24を露出する。
次に、この透明導電層を写真エッチング工程でパターニングして第2接触孔72を通じてドレーン電極66に連結される画素電極82、第3及び第4接触孔74、76を通じてデータパッド64及びゲートパッド24に連結される補助データパッド84及び補助ゲートパッド86を形成する。
この実施例で、維持キャパシタ用導電体パターン67はバー形状に形成されており、画素領域の両側縁部に位置している。ここで、維持キャパシタ用導電体パターン67はゲート絶縁膜30に形成された第1接触孔32を通じて維持キャパシタ電極線27と連結されている。
このような本発明での維持キャパシタは維持キャパシタ電極線27が画素電極82とのみ重なって維持キャパシタを形成する場合に比べて同一の重畳面積であってもさらに大きい静電容量を形成することができる。したがって、本発明では維持キャパシタのための配線27、67の面積を大きくすることなく静電容量を増加することができるので、静電容量対比開口率を向上することができる。
上述した本発明の第5及び第6実施例では維持キャパシタ配線を別途に形成したことを例としたが、ゲート線の一部を維持キャパシタ電極として形成することができる。これを図27及び図28を参照して説明する。
この実施例では画素電極が前方のゲート線の一部と重なって維持キャパシタを形成するが、維持キャパシタのための配線を別途に形成せずに、ゲート線の一部を維持キャパシタ配線として利用する。
維持キャパシタ用導電体パターン67はゲート絶縁膜30の上でゲート線22の一部と重なっており、データ配線62、64、65、66とは同一層に形成されている。このような維持キャパシタ用導電体パターン67を露出する第4接触孔78が保護膜70に形成されている。そして、(n-1)番目ゲート配線(Gn-1)のゲート線22上の維持キャパシタ用導電体パターン67が(n)番目ゲート配線(Gn)のゲート線22からゲート信号に影響を受ける画素電極82と連結されている。
このような本発明は全ての液晶表示装置のモードへの適用が可能であるが、特に、液晶の反応速度が速いOCB(Optically Compensated Birefringence)モードの液晶表示装置に適用する場合、大きな利点を有している。
一方、全てのモードの液晶表示装置で測定される応答速度波形(時間-輝度)曲線は図29に示したように、2つの段差を示す2ステップ波形を有する。
しかし、OCBモードの液晶表示装置では第1フレームで2段波形が発生し、第2または第3フレームでは正常輝度を維持する特性を有している。したがって、2ステップ部分で輝度が90%以上、好ましくは95%以上になるように静電容量を増加させる場合、第1フレームで正常輝度を維持することによって、応答速度を急速にすることができる。
Claims (38)
- 絶縁基板と、
前記絶縁基板上に形成されるゲート線及びゲート電極を含むゲート配線と、
前記ゲート配線を覆うゲート絶縁膜と、
前記ゲート絶縁膜上に形成される半導体パターンと、
前記ゲート絶縁膜上に形成されていて、前記ゲート線と絶縁されて交差するデータ線、前記データ線に連結されて前記半導体パターンに連結されるソース電極、前記ソース電極に対応して前記半導体パターンに連結されるドレーン電極を含むデータ配線と、
隣接した2つの前記データ線間に形成されていて、前記ゲート線と絶縁されて交差する維持キャパシタ電極線と、
前記データ配線、前記維持キャパシタ電極線及び前記半導体パターンを覆っていて、前記ドレーン電極を露出する接触孔を有する保護膜と、
前記保護膜上に形成されており、前記接触孔を通じて前記ドレーン電極に連結されており、前記維持キャパシタ電極線と重なる画素電極と、
複数の前記維持キャパシタ電極線を1つに連結する共通連結線と、
複数の前記維持キャパシタ電極線を連結する補助連結線と、
を含み、前記補助連結線は前記維持キャパシタ電極線と同一の層に形成されることを特徴とする薄膜トランジスタ基板。 - 前記共通連結線は前記データ線と絶縁されて交差していて、前記画素電極と同一物質からなることを特徴とする、請求項1に記載の薄膜トランジスタ基板。
- 前記共通連結線は前記データ線と絶縁されて交差しており、前記ゲート線と同一物質からなることを特徴とする、請求項1に記載の薄膜トランジスタ基板。
- 前記保護膜に複数の前記維持キャパシタ電極線を露出する複数の接触孔が形成されており、前記共通連結線が複数の前記接触孔を通じて複数の前記維持キャパシタ電極線に連結されていることを特徴とする、請求項2に記載の薄膜トランジスタ基板。
- 複数の前記維持キャパシタ電極線と前記補助連結線は同一物質で形成されることを特徴とする、請求項4に記載の薄膜トランジスタ基板。
- 前記ゲート線の一端に形成されるゲートパッドと、
前記データ線の一端に形成されるデータパッドと、
前記保護膜及び前記ゲート絶縁膜に前記ゲートパッドを露出する第1接触孔と、
前記保護膜に前記データパッドを露出する第2接触孔と、
前記第1及び第2接触孔を通じて前記ゲートパッド及び前記データパッドに連結される補助ゲートパッド及び補助データパッドと、
をさらに含むことを特徴とする、請求項1に記載の薄膜トランジスタ基板。 - 請求項1による薄膜トランジスタ基板と、
前記薄膜トランジスタ基板に対向する対向基板と、
前記薄膜トランジスタ基板と前記対向基板の間に介在する液晶層と、
を含むことを特徴とする液晶表示装置。 - 前記維持キャパシタの静電容量は前記液晶層の静電容量の90%以上の大きさを有することを特徴とする、請求項7に記載の液晶表示装置。
- 前記維持キャパシタの静電容量は前記液晶層の静電容量の95%以上の大きさを有することを特徴とする、請求項8に記載の液晶表示装置。
- 前記共通連結線は前記データ線と絶縁されて交差しており、前記画素電極と同一物質からなることを特徴とする、請求項7に記載の液晶表示装置。
- 前記保護膜に複数の前記維持キャパシタ電極線を露出する複数の接触孔が形成されており、前記共通連結線が複数の前記接触孔を通じて複数の前記維持キャパシタ電極線に連結されていることを特徴とする、請求項10に記載の液晶表示装置。
- 複数の前記維持キャパシタ電極線と前記補助連結線は同一物質で形成されることを特徴とする、請求項7に記載の液晶表示装置。
- 絶縁基板と、
前記絶縁基板上に形成されて、ゲート線及びゲート電極を含むゲート配線及び維持キャパシタ配線と、
前記ゲート配線及び前記維持キャパシタ配線を覆うゲート絶縁膜と、
前記ゲート絶縁膜上に形成される半導体パターンと、
前記ゲート絶縁膜上に形成されて、データ線、ソース電極及びドレーン電極を含むデータ配線及び前記維持キャパシタ配線の一部と重なって第1維持キャパシタを形成する維持キャパシタ用導電体パターンと、
前記データ配線、前記維持キャパシタ用導電体パターン及び前記半導体パターンを覆う保護膜と、
前記保護膜に前記ドレーン電極及び前記維持キャパシタ用導電体パターンを各々露出する第1及び第2接触孔と、
前記保護膜上に形成されており、前記第1及び第2接触孔を通じて前記ドレーン電極及び前記維持キャパシタ用導電体パターンに連結され、前記維持キャパシタ配線の一部と第2維持キャパシタを形成する画素電極と、
を含むことを特徴とする薄膜トランジスタ基板。 - 前記維持キャパシタ配線は前記ゲート線に平行に位置する維持キャパシタ電極線及び前記維持キャパシタ電極線に連結される維持キャパシタ電極パターンを含むことを特徴とする、請求項13に記載の薄膜トランジスタ基板。
- 前記維持キャパシタ電極パターンは前記維持キャパシタ用導電体パターンと重なって前記第1維持キャパシタを形成し、
前記維持キャパシタ電極線は前記画素電極と重なって前記第2維持キャパシタを形成することを特徴とする、請求項14に記載の薄膜トランジスタ基板。 - 前記維持キャパシタ電極パターンは前記ゲート線及び前記データ線に囲まれた画素領域の内部に形成されることを特徴とする、請求項15に記載の薄膜トランジスタ基板。
- 前記維持キャパシタ電極パターンは前記画素電極の縁部と重なり、前記データ線に沿ってバー形状に形成されることを特徴とする、請求項15に記載の薄膜トランジスタ基板。
- 請求項13による薄膜トランジスタ基板と、
前記薄膜トランジスタ基板に対向する対向基板と、
前記薄膜トランジスタ基板と前記対向基板の間に介在する液晶層と、
を含むことを特徴とする液晶表示装置。 - 前記第1維持キャパシタ及び前記第2維持キャパシタの静電容量は前記液晶層の静電容量の90%以上の大きさを有することを特徴とする、請求項18に記載の液晶表示装置。
- 絶縁基板と、
前記絶縁基板上に形成されて、第1ゲート線、前記第1ゲート線に連結されるゲート電極及び前記第1ゲート線と所定間隔をおいて位置する第2ゲート線を含むゲート配線と、
前記ゲート配線を覆うゲート絶縁膜と、
前記ゲート絶縁膜上に前記ゲート電極に重なって形成される半導体パターンと、
前記ゲート絶縁膜上に形成されて、前記第1及び第2ゲート線に交差するデータ線、ソース電極及びドレーン電極を含むデータ配線及び前記第2ゲート線の一部と重なって第1維持キャパシタを形成する維持キャパシタ用導電体パターンと、
前記データ配線、前記維持キャパシタ用導電体パターン及び前記半導体パターンを覆う保護膜と、
前記保護膜に前記ドレーン電極及び前記維持キャパシタ用導電体パターンを各々露出する第1及び第2接触孔と、
前記保護膜上に前記第1及び第2接触孔を通じて前記ドレーン電極及び前記維持キャパシタ用導電体パターンに連結されており、前記第2ゲート線の一部と重なって第2維持キャパシタを形成する画素電極と、
を含むことを特徴とする薄膜トランジスタ基板。 - 請求項20による薄膜トランジスタ基板と、
前記薄膜トランジスタ基板に対向する対向基板と、
前記薄膜トランジスタ基板と前記対向基板の間に介在する液晶層と、
を含むことを特徴とする液晶表示装置。 - 前記第1維持キャパシタ及び前記第2維持キャパシタの静電容量は前記液晶層の静電キャパシタの90%以上の大きさを有することを特徴とする、請求項21に記載の液晶表示装置。
- 絶縁基板と、
前記絶縁基板上に形成されて、ゲート線及びゲート電極を含むゲート配線及び維持キャパシタ電極線と、
前記ゲート配線及び前記維持キャパシタ電極線を覆うゲート絶縁膜と、
前記ゲート絶縁膜に前記維持キャパシタ電極線を露出する第1接触孔と、
前記ゲート絶縁膜上に前記ゲート電極に重なって形成される半導体パターンと、
前記ゲート絶縁膜上に形成されて、データ線、ソース電極及びドレーン電極を含むデータ配線及び前記第1接触孔を通じて前記維持キャパシタ電極線に連結される維持キャパシタ用導電体パターンと、
前記データ配線、前記維持キャパシタ用導電体パターン及び前記半導体パターンを覆う保護膜と、
前記保護膜に前記ドレーン電極を露出する第2接触孔と、
前記保護膜上に前記第2接触孔を通じて前記ドレーン電極に連結され、前記維持キャパシタ用導電体パターンと重なって第1維持キャパシタを形成し、前記維持キャパシタ電極線の一部と重なって第2維持キャパシタを形成する画素電極と、
を含むことを特徴とする薄膜トランジスタ基板。 - 前記維持キャパシタ電極線は前記ゲート線に平行に形成されることを特徴とする、請求項23に記載の薄膜トランジスタ基板。
- 前記維持キャパシタ用導電体パターンは前記維持キャパシタ電極線に重なることを特徴とする、請求項23に記載の薄膜トランジスタ基板。
- 前記維持キャパシタ用導電体パターンは前記ゲート線及び前記データ線に囲まれた画素領域の内部に形成されることを特徴とする、請求項25に記載の薄膜トランジスタ基板。
- 前記維持キャパシタ用導電体パターンは前記画素電極の縁部と重なり、前記データ線に沿ってバー形状に形成されることを特徴とする、請求項23に記載の薄膜トランジスタ基板。
- 請求項23による薄膜トランジスタ基板と、
前記薄膜トランジスタ基板に対向する対向基板と、
前記薄膜トランジスタ基板と前記対向基板の間に介在する液晶層と、
を含むことを特徴とする液晶表示装置。 - 前記第1維持キャパシタ及び前記第2維持キャパシタの静電容量は前記液晶層の静電容量の90%以上の大きさを有することを特徴とする、請求項28に記載の液晶表示装置。
- 絶縁基板と、
前記絶縁基板上に形成されて、第1ゲート線、前記第1ゲート線に連結されるゲート電極及び前記第1ゲート線と所定間隔をおいて位置する第2ゲート線を含むゲート配線と、
前記ゲート配線を覆うゲート絶縁膜と、
前記ゲート絶縁膜上に前記第2ゲート線の一部を露出する第1接触孔と、
前記ゲート絶縁膜上に前記ゲート電極に重なって形成される半導体パターンと、
前記ゲート絶縁膜上に形成されて、前記第1及び第2ゲート線に交差するデータ線、ソース電極及びドレーン電極を含むデータ配線及び第1接触孔を通じて前記第2ゲート線に連結される維持キャパシタ用導電体パターンと、
前記データ配線、前記維持キャパシタ用導電体パターン及び前記半導体パターンを覆う保護膜と、
前記保護膜に前記ドレーン電極を露出する第2接触孔と、
前記保護膜上に第2接触孔を通じて前記ドレーン電極に連結され、前記維持キャパシタ用導電体パターンと重なって第1維持キャパシタを形成し、前記第2ゲート線の一部と重なって第2維持キャパシタを形成する画素電極と、
を含むことを特徴とする薄膜トランジスタ基板。 - 請求項30による薄膜トランジスタ基板と、
前記薄膜トランジスタ基板に対向する対向基板と、
前記薄膜トランジスタ基板と前記対向基板の間に介在する液晶層と、
を含むことを特徴とする液晶表示装置。 - 前記第1維持キャパシタ及び第2維持キャパシタの静電容量は前記液晶層の静電容量の90%以上の大きさを有することを特徴とする、請求項31に記載の液晶表示装置。
- 絶縁基板上にゲート線及びゲート電極を含むゲート配線及び維持キャパシタ配線を形成する段階と、
前記ゲート配線及び前記維持キャパシタ配線を覆うゲート絶縁膜を形成する段階と、
前記ゲート絶縁膜上に半導体パターンを形成する段階と、
前記ゲート絶縁膜上に形成されて、データ線、ソース電極及びドレーン電極を含むデータ配線及び前記維持キャパシタ配線の一部と重なって第1維持キャパシタを形成する維持キャパシタ用導電体パターンを形成する段階と、
前記データ配線、前記維持キャパシタ用導電体パターン及び前記半導体パターンを覆う保護膜を形成する段階と、
前記保護膜に前記ドレーン電極及び前記維持キャパシタ用導電体パターンを各々露出する第1及び第2接触孔を形成する段階と、
前記保護膜上に前記第1及び第2接触孔を通じて前記ドレーン電極及び前記維持キャパシタ用導電体パターンに連結され、前記維持キャパシタ配線の一部と共に第2維持キャパシタを形成する画素電極を形成する段階と、
を含む薄膜トランジスタ基板の製造方法。 - 前記維持キャパシタ配線は前記ゲート線に平行に位置する維持キャパシタ電極線及び前記維持キャパシタ電極線に連結される維持キャパシタ電極パターンを含むことを特徴とする、請求項33に記載の薄膜トランジスタ基板の製造方法。
- 絶縁基板上に第1ゲート線、前記第1ゲート線に連結されるゲート電極及び前記第1ゲート線と所定間隔をおいて平行に位置する第2ゲート線を含むゲート配線を形成する段階と、
前記ゲート配線を覆うゲート絶縁膜を形成する段階と、
前記ゲート絶縁膜上に前記ゲート電極に重なる半導体パターンを形成する段階と、
前記ゲート絶縁膜上に前記第1及び第2ゲート線に交差するデータ線、ソース電極及びドレーン電極を含むデータ配線及び前記第2ゲート線の一部と共に第1維持用量を形成する維持キャパシタ用導電体パターンを形成する段階と、
前記データ配線、前記維持キャパシタ用導電体パターン及び前記半導体パターンを覆う保護膜を形成する段階と、
前記保護膜に前記ドレーン電極及び前記維持キャパシタ用導電体パターンを各々露出する第1及び第2接触孔を形成する段階と、
前記保護膜上に前記第1及び第2接触孔を通じて前記ドレーン電極及び前記維持キャパシタ用導電体パターンに連結されており、前記第2ゲート配線のゲート線の一部と重なって第2維持キャパシタを形成する画素電極を形成する段階と、
を含むことを特徴とする薄膜トランジスタ基板の製造方法。 - 絶縁基板上にゲート線及びゲート電極を含むゲート配線及び維持キャパシタ電極線を形成する段階と、
前記ゲート配線及び前記維持キャパシタ電極線を覆うゲート絶縁膜を形成する段階と、
前記ゲート絶縁膜に前記維持キャパシタ電極線を露出する第1接触孔を形成する段階と、
前記ゲート絶縁膜上に前記ゲート電極に重なる半導体パターンを形成する段階と、
前記ゲート絶縁膜上にデータ線、ソース電極及びドレーン電極を含むデータ配線及び前記第1接触孔を通じて前記維持キャパシタ電極線に連結される維持キャパシタ用導電体パターンを形成する段階と、
前記データ配線、前記維持キャパシタ用導電体パターン及び前記半導体パターンを覆う保護膜を形成する段階と、
前記保護膜に前記ドレーン電極を露出する第2接触孔を形成する段階と、
前記保護膜上に前記第2接触孔を通じて前記ドレーン電極に連結されて、前記維持キャパシタ用導電体パターンと重なって第1維持キャパシタを形成し、前記維持キャパシタ電極線の一部と重なって第2維持キャパシタを形成する画素電極を形成する段階と、
を含むことを特徴とする薄膜トランジスタ基板の製造方法。 - 絶縁基板上に第1ゲート線、前記第1ゲート線に連結されるゲート電極及び前記第1ゲート線と所定間隔をおいて平行に位置する第2ゲート線を含むゲート配線を形成する段階と、
前記ゲート配線を覆うゲート絶縁膜を形成する段階と、
前記ゲート絶縁膜に前記第2ゲート線の一部を露出する第1接触孔を形成する段階と、
前記ゲート絶縁膜上に前記ゲート電極に重なる半導体パターンを形成する段階と、
前記ゲート絶縁膜上に前記第1及び第2ゲート線に交差するデータ線、ソース電極及びドレーン電極を含むデータ配線及び第1接触孔を通じて前記第2ゲートに連結される維持キャパシタ用導電体パターンを形成する段階と、
前記データ配線、前記維持キャパシタ用導電体パターン及び前記半導体パターンを覆う保護膜を形成する段階と、
前記保護膜に前記ドレーン電極を露出する第2接触孔を形成する段階と、
前記保護膜上に第2接触孔を通じて前記ドレーン電極に連結され、前記維持キャパシタ用導電体パターンと重なって第1維持キャパシタを形成し、前記第2ゲート配線のゲート線の一部と重なって第2維持キャパシタを形成する画素電極を形成する段階と、
を含むことを特徴とする薄膜トランジスタ基板の製造方法。 - 絶縁基板と、
前記絶縁基板上に形成されるゲート線及びゲート電極を含むゲート配線と、
前記ゲート配線を覆うゲート絶縁膜と、
前記ゲート絶縁膜上に形成される半導体パターンと、
前記ゲート絶縁膜上に形成されていて、前記ゲート線と絶縁されて交差するデータ線、前記データ線に連結されて前記半導体パターンに連結されるソース電極、前記ソース電極に対応して前記半導体パターンに連結されるドレーン電極を含むデータ配線と、
隣接した2つの前記データ線間に形成されていて、前記ゲート線と絶縁されて交差する維持キャパシタ電極線と、
前記データ配線、前記維持キャパシタ電極線及び前記半導体パターンを覆っていて、前記ドレーン電極を露出する接触孔を有する保護膜と、
前記保護膜上に形成されており、前記接触孔を通じて前記ドレーン電極に連結されており、前記維持キャパシタ電極線と重なる画素電極と、
複数の前記維持キャパシタ電極線を1つに連結する共通連結線と、
複数の前記維持キャパシタ電極線を連結する補助連結線と、
を含み、
前記共通連結線は、データ駆動部に近い表示領域の外部で上記複数の維持キャパシタ電極線の一端を1つに連結し、
前記補助連結線は前記データ駆動部から遠く離れている表示領域の外部で前記複数の維持キャパシタ電極線を連結し、
前記補助連結線は前記維持キャパシタ電極線と同一の層に形成されることを特徴とする薄膜トランジスタ基板。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020010059637A KR20030026588A (ko) | 2001-09-26 | 2001-09-26 | 박막 트랜지스터 기판 및 액정 표시 장치 |
KR1020010077838A KR100840318B1 (ko) | 2001-12-10 | 2001-12-10 | 박막 트랜지스터 기판 및 그의 제조 방법과 액정 표시 장치 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003538809A Division JP2005506575A (ja) | 2001-09-26 | 2002-02-27 | 薄膜トランジスタ基板及びその製造方法と液晶表示装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012059511A Division JP2012113327A (ja) | 2001-09-26 | 2012-03-16 | 薄膜トランジスタ基板及びその製造方法と液晶表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009145908A true JP2009145908A (ja) | 2009-07-02 |
Family
ID=26639365
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003538809A Pending JP2005506575A (ja) | 2001-09-26 | 2002-02-27 | 薄膜トランジスタ基板及びその製造方法と液晶表示装置 |
JP2009072572A Pending JP2009145908A (ja) | 2001-09-26 | 2009-03-24 | 薄膜トランジスタ基板及びその製造方法と液晶表示装置 |
JP2012059511A Pending JP2012113327A (ja) | 2001-09-26 | 2012-03-16 | 薄膜トランジスタ基板及びその製造方法と液晶表示装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003538809A Pending JP2005506575A (ja) | 2001-09-26 | 2002-02-27 | 薄膜トランジスタ基板及びその製造方法と液晶表示装置 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012059511A Pending JP2012113327A (ja) | 2001-09-26 | 2012-03-16 | 薄膜トランジスタ基板及びその製造方法と液晶表示装置 |
Country Status (5)
Country | Link |
---|---|
US (4) | US7209192B2 (ja) |
JP (3) | JP2005506575A (ja) |
CN (1) | CN1325984C (ja) |
TW (1) | TW594120B (ja) |
WO (1) | WO2003036374A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8441587B2 (en) | 2010-02-02 | 2013-05-14 | Samsung Display Co., Ltd. | Display substrate, method of manufacturing the same and display panel having the same |
Families Citing this family (65)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100602062B1 (ko) * | 2003-04-03 | 2006-07-14 | 엘지.필립스 엘시디 주식회사 | 수평 전계 인가형 액정 표시 장치 및 그 제조 방법 |
JP2005062802A (ja) * | 2003-07-28 | 2005-03-10 | Advanced Display Inc | 薄膜トランジスタアレイ基板の製法 |
KR101034744B1 (ko) * | 2004-06-25 | 2011-05-17 | 엘지디스플레이 주식회사 | 액정표시장치의 박막트랜지스터 구조 |
KR101061856B1 (ko) | 2004-11-03 | 2011-09-02 | 삼성전자주식회사 | 박막 트랜지스터 표시판 |
US7586121B2 (en) * | 2004-12-07 | 2009-09-08 | Au Optronics Corp. | Electroluminescence device having stacked capacitors |
KR20060070349A (ko) * | 2004-12-20 | 2006-06-23 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
KR101112549B1 (ko) * | 2005-01-31 | 2012-06-12 | 삼성전자주식회사 | 박막 트랜지스터 표시판 |
KR20060098522A (ko) * | 2005-03-03 | 2006-09-19 | 삼성전자주식회사 | 유기 박막 트랜지스터 표시판 및 그 제조 방법 |
CN100454117C (zh) * | 2005-06-08 | 2009-01-21 | 友达光电股份有限公司 | 适用于广视角液晶显示器的像素结构及其制造方法 |
JP4900332B2 (ja) * | 2005-09-13 | 2012-03-21 | ソニー株式会社 | 液晶表示装置の製造方法 |
JP4301259B2 (ja) | 2005-09-13 | 2009-07-22 | エプソンイメージングデバイス株式会社 | 液晶表示装置及びその製造方法 |
CN100485470C (zh) * | 2005-09-13 | 2009-05-06 | 爱普生映像元器件有限公司 | 液晶显示器及其制造方法 |
KR20070031620A (ko) | 2005-09-15 | 2007-03-20 | 삼성전자주식회사 | 액정 표시 장치 |
KR101184068B1 (ko) * | 2005-12-30 | 2012-09-19 | 엘지디스플레이 주식회사 | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 |
KR101205766B1 (ko) * | 2005-12-30 | 2012-11-28 | 엘지디스플레이 주식회사 | 액정표시장치 |
KR101204365B1 (ko) * | 2006-01-16 | 2012-11-26 | 삼성디스플레이 주식회사 | 액정 표시 패널 및 그 제조 방법 |
KR101257380B1 (ko) * | 2006-04-04 | 2013-04-23 | 삼성디스플레이 주식회사 | 표시장치 |
KR101306206B1 (ko) * | 2006-04-24 | 2013-09-10 | 삼성디스플레이 주식회사 | 어레이 기판, 이를 갖는 표시패널 및 이의 제조방법 |
JP2007334297A (ja) | 2006-05-10 | 2007-12-27 | Epson Imaging Devices Corp | 液晶表示装置及びその製造方法 |
KR101238337B1 (ko) * | 2006-05-12 | 2013-03-04 | 삼성디스플레이 주식회사 | 어레이 기판 및 이를 갖는 액정표시장치 |
KR101407285B1 (ko) * | 2006-05-22 | 2014-06-13 | 엘지디스플레이 주식회사 | 액정표시장치 및 이의 구동방법 |
JP4211855B2 (ja) * | 2006-05-29 | 2009-01-21 | エプソンイメージングデバイス株式会社 | 液晶表示装置及びその製造方法 |
US8106865B2 (en) * | 2006-06-02 | 2012-01-31 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
CN100529852C (zh) * | 2006-06-09 | 2009-08-19 | 群康科技(深圳)有限公司 | 液晶显示面板 |
US20100309420A1 (en) * | 2006-06-15 | 2010-12-09 | Mikuni Electoron Co. Ltd. | Low-cost large-screen wide-angle fast-response liquid crystal display apparatus |
JP5477523B2 (ja) * | 2006-06-15 | 2014-04-23 | 三国電子有限会社 | 低コスト大画面広視野角高速応答液晶表示装置 |
KR20080000202A (ko) * | 2006-06-27 | 2008-01-02 | 삼성전자주식회사 | 표시기판 및 이를 갖는 표시패널 |
US8330883B2 (en) | 2006-07-19 | 2012-12-11 | Sharp Kabushiki Kaisha | Active matrix substrate, liquid crystal panel, display, television receiver |
KR20080009889A (ko) * | 2006-07-25 | 2008-01-30 | 삼성전자주식회사 | 액정 표시 장치 |
JP5727120B2 (ja) * | 2006-08-25 | 2015-06-03 | 三星ディスプレイ株式會社Samsung Display Co.,Ltd. | 液晶表示装置 |
CN101140938B (zh) * | 2006-09-07 | 2010-05-12 | 中华映管股份有限公司 | 薄膜晶体管阵列基板及其制造方法 |
KR101349092B1 (ko) * | 2006-09-07 | 2014-01-09 | 삼성디스플레이 주식회사 | 어레이 기판 및 이를 갖는 표시장치 |
CN100557806C (zh) * | 2006-09-11 | 2009-11-04 | 中华映管股份有限公司 | 像素结构 |
KR101309552B1 (ko) * | 2006-11-01 | 2013-09-23 | 삼성디스플레이 주식회사 | 어레이 기판 및 이를 갖는 표시패널 |
TWI349915B (en) * | 2006-11-17 | 2011-10-01 | Chunghwa Picture Tubes Ltd | Pixel structure and repair method thereof |
KR101370969B1 (ko) * | 2006-11-30 | 2014-03-10 | 엘지디스플레이 주식회사 | 광경화성의 유기 물질 |
JP4569836B2 (ja) * | 2007-02-23 | 2010-10-27 | ソニー株式会社 | 液晶装置 |
JP2008216435A (ja) * | 2007-03-01 | 2008-09-18 | Seiko Epson Corp | 液晶装置、及び電子機器 |
JP4586811B2 (ja) * | 2007-03-09 | 2010-11-24 | エプソンイメージングデバイス株式会社 | 電気光学装置および電気光学装置用基板 |
US7751001B2 (en) * | 2007-03-21 | 2010-07-06 | Chimel Innolux Corporation | Transflective LCD with reflective layer connected to reference voltage greater than 0.5 Vrms and less than LC threshold voltage |
TWI356940B (en) * | 2007-10-24 | 2012-01-21 | Chunghwa Picture Tubes Ltd | Liquid crystal display panel |
JP5292066B2 (ja) * | 2007-12-05 | 2013-09-18 | 株式会社半導体エネルギー研究所 | 表示装置 |
KR20090126766A (ko) * | 2008-06-05 | 2009-12-09 | 삼성전자주식회사 | 박막 트랜지스터 표시판 |
TWI387824B (zh) | 2008-08-13 | 2013-03-01 | Chunghwa Picture Tubes Ltd | 液晶顯示器面板 |
KR101507324B1 (ko) | 2008-09-19 | 2015-03-31 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
US8531620B2 (en) | 2008-12-09 | 2013-09-10 | Sharp Kabushiki Kaisha | Active matrix substrate, liquid crystal panel, liquid crystal display unit, liquid crystal display device, and television receiver |
WO2010089922A1 (ja) | 2009-02-03 | 2010-08-12 | シャープ株式会社 | アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機 |
WO2010089820A1 (ja) * | 2009-02-03 | 2010-08-12 | シャープ株式会社 | アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機 |
JP5384633B2 (ja) * | 2009-06-19 | 2014-01-08 | シャープ株式会社 | アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機 |
JP5442754B2 (ja) * | 2009-10-28 | 2014-03-12 | シャープ株式会社 | アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機 |
CN102280443B (zh) * | 2010-06-08 | 2014-06-11 | 北京京东方光电科技有限公司 | 阵列基板的结构及制造方法 |
KR20120012741A (ko) * | 2010-08-03 | 2012-02-10 | 엘지디스플레이 주식회사 | 액정표시장치 |
TW201215979A (en) * | 2010-10-15 | 2012-04-16 | Chunghwa Picture Tubes Ltd | Liquid crystal display |
CN102243406B (zh) * | 2011-07-06 | 2013-05-01 | 南京中电熊猫液晶显示科技有限公司 | 改善阶调曲线变动的自我补偿储存电容像素结构 |
JP5674587B2 (ja) * | 2011-08-05 | 2015-02-25 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
CN102569190B (zh) * | 2012-02-10 | 2014-02-05 | 福建华映显示科技有限公司 | 画素结构及其制作方法 |
CN103676369A (zh) * | 2012-09-13 | 2014-03-26 | 北京京东方光电科技有限公司 | 一种阵列基板及其制造方法、显示器件 |
CN103779362B (zh) * | 2012-10-17 | 2016-04-27 | 上海天马微电子有限公司 | X射线平板探测装置的制造方法 |
CN104752345B (zh) * | 2015-04-27 | 2018-01-30 | 深圳市华星光电技术有限公司 | 薄膜晶体管阵列基板及其制作方法 |
CN107799532B (zh) * | 2016-09-01 | 2021-02-05 | 群创光电股份有限公司 | 显示装置 |
CN108132570B (zh) * | 2016-12-01 | 2021-04-23 | 元太科技工业股份有限公司 | 显示装置及电子纸显示装置 |
CN106483726B (zh) * | 2016-12-21 | 2023-07-25 | 昆山龙腾光电股份有限公司 | 薄膜晶体管阵列基板及制作方法和液晶显示面板 |
CN111435208B (zh) * | 2019-01-11 | 2021-04-16 | 惠科股份有限公司 | 液晶显示装置、液晶显示面板及其驱动方法 |
CN110085190B (zh) * | 2019-06-10 | 2021-08-24 | 北海惠科光电技术有限公司 | 阵列基板以及显示面板 |
CN112185891B (zh) * | 2020-09-28 | 2023-05-30 | 成都京东方显示科技有限公司 | 阵列基板的制造方法、阵列基板及显示面板 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03294824A (ja) * | 1990-04-13 | 1991-12-26 | Nec Corp | アクティブマトリックス型液晶表示素子アレイ |
JPH04326329A (ja) * | 1991-04-26 | 1992-11-16 | Sharp Corp | 液晶表示装置およびその製造方法 |
JPH0926564A (ja) * | 1995-07-10 | 1997-01-28 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
JPH09127549A (ja) * | 1995-10-30 | 1997-05-16 | Sharp Corp | 液晶パネル及びその欠陥修正方法 |
JPH10213812A (ja) * | 1997-01-31 | 1998-08-11 | Sharp Corp | アクティブマトリクス型液晶表示装置 |
JPH10239699A (ja) * | 1997-02-25 | 1998-09-11 | Advanced Display:Kk | 液晶表示装置 |
JPH10339885A (ja) * | 1997-06-09 | 1998-12-22 | Hitachi Ltd | アクティブマトリクス型液晶表示装置 |
JPH11271791A (ja) * | 1998-03-26 | 1999-10-08 | Toshiba Corp | 液晶表示装置 |
JP2000227611A (ja) * | 1999-02-05 | 2000-08-15 | Nec Corp | 液晶表示装置とその製造方法 |
JP2001013520A (ja) * | 1999-06-28 | 2001-01-19 | Alps Electric Co Ltd | アクティブマトリックス型液晶表示装置 |
JP2001255549A (ja) * | 2000-03-09 | 2001-09-21 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
Family Cites Families (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2589820B2 (ja) | 1989-08-14 | 1997-03-12 | シャープ株式会社 | アクティブマトリクス表示装置 |
JPH03163529A (ja) | 1989-11-22 | 1991-07-15 | Sharp Corp | アクティブマトリクス表示装置 |
JP2827570B2 (ja) * | 1991-05-14 | 1998-11-25 | 三菱電機株式会社 | 液晶ディスプレイ |
JP3059783B2 (ja) | 1991-07-29 | 2000-07-04 | 三洋電機株式会社 | 液晶表示装置 |
JPH06148681A (ja) | 1992-11-10 | 1994-05-27 | Sanyo Electric Co Ltd | 液晶表示装置 |
KR0141201B1 (ko) * | 1994-04-12 | 1998-06-15 | 김광호 | 액정 표시 장치 |
KR0124976B1 (ko) | 1994-06-22 | 1997-12-01 | 김광호 | 개구율 향상을 위한 액정표시장치 및 그 제조방법 |
JPH08306926A (ja) * | 1995-05-07 | 1996-11-22 | Semiconductor Energy Lab Co Ltd | 液晶電気光学装置 |
JP3143042B2 (ja) | 1995-05-31 | 2001-03-07 | カシオ計算機株式会社 | 液晶表示素子 |
KR0149312B1 (ko) | 1995-07-24 | 1998-10-15 | 김광호 | 박막 트랜지스터 액정 표시장치의 화소 회로 |
US5835177A (en) * | 1995-10-05 | 1998-11-10 | Kabushiki Kaisha Toshiba | Array substrate with bus lines takeout/terminal sections having multiple conductive layers |
KR100229677B1 (ko) | 1996-06-14 | 1999-11-15 | 구자홍 | 액정표시장치의 스토리지 캐패시터와 그 제조방법 |
KR100219119B1 (ko) | 1996-08-31 | 1999-09-01 | 구자홍 | 액정표시장치의 공통 배선 접촉부 및 그의 형성방법 |
CN1148600C (zh) * | 1996-11-26 | 2004-05-05 | 三星电子株式会社 | 薄膜晶体管基片及其制造方法 |
KR100502093B1 (ko) | 1997-09-25 | 2005-11-30 | 삼성전자주식회사 | 유기절연막을이용한액정표시장치및그제조방법 |
KR100229613B1 (ko) * | 1996-12-30 | 1999-11-15 | 구자홍 | 액정 표시 장치 및 제조 방법 |
KR100265573B1 (ko) | 1997-06-25 | 2000-09-15 | 김영환 | 초고개구율 액정 표시 소자 및 그의 제조방법 |
KR100262404B1 (ko) | 1997-06-26 | 2000-08-01 | 김영환 | 초고개구율 액정 표시 소자 및 그의 제조방법 |
US20010055074A1 (en) * | 1997-07-22 | 2001-12-27 | Hiroshi Komatsu | In-plane switching mode lcd with specific arrangement of common bus line, data electrode, and common electrode |
KR100271037B1 (ko) * | 1997-09-05 | 2000-11-01 | 구본준, 론 위라하디락사 | 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법(liquid crystal display device and the method for manufacturing the same) |
TW413844B (en) | 1998-11-26 | 2000-12-01 | Samsung Electronics Co Ltd | Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films |
KR100303069B1 (ko) | 1999-06-03 | 2001-10-29 | 구본준, 론 위라하디락사 | 액정표시장치 및 그 제조방법 |
KR100543042B1 (ko) | 1999-06-03 | 2006-01-20 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
KR100507271B1 (ko) * | 1999-06-30 | 2005-08-10 | 비오이 하이디스 테크놀로지 주식회사 | 고개구율 및 고투과율 액정표시장치 및 그 제조방법 |
JP3464944B2 (ja) * | 1999-07-02 | 2003-11-10 | シャープ株式会社 | 薄膜トランジスタ基板、その製造方法および液晶表示装置 |
TW478014B (en) | 1999-08-31 | 2002-03-01 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing thereof |
KR100348995B1 (ko) | 1999-09-08 | 2002-08-17 | 엘지.필립스 엘시디 주식회사 | 4 마스크를 이용한 액정표시소자의 제조방법 및 그에 따른 액정표시소자 |
JP4700156B2 (ja) | 1999-09-27 | 2011-06-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
WO2001040857A1 (fr) | 1999-12-03 | 2001-06-07 | Mitsubishi Denki Kabushiki Kaisha | Affichage a cristaux liquides |
KR100726132B1 (ko) * | 2000-10-31 | 2007-06-12 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
KR100392850B1 (ko) * | 2000-12-29 | 2003-07-28 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 및 그 제조방법 |
-
2002
- 2002-02-27 US US10/432,833 patent/US7209192B2/en not_active Expired - Lifetime
- 2002-02-27 WO PCT/KR2002/000334 patent/WO2003036374A1/en active Application Filing
- 2002-02-27 CN CNB028040287A patent/CN1325984C/zh not_active Expired - Lifetime
- 2002-02-27 JP JP2003538809A patent/JP2005506575A/ja active Pending
- 2002-03-05 TW TW091104066A patent/TW594120B/zh not_active IP Right Cessation
-
2007
- 2007-04-05 US US11/697,083 patent/US8040446B2/en active Active
- 2007-04-05 US US11/697,101 patent/US7868953B2/en active Active
- 2007-04-05 US US11/697,174 patent/US20070176178A1/en not_active Abandoned
-
2009
- 2009-03-24 JP JP2009072572A patent/JP2009145908A/ja active Pending
-
2012
- 2012-03-16 JP JP2012059511A patent/JP2012113327A/ja active Pending
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03294824A (ja) * | 1990-04-13 | 1991-12-26 | Nec Corp | アクティブマトリックス型液晶表示素子アレイ |
JPH04326329A (ja) * | 1991-04-26 | 1992-11-16 | Sharp Corp | 液晶表示装置およびその製造方法 |
JPH0926564A (ja) * | 1995-07-10 | 1997-01-28 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
JPH09127549A (ja) * | 1995-10-30 | 1997-05-16 | Sharp Corp | 液晶パネル及びその欠陥修正方法 |
JPH10213812A (ja) * | 1997-01-31 | 1998-08-11 | Sharp Corp | アクティブマトリクス型液晶表示装置 |
JPH10239699A (ja) * | 1997-02-25 | 1998-09-11 | Advanced Display:Kk | 液晶表示装置 |
JPH10339885A (ja) * | 1997-06-09 | 1998-12-22 | Hitachi Ltd | アクティブマトリクス型液晶表示装置 |
JPH11271791A (ja) * | 1998-03-26 | 1999-10-08 | Toshiba Corp | 液晶表示装置 |
JP2000227611A (ja) * | 1999-02-05 | 2000-08-15 | Nec Corp | 液晶表示装置とその製造方法 |
JP2001013520A (ja) * | 1999-06-28 | 2001-01-19 | Alps Electric Co Ltd | アクティブマトリックス型液晶表示装置 |
JP2001255549A (ja) * | 2000-03-09 | 2001-09-21 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8441587B2 (en) | 2010-02-02 | 2013-05-14 | Samsung Display Co., Ltd. | Display substrate, method of manufacturing the same and display panel having the same |
US8629946B2 (en) | 2010-02-02 | 2014-01-14 | Samsung Display Co., Ltd. | Display substrate, method of manufacturing the same and display panel having the same |
US8836876B2 (en) | 2010-02-02 | 2014-09-16 | Samsung Display Co., Ltd. | Display substrate, method of manufacturing the same and display panel having the same |
US9030615B2 (en) | 2010-02-02 | 2015-05-12 | Samsung Display Co., Ltd. | Display substrate, method of manufacturing the same and display panel having the same |
Also Published As
Publication number | Publication date |
---|---|
CN1325984C (zh) | 2007-07-11 |
JP2012113327A (ja) | 2012-06-14 |
US8040446B2 (en) | 2011-10-18 |
US20070176178A1 (en) | 2007-08-02 |
US7209192B2 (en) | 2007-04-24 |
US20070195569A1 (en) | 2007-08-23 |
WO2003036374A1 (en) | 2003-05-01 |
CN1488083A (zh) | 2004-04-07 |
JP2005506575A (ja) | 2005-03-03 |
US20040114059A1 (en) | 2004-06-17 |
TW594120B (en) | 2004-06-21 |
US7868953B2 (en) | 2011-01-11 |
US20070188669A1 (en) | 2007-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009145908A (ja) | 薄膜トランジスタ基板及びその製造方法と液晶表示装置 | |
US7732266B2 (en) | Thin film array panel and manufacturing method thereof | |
WO2016141709A1 (zh) | 阵列基板及其制作方法、显示装置 | |
US20090002587A1 (en) | Thin film transistor array panel and a manufacturing method thereof | |
JP2007294951A (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
JPH01217325A (ja) | 液晶表示装置 | |
KR101171187B1 (ko) | 박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는액정 표시 장치 | |
JP2007164200A (ja) | 液晶表示装置用薄膜トランジスタ表示板及びその製造方法 | |
TW200527093A (en) | Thin film transistor array panel | |
US20100127263A1 (en) | Liquid crystal display device and method of manufacturing the same | |
KR20150068065A (ko) | 박막 트랜지스터 표시판 및 이의 제조방법 | |
KR100626600B1 (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
KR100840318B1 (ko) | 박막 트랜지스터 기판 및 그의 제조 방법과 액정 표시 장치 | |
KR20030026588A (ko) | 박막 트랜지스터 기판 및 액정 표시 장치 | |
KR20030042079A (ko) | 액정 표시 장치 및 그 제조 방법 | |
KR20050014057A (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
KR100997970B1 (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
KR20090031542A (ko) | 액정 표시 장치 | |
KR20010111253A (ko) | 박막 트랜지스터 어레이 기판, 그의 제조 방법 및 그의수리 방법 | |
KR100601176B1 (ko) | 박막 트랜지스터 기판 | |
KR20080040117A (ko) | 표시 기판의 제조 방법 | |
KR20030006806A (ko) | 박막 트랜지스터 기판 | |
KR20020065053A (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
KR20020072882A (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
KR20050024947A (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111220 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120316 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120316 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120904 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121031 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20121213 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130322 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130514 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130802 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130814 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20131025 |