JP2011040535A - 半導体発光素子及びその製造方法 - Google Patents

半導体発光素子及びその製造方法 Download PDF

Info

Publication number
JP2011040535A
JP2011040535A JP2009185798A JP2009185798A JP2011040535A JP 2011040535 A JP2011040535 A JP 2011040535A JP 2009185798 A JP2009185798 A JP 2009185798A JP 2009185798 A JP2009185798 A JP 2009185798A JP 2011040535 A JP2011040535 A JP 2011040535A
Authority
JP
Japan
Prior art keywords
layer
compound semiconductor
electrode structure
electrode
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009185798A
Other languages
English (en)
Other versions
JP2011040535A5 (ja
JP5310371B2 (ja
Inventor
Naoki Hirao
直樹 平尾
Akihiko Watanabe
秋彦 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2009185798A priority Critical patent/JP5310371B2/ja
Priority to US12/844,417 priority patent/US8436379B2/en
Priority to TW099124727A priority patent/TW201123542A/zh
Priority to CN201010244087.9A priority patent/CN101997072B/zh
Priority to KR1020100074656A priority patent/KR20110016399A/ko
Publication of JP2011040535A publication Critical patent/JP2011040535A/ja
Publication of JP2011040535A5 publication Critical patent/JP2011040535A5/ja
Application granted granted Critical
Publication of JP5310371B2 publication Critical patent/JP5310371B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】第2電極の特にカバーメタルを高い信頼性、高い精度をもって形成することを可能とする半導体発光素子の製造方法を提供する。
【解決手段】半導体発光素子の製造方法において、積層構造体20を構成する第2電極30を、(a)第2化合物半導体層22上に、銀を含む第1層31及びアルミニウムを含む第2層32から構成された第2電極構造体33を形成した後、(b)第2電極構造体33にジンケート処理を施して、第2電極構造体33上に亜鉛層34aを析出させ、次いで、(c)第2電極構造体に無電解ニッケルメッキを施す各工程に基づき形成する。
【選択図】 図1

Description

本発明は、半導体発光素子及びその製造方法に関する。
発光ダイオード(LED)等の半導体発光素子は、例えば、半導体発光素子製造用基板(以下、単に、基板10と呼ぶ場合がある)上に、n型導電型を有する第1化合物半導体層21、活性層23、p型導電型を有する第2化合物半導体層22が、順次、積層された凸状の積層構造体20から成る発光部を有する。そして、基板10あるいは露出した第1化合物半導体層21の部分21aには第1電極(n側電極)140が設けられ、第2化合物半導体層22の頂面には第2電極(p側電極)130が設けられている。このような半導体発光素子は、活性層23からの光が第2化合物半導体層22を介して出射される形式の半導体発光素子と、活性層23からの光が第1化合物半導体層21を介して出射される形式(便宜上、ボトム・エミッション型と呼ぶ)の半導体発光素子の2種類に分類することができる。
従来のボトム・エミッション型の半導体発光素子にあっては、発光効率を高く維持するために、通常、図9に示すように、第2電極130には活性層23からの可視光を反射する反射電極が多く用いられている。反射電極としての第2電極130は、例えば、下から、銀(Ag)から成る下層131、及び、ニッケル(Ni)から成る上層(カバーメタル)132から構成されている(例えば、C. H. Chou, et. al., "High thermally stable Ni/Ag(Al) alloy contacts on p-GaN", Applied Physics Letters 90, 022102 (2007) 参照)。上層132は下層131を被覆している。ここで、下層131を銀(Ag)から構成することで、高い光反射率を達成することができる。また、上層132をニッケル(Ni)から構成することで、下層131の酸化による劣化を防止し、また、マイグレーションの発生を防止している。尚、図中、参照番号141は絶縁層を示し、参照番号142A,142Bはコンタクト部を示す。
通常、上層132は、リフトオフ法で形成される。即ち、下層131を形成した後、上層132を形成すべき部分に開口部151を有するレジスト層150を、フォトリソグラフィ技術に基づき形成する(図10の(A)参照)。次いで、全面に、例えば、真空蒸着法にて上層132を形成し(図10の(B)参照)、その後、レジスト層150及びその上の上層132を除去することで、図9に示す第2電極構造を得ることができる。
C. H. Chou, et. al., "High thermally stable Ni/Ag(Al) alloy contacts on p-GaN", Applied Physics Letters 90, 022102 (2007)
しかしながら、このようなリフトオフ法に基づく上層(カバーメタル)132の形成にあっては、レジスト層150における開口部151の形成精度に問題が生じたり、大きな位置合わせ裕度が要求され、また、上層132による下層131の酸化防止やマイグレーションの発生防止を効果的に行えない場合がある。特に、半導体発光素子の大きさが微細になると、第2電極(p側電極)130も微細となるが故に、これらの問題が顕著になる。
従って、本発明の目的は、第2電極の特にカバーメタルを高い信頼性、高い精度をもって形成することを可能とする半導体発光素子の製造方法、係る方法に基づき得られた半導体発光素子を提供することにある。
上記の目的を達成するための本発明の半導体発光素子の製造方法は、
(A)第1導電型を有する第1化合物半導体層、第1化合物半導体層上に形成され、化合物半導体層から成る活性層、及び、活性層上に形成され、第1導電型とは異なる第2導電型を有する第2化合物半導体層から構成された積層構造体、
(B)第1化合物半導体層に電気的に接続された第1電極、並びに、
(C)第2化合物半導体層上に形成された第2電極、
を備えた半導体発光素子の製造方法であって、
第2電極を、
(a)第2化合物半導体層上に、銀を含む第1層及びアルミニウムを含む第2層から構成された第2電極構造体を形成した後、
(b)第2電極構造体にジンケート処理を施して、第2電極構造体上に亜鉛層を析出させ、次いで、
(c)第2電極構造体に無電解ニッケルメッキを施す、
各工程に基づき形成する。
上記の目的を達成するための本発明の第1の態様及び第2の態様に係る本発明の半導体発光素子は、
(A)第1導電型を有する第1化合物半導体層、第1化合物半導体層上に形成され、化合物半導体層から成る活性層、及び、活性層上に形成され、第1導電型とは異なる第2導電型を有する第2化合物半導体層から構成された積層構造体、
(B)第1化合物半導体層に電気的に接続された第1電極、並びに、
(C)第2化合物半導体層上に形成された第2電極、
を備えており、
第2電極は、
第2化合物半導体層側から、銀を含む第1層、及び、アルミニウムを含む第2層から構成された第2電極構造体、並びに、
第2電極構造体の頂面及び側面上に形成されたニッケル層、
から構成されている。
そして、本発明の第1の態様に係る半導体発光素子にあっては、更に、第2電極構造体の頂面及び側面とニッケル層との間に、亜鉛を含む領域を有する。また、本発明の第2の態様に係る半導体発光素子にあっては、ニッケル層は、第2電極構造体へのジンケート処理に基づく第2電極構造体上における亜鉛層の析出、並びに、それに引く続く無電解ニッケルメッキ処理によって形成される。
上記の目的を達成するための本発明の第3の態様に係る本発明の半導体発光素子は、
(A)第1導電型を有する第1化合物半導体層、第1化合物半導体層上に形成され、化合物半導体層から成る活性層、及び、活性層上に形成され、第1導電型とは異なる第2導電型を有する第2化合物半導体層から構成された積層構造体、
(B)第1化合物半導体層に電気的に接続された第1電極、並びに、
(C)第2化合物半導体層上に形成された第2電極、
を備えており、
第2電極は、
第2化合物半導体層側から、活性層からの光を反射し、導電材料から成る光反射層、及び、光反射層に含まれる金属とは異なる金属を含む第1シード層が積層されて成る第2電極構造体、並びに、
第2電極構造体の頂面及び側面上に形成され、光反射層及び第1シード層に含まれる金属とは異なる金属を含むメッキ層、
から構成されており、
第2電極は、更に、第2電極構造体とメッキ層との間に位置し、光反射層、第1シード層及びメッキ層に含まれる金属とは異なる金属を含む第2シード領域を有する。
本発明の半導体発光素子あるいはその製造方法にあっては、第2電極構造体の頂面及び側面上にはニッケル層あるいはメッキ層が形成されている。即ち、第2電極構造体全体は、カバーメタルとしてのニッケル層あるいはメッキ層によって被覆されている。このニッケル層あるいはメッキ層は、第2電極構造体に対して自己整合的に形成される。従って、形成精度に問題が生じることが無いし、位置合わせ裕度を考慮する必要も無い。しかも、第2電極構造体全体をニッケル層あるいはメッキ層によって確実に被覆することができるが故に、第2電極構造体の酸化、マイグレーションの発生を確実に防止することができ、高い信頼性を有する半導体発光素子を提供することができる。特に、半導体発光素子の大きさが微細になると、第2電極も微細となるが故に、本発明は顕著な効果を奏する。
図1の(A)及び(B)は、実施例1の半導体発光素子の模式的な断面図である。 図2の(A)及び(B)は、実施例1の半導体発光素子の製造方法を説明するための積層構造体等の模式的な一部断面図である。 図3の(A)及び(B)は、図2の(B)に引き続き、実施例1の半導体発光素子の製造方法を説明するための積層構造体等の模式的な一部断面図である。 図4の(A)及び(B)は、実施例2の画像表示装置の作製方法を説明するための半導体発光素子等の模式的な一部断面図である。 図5の(A)及び(B)は、図4の(B)に引き続き、実施例2の画像表示装置の作製方法を説明するための半導体発光素子等の模式的な一部断面図である。 図6の(A)及び(B)は、図5の(B)に引き続き、実施例2の画像表示装置の作製方法を説明するための半導体発光素子等の模式的な一部断面図である。 図7は、図6の(B)に引き続き、実施例2の画像表示装置の作製方法を説明するための半導体発光素子等の模式的な一部断面図である。 図8の(A)及び(B)は、実施例3及び実施例4の半導体発光素子の模式的な断面図である。 図9は、従来の半導体発光素子の模式的な一部断面図である。 図10の(A)及び(B)は、図9に示した従来の半導体発光素子の製造工程の一部を示す基板等の模式的な一部断面図である。
以下、図面を参照して、実施例に基づき本発明を説明するが、本発明は実施例に限定されるものではなく、実施例における種々の数値や材料は例示である。尚、説明は、以下の順序で行う。
1.本発明の半導体発光素子及びその製造方法、全般に関する説明
2.実施例1(本発明の半導体発光素子及びその製造方法)
3.実施例2(実施例1の変形)
4.実施例3(実施例1の別の変形)
5.実施例4(実施例1の別の変形)
6.実施例5(実施例1の別の変形)
7.実施例6(実施例1の別の変形、その他)
[本発明の半導体発光素子及びその製造方法、全般に関する説明]
本発明の半導体発光素子の製造方法にあっては、
前記工程(b)において、第2電極構造体にジンケート処理を施して、第2電極構造体の頂面及び側面上に亜鉛層を析出させ、
前記工程(c)において、第2電極構造体の頂面及び側面に無電解ニッケルメッキを施し、以て、第2電極構造体の頂面及び側面上にニッケル層(無電解ニッケルメッキ層)を形成する形態とすることができる。
そして、このような好ましい形態を含む本発明の半導体発光素子の製造方法にあっては、前記工程(a)と工程(b)の間において、第2電極構造体に酸素プラズマ処理を施す工程を含むことができ、これによって、第2電極構造体の表面が均一に酸化される結果、ジンケート処理によって析出される亜鉛層の均一化を図ることができる。更には、このような工程、上記の好ましい形態を含む本発明の半導体発光素子の製造方法にあっては、前記工程(b)と工程(c)の間において、前記工程(b)でのジンケート処理にて析出した亜鉛層を除去した後、第2電極構造体に第2回目のジンケート処理を施して、第2電極構造体の頂面及び側面上に亜鉛層を析出させる構成とすることができ、この場合、前記工程(b)と工程(c)の間において、前記工程(b)でのジンケート処理にて析出した亜鉛層を酸を用いて除去する構成とすることができる。工程(b)でのジンケート処理にて析出した亜鉛層を、一旦、除去した後、第2回目のジンケート処理を施すことによって、第2電極構造体とニッケル層とのより高い密着性及び均一性を得ることができる。ここで、亜鉛層を除去するための酸として、硫酸、硝酸等の、銀を含む第1層及びアルミニウムを含む第2層から構成された第2電極構造体に損傷を生じさせない酸を用いることが望ましい。
以上に説明した好ましい形態、構成、工程を含む本発明の半導体発光素子の製造方法にあっては、前記工程(a)において、第1層、マイグレーション・ブロック層、及び、第2層から構成された第2電極構造体を形成する形態とすることができる。また、本発明の第1の態様あるいは第2の態様に係る半導体発光素子にあっては、第2電極構造体において、第1層と第2層の間にマイグレーション・ブロック層が設けられている形態とすることができる。このように、第1層と第2層の間にマイグレーション・ブロック層を設けることによって、第1層を構成する銀原子がマイグレーションすることを抑制することができる。マイグレーション・ブロック層は、例えば、白金(Pt)や金(Au)から構成することができる。
あるいは又、以上に説明した好ましい形態、構成、工程を含む本発明の半導体発光素子の製造方法にあっては、前記工程(a)において、第2層と接する合金化層を形成した後、熱処理を施すことで、第2層に含まれるアルミニウムと合金化層に含まれる金属との間の合金化を促し、以て、アルミニウム合金から成る第2層を得る形態とすることができる。また、本発明の第1の態様あるいは第2の態様に係る半導体発光素子にあっては、第2層はアルミニウム合金から成る形態とすることができる。このように、第2層をアルミニウム合金から構成することで、ジンケート処理におけるアルミニウム(Al)が亜鉛(Zn)によって置換される早さ(置換速度)を抑制することができ、均一な亜鉛層の形成、更には、ニッケル層(無電解ニッケルメッキ層)の異常析出や析出形状異常の発生を防止でき、均一なニッケル層(無電解ニッケルメッキ層)を形成することができる。また、置換速度を抑制することで、第1層への悪影響(第1層を構成する銀が溶出したり、第1層がサイド・エッチングされるといった現象の発生)を無くすことができる。合金化層を構成する材料として、金(Au)、銅(Cu)、銀(Ag)、チタン(Ti)、パラジウム(Pd)、白金(Pt)を挙げることができる。合金化層は第2層の直下に形成してもよいし、第2層の直上に形成してもよい。
あるいは又、以上に説明した好ましい形態、構成、工程を含む本発明の半導体発光素子の製造方法にあっては、前記工程(a)において、第2層上に被覆層を形成し、以て、第1層、第2層及び被覆層から成る第2電極構造体を得た後、前記工程(b)において、第2電極構造体にジンケート処理を施して、第2電極構造体の頂面及び側面上に亜鉛層を析出させる形態とすることができる。また、本発明の第1の態様あるいは第2の態様に係る半導体発光素子にあっては、第2電極構造体において、第2層の頂面に被覆層が設けられている形態とすることができる。このように、第2層の頂面に被覆層を設けることによっても、ジンケート処理におけるアルミニウム(Al)が亜鉛(Zn)によって置換される置換量を制限することができ、均一な亜鉛層の形成、更には、ニッケル層(無電解ニッケルメッキ層)の異常析出や析出形状異常の発生を防止でき、均一な無電解ニッケルメッキ層を形成することができる。また、置換量を制限することで、第1層への悪影響(第1層を構成する銀が溶出したり、第1層がサイド・エッチングされるといった現象の発生)を無くすことができる。被覆層を構成する材料として、金(Au)、鉄(Fe)、ニッケル(Ni)、チタン(Ti)、銀(Ag)、パラジウム(Pd)、銅(Cu)、白金(Pt)、クロム(Cr)等、ジンケート処理により亜鉛が析出しない金属を挙げることができる。
以上に説明した好ましい形態、構成、工程を含む本発明の半導体発光素子の製造方法(以下、これらを総称して、『本発明の製造方法』と呼ぶ)にあっては、前記工程(a)と工程(b)の間において、第2電極構造体に対して、周知の酸化被膜除去処理を施す工程を含めることができる。
以上に説明した好ましい形態、構成、工程を含む本発明の半導体発光素子の製造方法、以上に説明した好ましい形態、構成を含む本発明の第1の態様あるいは第2の態様に係る半導体発光素子、本発明の第3の態様に係る半導体発光素子(以下、これらを総称して、単に、『本発明』と呼ぶ場合がある)においては、第1導電型をn型、第2導電型をp型とすればよいが、第1導電型をp型、第2導電型をn型としてもよい。
本発明の第3の態様に係る半導体発光素子において、光反射層に含まれる金属として銀(Ag)を挙げることができるし、第1シード層に含まれる金属としてアルミニウム(Al)を挙げることができるし、メッキ層に含まれる金属としてニッケル(Ni)を挙げることができるし、第2シード領域に含まれる金属として亜鉛(Zn)を挙げることができる。
本発明において、ジンケート処理それ自体は、周知のジンケート処理とすることができる。ジンケート処理においては、ジンケート処理液に第2電極構造体(あるいは第2電極構造体を含む積層構造体、全体)を浸漬することで、アルミニウムが亜鉛によって置換され、亜鉛層が析出する。そして、この亜鉛層は、第2層を被覆するだけでなく、第1層(具体的には、露出した第1層の側面)をも被覆する。また、第2層上に被覆層を形成した場合にあっても、亜鉛層は、露出した第2層の側面を被覆するだけでなく、第1層(具体的には、露出した第1層の側面)、並びに、被覆層の頂面及び側面をも被覆する。即ち、第2電極構造体全体が亜鉛層によって被覆される。第2電極構造体への無電解ニッケルメッキによって、亜鉛がニッケルによって置換され、ニッケル層が析出し、亜鉛層のかなりの部分は消滅するが、最終的に亜鉛層は残される。但し、残された亜鉛層は、層状の部分もあれば、島状となっている部分もあるので、『亜鉛を含む領域』と表現する。
本発明において、第1層あるいは光反射層は、具体的には、純銀層あるいは銀合金層から成る。ここで、銀合金として、インジウム(In)を1重量%以下含有する銀合金;パラジウムを0.1重量%乃至10重量%含有し、且つ、銅、アルミニウム、金、白金、タンタル、クロム、チタン、ニッケル、コバルト及びケイ素から構成された群から選択された少なくとも1種類の元素を0.1重量%乃至3重量%含有する銀合金を例示することができる。また、第2層あるいは第1シード層は、具体的には、純アルミニウム層あるいはアルミニウム合金層から成る。ここで、アルミニウム合金として、Al/Au以外にも、Al/Cu、Al/Co/Ni/Cを例示することができる。
第1層と第2化合物半導体層との間に、例えば、ニッケル(Ni)から成る密着層を形成してもよい。但し、密着層の形成は必須ではない。
被覆層、合金化層、密着層を含む第2電極構造体は、各種のPVD法、各種のCVD法によって形成することができる。ここで、PVD法として、(a)電子ビーム加熱法、抵抗加熱法、フラッシュ蒸着法、パルス・レーザ・デポジッション(PLD法)等の各種真空蒸着法、(b)プラズマ蒸着法、(c)2極スパッタ法、直流スパッタ法、直流マグネトロンスパッタ法、高周波スパッタ法、マグネトロンスパッタ法、イオンビームスパッタ法、バイアススパッタ法等の各種スパッタ法、(d)DC(Direct Current)法、RF法、多陰極法、活性化反応法、HCD(Hollow Cathode Discharge)法、電界蒸着法、高周波イオンプレーティング法、反応性イオンプレーティング法等の各種イオンプレーティング法、(e)IVD法(イオン・ベーパー・デポジション法)を挙げることができる。また、CVD法として、常圧CVD法や減圧CVD、熱CVD法、プラズマCVD法、光CVD法、レーザーCVD法を挙げることができる。第2電極構造体を構成する第1層及び第2層等を、順次、成膜した後、第2層、第1層等をパターニングすることで、第2電極構造体を得ることもできるし、所謂リフトオフ法に基づき第2電極構造体を得ることもできる。
本発明にあっては、第1電極として、例えば、Ti、TiW、TiMo、Ti/Ni/Au、Ti/Pt/Au、(Ti/)TiW/Pt/Au、(Ti/)TiW/Pd/TiW/Pt/Au、Al、アルミニウム合金、AuGe、AuGe/Ni/Auを挙げることができる。尚、「/」の前の層ほど、活性層に近いところに位置する。あるいは又、第1電極を、ITO、IZO、ZnO:Al、ZnO:Bといった透明導電材料から構成することもできる。第1電極は、第1化合物半導体層に電気的に接続されているが、第1電極を第1化合物半導体層上に形成してもよいし、導体発光素子製造用基板が導電性を有している場合、導体発光素子製造用基板上に第1電極を形成してもよい。第1電極や第2電極(これらの電極の延在部を含む)に対して、必要に応じて、例えば、Ti層/Pt層/Au層等といった[接着層(Ti層やCr層等)]/[バリアメタル層(Pt層、Ni層、TiW層やMo層等)]/[実装に対して融和性の良い金属層(例えばAu層)]のような積層構成とした多層メタル層から成る接続層やコンタクト部(パッド部)を設けてもよい。第1電極や接続層、コンタクト部(パッド部)は、例えば、真空蒸着法やスパッタリング法といった各種のPVD法、各種のCVD法、メッキ法によって形成することができる。
半導体発光素子の製造にあっては、半導体発光素子製造用基板を使用するが、半導体発光素子製造用基板として、GaAs基板、GaN基板、SiC基板、アルミナ基板、サファイア基板、ZnS基板、ZnO基板、AlN基板、LiMgO基板、LiGaO2基板、MgAl24基板、InP基板、Si基板、Ge基板、GaP基板、AlP基板、InN基板、AlGaInN基板、AlGaN基板、AlInN基板、GaInN基板、AlGaInP基板、AlGaP基板、AlInP基板、GaInP基板、これらの基板の表面(主面)に下地層やバッファ層が形成されたものを挙げることができる。
本発明において、半導体発光素子は半導体発光素子製造用基板上に設けられるが、半導体発光素子製造用基板は、最終的に除去される場合もあるし、残される場合もある。また、半導体発光素子の最終形態として、支持基板や実装用基板に実装されている形態を挙げることもできる。支持基板や実装用基板として、ガラス板、金属板、合金板、セラミックス板、プラスチック板、プラスチックフィルムを挙げることができる。支持基板や実装用基板に配線を設け、第2電極あるいは第1電極を配線に接続してもよい。
本発明において、活性層を含む各種化合物半導体層として、例えば、GaN系化合物半導体(AlGaN混晶あるいはAlGaInN混晶、GaInN混晶を含む)、GaInNAs系化合物半導体(GaInAs混晶あるいはGaNAs混晶を含む)、AlGaInP系化合物半導体、AlAs系化合物半導体、AlGaInAs系化合物半導体、AlGaAs系化合物半導体、GaInAs系化合物半導体、GaInAsP系化合物半導体、GaInP系化合物半導体、GaP系化合物半導体、InP系化合物半導体、InN系化合物半導体、AlN系化合物半導体を例示することができる。化合物半導体層に添加されるn型不純物として、例えば、ケイ素(Si)やセレン(Se)、ゲルマニウム(Ge)、錫(Sn)、炭素(C)、チタン(Ti)を挙げることができるし、p型不純物として、亜鉛(Zn)や、マグネシウム(Mg)、ベリリウム(Be)、カドミウム(Cd)、カルシウム(Ca)、バリウム(Ba)、酸素(O)を挙げることができる。活性層は、単一の化合物半導体層から構成されていてもよいし、単一量子井戸構造[QW構造]あるいは多重量子井戸構造[MQW構造]を有していてもよい。活性層を含む各種化合物半導体層の形成方法(成膜方法)として、有機金属化学的気相成長法(MOCVD法、MOVPE法)や有機金属分子線エピタキシー法(MOMBE法)、ハロゲンが輸送あるいは反応に寄与するハイドライド気相成長法(HVPE法)を挙げることができる。
化合物半導体層を形成するためのMOCVD法におけるガスとして、周知のガス、例えば、トリメチルガリウム(TMG)ガスやトリエチルガリウム(TEG)ガス、トリメチルアルミニウム(TMA)ガス、トリメチルインジウム(TMI)ガス、アルシン(AsH3)等を挙げることができるし、例えば、窒素源ガスとしてアンモニアガスやヒドラジンガスを挙げることができる。また、例えば、n型不純物(n型ドーパント)として、ケイ素(Si)を添加する場合にはSi源としてモノシランガス(SiH4ガス)を用いればよいし、セレン(Se)を添加する場合にはSe源としてH2Seガスを用いればよい。一方、p型不純物(p型ドーパント)として、マグネシウム(Mg)を添加する場合には、Mg源としてシクロペンタジエニルマグネシウムガスやメチルシクロペンタジエニルマグネシウム、ビスシクロペンタジエニルマグネシウム(Cp2Mg)を用いればよいし、亜鉛(Zn)を添加する場合には、Zn源としてジメチル亜鉛(DMZ)を用いればよい。尚、n型不純物(n型ドーパント)として、Si以外に、Ge、Se、Sn、C、Tiを挙げることができるし、p型不純物(p型ドーパント)として、Mg以外に、Zn、Cd、Be、Ca、Ba、Oを挙げることができる。また、赤色発光半導体発光素子の製造にあっては、使用するガスとして、トリメチルアルミニウム(TMA)、トリエチルアルミニウム(TEA)、トリメチルガリウム(TMG)、トリエチルガリウム(TEG)、トリメチルインジウム(TMI)、トリエチルインジウム(TEI)、ホスフィン(PH3)、アルシン、ジメチル亜鉛(DMZ)、ジエチル亜鉛(DEZ)、H2S、セレン化水素(H2Se)、ビスシクロペンタンジエチル亜鉛を例示することができる。
本発明において、半導体発光素子として、具体的には、発光ダイオード(LED)を構成することができる。ここで、発光ダイオードの大きさ、具体的には、活性層の面積S1として、3×10-112≦S1≦3×10-72、好ましくは、1×10-102≦S1≦1×10-92を例示することができる。本発明においては、第1化合物半導体層を介して活性層からの光が外部に出射される形態とすることが望ましい。
本発明において、半導体発光素子は、上述したとおり、実装用基板に実装されていてもよく、この場合、実装用基板に実装すべき半導体発光素子は複数であり、半導体発光素子を備えた製品に要求される仕様や用途、機能等に応じて、半導体発光素子の数、種類、実装(配置)、間隔等を決めればよい。実装用基板に半導体発光素子を実装することで得られる製品として、例えば、画像表示装置、半導体発光素子を用いたバックライト、照明装置を挙げることができる。赤色発光半導体発光素子(赤色発光ダイオード)、緑色発光半導体発光素子(緑色発光ダイオード)及び青色発光半導体発光素子(青色発光ダイオード)として、例えば、窒化物系III−V族化合物半導体を用いたものを用いることができ、赤色発光半導体発光素子(赤色発光ダイオード)として、例えば、AlGaInP系化合物半導体を用いたものを用いることもできる。更には、半導体発光素子によって、具体的には、例えば、発光ダイオード(LED)以外にも、端面発光型の半導体レーザ、面発光レーザ素子(垂直共振器レーザ、VCSEL)を構成することができる。
実施例1は、本発明の半導体発光素子の製造方法、本発明の第1の態様〜第3の態様に係る半導体発光素子に関する。実施例1における半導体発光素子1は、具体的には、発光ダイオードから成る。
図1の(A)及び(B)に模式的な断面図を示すように、実施例1の半導体発光素子1は、
(A)第1導電型(具体的には、実施例1にあっては、n型)を有する第1化合物半導体層21、第1化合物半導体層21上に形成され、化合物半導体層から成る活性層23、及び、活性層23上に形成され、第1導電型とは異なる第2導電型(具体的には、実施例1にあっては、p型)を有する第2化合物半導体層22から構成された積層構造体(発光部)20、
(B)第1化合物半導体層21に電気的に接続された第1電極(n側電極)40、並びに、
(C)第2化合物半導体層22上に形成された第2電極(p側電極)30、
を備えている。ここで、第2電極30は、
第2化合物半導体層側から、銀を含む第1層31、及び、アルミニウムを含む第2層32から構成された第2電極構造体33、並びに、
第2電極構造体33の頂面及び側面上に形成されたニッケル層35、
から構成されている。尚、図1の(B)は、図1の(A)に示した半導体発光素子を支持基板に取り付けた状態を示している。
そして、更に、第2電極構造体33の頂面及び側面とニッケル層35との間に、亜鉛を含む領域34aを有する。あるいは又、ニッケル層35は、第2電極構造体33へのジンケート処理に基づく第2電極構造体33上における亜鉛層34の析出、並びに、それに引く続く無電解ニッケルメッキ処理によって形成される。
あるいは又、実施例1の半導体発光素子は、
(A)第1導電型(n型)を有する第1化合物半導体層21、第1化合物半導体層21上に形成され、化合物半導体層から成る活性層23、及び、活性層23上に形成され、第1導電型とは異なる第2導電型(p型)を有する第2化合物半導体層22から構成された積層構造体20、
(B)第1化合物半導体層21に電気的に接続された第1電極(n側電極)40、並びに、
(C)第2化合物半導体層22上に形成された第2電極(p側電極)30、
を備えている。そして、第2電極30は、
第2化合物半導体層側から、活性層23からの光を反射し、導電材料から成る光反射層31、及び、光反射層31に含まれる金属とは異なる金属を含む第1シード層32が積層されて成る第2電極構造体33、並びに、
第2電極構造体33の頂面及び側面上に形成され、光反射層31及び第1シード層32に含まれる金属とは異なる金属を含むメッキ層35、
から構成されており、
第2電極30は、更に、第2電極構造体33とメッキ層35との間に位置し、光反射層31、第1シード層32及びメッキ層35に含まれる金属とは異なる金属を含む第2シード領域34aを有する。
ここで、光反射層31に含まれる金属は銀(Ag)であり、第1シード層32に含まれる金属はアルミニウム(Al)であり、メッキ層35に含まれる金属はニッケル(Ni)であり、第2シード領域34aに含まれる金属は亜鉛(Zn)である。より具体的には、実施例1にあっては、第1層あるいは光反射層31は純銀層から成り、第2層あるいは第1シード層32は純アルミニウム層から成る。また、第1層31と第2化合物半導体層22との間に、ニッケル(Ni)から成る密着層36が形成されている。
実施例1において、第1電極40は、第1化合物半導体層21の活性層23と接する面とは反対側の面に形成されている。また、第1化合物半導体層21、活性層23、及び、第2化合物半導体層22を構成する化合物半導体は、AlXGaYIn1-X-YN(0≦X≦1,0≦Y≦1,0≦X+Y≦1)、より具体的には、GaN系化合物半導体から構成されている。即ち、第1化合物半導体層21はSiドープのGaN(GaN:Si)から成り、活性層23はInGaN層(井戸層)及びGaN層(障壁層)から成り、多重量子井戸構造を有する。また、第2化合物半導体層22はMgドープのGaN(GaN:Mg)から成る。そして、第1化合物半導体層21、活性層23及び第2化合物半導体層22が積層された積層構造体20から、発光部が構成されている。更には、第1電極40はTi/Pt/Au構造の金属積層膜から成り、Ti膜及びPt膜の厚さは例えばそれぞれ50nm、Au膜の厚さは例えば2μmである。そして、第1化合物半導体層21を介して活性層23からの光が外部に出射される。発光ダイオードの大きさ、具体的には、活性層23の面積は、4×10-102である。
以下、図面を参照して、実施例1の半導体発光素子1の製造方法を説明する。
[工程−100A]
先ず、半導体発光素子製造用基板10の主面に、第1導電型を有する第1化合物半導体層21A、活性層23A、及び、第1導電型とは異なる第2導電型を有する第2化合物半導体層22Aを、順次、形成する。尚、第1化合物半導体層21A、活性層23A、及び、第2化合物半導体層22Aは、パターニング前の状態にあるので、参照番号の末尾にアルファベット「A」を付している。以下の説明における各層を表示する参照番号も同様とする。
具体的には、サファイアから成る半導体発光素子製造用基板10をMOCVD装置に搬入し、水素から成るキャリアガス中、基板温度1050゜Cで10分間の基板クリーニングを行った後、基板温度を500゜Cまで低下させる。そして、MOCVD法に基づき、窒素原料であるアンモニアガスを供給しながら、ガリウム原料であるトリメチルガリウム(TMG)ガスの供給を行い、GaNから成る下地層11を半導体発光素子製造用基板10の表面に結晶成長させた後、TMGガスの供給を中断する。
[工程−100B]
次いで、半導体発光素子製造用基板10上に、n型の導電型を有する第1化合物半導体層21A、活性層23A、及び、p型の導電型を有する第2化合物半導体層22Aが、順次、積層されて成る積層構造体20Aを形成する。
具体的には、MOCVD法に基づき、基板温度を1020゜Cまで上昇させた後、常圧にて、シリコン原料であるモノシラン(SiH4)ガスの供給を開始することで、SiドープのGaN(GaN:Si)から成り、n型の導電型を有する厚さ3μmの第1化合物半導体層21Aを、下地層11に結晶成長させる。尚、ドーピング濃度は、例えば、約5×1018/cm3である。
その後、一旦、TMGガス、SiH4ガスの供給を中断し、基板温度を750゜Cまで低下させる。そして、トリエチルガリウム(TEG)ガス及びトリメチルインジウム(TMI)ガスを使用し、バルブ切り替えによりこれらのガスの供給を行うことで、InGaN及びGaNから成り、多重量子井戸構造を有する活性層23Aを結晶成長させる。
例えば、発光波長400nmの発光ダイオードであれば、In組成約9%のInGaNとGaN(それぞれの厚さ:2.5nm及び7.5nm)の多重量子井戸構造(例えば、2層の井戸層から成る)とすればよい。また、発光波長460nm±10nmの青色発光ダイオードであれば、In組成15%のInGaNとGaN(それぞれの厚さ:2.5nm及び7.5nm)の多重量子井戸構造(例えば、15層の井戸層から成る)とすればよい。更には、発光波長520nm±10nmの緑色発光ダイオードであれば、In組成23%のInGaNとGaN(それぞれの厚さ:2.5nm及び15nm)の多重量子井戸構造(例えば、9層の井戸層から成る)とすればよい。
活性層23Aの形成完了後、TEGガス、TMIガスの供給中断と共に、キャリアガスを窒素から水素に切り替え、850゜Cまで基板温度を上昇させ、TMGガスとビスシクロペンタジエニルマグネシウム(Cp2Mg)ガスの供給を開始することで、厚さ100nmのMgドープのGaN(GaN:Mg)から成る第2化合物半導体層22Aを活性層23Aの上に結晶成長させる。尚、ドーピング濃度は、約5×1019/cm3である。その後、TMGガス及びCp2Mgガスの供給中止と共に基板温度を低下させ、室温まで基板温度を下げて結晶成長を完了させる。
[工程−100C]
こうして結晶成長を完了した後、窒素ガス雰囲気中で約800゜C、10分間のアニール処理を行って、p型不純物(p型ドーパント)の活性化を行う。
[工程−110]
その後、第2化合物半導体層側から、銀を含む第1層(光反射層)31及びアルミニウムを含む第2層(第1シード層)32から構成された第2電極構造体33を形成する。具体的には、第2化合物半導体層22A上に、リフトオフ法に基づき、厚さ1nmのニッケル薄膜から成る密着層36、厚さ0.2μmの銀層から成る第1層(光反射層)31、厚さ0.1μmのアルミニウム層から成る第2層(第1シード層)32を形成する。こうして、図2の(A)に示す構造を得ることができる。
[工程−120]
次に、必要に応じて、第2電極構造体33に対して周知の酸化被膜除去処理を施した後、第2電極構造体33にジンケート処理を施して、第2電極構造体33上に亜鉛層(第2シード層)34を析出させる。即ち、第2電極構造体33にジンケート処理を施して、第2電極構造体33の頂面及び側面上に亜鉛層34を析出させる。ジンケート処理においては、ジンケート処理液に第2電極構造体33を含む積層構造体20の全体を浸漬する。これによって、第2層32におけるアルミニウムが亜鉛によって置換され、亜鉛層34が析出する。そして、この亜鉛層34は、第2層32を被覆するだけでなく、第1層31(具体的には、露出した第1層31の側面)、更には、密着層36の側面をも被覆する。こうして、図2の(B)に示す構造を得ることができる。
[工程−130]
その後、第2電極構造体33に無電解ニッケルメッキを施す。即ち、第2電極構造体33の頂面及び側面に無電解ニッケルメッキを施し、以て、第2電極構造体33の頂面及び側面上にニッケル層(メッキ層、無電解ニッケルメッキ層)35を形成する。無電解ニッケルメッキ処理においては、無電解ニッケルメッキ液に第2電極構造体33を含む積層構造体20の全体を浸漬する。こうして、図3の(A)に示す構造を得ることができる。第2電極構造体33への無電解ニッケルメッキによって、亜鉛がニッケルによって置換され、ニッケル層35が析出し、亜鉛層34のかなりの部分は消滅するが、最終的に亜鉛層34は残される。但し、残された亜鉛層34は、層状の部分もあれば、島状となっている部分もあり、より正確には、亜鉛を含む領域(第2シード領域)34aとなる。但し、図面においては、便宜上、連続した層として、亜鉛を含む領域(第2シード領域)34aを表現している。
[工程−140]
次いで、全面に絶縁層37を形成し、第2電極30の上方の絶縁層37の部分に開口部37aを形成した後、第2電極30上から絶縁層37上を延びる接続層38を形成する(図3の(B)参照)。その後、接続層38を含む絶縁層37と支持基板50とを、エポキシ系接着剤から成る接着層51を介して貼り合わせた後、半導体発光素子製造用基板10を機械的研磨及びウエットエッチング法にて除去する。
[工程−150]
その後、リソグラフィ技術に基づき、露出した第1化合物半導体層21A上にパターニングされたレジスト層を形成し、係るレジスト層を用いて、所謂リフトオフ法に基づき、第1化合物半導体層21Aの上に第1電極40を形成する。
[工程−160]
その後、リソグラフィ技術に基づき、露出した第1化合物半導体層21A上にパターニングされたレジスト層を形成し、係るレジスト層をエッチング用マスクとして、Cl2系ガスを用いたRIE技術によって、第1化合物半導体層21A、活性層23A及び第2化合物半導体層22A、絶縁層37、接続層38をパターニングし、レジスト層を除去する。こうして、積層構造体20から成り、第1化合物半導体層21、活性層23及び第2化合物半導体層22がパターニングされた発光部を得ることができる。隣接する半導体発光素子1の中心と半導体発光素子1の中心との間の距離(形成ピッチ)は、例えば、30μmである。
こうして、実施例1の半導体発光素子1を製造することができる。
[工程−170]
その後、支持基板50を切断して、半導体発光素子1を分離すればよい。更には、樹脂モールド、パッケージ化を行うことで、例えば、砲弾型や面実装型といった種々の半導体発光素子(具体的には、発光ダイオード)を作製することができる。
実施例1の半導体発光素子あるいはその製造方法にあっては、第2電極構造体33の頂面及び側面上にはニッケル層あるいはメッキ層35が形成されている。即ち、第2電極構造体33の全体は、カバーメタルとしてのニッケル層あるいはメッキ層35によって被覆されている。このニッケル層あるいはメッキ層35は、第2電極構造体33に対して自己整合的に形成されるので、形成精度に問題が生じることが無いし、位置合わせ裕度を考慮する必要も無い。しかも、第2電極構造体33の全体をニッケル層あるいはメッキ層35によって確実に被覆することができるが故に、第2電極構造体33の酸化、マイグレーションの発生を確実に防止することができ、高い信頼性を有する半導体発光素子を提供することができる。
実施例2は、実施例1の変形である。実施例2にあっては、実施例1で得られた半導体発光素子1をアレイ状(2次元マトリクス状)に再配列し、例えば、画像表示装置を作製する。具体的には、実施例2にあっては、[工程−160]に引き続き、以下に説明する工程を実行する。
[工程−200]
この工程においては、先ず、所望のピッチで半導体発光素子1を選択する。より具体的には、実施例1の[工程−160]にて得られ、2次元マトリクス状に支持基板50上に配列された多数の半導体発光素子1から、X方向にM個毎、Y方向にN個毎のピッチで、半導体発光素子1を選択する。また、シリコーンゴムから成る微粘着層61が形成された中継基板60、及び、ガラス基板から成り、予め所定の位置に金属薄膜等から成るアライメントマーク(図示せず)が形成され、表面には未硬化の感光性樹脂から成る接着剤層71が形成された第2中継基板70を準備する。
中継基板60を構成する材料として、ガラス板、金属板、合金板、セラミックス板、半導体基板、プラスチック板を挙げることができる。また、中継基板60は、図示しない位置決め装置に保持されている。位置決め装置の作動によって、中継基板60と支持基板50との位置関係を調整することができる。
接着剤層71は、光(特に紫外線等)、放射線(X線等)、電子線等といったエネルギー線の照射によって接着機能を発揮する材料、熱や圧力等を加えることによって接着機能を発揮する材料等、何らかの方法に基づき接着機能を発揮する材料である限り、基本的にはどのような材料から構成されていてもよい。容易に形成することができ、しかも、接着機能を発揮する材料として、樹脂系の接着剤層、特に、感光性接着剤、熱硬化性接着剤、又は、熱可塑性接着剤を挙げることができる。例えば、感光性接着剤を用いる場合、接着剤層に光や紫外線を照射することによって、あるいは又、加熱することによって、接着剤層に接着機能を発揮させることができる。また、熱硬化性接着剤を用いる場合、光の照射等により接着剤層を加熱することによって、接着剤層に接着機能を発揮させることができる。更には、熱可塑性接着剤を用いる場合、光の照射等により接着剤層の一部分を選択的に加熱することによって係る一部分を溶融し、流動性を持たせることができる。接着剤層として、その他、例えば、感圧性接着剤層(例えば、アクリル系樹脂等から成る)等を挙げることもできる。
そして、選択された半導体発光素子1を、露出した第1化合物半導体層21及び第1電極40が中継基板60に接するように、中継基板60に転写する。具体的には、2次元マトリクス状に配列された支持基板50上の半導体発光素子1に、微粘着層61を押し当てる(図4の(A)及び図4の(B)参照)。次いで、転写すべき半導体発光素子1に対して、支持基板50の裏面側から、例えば、エキシマレーザを照射する(図5の(A)参照)。これによって、レーザ・アブレーションが生じ、エキシマレーザが照射された半導体発光素子1は、支持基板50から剥離する。その後、中継基板60と半導体発光素子1との接触を解くと、支持基板50から剥離した半導体発光素子1は、微粘着層61に付着した状態となる(図5の(B)参照)。
[工程−210]
次いで、半導体発光素子1を接着剤層71の上に配置(移動あるいは転写)する(図6の(A)及び図6の(B)参照)。具体的には、第2中継基板70上に形成されたアライメントマークを基準に、半導体発光素子1を中継基板60から第2中継基板70の接着剤層71の上に配置する。半導体発光素子1は微粘着層61に弱く付着しているだけなので、半導体発光素子1を接着剤層71と接触させた(押し付けた)状態で中継基板60を第2中継基板70から離れる方向に移動させると、半導体発光素子1は接着剤層71の上に残される。更には、半導体発光素子1をローラー等で接着剤層71に深く埋入することで、半導体発光素子1を第2中継基板70に転写することができる。
このような中継基板60を用いた方式を、便宜上、ステップ転写法と呼ぶ。そして、このようなステップ転写法を所望の回数、繰り返すことで、所望の個数の半導体発光素子1が、微粘着層61に2次元マトリクス状に付着し、第2中継基板70上に転写される。具体的には、実施例2にあっては、1回のステップ転写において、160×120個の半導体発光素子1を、微粘着層61に2次元マトリクス状に付着させ、第2中継基板70上に転写する。従って、(1920×1080)/(160×120)=108回のステップ転写法を繰り返すことで、1920×1080個の半導体発光素子1を、第2中継基板70上に転写することができる。そして、以上のような工程を、都合、3回、繰り返すことで、所定の数の赤色発光半導体発光素子(赤色発光ダイオード)、緑色発光半導体発光素子(緑色発光ダイオード)、青色発光半導体発光素子(青色発光ダイオード)を、所定の間隔、ピッチで第2中継基板70に転写することができる。
その後、半導体発光素子1が配置された感光性樹脂から成る接着剤層71に紫外線を照射することで、接着剤層71を構成する感光性樹脂を硬化させる。こうして、半導体発光素子1が接着剤層71に固定された状態となる。次いで、第1電極40を介して半導体発光素子1を第2の仮固定用基板に仮固定する。具体的には、表面に未硬化の接着剤から成る接着層80が形成されたガラス基板から成る第2の仮固定用基板を準備する。そして、半導体発光素子1と接着層80とを貼り合わせ、接着層80を硬化させることで、半導体発光素子1を第2の仮固定用基板に仮固定することができる。次いで、接着剤層71及び第2中継基板70を適切な方法で半導体発光素子1から除去する。この状態にあっては、半導体発光素子1の接続層38が露出した状態である。
[工程−220]
次いで、全面に第2の絶縁層81を形成し、接続層38の上方の第2の絶縁層81に開口部82を形成し、第2の配線83を、接続層38上から開口部82、第2の絶縁層81の上にかけて形成する。第2の配線83は、図面の紙面、垂直方向に延びている。次に、第2の配線83を含む第2の絶縁層81とガラス基板から成る実装用基板85とを、接着層84を介して貼り合わせることで、半導体発光素子1を実装用基板85に実装(固定)することができる。次いで、例えば、第2の仮固定用基板の裏面側から、例えば、エキシマレーザを照射する。これによって、レーザ・アブレーションが生じ、エキシマレーザが照射された半導体発光素子1は、第2の仮固定用基板から剥離する。この状態にあっては、半導体発光素子1の第1電極40が露出した状態である。次に、全面に第1の絶縁層86を形成し、半導体発光素子1の第1電極40の上方の第1の絶縁層86に開口部87を形成し、第1の配線88を、第1電極40上から開口部87、第1の絶縁層86の上にかけて形成する。第1の配線88は、図面の紙面、左右方向に延びている。この状態を、図7の模式的な一部断面図に示す。そして、第1の配線、第2の配線を駆動回路と適切な方法に基づき接続することによって、半導体発光素子、更には、係る半導体発光素子から構成された画像表示装置を完成させることができる。半導体発光素子1にあっては、活性層23において生成した光は、図7の下側方向に出射される。
実施例3は、実施例1の変形である。実施例3においては、図8の(A)に模式的な一部断面図を示すように、第2電極構造体33において、第1層31と第2層32の間にマイグレーション・ブロック層91が設けられている。マイグレーション・ブロック層91は、厚さ0.1μmの白金(Pt)から成り、実施例1の[工程−110]と同様の工程において、第1層31、マイグレーション・ブロック層91、及び、第2層32から構成された第2電極構造体33を形成すればよい。このように、第1層31と第2層32の間にマイグレーション・ブロック層91を設けることによって、第1層31を構成する銀原子がマイグレーションすることを抑制することができる。
実施例4も実施例3の変形である。実施例4にあっては、実施例1の[工程−120]と同様の工程において、第2電極構造体33にジンケート処理を施す前に、第2電極構造体33に酸素プラズマ処理を施す。これによって、第2電極構造体33の表面が均一に酸化される結果、ジンケート処理によって析出される亜鉛層34の均一化を図ることができる。
更には、実施例4にあっては、実施例1の[工程−120]と同様の工程が完了した後、[工程−120]におけるジンケート処理にて析出した亜鉛層34を除去する。具体的には、第2電極構造体33を含む積層構造体20の全体を、硫酸に浸漬する。次いで、第2電極構造体33に第2回目のジンケート処理を施して、第2電極構造体33の頂面及び側面上に亜鉛層(第2シード層)34を析出させる。尚、第1回目のジンケート処理における処理時間よりも、第2回目のジンケート処理における処理時間を短くした。これにより、第2回目のジンケート処理で短時間で均一なジンケート処理が期待できる。そして、このように、ジンケート処理にて析出した亜鉛層を、一旦、除去した後、第2回目のジンケート処理を施すことによって、第2電極構造体33とニッケル層35とのより高い密着性及び均一性を得ることができる。また、酸素プラズマ処理によって第2層を構成するアルミニウムが飛散し、不所望の領域(例えば、第2化合物半導体層22等)に付着した場合、不所望の領域に亜鉛層が形成される虞があるが、ジンケート処理にて析出した亜鉛層を、一旦、除去することで、不所望の領域に付着した亜鉛が除去され、このような問題の発生を防止することができる。
実施例5も実施例1の変形である。実施例5にあっては、実施例1の[工程−110]と同様の工程において、第2層32と接する合金化層を形成した後、熱処理を施すことで、第2層32に含まれるアルミニウムと合金化層に含まれる金属との間の合金化を促し、アルミニウム合金から成る第2層32を得る。具体的には、厚さ50nmのアルミニウムから成る第2層32の直上に、厚さ10nmの金(Au)から成る合金化層を真空蒸着法にて成膜し、次いで、150゜C以上に加熱することで、アルミニウム合金(Al/Au)から成る第2層32を形成する。このように、第2層32をアルミニウム合金から構成することで、ジンケート処理におけるアルミニウム(Al)が亜鉛(Zn)によって置換される置換速度を抑制することができ、均一な亜鉛層34の形成、更には、均一なニッケル層35(無電解ニッケルメッキ層)を形成することができる。尚、置換速度が早いほど、ジンケート処理において、第1層31及び密着層36がサイド・エッチングされる量が多くなるという実験結果が得られている。そして、サイド・エッチング量が多くなると、ニッケル層(無電解ニッケルメッキ層)の異常析出や析出形状異常の発生も多くなるという実験結果も得られている。
尚、このような合金化処理に換えて、第2層を、例えば、アルミニウム(Al)と銅(Cu)との合金をターゲットとしたスパッタリング法にて成膜することで、アルミニウム合金から成る第2層を得ることもできる。
実施例6も実施例1の変形である。実施例6にあっては、実施例1の[工程−110]と同様の工程において、第2層32上に、厚さ30nmの金(Au)から成る被覆層92を形成することで、第1層31、第2層32及び被覆層92から成る第2電極構造体33を得る。そして、実施例1の[工程−120]と同様の工程において、第2電極構造体33にジンケート処理を施して、第2電極構造体33の頂面及び側面上に亜鉛層34を析出させるが、具体的には、被覆層92の頂面及び側面、第2層32の側面、第1層31の側面、並びに、密着層36の側面に亜鉛層34が析出する。即ち、第2電極構造体33の全体が亜鉛層34によって被覆される。このように、第2層32の頂面に被覆層92を設けることによっても、ジンケート処理におけるアルミニウム(Al)が亜鉛(Zn)によって置換される置換量を制限することができ、均一な亜鉛層34の形成、更には、均一な無電解ニッケルメッキ層を形成することができる。最終的に得られた半導体発光素子の模式的な一部断面図を図8の(B)に示す。
以上、本発明を好ましい実施例に基づき説明したが、本発明はこれらの実施例に限定されるものではない。実施例において説明した半導体発光素子の構成、構造、半導体発光素子を構成する材料、半導体発光素子の製造条件や各種数値は例示であり、適宜変更することができる。実施例3〜実施例6の半導体発光素子を、実施例2にて説明した画像表示装置に適用することができることは云うまでもない。また、実施例3と実施例4とを組み合わせることもできるし、実施例3と実施例5とを組み合わせることもできるし、実施例3と実施例6とを組み合わせることもできるし、実施例4と実施例5とを組み合わせることもできるし、実施例4と実施例6とを組み合わせることもできるし、実施例5と実施例6とを組み合わせることもできるし、実施例3と実施例4と実施例5とを組み合わせることもできるし、実施例3と実施例4と実施例6とを組み合わせることもできるし、実施例3と実施例5と実施例6とを組み合わせることもできるし、実施例4と実施例5と実施例6とを組み合わせることもできるし、実施例3と実施例4と実施例5と実施例6を組み合わせることもできるし、更には、これらの組合せを実施例2に適用することもできる。
1・・・半導体発光素子、10・・・半導体発光素子製造用基板、11・・・下地層、20・・・積層構造体、21・・・第1化合物半導体層、22・・・第2化合物半導体層、23・・・活性層、30・・・第2電極(p側電極)、31・・・第1層(光反射層)、32・・・第2層(第1シード層)、33・・・第2電極構造体、34・・・亜鉛層(第2シード層)、34a・・・亜鉛を含む領域(第2シード領域)、35・・・ニッケル層(メッキ層)、36・・・密着層、37・・・絶縁層、37a・・・開口部、38・・・接続層、91・・・マイグレーション・ブロック層、92・・・被覆層、40・・・第1電極(n側電極)、50・・・支持基板、51・・・接着層、60・・・中継基板、61・・・微粘着層、70・・・第2中継基板、71・・・接着剤層、80,84・・・接着層、81,86・・・絶縁層、82,87・・・開口部、83,88・・・配線、85・・・実装用基板

Claims (14)

  1. (A)第1導電型を有する第1化合物半導体層、第1化合物半導体層上に形成され、化合物半導体層から成る活性層、及び、活性層上に形成され、第1導電型とは異なる第2導電型を有する第2化合物半導体層から構成された積層構造体、
    (B)第1化合物半導体層に電気的に接続された第1電極、並びに、
    (C)第2化合物半導体層上に形成された第2電極、
    を備えた半導体発光素子の製造方法であって、
    第2電極を、
    (a)第2化合物半導体層上に、銀を含む第1層及びアルミニウムを含む第2層から構成された第2電極構造体を形成した後、
    (b)第2電極構造体にジンケート処理を施して、第2電極構造体上に亜鉛層を析出させ、次いで、
    (c)第2電極構造体に無電解ニッケルメッキを施す、
    各工程に基づき形成する半導体発光素子の製造方法。
  2. 前記工程(b)において、第2電極構造体にジンケート処理を施して、第2電極構造体の頂面及び側面上に亜鉛層を析出させ、
    前記工程(c)において、第2電極構造体の頂面及び側面に無電解ニッケルメッキを施し、以て、第2電極構造体の頂面及び側面上にニッケル層を形成する請求項1に記載の半導体発光素子の製造方法。
  3. 前記工程(a)と工程(b)の間において、第2電極構造体に酸素プラズマ処理を施す請求項2に記載の半導体発光素子の製造方法。
  4. 前記工程(b)と工程(c)の間において、前記工程(b)でのジンケート処理にて析出した亜鉛層を除去した後、第2電極構造体に第2回目のジンケート処理を施して、第2電極構造体の頂面及び側面上に亜鉛層を析出させる請求項3に記載の半導体発光素子の製造方法。
  5. 前記工程(b)と工程(c)の間において、前記工程(b)でのジンケート処理にて析出した亜鉛層を酸を用いて除去する請求項4に記載の半導体発光素子の製造方法。
  6. 前記工程(a)において、第1層、マイグレーション・ブロック層、及び、第2層から構成された第2電極構造体を形成する請求項1に記載の半導体発光素子の製造方法。
  7. 前記工程(a)において、第2層と接する合金化層を形成した後、熱処理を施すことで、第2層に含まれるアルミニウムと合金化層に含まれる金属との間の合金化を促し、以て、アルミニウム合金から成る第2層を得る請求項1に記載の半導体発光素子の製造方法。
  8. 前記工程(a)において、第2層上に被覆層を形成し、以て、第1層、第2層及び被覆層から成る第2電極構造体を得た後、
    前記工程(b)において、第2電極構造体にジンケート処理を施して、第2電極構造体の頂面及び側面上に亜鉛層を析出させる請求項1に記載の半導体発光素子の製造方法。
  9. (A)第1導電型を有する第1化合物半導体層、第1化合物半導体層上に形成され、化合物半導体層から成る活性層、及び、活性層上に形成され、第1導電型とは異なる第2導電型を有する第2化合物半導体層から構成された積層構造体、
    (B)第1化合物半導体層に電気的に接続された第1電極、並びに、
    (C)第2化合物半導体層上に形成された第2電極、
    を備えており、
    第2電極は、
    第2化合物半導体層側から、銀を含む第1層、及び、アルミニウムを含む第2層から構成された第2電極構造体、並びに、
    第2電極構造体の頂面及び側面上に形成されたニッケル層、
    から構成されており、
    第2電極は、更に、第2電極構造体の頂面及び側面とニッケル層との間に、亜鉛を含む領域を有する半導体発光素子。
  10. (A)第1導電型を有する第1化合物半導体層、第1化合物半導体層上に形成され、化合物半導体層から成る活性層、及び、活性層上に形成され、第1導電型とは異なる第2導電型を有する第2化合物半導体層から構成された積層構造体、
    (B)第1化合物半導体層に電気的に接続された第1電極、並びに、
    (C)第2化合物半導体層上に形成された第2電極、
    を備えており、
    第2電極は、
    第2化合物半導体層側から、銀を含む第1層、及び、アルミニウムを含む第2層から構成された第2電極構造体、並びに、
    第2電極構造体の頂面及び側面上に形成されたニッケル層、
    から構成されており、
    ニッケル層は、第2電極構造体へのジンケート処理に基づく第2電極構造体上における亜鉛層の析出、並びに、それに引く続く無電解ニッケルメッキ処理によって形成される半導体発光素子。
  11. 第2電極構造体において、第1層と第2層の間にマイグレーション・ブロック層が設けられている請求項9又は請求項10に記載の半導体発光素子。
  12. 第2層はアルミニウム合金から成る請求項9又は請求項10に記載の半導体発光素子。
  13. 第2電極構造体において、第2層の頂面に被覆層が設けられている請求項9又は請求項10に記載の半導体発光素子。
  14. (A)第1導電型を有する第1化合物半導体層、第1化合物半導体層上に形成され、化合物半導体層から成る活性層、及び、活性層上に形成され、第1導電型とは異なる第2導電型を有する第2化合物半導体層から構成された積層構造体、
    (B)第1化合物半導体層に電気的に接続された第1電極、並びに、
    (C)第2化合物半導体層上に形成された第2電極、
    を備えており、
    第2電極は、
    第2化合物半導体層側から、活性層からの光を反射し、導電材料から成る光反射層、及び、光反射層に含まれる金属とは異なる金属を含む第1シード層が積層されて成る第2電極構造体、並びに、
    第2電極構造体の頂面及び側面上に形成され、光反射層及び第1シード層に含まれる金属とは異なる金属を含むメッキ層、
    から構成されており、
    第2電極は、更に、第2電極構造体とメッキ層との間に位置し、光反射層、第1シード層及びメッキ層に含まれる金属とは異なる金属を含む第2シード領域を有する半導体発光素子。
JP2009185798A 2009-08-10 2009-08-10 半導体発光素子及びその製造方法 Active JP5310371B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2009185798A JP5310371B2 (ja) 2009-08-10 2009-08-10 半導体発光素子及びその製造方法
US12/844,417 US8436379B2 (en) 2009-08-10 2010-07-27 Semiconductor light emitting device and method for manufacturing the same
TW099124727A TW201123542A (en) 2009-08-10 2010-07-27 Semiconductor light emitting device and method for manufacturing the same
CN201010244087.9A CN101997072B (zh) 2009-08-10 2010-08-02 半导体发光装置及其制造方法
KR1020100074656A KR20110016399A (ko) 2009-08-10 2010-08-02 반도체 발광 소자 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009185798A JP5310371B2 (ja) 2009-08-10 2009-08-10 半導体発光素子及びその製造方法

Publications (3)

Publication Number Publication Date
JP2011040535A true JP2011040535A (ja) 2011-02-24
JP2011040535A5 JP2011040535A5 (ja) 2012-09-06
JP5310371B2 JP5310371B2 (ja) 2013-10-09

Family

ID=43534157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009185798A Active JP5310371B2 (ja) 2009-08-10 2009-08-10 半導体発光素子及びその製造方法

Country Status (5)

Country Link
US (1) US8436379B2 (ja)
JP (1) JP5310371B2 (ja)
KR (1) KR20110016399A (ja)
CN (1) CN101997072B (ja)
TW (1) TW201123542A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012175040A (ja) * 2011-02-24 2012-09-10 Toshiba Corp 半導体発光素子及び発光装置
JP2014022610A (ja) * 2012-07-19 2014-02-03 Rohm Co Ltd 発光素子、発光素子ユニットおよび発光素子パッケージ

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI499099B (zh) * 2009-12-30 2015-09-01 Epistar Corp 具有保護層之半導體發光元件
JP5148647B2 (ja) * 2010-03-05 2013-02-20 株式会社東芝 半導体発光素子、半導体発光装置及び半導体発光素子の製造方法
JP5845557B2 (ja) * 2010-03-30 2016-01-20 ソニー株式会社 半導体発光素子の製造方法
KR101669641B1 (ko) 2012-06-28 2016-10-26 서울바이오시스 주식회사 표면 실장용 발광 다이오드, 그 형성방법 및 발광 다이오드 모듈의 제조방법
KR101740531B1 (ko) * 2012-07-02 2017-06-08 서울바이오시스 주식회사 표면 실장용 발광 다이오드 모듈 및 이의 제조방법.
US9461212B2 (en) 2012-07-02 2016-10-04 Seoul Viosys Co., Ltd. Light emitting diode module for surface mount technology and method of manufacturing the same
JP6221926B2 (ja) 2013-05-17 2017-11-01 日亜化学工業株式会社 半導体発光素子およびその製造方法
CN103489966B (zh) * 2013-08-29 2015-10-28 刘晶 一种led芯片电极的制作方法、led芯片及led
JP6443198B2 (ja) * 2014-04-25 2018-12-26 日亜化学工業株式会社 発光素子
JP6555907B2 (ja) 2015-03-16 2019-08-07 アルパッド株式会社 半導体発光装置
FR3060601B1 (fr) * 2016-12-20 2018-12-07 Commissariat A L'energie Atomique Et Aux Energies Alternatives Composition adhesive et son utilisation dans l'electronique
JP6824501B2 (ja) * 2017-02-08 2021-02-03 ウシオ電機株式会社 半導体発光素子
CN107994105B (zh) * 2017-11-15 2019-08-02 华灿光电(浙江)有限公司 一种发光二极管芯片及其制作方法
CN113078245A (zh) * 2021-03-25 2021-07-06 南昌凯迅光电有限公司 一种led铝电极及其制备方法
CN113903842B (zh) * 2021-09-24 2022-12-20 厦门三安光电有限公司 倒装发光二极管和发光装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11186598A (ja) * 1997-12-15 1999-07-09 Hewlett Packard Co <Hp> 反射p電極を有する窒化物半導体発光装置およびその製造方法ならびに半導体光電子装置
JPH11214421A (ja) * 1997-10-13 1999-08-06 Matsushita Electric Ind Co Ltd 半導体素子の電極形成方法
JP2003069085A (ja) * 2001-08-27 2003-03-07 Sony Corp 多層配線構造又は電極取り出し構造、電気回路装置、及びこれらの製造方法
JP2007081312A (ja) * 2005-09-16 2007-03-29 Showa Denko Kk 窒化物系半導体発光素子の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006043422A1 (ja) * 2004-10-19 2006-04-27 Nichia Corporation 半導体素子
KR100976311B1 (ko) * 2005-09-16 2010-08-16 쇼와 덴코 가부시키가이샤 질화물 반도체 발광장치 제조 방법
JP2007157853A (ja) * 2005-12-01 2007-06-21 Sony Corp 半導体発光素子およびその製造方法
KR100856089B1 (ko) * 2006-08-23 2008-09-02 삼성전기주식회사 수직구조 질화갈륨계 발광 다이오드 소자 및 그 제조방법
TWI411124B (zh) * 2007-07-10 2013-10-01 Delta Electronics Inc 發光二極體裝置及其製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11214421A (ja) * 1997-10-13 1999-08-06 Matsushita Electric Ind Co Ltd 半導体素子の電極形成方法
JPH11186598A (ja) * 1997-12-15 1999-07-09 Hewlett Packard Co <Hp> 反射p電極を有する窒化物半導体発光装置およびその製造方法ならびに半導体光電子装置
JP2003069085A (ja) * 2001-08-27 2003-03-07 Sony Corp 多層配線構造又は電極取り出し構造、電気回路装置、及びこれらの製造方法
JP2007081312A (ja) * 2005-09-16 2007-03-29 Showa Denko Kk 窒化物系半導体発光素子の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012175040A (ja) * 2011-02-24 2012-09-10 Toshiba Corp 半導体発光素子及び発光装置
US8766311B2 (en) 2011-02-24 2014-07-01 Kabushiki Kaisha Toshiba Semiconductor light emitting device and light emitting apparatus
US9018654B2 (en) 2011-02-24 2015-04-28 Kabushiki Kaisha Toshiba Semiconductor light emitting device and light emitting apparatus
JP2014022610A (ja) * 2012-07-19 2014-02-03 Rohm Co Ltd 発光素子、発光素子ユニットおよび発光素子パッケージ

Also Published As

Publication number Publication date
US20110031519A1 (en) 2011-02-10
CN101997072A (zh) 2011-03-30
JP5310371B2 (ja) 2013-10-09
TW201123542A (en) 2011-07-01
KR20110016399A (ko) 2011-02-17
CN101997072B (zh) 2015-01-28
US8436379B2 (en) 2013-05-07

Similar Documents

Publication Publication Date Title
JP5310371B2 (ja) 半導体発光素子及びその製造方法
JP4702442B2 (ja) 半導体発光素子及びその製造方法
JP4367531B2 (ja) 発光素子における電極構造の形成方法、及び、積層構造体の形成方法
JP5278317B2 (ja) 発光ダイオードの製造方法
JP4137936B2 (ja) 窒化ガリウム系化合物半導体発光素子
JP5493624B2 (ja) 画像表示装置及び電子機器
US10811562B2 (en) Light emitting diode
JP4951443B2 (ja) 発光ダイオードの製造方法
JP5232975B2 (ja) 発光ダイオードの製造方法及び発光ダイオード、並びにランプ
US20080258133A1 (en) Semiconductor Device and Method of Fabricating the Same
JP5074138B2 (ja) 発光ダイオードの製造方法
JP2009099675A (ja) 発光ダイオードの製造方法及び発光ダイオード、並びにランプ
US11335830B2 (en) Photo-emission semiconductor device and method of manufacturing same
JP2009105123A (ja) 発光ダイオードおよびその製造方法
JP2010093186A (ja) 窒化ガリウム系化合物半導体発光素子の製造方法、窒化ガリウム系化合物半導体素子の積層構造及び窒化ガリウム系化合物半導体発光素子、並びにランプ
JP4123360B2 (ja) 半導体発光素子及びその製造方法
JP2000174333A (ja) 窒化ガリウム系化合物半導体発光素子及び製造方法
JP2010056457A (ja) 発光素子アレイの製造方法
JP5228595B2 (ja) 半導体発光素子及びその製造方法、並びに、積層構造体及びその形成方法
TWI241729B (en) Semiconductor light emitting device and the method for manufacturing the same
JP2007042985A (ja) 窒化ガリウム系化合物半導体発光素子及びその実装体

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120724

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120724

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130319

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130430

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130617

R151 Written notification of patent or utility model registration

Ref document number: 5310371

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250